JPH0785780A - 電界放射形陰極構造体の製造方法 - Google Patents
電界放射形陰極構造体の製造方法Info
- Publication number
- JPH0785780A JPH0785780A JP16500094A JP16500094A JPH0785780A JP H0785780 A JPH0785780 A JP H0785780A JP 16500094 A JP16500094 A JP 16500094A JP 16500094 A JP16500094 A JP 16500094A JP H0785780 A JPH0785780 A JP H0785780A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- thermal oxide
- nitride film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
熱的に安定した構造を有し、絶縁層の形成時間を短縮す
ることができる電界放射形陰極構造体の製造方法を提供
する。 【構成】 第2次熱酸化過程を通じて第2次熱酸化膜2
13の下部に位置する原始形態のチップ(突出部)を形
成し、続けて原始形態のチップをカバリングしている第
2次熱酸化膜の表面に窒化膜を形成する。従ってその後
の第3次熱酸化処理過程では窒化膜によって保護されて
いる突出部の先端部は酸化の影響を受けず、その下端部
の一部だけが酸化され、これにより単純なコン形状では
ない目的の形態のチップ212b′212b″を得る。
Description
製造方法に係り、特に電子放出面積が広くて高い電子放
出特性が得られ、チップの磨耗を極小化することができ
る電界放射形陰極構造体の製造方法に関するものであ
る。
ュータ化された機械のインターフェイスを担当するディ
スプレーの大衆化、コンパクト化要求に応じて、今まで
のディスプレー装置、特に比較的巨大で取扱が困難なC
RTの代わりに各種平面スクリーンや平板ディスプレー
が開発されてきた。
ラズマディスプレーパネル、液晶表示パネル、蛍光表示
パネルあるいは電界放出表示パネルなどがある。これら
の中でも電界放出表示パネルは低消費電力で駆動するこ
とができ、カラー画像の具現が容易なものとして研究が
進行している。
当り電界放出源のカソードチップを高集積化した電界放
出アレーを利用して電子を放出させ、放出された電子を
蛍光スクリーンに集束して画像を形成するものである。
なるよう高真空の閉鎖空間内に備えられ金属から形成さ
れている。最近では半導体製造技術の進展につれ、半導
体製造技術を利用したマイクロチップの製造方法が多数
提案されている。
4,513,308号でP−N接合構造を利用し、単結晶基板上
に形成されたピラミッド形態の電界放出陰極構造を提案
している。
3,970,887号で、熱酸化法によって単結晶半導体基板に
電界放出チップが形成された電界放出陰極構造とその製
造方法を提示している。この方法はシリコン基板に電子
ビーム蒸着法によって酸化物パターンマスクを形成し、
このようにマスキングされたシリコン基板を二回熱酸化
処理して、マスキングされた部分とマスキングされてい
ない部分を差別的に熱酸化させ、その熱酸化速度差によ
って望むチップを形成するものである。
法では、チップの形成過程の反応が反応気体濃度に相当
に敏感であるため電界放出陰極チップの高さ調節が難し
いのみならず、特にチップの先端を鋭利(シャープ)に
形成することができない、即ち先針化の調節が難しい。
マスクの形成が蒸着法とフォトリソグラフィ法に依存す
るので大量生産体制に相当に不利である等の問題点を有
している。
されたもので、その目的は電子を放出するシリコンチッ
プが物理的及び熱的に安定した構造を有し、絶縁層の形
成時間を短縮することができる電界放射形陰極構造体の
製造方法を提供することである。
に、請求項1記載の発明は基板にN型の不純物をドーピ
ングした後、前記基板のドーピング表面を熱酸化して所
定の厚さを有する第1次熱酸化膜を形成する段階と、前
記基板の第1次熱酸化膜を部分食刻して所定のマスクパ
ターンを形成する段階と、前記基板の表面をその平面に
垂直方向にエッチングしてマスクパターンが形成されて
いない部位に所定高さの突出部を形成する段階と、前記
基板を熱酸化処理して基板の表面に第2次熱酸化膜を形
成する段階と、前記第2次酸化膜の全表面に所定厚さを
有する窒化膜を形成する段階と、前記突出部の周辺部に
形成された窒化膜を除いた残り部分の窒化膜を除去する
段階と、前記基板を第3次熱酸化処理し、前記突出部を
除いた残り部分の基板の第2次熱酸化膜の上、下部に第
3次熱酸化膜を形成する段階と、前記突出部を覆ってい
る窒化膜をエッチングして除去する段階と、前記突出部
を覆っている第2次熱酸化膜の表面を除いた残り部分の
表面に金属を蒸着してゲート電極を形成する段階と、前
記ゲート電極の形成が完了した基板をエッチング処理し
て、前記突出部を覆っている第2次及び第3次熱酸化膜
の一部を局部的に除去し、前記突出部がゲート電極の間
に露出されるようにする段階とを有することを特徴とす
る。
さが2000ないし4000オングストロームの範囲に
あることを特徴とする。
膜の厚さが実質的に1000オングストロームであるこ
とを特徴とする。
じて第2次熱酸化膜の下部に位置する原始形態のチップ
(突出部)を形成し、続けて原始形態のチップをカバリ
ングしている第2次熱酸化膜の表面に窒化膜を形成す
る。これにより窒化膜によって保護されている突出部の
先端部が第3次熱酸化処理過程で影響を受けず、その下
端部の一部だけが酸化され、目的の形態のチップを得
る。
ないし4000オングストロームの範囲にあるものと
し、窒化膜の厚さは実質的に1000オングストローム
とするのが望ましい。
説明する。
よって製造された電界放射形陰極が概略的に示されてい
る。
はピンホール217を形成した多重の絶縁層213,2
15,216が設けられ、この多重の絶縁層213,2
15,216の上面には前記ピンホール217と対応す
る位置に貫通孔22aを備えたゲート電極層22が形成
されている。
ンチップ212b′,212b″が形成されており、前
記シリコン基板21はこれに対向する面に陽極層と蛍光
体層を形成した前面基板(図示せず)と所定間隔離隔さ
れるように設けられる。
6のうち、絶縁層213は後述の第2次酸化膜からな
り、絶縁層215,216は後述の第3次酸化膜からな
る。
000オングストロームの範囲にあるものとし、窒化膜
の厚さは実質的に1000オングストロームとするのが
望ましい。
チップ212b′,212b″の形において違いがある
が、これは後述する本発明製造過程によって現れる結果
である。
陰極構造体を製造するための、本発明製造方法を図2な
いし図10を参照しながら工程別に詳細に説明する。
リコン基板21の上面にN型の不純物、例えばSb、A
sを所定パターンでドーピングした後、前記シリコン基
板21の表面を熱酸化して約4000オングストローム
以上の厚さを有する第1次熱酸化膜211を形成する。
真食刻法(Photolithography) を利用して前記基板21
の第1次熱酸化膜211を部分食刻し、所定のマスクパ
ターン211′を形成する。このマスクパターン21
1′はシリコンチップが形成される部位に対応するよう
に形成する。
記基板21の表面をその平面に垂直方法に異方性垂直エ
ッチングして、マスクパターンが形成されていない部位
を所定深さ食刻し、基板21のマスクパターン211′
の低部に配置される突出部212を形成する。この過程
では反応性イオンエッチング法を適用することが望まし
い。
リコンチップを鋭利にするためにシリコン基板21を2
次熱酸化させ、これにより縮小された形態の突出部21
2aの上に第2次酸化膜(SiO2 )213を形成す
る。
記第2次酸化膜213の全表面に1000オングストロ
ーム程度の厚さを有する窒化膜(Si3 N4 )214を
形成する。この過程ではLPCVD法を適用することが
望ましい。
記突出部(チップ)212aの周辺部に形成された窒化
膜214を除いた残り部分の窒化膜を除去する。
記基板21を第3次熱酸化処理する。これにより、前記
突出部を除いた残り部分の基板の第2次酸化膜の上、下
部に第3次酸化膜215,216を形成する。この第3
次熱酸化膜の形成時においては縮小された形態の突出部
212bは窒化膜214により保護されているので、突
出部212bの先端部は酸化されず、その下端部の一部
だけが所定深さ酸化されるようになる。
記突出部212bを覆っている窒化膜を燐酸等の溶液で
エッチング除去し、そして前記突出部212bを覆って
いる第2次酸化膜213の表面を除いた残り部分の表面
にCr,Mo,W等を蒸着してゲート電極22を形成す
る。
ート電極22の形成が完了した基板21を溶剤(BH
F)でエッチング処理して、前記突出部212bを覆っ
ている第2次及び第3次熱酸化膜の一部を局部的に除去
し、前記突出部212bがゲート電極22の間に露出さ
れるようにする。
のフォトリソグラフィ法を実施した後、シリコン基板を
エッチング処理して可視的なチップの高さとエッチプロ
ファイルを確認し、その後、第1次熱酸化法を実施す
る。このようにしてチップの高さ調節及び熱酸化膜の厚
さを容易に目的の通りに調節することができ、特にチッ
プの先端を目的の通り鋭利に形成することが可能とな
る。
完了した後、化学的蒸着法によって得られた窒化膜のう
ちチップをカバーリングしている部位以外の部位を乾式
食刻法により除去するので、第3次熱酸化時に前記チッ
プがその酸化の影響を受けるなくなり、よって当該チッ
プが鈍くなるとか低くなることを防止できる。
の拡散濃度調節を行うことができるので、チップのシャ
ープニスと高さを維持した状態で図10(A)(B)に
示したようにチップ形の選択が可能となる。
放出アレーを易く得られ、チップ高さの任意調整が可能
になり、特にゲート電極の下部に二つの層の第2次及び
第3次熱酸化膜が絶縁層として設けられるので、破壊電
場値が相当に高い製品製造が可能になり、かつ製品不良
率がかなり下がるようになる。
よる結果の違いを比較すれば次の通りである。
層の破壊電場値は2MV/cmであるのに比し、本発明製造
方法による絶縁層はその値が8MV/cmに達する。
熱酸化によりチップの形状が単純なコン形状ではないも
のとなるので、単純コン形状のチップに比し本発明によ
って得られたチップの方が熱的にかつ物理的に安定的で
ある。
熱酸化法によって得ることができるので、従来のように
電子ビーム蒸着法を通じて絶縁層を得る場合に比し生産
性が極めて秀でる。例えば絶縁層形成時、従来方法では
1回に1枚の基板しか処理できないが、本発明製造方法
は熱処理による酸化法が適用されるので1回に数十枚の
基板を処理することができる。
ば、第3次熱酸化によりチップの形状が単純なコン形状
ではないものとなるので、単純コン形状のチップに比し
熱的にかつ物理的に安定的なチップが得られるととも
に、絶縁層を熱酸化法によって得ることができるので、
電子ビーム蒸着法を通じて絶縁層を得る場合に比し生産
性がよく、絶縁層の形成時間を短縮できる等の効果を有
する。
に示した断面図。
に示した断面図。
に示した断面図。
に示した断面図。
に示した断面図。
に示した断面図。
に示した断面図。
に示した断面図。
に示した断面図。
射形陰極構造体の抜粋断面図。
Claims (4)
- 【請求項1】 基板にN型の不純物をドーピングした
後、前記基板のドーピング表面を熱酸化して所定の厚さ
を有する第1次熱酸化膜を形成する段階と、 前記基板の第1次熱酸化膜を部分食刻して所定のマスク
パターンを形成する段階と、 前記基板の表面をその平面に垂直方向にエッチングして
マスクパターンが形成されていない部位に所定高さの突
出部を形成する段階と、 前記基板を熱酸化処理して基板の表面に第2次熱酸化膜
を形成する段階と、 前記第2次酸化膜の全表面に所定厚さを有する窒化膜を
形成する段階と、 前記突出部の周辺部に形成された窒化膜を除いた残り部
分の窒化膜を除去する段階と、 前記基板を第3次熱酸化処理し、前記突出部を除いた残
り部分の基板の第2次熱酸化膜の上、下部に第3次熱酸
化膜を形成する段階と、 前記突出部を覆っている窒化膜をエッチングして除去す
る段階と、 前記突出部を覆っている第2次熱酸化膜の表面を除いた
残り部分の表面に金属を蒸着してゲート電極を形成する
段階と、 前記ゲート電極の形成が完了した基板をエッチング処理
して、前記突出部を覆っている第2次及び第3次熱酸化
膜の一部を局部的に除去し、前記突出部がゲート電極の
間に露出されるようにする段階とを有することを特徴と
する電界放射形陰極構造体の製造方法。 - 【請求項2】 第2次熱酸化膜の厚さが2000ないし
4000オングストロームの範囲にあることを特徴とす
る請求項1記載の電界放射形陰極構造体の製造方法。 - 【請求項3】 窒化膜の厚さが実質的に1000オング
ストロームであることを特徴とする請求項2記載の電界
放射形陰極構造体の製造方法。 - 【請求項4】 窒化膜の厚さが実質的に1000オング
ストロームであることを特徴とする請求項1記載の電界
放射形陰極構造体の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930018662A KR0183628B1 (ko) | 1993-09-16 | 1993-09-16 | 전계방사형 음극구조체의 제조방법 |
KR1993-18662 | 1993-09-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0785780A true JPH0785780A (ja) | 1995-03-31 |
JP2614983B2 JP2614983B2 (ja) | 1997-05-28 |
Family
ID=19363674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16500094A Expired - Fee Related JP2614983B2 (ja) | 1993-09-16 | 1994-07-18 | 電界放射形陰極構造体の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5481156A (ja) |
JP (1) | JP2614983B2 (ja) |
KR (1) | KR0183628B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5567929A (en) * | 1995-02-21 | 1996-10-22 | University Of Connecticut | Flat panel detector and image sensor |
KR100218672B1 (ko) * | 1996-09-10 | 1999-10-01 | 정선종 | 진공 소자의 구조 및 제조 방법 |
US5929521A (en) * | 1997-03-26 | 1999-07-27 | Micron Technology, Inc. | Projected contact structure for bumped semiconductor device and resulting articles and assemblies |
US5965898A (en) * | 1997-09-25 | 1999-10-12 | Fed Corporation | High aspect ratio gated emitter structure, and method of making |
TW483025B (en) * | 2000-10-24 | 2002-04-11 | Nat Science Council | Formation method of metal tip electrode field emission structure |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3970887A (en) * | 1974-06-19 | 1976-07-20 | Micro-Bit Corporation | Micro-structure field emission electron source |
US4084942A (en) * | 1975-08-27 | 1978-04-18 | Villalobos Humberto Fernandez | Ultrasharp diamond edges and points and method of making |
US4513308A (en) * | 1982-09-23 | 1985-04-23 | The United States Of America As Represented By The Secretary Of The Navy | p-n Junction controlled field emitter array cathode |
KR960009127B1 (en) * | 1993-01-06 | 1996-07-13 | Samsung Display Devices Co Ltd | Silicon field emission emitter and the manufacturing method |
-
1993
- 1993-09-16 KR KR1019930018662A patent/KR0183628B1/ko not_active IP Right Cessation
-
1994
- 1994-07-18 JP JP16500094A patent/JP2614983B2/ja not_active Expired - Fee Related
- 1994-09-08 US US08/302,517 patent/US5481156A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2614983B2 (ja) | 1997-05-28 |
US5481156A (en) | 1996-01-02 |
KR0183628B1 (ko) | 1999-03-20 |
KR950009786A (ko) | 1995-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7508124B2 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
JP3098483B2 (ja) | 化学・機械研磨法を用いた冷陰極エミッタ先端部の周囲にセルフアライン型のゲート構造体を形成する方法 | |
US6514422B2 (en) | Simplified etching technique for producing multiple undercut profiles | |
US7268480B2 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
US5458518A (en) | Method for producing silicon tip field emitter arrays | |
US6495955B1 (en) | Structure and method for improved field emitter arrays | |
US6417016B1 (en) | Structure and method for field emitter tips | |
JP2000500266A (ja) | 電界エミッタ装置、およびそれを製作するためのベールプロセス | |
KR100250458B1 (ko) | 전계 방출 소자의 캐소드 팁 제조 방법 | |
US6445123B1 (en) | Composite self-aligned extraction grid and in-plane focusing ring, and method of manufacture | |
JP2614983B2 (ja) | 電界放射形陰極構造体の製造方法 | |
US6369505B2 (en) | Baseplate and a method for manufacturing a baseplate for a field emission display | |
JPH08139334A (ja) | 薄膜トランジスタおよびその製造方法 | |
US6045425A (en) | Process for manufacturing arrays of field emission tips | |
JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
KR100289066B1 (ko) | 전도성박막증착공정을이용한원추형전계방출소자의제조방법 | |
KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
US6042444A (en) | Method for fabricating field emission display cathode | |
KR100243103B1 (ko) | 저항체와 제어 트랜지스터를 갖는 전계 방출소자 및 그 제조방법 | |
JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 | |
KR20010003752A (ko) | 전계방출 표시소자의 제조방법 | |
JPH06204240A (ja) | 半導体装置の製造方法 | |
JPH04245643A (ja) | 半導体装置の製造方法 | |
JPH02272776A (ja) | 半導体記憶装置の製造方法 | |
JPH05234966A (ja) | 針状体配列板の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970110 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |