JPH04250426A - アクティブマトリクスアレイとその製造方法 - Google Patents
アクティブマトリクスアレイとその製造方法Info
- Publication number
- JPH04250426A JPH04250426A JP3008197A JP819791A JPH04250426A JP H04250426 A JPH04250426 A JP H04250426A JP 3008197 A JP3008197 A JP 3008197A JP 819791 A JP819791 A JP 819791A JP H04250426 A JPH04250426 A JP H04250426A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- active matrix
- matrix array
- pixel electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 30
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- -1 oxygen ions Chemical class 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims description 2
- 230000001131 transforming effect Effects 0.000 claims 4
- 230000001678 irradiating effect Effects 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical class [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は液晶ディスプレイ等に用
いられるアクティブマトリクスアレイに関する。
いられるアクティブマトリクスアレイに関する。
【０００２】
【従来の技術】これまで、透過型アクティブマトリクス
液晶ディスプレイに用いる画素電極材料として、透明で
ありかつ導電性を示すインジウムティンオキサイド（Ｉ
ＴＯ）が用いられてきた。ＩＴＯをフォトリソグラフィ
法によりパターニングを行う際、エッチングにはドライ
エッチング法を用いた方が、ウェットエッチング法を用
いるより、よいパターニング精度が得られる。しかし、
これまでのところ、ＩＴＯをドライエッチングによりパ
ターニングする技術は確立されていない。そのため、Ｉ
ＴＯのエッチングにはウェットエッチング法が用いられ
ているが、この方法ではパターニング精度が悪くなる。 そこで、このＩＴＯに代わる材料として不純物を高濃度
にドープした多結晶シリコンを用いることが提案されて
いる（インターナショナルエレクトロデバイスミーティ
ング １９８９，Ｐ．１６１−１６４）。この多結晶
シリコンはＩＴＯのように可視光の領域では完全には透
明ではないために、明るい画面を得るためには、膜厚を
薄くし、さらに画素電極部をエッチングする等して窓を
設けることにより、開口率を増加させて透過率を大きく
する必要がある。この画素電極に設ける窓の形状として
は図７に示すように、ストライプ状のものが提案されて
いる（１９９０年、テレビジョン学会年次大会予稿集、
Ｐ．８５〜８６）。このストライプパターンは多結晶シ
リコンからなる画素電極６１をフォトリソグラフィ法に
よりパターニングを行って形成したものである。
液晶ディスプレイに用いる画素電極材料として、透明で
ありかつ導電性を示すインジウムティンオキサイド（Ｉ
ＴＯ）が用いられてきた。ＩＴＯをフォトリソグラフィ
法によりパターニングを行う際、エッチングにはドライ
エッチング法を用いた方が、ウェットエッチング法を用
いるより、よいパターニング精度が得られる。しかし、
これまでのところ、ＩＴＯをドライエッチングによりパ
ターニングする技術は確立されていない。そのため、Ｉ
ＴＯのエッチングにはウェットエッチング法が用いられ
ているが、この方法ではパターニング精度が悪くなる。 そこで、このＩＴＯに代わる材料として不純物を高濃度
にドープした多結晶シリコンを用いることが提案されて
いる（インターナショナルエレクトロデバイスミーティ
ング １９８９，Ｐ．１６１−１６４）。この多結晶
シリコンはＩＴＯのように可視光の領域では完全には透
明ではないために、明るい画面を得るためには、膜厚を
薄くし、さらに画素電極部をエッチングする等して窓を
設けることにより、開口率を増加させて透過率を大きく
する必要がある。この画素電極に設ける窓の形状として
は図７に示すように、ストライプ状のものが提案されて
いる（１９９０年、テレビジョン学会年次大会予稿集、
Ｐ．８５〜８６）。このストライプパターンは多結晶シ
リコンからなる画素電極６１をフォトリソグラフィ法に
よりパターニングを行って形成したものである。
【０００３】
【発明が解決しようとする課題】一方、画素電極に窓を
設ける際、液晶分子の配向方向が基板に対して垂直とな
るように画素電極と共通電極の間に形成される等電位面
は、基板に対して平行としなければならない。
設ける際、液晶分子の配向方向が基板に対して垂直とな
るように画素電極と共通電極の間に形成される等電位面
は、基板に対して平行としなければならない。
【０００４】画素サイズが大きい場合には、画素電極部
に形成する窓のストライプパターンは微細でなくても、
画素電極と共通電極の間に形成される等電位面は基板に
対して平行とすることができる。しかし、画素サイズを
縮小し、画素電極の大きさが小さくなった場合、画素電
極と共通電極の間に形成される等電位面を基板と平行と
するには、画素電極に設ける窓の形状をさらに微細化す
る必要が生じる。この時、画素電極に微細なパターンを
フォトリソグラフィ法によりエッチングして形成すると
、残さが残る可能性が高く、開口率が不均一となり、ま
た画素電極と共通電極の間に形成される等電位面が基板
に対して平行でなくなるという問題が生じる。本発明で
は、画素サイズが小さい場合でも画素電極に均一で微細
な窓が形成され、かつ画素電極と共通電極の間に形成さ
れる等電位面が基板に対して平行となるアクティブマト
リクスアレイを提供することを目的とする。
に形成する窓のストライプパターンは微細でなくても、
画素電極と共通電極の間に形成される等電位面は基板に
対して平行とすることができる。しかし、画素サイズを
縮小し、画素電極の大きさが小さくなった場合、画素電
極と共通電極の間に形成される等電位面を基板と平行と
するには、画素電極に設ける窓の形状をさらに微細化す
る必要が生じる。この時、画素電極に微細なパターンを
フォトリソグラフィ法によりエッチングして形成すると
、残さが残る可能性が高く、開口率が不均一となり、ま
た画素電極と共通電極の間に形成される等電位面が基板
に対して平行でなくなるという問題が生じる。本発明で
は、画素サイズが小さい場合でも画素電極に均一で微細
な窓が形成され、かつ画素電極と共通電極の間に形成さ
れる等電位面が基板に対して平行となるアクティブマト
リクスアレイを提供することを目的とする。
【０００５】
【課題を解決するための手段】第１の発明では、画素電
極材料に多結晶シリコンを用いて、画素をマトリックス
状に配置したアクティブマトリクスアレイにおいて、前
記多結晶シリコン画素電極を局所的に二酸化シリコンに
変質させることにより、多結晶シリコン画素電極に二酸
化シリコンからなる透明で微細な領域を多数形成したこ
とを特徴としている。
極材料に多結晶シリコンを用いて、画素をマトリックス
状に配置したアクティブマトリクスアレイにおいて、前
記多結晶シリコン画素電極を局所的に二酸化シリコンに
変質させることにより、多結晶シリコン画素電極に二酸
化シリコンからなる透明で微細な領域を多数形成したこ
とを特徴としている。
【０００６】第２の発明は、多結晶シリコン薄膜を二酸
化シリコンに変質させることにより二酸化シリコンの領
域を形成して多結晶シリコン画素電極を形成することを
特徴とするアクティブマトリクスアレイの製造方法であ
る。
化シリコンに変質させることにより二酸化シリコンの領
域を形成して多結晶シリコン画素電極を形成することを
特徴とするアクティブマトリクスアレイの製造方法であ
る。
【０００７】
【作用】本発明では、多結晶シリコン画素電極の一部を
二酸化シリコンに改質させて窓となる透明な領域を形成
するため、従来のように画素電極をフォトリソグラフィ
法によりエッチングすることなく、開口率を増加させる
ための透明な領域である窓を形成することができる。ま
た、多結晶シリコン画素電極に微細な窓のパターニング
を行う際、エッチングを行わないので、残さ等により開
口率が不均一となることがない。
二酸化シリコンに改質させて窓となる透明な領域を形成
するため、従来のように画素電極をフォトリソグラフィ
法によりエッチングすることなく、開口率を増加させる
ための透明な領域である窓を形成することができる。ま
た、多結晶シリコン画素電極に微細な窓のパターニング
を行う際、エッチングを行わないので、残さ等により開
口率が不均一となることがない。
【０００８】第２の発明に関する請求項３記載による方
法により、多結晶シリコン画素電極に酸素イオンを選択
的に注入することができ、酸素イオンを注入した部分に
のみ二酸化シリコンの領域を形成することが可能となる
。さらに、微細なパターン形状を有するマスクを用いる
ことにより、二酸化シリコンにより構成される微細な形
状の窓を多結晶シリコン画素電極上に形成することがで
きる。このように多結晶シリコンをエッチングしないた
め、フォトリソグラフィ法によるエッチングの際に生じ
る、残さ等により開口率が不均一となるという問題が解
消される。また、画素電極の形状を微細とすることが可
能となるために、画素電極サイズが小さい場合でも画素
電極と共通電極の間に形成される等電位面を基板に対し
て平行とするとができる。
法により、多結晶シリコン画素電極に酸素イオンを選択
的に注入することができ、酸素イオンを注入した部分に
のみ二酸化シリコンの領域を形成することが可能となる
。さらに、微細なパターン形状を有するマスクを用いる
ことにより、二酸化シリコンにより構成される微細な形
状の窓を多結晶シリコン画素電極上に形成することがで
きる。このように多結晶シリコンをエッチングしないた
め、フォトリソグラフィ法によるエッチングの際に生じ
る、残さ等により開口率が不均一となるという問題が解
消される。また、画素電極の形状を微細とすることが可
能となるために、画素電極サイズが小さい場合でも画素
電極と共通電極の間に形成される等電位面を基板に対し
て平行とするとができる。
【０００９】第２の発明に関する請求項４記載の方法に
より、多結晶シリコン画素電極に酸素イオンビームを照
射した部分にのみ、多結晶シリコン薄膜中に酸素イオン
が注入され、二酸化シリコンの領域が形成される。さら
に、酸素イオンビームの径を絞ることにより、二酸化シ
リコンにより構成される微細な形状の窓を多結晶シリコ
ン画素電極に形成することができる。このように多結晶
シリコンをエッチングしないため、フォトリソグラフィ
法によるエッチングの際に生じる、残さ等により開口率
が不均一となるという問題が解消される。また、画素電
極の形状を微細とすることが可能となるために、画素電
極サイズが小さい場合でも画素電極と共通電極の間に形
成される等電位面を基板に対して平行とすることができ
る。
より、多結晶シリコン画素電極に酸素イオンビームを照
射した部分にのみ、多結晶シリコン薄膜中に酸素イオン
が注入され、二酸化シリコンの領域が形成される。さら
に、酸素イオンビームの径を絞ることにより、二酸化シ
リコンにより構成される微細な形状の窓を多結晶シリコ
ン画素電極に形成することができる。このように多結晶
シリコンをエッチングしないため、フォトリソグラフィ
法によるエッチングの際に生じる、残さ等により開口率
が不均一となるという問題が解消される。また、画素電
極の形状を微細とすることが可能となるために、画素電
極サイズが小さい場合でも画素電極と共通電極の間に形
成される等電位面を基板に対して平行とすることができ
る。
【００１０】第２の発明に関する請求項５記載による方
法により、多結晶シリコン画素電極にレーザを照射した
部分にのみ、酸素雰囲気中の酸素が多結晶シリコン薄膜
中に取り込まれ、二酸化シリコンの領域が形成される。 さらに、レーザのビーム径を絞ることにより、二酸化シ
リコンにより構成される微細な形状の窓を多結晶シリコ
ン画素電極上に形成することができる。このように多結
晶シリコンをエッチングしないため、フォトリソグラフ
ィ法によるエッチングの際に生じる、残さ等により開口
率が不均一となるという問題が解消される。また、画素
電極の形状を微細とすることが可能となるために、画素
電極サイズが小さい場合でも画素電極と共通電極の間に
形成される等電位面を基板に対して平行とすることがで
きる。
法により、多結晶シリコン画素電極にレーザを照射した
部分にのみ、酸素雰囲気中の酸素が多結晶シリコン薄膜
中に取り込まれ、二酸化シリコンの領域が形成される。 さらに、レーザのビーム径を絞ることにより、二酸化シ
リコンにより構成される微細な形状の窓を多結晶シリコ
ン画素電極上に形成することができる。このように多結
晶シリコンをエッチングしないため、フォトリソグラフ
ィ法によるエッチングの際に生じる、残さ等により開口
率が不均一となるという問題が解消される。また、画素
電極の形状を微細とすることが可能となるために、画素
電極サイズが小さい場合でも画素電極と共通電極の間に
形成される等電位面を基板に対して平行とすることがで
きる。
【００１１】
【実施例】まず、第１の実施例について、図１，図２を
用いて説明する。
用いて説明する。
【００１２】図１は、本発明を用いて多結晶シリコン画
素電極を形成したアクティブマトリクスアレイの平面図
であり、図２は、図１Ａ−Ａ′部における断面図である
。図１において、２１は画素電極、１１はデータ配線、
１２はゲート配線である。
素電極を形成したアクティブマトリクスアレイの平面図
であり、図２は、図１Ａ−Ａ′部における断面図である
。図１において、２１は画素電極、１１はデータ配線、
１２はゲート配線である。
【００１３】図２に示すように、透明なガラス基板２０
上に多結晶シリコンからなる画素電極２１が形成されて
おり、この多結晶シリコン画素電極に二酸化シリコンか
らなる微細な窓２２が形成されている。そして、前記画
素電極２１及び２２を覆って二酸化シリコンからなる絶
縁膜２３が形成されている。さらに、前記画素電極２１
上の前記絶縁膜２３の一部にコンタクトホール２４が形
成されており、前記コンタクトホール２４を介して前記
絶縁膜２３上に、モリブデン，チタン，タングステン等
の高融点低抵抗金属薄膜とそれらの珪化化合物薄膜及び
、高濃度に不純物がドープされた多結晶シリコン薄膜の
積層膜からなるソース・ドレイン電極２５が形成されて
いる。さらに、前記ソース，ドレイン電極２５間および
前記ソース，ドレイン電極２５の一部を覆うようにして
多結晶シリコンからなる半導体層２６が形成されている
。そして、前記半導体層２６、前記ソース，ドレイン電
極２５及び前記絶縁膜２３上に二酸化シリコンからなる
ゲート絶縁膜２７が形成されている。さらに、前記ゲー
ト絶縁膜２７上に前記半導体層２６の一部を覆うように
して、アルミ，クロム等からなるゲート電極２８が形成
されている。そして、前記ゲート電極２８，前記ゲート
絶縁膜２７上に窒化シリコンからなる保護絶縁膜２８が
形成されている。
上に多結晶シリコンからなる画素電極２１が形成されて
おり、この多結晶シリコン画素電極に二酸化シリコンか
らなる微細な窓２２が形成されている。そして、前記画
素電極２１及び２２を覆って二酸化シリコンからなる絶
縁膜２３が形成されている。さらに、前記画素電極２１
上の前記絶縁膜２３の一部にコンタクトホール２４が形
成されており、前記コンタクトホール２４を介して前記
絶縁膜２３上に、モリブデン，チタン，タングステン等
の高融点低抵抗金属薄膜とそれらの珪化化合物薄膜及び
、高濃度に不純物がドープされた多結晶シリコン薄膜の
積層膜からなるソース・ドレイン電極２５が形成されて
いる。さらに、前記ソース，ドレイン電極２５間および
前記ソース，ドレイン電極２５の一部を覆うようにして
多結晶シリコンからなる半導体層２６が形成されている
。そして、前記半導体層２６、前記ソース，ドレイン電
極２５及び前記絶縁膜２３上に二酸化シリコンからなる
ゲート絶縁膜２７が形成されている。さらに、前記ゲー
ト絶縁膜２７上に前記半導体層２６の一部を覆うように
して、アルミ，クロム等からなるゲート電極２８が形成
されている。そして、前記ゲート電極２８，前記ゲート
絶縁膜２７上に窒化シリコンからなる保護絶縁膜２８が
形成されている。
【００１４】次に、第２の発明に関する請求項３記載の
実施例について、図３及び図４を用いて説明する。まず
、図３（ａ）に示すように、表面を洗浄したガラス基板
２０上にリンを高濃度にドープした多結晶シリコン薄膜
をＣＶＤ法により５００オングストロームの厚さに形成
する。次に、図３（ｂ）に示すように、多結晶シリコン
薄膜上をマスク３０で覆い、イオン注入装置を用いて酸
素イオン３１を３０ｋｅＶで加速して注入した後、窒素
雰囲気中で６００℃で３時間アニールして二酸化シリコ
ンからなる窓２２を形成する。さらに、図３（ｃ）に示
すように、フォトリソグラフィ法により多結晶シリコン
薄膜をエッチングして画素電極２１を形成する。次に、
図３（ｄ）に示すように、層間絶縁膜である二酸化シリ
コン薄膜２３を１０００オングストロームの厚さに形成
した後、フォトリソグラフィ法により画素電極２１上の
一部をエッチングしてコンタクトホール２４を形成する
。次に、図３（ｅ）に示すように、モリブデン，チタン
，タングステン等の高融点低抵抗金属薄膜及びそれらの
珪化化合物をスパッタ法あるいは蒸着法により、それぞ
れ１０００オングストローム，５００オングストローム
の厚さに成膜し、さらにＣＶＤ法により高濃度にリンを
ドープした多結晶シリコン薄膜を５００オングストロー
ムの厚さに成膜した後、フォトリソグラフィ法により、
前記金属薄膜、前記珪化化合物および多結晶シリコン薄
膜をエッチングしてソース，ドレイン電極２５を形成す
る。次に、図４（ａ）に示すように、ＣＶＤ法により多
結晶シリコン薄膜を５００オングストロームの厚さに成
膜した後、フォトリソグラフィ法により多結晶シリコン
薄膜をエッチングして半導体層２６を形成する。次に、
図４（ｂ）に示すように、ゲート絶縁膜２７となる二酸
化シリコン薄膜をＣＶＤ法により１５００オングストロ
ームの厚さに成膜する。次に、図４（ｃ）に示すように
、スパッタ法あるいは蒸着法によりアルミ，クロム等の
金属薄膜を３０００オングストロームの厚さに成膜した
後、フォトリソグラフィ法によりエッチングして、ゲー
ト電極２８を形成する。次に、図４（ｄ）に示すように
、保護絶縁膜２９としてプラズマＣＶＤ法により窒化シ
リコン薄膜を３０００オングストロームの厚さに成膜す
る。
実施例について、図３及び図４を用いて説明する。まず
、図３（ａ）に示すように、表面を洗浄したガラス基板
２０上にリンを高濃度にドープした多結晶シリコン薄膜
をＣＶＤ法により５００オングストロームの厚さに形成
する。次に、図３（ｂ）に示すように、多結晶シリコン
薄膜上をマスク３０で覆い、イオン注入装置を用いて酸
素イオン３１を３０ｋｅＶで加速して注入した後、窒素
雰囲気中で６００℃で３時間アニールして二酸化シリコ
ンからなる窓２２を形成する。さらに、図３（ｃ）に示
すように、フォトリソグラフィ法により多結晶シリコン
薄膜をエッチングして画素電極２１を形成する。次に、
図３（ｄ）に示すように、層間絶縁膜である二酸化シリ
コン薄膜２３を１０００オングストロームの厚さに形成
した後、フォトリソグラフィ法により画素電極２１上の
一部をエッチングしてコンタクトホール２４を形成する
。次に、図３（ｅ）に示すように、モリブデン，チタン
，タングステン等の高融点低抵抗金属薄膜及びそれらの
珪化化合物をスパッタ法あるいは蒸着法により、それぞ
れ１０００オングストローム，５００オングストローム
の厚さに成膜し、さらにＣＶＤ法により高濃度にリンを
ドープした多結晶シリコン薄膜を５００オングストロー
ムの厚さに成膜した後、フォトリソグラフィ法により、
前記金属薄膜、前記珪化化合物および多結晶シリコン薄
膜をエッチングしてソース，ドレイン電極２５を形成す
る。次に、図４（ａ）に示すように、ＣＶＤ法により多
結晶シリコン薄膜を５００オングストロームの厚さに成
膜した後、フォトリソグラフィ法により多結晶シリコン
薄膜をエッチングして半導体層２６を形成する。次に、
図４（ｂ）に示すように、ゲート絶縁膜２７となる二酸
化シリコン薄膜をＣＶＤ法により１５００オングストロ
ームの厚さに成膜する。次に、図４（ｃ）に示すように
、スパッタ法あるいは蒸着法によりアルミ，クロム等の
金属薄膜を３０００オングストロームの厚さに成膜した
後、フォトリソグラフィ法によりエッチングして、ゲー
ト電極２８を形成する。次に、図４（ｄ）に示すように
、保護絶縁膜２９としてプラズマＣＶＤ法により窒化シ
リコン薄膜を３０００オングストロームの厚さに成膜す
る。
【００１５】次に、第２の発明に関する請求項４記載の
実施例について説明する。まず表面を洗浄したガラス基
板２０上にリンを高濃度にドープした多結晶シリコン薄
膜を５００オングストロームの厚さに成膜し後、図５に
示すような構成を有するイオン注入装置を用いて、酸素
イオンビーム４７を加速管４２により３０ｋｅＶで加速
した後、Ｘ軸スキャナ４６およびＹ軸スキャナ４４によ
り発生される電界により偏向させて、前記多結晶シリコ
ン薄膜上に照射し、形成される二酸化シリコンからなる
窓２２が基板面内でその分布が均一となるように走査す
る。次に図３（ｃ）に示すように、フォトリソグラフィ
法により多結晶シリコン薄膜をエッチングして画素電極
２１を形成する。以下、第２の発明と同様なプロセスで
アクティブマトリクスアレイを作製する。
実施例について説明する。まず表面を洗浄したガラス基
板２０上にリンを高濃度にドープした多結晶シリコン薄
膜を５００オングストロームの厚さに成膜し後、図５に
示すような構成を有するイオン注入装置を用いて、酸素
イオンビーム４７を加速管４２により３０ｋｅＶで加速
した後、Ｘ軸スキャナ４６およびＹ軸スキャナ４４によ
り発生される電界により偏向させて、前記多結晶シリコ
ン薄膜上に照射し、形成される二酸化シリコンからなる
窓２２が基板面内でその分布が均一となるように走査す
る。次に図３（ｃ）に示すように、フォトリソグラフィ
法により多結晶シリコン薄膜をエッチングして画素電極
２１を形成する。以下、第２の発明と同様なプロセスで
アクティブマトリクスアレイを作製する。
【００１６】次に、第２の発明に関する請求項５記載の
実施例について説明する。まず表面を洗浄したガラス基
板２０上にリンを高濃度にドープした多結晶シリコン薄
膜を５００オングストロームの厚さに成膜した後、図６
に示すような構成を有するレーザドーピング装置を用い
て、酸素雰囲気中において、前記多結晶シリコン薄膜上
に波長３０８ｎｍ、１パルス当たり２００ｍＪ／ｃｍ２
のエネルギーを有するエキシマレーザ光５３を照射し
、形成される二酸化シリコンからなる窓２２が基板面内
でその分布が均一となるようにレーザビームを走査する
。 次に図３（ｃ）に示すように、フォトリソグラフィ法に
より多結晶シリコン薄膜をエッチングして画素電極２１
を形成する。以下、第２の発明と同様なプロセスでアク
ティブマトリクスアレイを作製する。
実施例について説明する。まず表面を洗浄したガラス基
板２０上にリンを高濃度にドープした多結晶シリコン薄
膜を５００オングストロームの厚さに成膜した後、図６
に示すような構成を有するレーザドーピング装置を用い
て、酸素雰囲気中において、前記多結晶シリコン薄膜上
に波長３０８ｎｍ、１パルス当たり２００ｍＪ／ｃｍ２
のエネルギーを有するエキシマレーザ光５３を照射し
、形成される二酸化シリコンからなる窓２２が基板面内
でその分布が均一となるようにレーザビームを走査する
。 次に図３（ｃ）に示すように、フォトリソグラフィ法に
より多結晶シリコン薄膜をエッチングして画素電極２１
を形成する。以下、第２の発明と同様なプロセスでアク
ティブマトリクスアレイを作製する。
【００１７】このように、多結晶シリコン画素電極に二
酸化シリコンの領域を形成することで、フォトリソグラ
フィ法によるエッチングを行わずに開口率を増加させる
ことができる。さらに、第２の発明による製造方法を用
いることにより基板面内で均一でしかも微細な二酸化シ
リコンの領域が形成されるため、開口率が基板面内で均
一となり、さらに共通電極と画素電極との間に形成され
る等電位面を基板と平行とすることが可能となる。
酸化シリコンの領域を形成することで、フォトリソグラ
フィ法によるエッチングを行わずに開口率を増加させる
ことができる。さらに、第２の発明による製造方法を用
いることにより基板面内で均一でしかも微細な二酸化シ
リコンの領域が形成されるため、開口率が基板面内で均
一となり、さらに共通電極と画素電極との間に形成され
る等電位面を基板と平行とすることが可能となる。
【００１８】以上、スイッチング素子としてスタガ型薄
膜トランジスタを用いた場合について説明してきたが、
プレーナ構造薄膜トランジスタだけでなく、薄膜トラン
ジスタ以外のスイッチング素子例えばＭＩＭ（メタルイ
ンシュレーターメタル）素子等を用いた場合でも同様な
効果が得られる。
膜トランジスタを用いた場合について説明してきたが、
プレーナ構造薄膜トランジスタだけでなく、薄膜トラン
ジスタ以外のスイッチング素子例えばＭＩＭ（メタルイ
ンシュレーターメタル）素子等を用いた場合でも同様な
効果が得られる。
【００１９】
【発明の効果】以上説明した通り、本発明により、基板
面内で各々の画素が均一な開口率を有し、しかも画素電
極と共通電極との間に形成される等電位面が基板と平行
となる多結晶シリコン画素電極を有するアクティブマト
リクスアレイを得ることができた。
面内で各々の画素が均一な開口率を有し、しかも画素電
極と共通電極との間に形成される等電位面が基板と平行
となる多結晶シリコン画素電極を有するアクティブマト
リクスアレイを得ることができた。
【図１】本発明による多結晶シリコン画素電極及び薄膜
トランジスタからなるアクティブマトリクスアレイの平
面図。
トランジスタからなるアクティブマトリクスアレイの平
面図。
【図２】アクティブマトリクスアレイの薄膜トランジス
タ付近のゲート配線に平行に切断した断面図。
タ付近のゲート配線に平行に切断した断面図。
【図３】アクティブマトリクスアレイの第２の発明に関
する請求項３記載の製造方法による製造工程図。
する請求項３記載の製造方法による製造工程図。
【図４】アクティブマトリクスアレイの第２の発明に関
する請求項３記載の製造方法による製造工程図。
する請求項３記載の製造方法による製造工程図。
【図５】アクティブマトリクスアレイの第２の発明に関
する請求項４記載の製造方法の説明図。
する請求項４記載の製造方法の説明図。
【図６】アクティブマトリクスアレイの第２の発明に関
する請求項５記載の製造方法の説明図。
する請求項５記載の製造方法の説明図。
【図７】従来の多結晶シリコン画素電極を有するアクテ
ィブマトリクスアレイの平面図。
ィブマトリクスアレイの平面図。
１０ データ配線
１１ ゲート配線
２０ ガラス基板
２１ 画素電極
２２ 窓
２３ 層間絶縁膜
２４ コンタクトホール
２５ ソース，ドレイン電極
２６ 半導体層
２７ ゲート絶縁膜
２８ ゲート電極
２９ 保護絶縁膜
３０ マスク
３１ 酸素イオン
４２ 加速管
４４ Ｙ軸スキャナ
４６ Ｘ軸スキャナ
４７ 酸素イオンビーム
５３ エキシマレーザ光
６１ 画素電極
Claims (5)
- 【請求項１】 透明絶縁性基板上に形成された多結晶
シリコンからなる画素電極と、スイッチング素子と、選
択信号電極と、データ信号電極とから構成されるアクテ
ィブマトリクスアレイにおいて、前記多結晶シリコン画
素電極が二酸化シリコンからなる透明で微細な領域を含
有していることを特徴とするアクティブマトリクスアレ
イ。 - 【請求項２】 多結晶シリコン薄膜の一部を局所的に
二酸化シリコンに変質させることにより微細な透明領域
を多数含有する多結晶シリコン画素電極を形成すること
を特徴とするアクティブマトリクスアレイの製造方法。 - 【請求項３】 請求項２記載の多結晶シリコン画素電
極を形成する工程において、多結晶シリコン薄膜の一部
を局所的に二酸化シリコンに変質させる方法として、多
結晶シリコン薄膜にマスクを通して酸素イオンを注入す
ることにより二酸化シリコンの領域を形成することを特
徴とするアクティブマトリクスアレイの製造方法。 - 【請求項４】 請求項２記載の多結晶シリコン画素電
極を形成する工程において、多結晶シリコン薄膜の一部
を局所的に二酸化シリコンに変質させる方法として、多
結晶シリコン薄膜に酸素イオンビームを電界により偏向
させて照射することにより二酸化シリコンの領域を形成
することを特徴とするアクティブマトリクスアレイの製
造方法。 - 【請求項５】 請求項２記載の多結晶シリコン画素電
極を形成する工程において、多結晶シリコン薄膜の一部
を局所的に二酸化シリコンに変質させる方法として、酸
素雰囲気中において多結晶シリコン薄膜にレーザを照射
することにより二酸化シリコンの領域を形成することを
特徴とするアクティブマトリクスアレイの製法方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008197A JPH04250426A (ja) | 1991-01-28 | 1991-01-28 | アクティブマトリクスアレイとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008197A JPH04250426A (ja) | 1991-01-28 | 1991-01-28 | アクティブマトリクスアレイとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04250426A true JPH04250426A (ja) | 1992-09-07 |
Family
ID=11686550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008197A Pending JPH04250426A (ja) | 1991-01-28 | 1991-01-28 | アクティブマトリクスアレイとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04250426A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453856A (en) * | 1992-12-10 | 1995-09-26 | Goldstar Co., Ltd. | Liquid crystal display with gate lines connected with a doped semiconductor layer where they cross data lines |
-
1991
- 1991-01-28 JP JP3008197A patent/JPH04250426A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453856A (en) * | 1992-12-10 | 1995-09-26 | Goldstar Co., Ltd. | Liquid crystal display with gate lines connected with a doped semiconductor layer where they cross data lines |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| US5317432A (en) | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel | |
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| US4502204A (en) | Method of manufacturing insulated gate thin film field effect transistors | |
| US5879973A (en) | Method for fabricating thin-film transistor | |
| US6833666B2 (en) | Flat panel display with high capacitance and method of manufacturing the same | |
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| US6452241B1 (en) | Thin film transistor for use in liquid crystal display device and method for manufacturing the same | |
| US5943559A (en) | Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process | |
| JPS59208783A (ja) | 薄膜トランジスタ | |
| JPH10163498A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置 | |
| US7008830B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| US20070218576A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| CN101887868B (zh) | 制造阵列基板的方法 | |
| US7388227B2 (en) | Method for fabricating liquid crystal display device using two masks | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| JP2000206566A (ja) | 薄膜半導体装置 | |
| JPH09266315A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| JPH04250426A (ja) | アクティブマトリクスアレイとその製造方法 | |
| US7163868B2 (en) | Method for forming a lightly doped drain in a thin film transistor | |
| US20040197964A1 (en) | Method for fabricating thin film transistor for liquid crystal display device | |
| JPH1187716A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置用アレイ基板 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US11307468B2 (en) | Array substrate and manufacturing method thereof | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 |