JP2716035B2 - 薄膜電界効果トランジスタ - Google Patents
薄膜電界効果トランジスタInfo
- Publication number
- JP2716035B2 JP2716035B2 JP8273142A JP27314296A JP2716035B2 JP 2716035 B2 JP2716035 B2 JP 2716035B2 JP 8273142 A JP8273142 A JP 8273142A JP 27314296 A JP27314296 A JP 27314296A JP 2716035 B2 JP2716035 B2 JP 2716035B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- metal silicide
- film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜電界効果トラ
ンジスタに関する。
ンジスタに関する。
【０００２】
【従来の技術】従来、特開平３−４５６６号公報「薄膜
電界効果トランジスターおよびその製造方法」に記載の
薄膜電界効果トランジスタ（以下ＴＦＴ）が知られてい
る。図２は、このＴＦＴとその製造方法を示す断面図で
ある。図中、１はガラス等の透明絶縁膜、２はゲート電
極、３はゲート絶縁膜、４はｉ型非晶質シリコン層（ｉ
層）、５ｃは耐弗酸性の低い保護絶縁膜、５ｄは耐弗酸
性の高い保護絶縁膜、６は金属シリサイド層（ソース／
ドレイン電極の一部）、７はソース／ドレイン電極、８
はｎ層あるいはｐ層である。
電界効果トランジスターおよびその製造方法」に記載の
薄膜電界効果トランジスタ（以下ＴＦＴ）が知られてい
る。図２は、このＴＦＴとその製造方法を示す断面図で
ある。図中、１はガラス等の透明絶縁膜、２はゲート電
極、３はゲート絶縁膜、４はｉ型非晶質シリコン層（ｉ
層）、５ｃは耐弗酸性の低い保護絶縁膜、５ｄは耐弗酸
性の高い保護絶縁膜、６は金属シリサイド層（ソース／
ドレイン電極の一部）、７はソース／ドレイン電極、８
はｎ層あるいはｐ層である。
【０００３】このＴＦＴは図２に示すようなガラス等の
透明絶縁基板１上に金属あるいはそのシリサイド等の導
電物質よりなるゲート電極２を有し、その上部に窒化シ
リコン膜や酸化シリコン膜等の絶縁物よりなるゲート絶
縁膜３およびｉ型非晶質シリコン膜（ｉ層）４を有し、
さらにゲート電極２直上のｉ層４上にゲート電極２をフ
ォトマスクとして用いた背面露光工程によりゲート電極
２に対して自己整合的にパターニングされた保護絶縁膜
５ｄを有し、またその両側にイオン注入法（質量分離型
不純物イオン添加法）あるいはイオンドーピング法（非
質量分離型不純物イオン添加法）によりリンイオン（Ｐ
+ ）やボロンイオン（Ｂ+ ）等の不純物イオンを添加し
て形成されたｎ型あるいはｐ型非晶質シリコン層（ｎ層
あるいはｐ層）８の不純物半導体層よりなるソース／ド
レイン領域および金属あるいはそのシリサイド等の導電
物質よりなるソース／ドレイン電極７を有した構造をし
ている。
透明絶縁基板１上に金属あるいはそのシリサイド等の導
電物質よりなるゲート電極２を有し、その上部に窒化シ
リコン膜や酸化シリコン膜等の絶縁物よりなるゲート絶
縁膜３およびｉ型非晶質シリコン膜（ｉ層）４を有し、
さらにゲート電極２直上のｉ層４上にゲート電極２をフ
ォトマスクとして用いた背面露光工程によりゲート電極
２に対して自己整合的にパターニングされた保護絶縁膜
５ｄを有し、またその両側にイオン注入法（質量分離型
不純物イオン添加法）あるいはイオンドーピング法（非
質量分離型不純物イオン添加法）によりリンイオン（Ｐ
+ ）やボロンイオン（Ｂ+ ）等の不純物イオンを添加し
て形成されたｎ型あるいはｐ型非晶質シリコン層（ｎ層
あるいはｐ層）８の不純物半導体層よりなるソース／ド
レイン領域および金属あるいはそのシリサイド等の導電
物質よりなるソース／ドレイン電極７を有した構造をし
ている。
【０００４】このような構造のＴＦＴでは、イオン注入
法あるいはイオンドーピング法によるｎ層あるいはｐ層
８の形成とそれに引き続く金属シリサイド層６の形成お
よび金属シリサイド層６を電極の一部としたソース／ド
レイン電極７の形成が、ゲート電極２をフォトマスクと
して用いた背面露光工程によってゲート電極２に対し自
己整合的に形成された保護絶縁膜５ｄを用いて行えるた
めソース／ドレイン電極７とゲート電極２間の寄生要領
を極めて小さくすることができる。このためこのＴＦＴ
をアクティブマトリクス型液晶ディスプレイ（以下ＡＭ
ＬＣＤ）の画素スイッチング素子として用いた場合、低
寄生容量のため画素電位が安定しフィールドスルーによ
る焼き付き・輝度ムラが抑止され良好な画像表示が達成
できる。
法あるいはイオンドーピング法によるｎ層あるいはｐ層
８の形成とそれに引き続く金属シリサイド層６の形成お
よび金属シリサイド層６を電極の一部としたソース／ド
レイン電極７の形成が、ゲート電極２をフォトマスクと
して用いた背面露光工程によってゲート電極２に対し自
己整合的に形成された保護絶縁膜５ｄを用いて行えるた
めソース／ドレイン電極７とゲート電極２間の寄生要領
を極めて小さくすることができる。このためこのＴＦＴ
をアクティブマトリクス型液晶ディスプレイ（以下ＡＭ
ＬＣＤ）の画素スイッチング素子として用いた場合、低
寄生容量のため画素電位が安定しフィールドスルーによ
る焼き付き・輝度ムラが抑止され良好な画像表示が達成
できる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＴＦＴの製造方法ではイオン注入法あるいはイオンドー
ピング法により形成したｎ層あるいはｐ層８上に金属シ
リサイド層６を形成しようとした場合、ＴＦＴアレイ基
板（以下試料）をイオン注入装置あるいはイオンドーピ
ング装置から一度大気中に取り出し、そしてスパッタリ
ング装置に試料を導入して金属膜を成膜すると言った工
程を経ていた。イオン注入あるいはイオンドーピング後
のｎ層あるいはｐ層８表面は、入射イオンによって大量
の欠陥（未結合手）が発生し、大気中の酸素と結合しや
すい状態となっているため、試料を大気中に取り出した
際にｎ層あるいはｐ層８表面には速やかに自然酸化膜が
形成されてしまう。この自然酸化膜が存在すると金属膜
の成膜時に同時進行するｎ層あるいはｐ層８と金属膜と
の界面での合金反応が全く進行せず、不純物半導体層／
金属膜界面に金属シリサイド層６が形成できないという
問題があった。このためこの自然酸化膜を弗酸により除
去し、入射イオンにより欠陥の大量に発生したｎ層ある
いはｐ層８表面を水素原子で安定化してやり、その後速
やかにこの上に金属膜を成膜して非晶質シリコンと金属
との合金反応により不純物半導体層／金属膜界面に金属
シリサイド層６を形成する必要があった。
ＴＦＴの製造方法ではイオン注入法あるいはイオンドー
ピング法により形成したｎ層あるいはｐ層８上に金属シ
リサイド層６を形成しようとした場合、ＴＦＴアレイ基
板（以下試料）をイオン注入装置あるいはイオンドーピ
ング装置から一度大気中に取り出し、そしてスパッタリ
ング装置に試料を導入して金属膜を成膜すると言った工
程を経ていた。イオン注入あるいはイオンドーピング後
のｎ層あるいはｐ層８表面は、入射イオンによって大量
の欠陥（未結合手）が発生し、大気中の酸素と結合しや
すい状態となっているため、試料を大気中に取り出した
際にｎ層あるいはｐ層８表面には速やかに自然酸化膜が
形成されてしまう。この自然酸化膜が存在すると金属膜
の成膜時に同時進行するｎ層あるいはｐ層８と金属膜と
の界面での合金反応が全く進行せず、不純物半導体層／
金属膜界面に金属シリサイド層６が形成できないという
問題があった。このためこの自然酸化膜を弗酸により除
去し、入射イオンにより欠陥の大量に発生したｎ層ある
いはｐ層８表面を水素原子で安定化してやり、その後速
やかにこの上に金属膜を成膜して非晶質シリコンと金属
との合金反応により不純物半導体層／金属膜界面に金属
シリサイド層６を形成する必要があった。
【０００６】また、従来の製造方法では弗酸による自然
酸化膜除去工程中、弗酸により保護絶縁膜がエッチング
されパターンが縮小されてしまい、イオン注入あるいは
イオンドーピングしていない領域、すなわちｎ層あるい
はｐ層８よりもゲート電極２内側に金属シリサイド層６
が形成されてしまうといった問題が発生し、これにより
金属シリサイド層６とｎ層あるいはｐ層８以外の非晶質
シリコン層４とが接触してしまい、その結果、寄生容量
の増加やｎ層あるいはｐ層８以外の領域でホール電流が
流れ、ＴＦＴのＯＦＦ電流が増加してしまうといった問
題が生じていた。
酸化膜除去工程中、弗酸により保護絶縁膜がエッチング
されパターンが縮小されてしまい、イオン注入あるいは
イオンドーピングしていない領域、すなわちｎ層あるい
はｐ層８よりもゲート電極２内側に金属シリサイド層６
が形成されてしまうといった問題が発生し、これにより
金属シリサイド層６とｎ層あるいはｐ層８以外の非晶質
シリコン層４とが接触してしまい、その結果、寄生容量
の増加やｎ層あるいはｐ層８以外の領域でホール電流が
流れ、ＴＦＴのＯＦＦ電流が増加してしまうといった問
題が生じていた。
【０００７】そこでこの問題を解決するため、従来はイ
オン注入あるいはイオンドーピングの際の入射イオンの
マスクとして用いた保護絶縁膜５ｃを一度除去した後、
再度新たに耐弗酸性の高い保護絶縁膜５ｄを形成する必
要があり、結果として製造工程数が増加してしまうとい
った問題があった。
オン注入あるいはイオンドーピングの際の入射イオンの
マスクとして用いた保護絶縁膜５ｃを一度除去した後、
再度新たに耐弗酸性の高い保護絶縁膜５ｄを形成する必
要があり、結果として製造工程数が増加してしまうとい
った問題があった。
【０００８】本発明の目的は以上のような問題を除去せ
しめ、ＴＦＴの製造工程の簡略化を実現し、これを用い
た製品の高スループット化・低コスト化を可能にするＴ
ＦＴの構造を提供することにある。
しめ、ＴＦＴの製造工程の簡略化を実現し、これを用い
た製品の高スループット化・低コスト化を可能にするＴ
ＦＴの構造を提供することにある。
【０００９】
【課題を解決するための手段】本発明の薄膜電解効果ト
ランジスタは、透明絶縁基板上に導電物質よりなるゲー
ト電極を有し、ゲート電極及び透明絶縁基板上に第１の
絶縁膜を有し、第１の絶縁膜上に半導体膜を有し、半導
体膜上であってかつゲート電極上に第２の絶縁膜を有
し、半導体膜上であって第２の絶縁膜端部から離れた位
置に金属シリサイド層を有し、金属シリサイド層上であ
って第２の絶縁膜側の金属シリサイド層端部から離れた
位置に導電物質よりなるソース／ドレイン電極を有し、
半導体膜中であって、第２の絶縁膜端部から前記ソース
／ドレイン電極端部までの領域に前記第２の絶縁膜と前
記ソース／ドレイン電極をマスクとして注入されたｎ型
あるいはｐ型の不純物半導体層を有することを特徴とす
る。
ランジスタは、透明絶縁基板上に導電物質よりなるゲー
ト電極を有し、ゲート電極及び透明絶縁基板上に第１の
絶縁膜を有し、第１の絶縁膜上に半導体膜を有し、半導
体膜上であってかつゲート電極上に第２の絶縁膜を有
し、半導体膜上であって第２の絶縁膜端部から離れた位
置に金属シリサイド層を有し、金属シリサイド層上であ
って第２の絶縁膜側の金属シリサイド層端部から離れた
位置に導電物質よりなるソース／ドレイン電極を有し、
半導体膜中であって、第２の絶縁膜端部から前記ソース
／ドレイン電極端部までの領域に前記第２の絶縁膜と前
記ソース／ドレイン電極をマスクとして注入されたｎ型
あるいはｐ型の不純物半導体層を有することを特徴とす
る。
【００１０】背面露光工程により、保護絶縁膜５ａをゲ
ート電極に対して自己整合的に形成した後、保護絶縁膜
５ａ両側に位置するソース／ドレイン領域に金属シリサ
イド層を電極の一部としたソース／ドレイン電極を保護
絶縁膜５ａに対し自己整合的に形成する。その後、弗酸
溶液により保護絶縁膜５ａのパターン幅をややゲート電
極内側に縮小させた後、保護絶縁膜５ａをマスクとし
て、イオン注入法あるいはイオンドーピング法によりｎ
層あるいはｐ層を金属シリサイド電極よりもややゲート
電極内側に形成することによって、従来のＴＦＴ製造工
程よりもその製造工程数を削減でき、その結果製造工程
の高スループット化・低コスト化を実現できる。さらに
ｎ層あるいはｐ層を金属シリサイド電極部分よりもゲー
ト電極内側に定常的に形成することが可能となるため、
金属シリサイド電極部分とｎ層あるいはｐ層以外のｉ層
部分とが接触することはなくなり、ＴＦＴのＯＦＦ電流
の増加を防止できる。また、金属シリサイド層の形成が
非常に安定したｉ層表面上で行うことができるため、良
好な金属シリサイド層の形成が定常的に可能となる。従
って、従来のような二度にわたる背面露光工程によっ
て、保護絶縁膜５ｃ，５ｄを２度形成する必要はなくな
り、その結果、従来よりもその製造工程数を減らすこと
ができる。しかも再現性よく良好な金属シリサイド層の
形成を行うことができる。
ート電極に対して自己整合的に形成した後、保護絶縁膜
５ａ両側に位置するソース／ドレイン領域に金属シリサ
イド層を電極の一部としたソース／ドレイン電極を保護
絶縁膜５ａに対し自己整合的に形成する。その後、弗酸
溶液により保護絶縁膜５ａのパターン幅をややゲート電
極内側に縮小させた後、保護絶縁膜５ａをマスクとし
て、イオン注入法あるいはイオンドーピング法によりｎ
層あるいはｐ層を金属シリサイド電極よりもややゲート
電極内側に形成することによって、従来のＴＦＴ製造工
程よりもその製造工程数を削減でき、その結果製造工程
の高スループット化・低コスト化を実現できる。さらに
ｎ層あるいはｐ層を金属シリサイド電極部分よりもゲー
ト電極内側に定常的に形成することが可能となるため、
金属シリサイド電極部分とｎ層あるいはｐ層以外のｉ層
部分とが接触することはなくなり、ＴＦＴのＯＦＦ電流
の増加を防止できる。また、金属シリサイド層の形成が
非常に安定したｉ層表面上で行うことができるため、良
好な金属シリサイド層の形成が定常的に可能となる。従
って、従来のような二度にわたる背面露光工程によっ
て、保護絶縁膜５ｃ，５ｄを２度形成する必要はなくな
り、その結果、従来よりもその製造工程数を減らすこと
ができる。しかも再現性よく良好な金属シリサイド層の
形成を行うことができる。
【００１１】さらに、副次的効果としてｉ層表面に金属
シリサイド層を形成した後にイオン注入法あるいはイオ
ンドーピング法によりｎ層あるいはｐ層の形成を行うた
め、入射イオンが膜に与える熱的エネルギーの効果によ
り金属シリサイド層の低抵抗化の促進が期待でき、より
抵抗の低い良好な金属シリサイド層の形成が期待でき
る。
シリサイド層を形成した後にイオン注入法あるいはイオ
ンドーピング法によりｎ層あるいはｐ層の形成を行うた
め、入射イオンが膜に与える熱的エネルギーの効果によ
り金属シリサイド層の低抵抗化の促進が期待でき、より
抵抗の低い良好な金属シリサイド層の形成が期待でき
る。
【００１２】以上の作用により、従来のＴＦＴ製造工程
よりも工程の高スループット化・低コスト化を実現でき
良好なスイッチング特性を有したＴＦＴを得ることが可
能となる。
よりも工程の高スループット化・低コスト化を実現でき
良好なスイッチング特性を有したＴＦＴを得ることが可
能となる。
【００１３】
【発明の実施の形態】図１は本発明の一実施形態を示し
たものである。図１に示すＴＦＴは次のような工程を経
て作製される。
たものである。図１に示すＴＦＴは次のような工程を経
て作製される。
【００１４】まずガラス基板１上にクロミウム（Ｃｒ）
よりなるゲート電極２を５０ｎｍの厚さでパターニング
する。そしてその上部に窒化シリコン膜によるゲート絶
縁膜３、ｉ型非晶質シリコン膜（ｉ層）４、窒化シリコ
ン膜による保護絶縁膜５ａを、それぞれ３００ｎｍ，１
００ｎｍ，２００ｎｍの厚さで成膜する（図１
（ａ））。
よりなるゲート電極２を５０ｎｍの厚さでパターニング
する。そしてその上部に窒化シリコン膜によるゲート絶
縁膜３、ｉ型非晶質シリコン膜（ｉ層）４、窒化シリコ
ン膜による保護絶縁膜５ａを、それぞれ３００ｎｍ，１
００ｎｍ，２００ｎｍの厚さで成膜する（図１
（ａ））。
【００１５】次にゲート電極２直上のｉ層４上にイオン
注入によるｎ層８形成の際に入射イオンのマスクとして
用いる保護絶縁膜５ａをゲート電極２をフォトマスクと
して用いた背面露光工程によりゲート電極２に対し自己
整合的にパターニングする。パターニングは０．００５
％濃度弗酸溶液によるウェットエッチングで行われる
（図１（ｂ））。この保護絶縁膜５ａの膜厚は、添加す
る不純物イオンの種類とその加速エネルギー条件によっ
て決定される。ここで不純物半導体層形成の方法とし
て、イオン注入法ではなく水素化物ドーピングガスをプ
ラズマ分解しイオン源として用いるイオンドーピング法
を用いた場合には、目的としている価電子制御可能な不
純物イオンよりも同時に添加される水素イオン（Ｈ+ ）
のイオン注入飛程が大きいため、保護絶縁膜５ａの膜厚
はＨ+ の飛程を考慮した膜厚としなければならない。し
かし、ここでは説明が煩雑になることを避けるため、不
純物イオンの添加方法としてイオン注入法のみを例にと
って述べることにする。
注入によるｎ層８形成の際に入射イオンのマスクとして
用いる保護絶縁膜５ａをゲート電極２をフォトマスクと
して用いた背面露光工程によりゲート電極２に対し自己
整合的にパターニングする。パターニングは０．００５
％濃度弗酸溶液によるウェットエッチングで行われる
（図１（ｂ））。この保護絶縁膜５ａの膜厚は、添加す
る不純物イオンの種類とその加速エネルギー条件によっ
て決定される。ここで不純物半導体層形成の方法とし
て、イオン注入法ではなく水素化物ドーピングガスをプ
ラズマ分解しイオン源として用いるイオンドーピング法
を用いた場合には、目的としている価電子制御可能な不
純物イオンよりも同時に添加される水素イオン（Ｈ+ ）
のイオン注入飛程が大きいため、保護絶縁膜５ａの膜厚
はＨ+ の飛程を考慮した膜厚としなければならない。し
かし、ここでは説明が煩雑になることを避けるため、不
純物イオンの添加方法としてイオン注入法のみを例にと
って述べることにする。
【００１６】前述の状態まで作製した試料は、この後ス
パッタリング装置に導入され金属膜が５０ｎｍの厚さで
成膜される。この際、ｉ層４表面上は弗酸溶液による保
護絶縁膜５ａのパターニング後であるため、非常に安定
した状態となっており改めて弗酸による自然酸化膜除去
処理を行う必要はなく、そのままの状態で良好な金属シ
リサイド層６の形成が可能となっているが、弗酸溶液に
よる表面処理を施すことによって、より低抵抗な金属シ
リサイド層を形成することができる。スパッタリングに
より金属膜を成膜し、金属膜と非晶質シリコン層との界
面での合金反応により金属シリサイド層６をその界面に
形成した後、金属膜をパターニングし金属シリサイド層
６を電極の一部としたソース／ドレイン電極７を形成す
る（図１（ｃ））。
パッタリング装置に導入され金属膜が５０ｎｍの厚さで
成膜される。この際、ｉ層４表面上は弗酸溶液による保
護絶縁膜５ａのパターニング後であるため、非常に安定
した状態となっており改めて弗酸による自然酸化膜除去
処理を行う必要はなく、そのままの状態で良好な金属シ
リサイド層６の形成が可能となっているが、弗酸溶液に
よる表面処理を施すことによって、より低抵抗な金属シ
リサイド層を形成することができる。スパッタリングに
より金属膜を成膜し、金属膜と非晶質シリコン層との界
面での合金反応により金属シリサイド層６をその界面に
形成した後、金属膜をパターニングし金属シリサイド層
６を電極の一部としたソース／ドレイン電極７を形成す
る（図１（ｃ））。
【００１７】次に保護絶縁膜５ａを０．００５％濃度弗
酸溶液により両側１００ｎｍ程度そのパターンを縮小さ
せた後（図１（ｄ））、この保護絶縁膜５ａを入射イオ
ンのマスクとして用い試料に不純物イオンを添加して、
ｎ層８をソース／ドレイン領域に形成する（図１
（ｅ））。この時のイオン注入条件を以下に示す。 ◎イオン注入条件 イオン種 ： リンイオン（Ｐ+ ） 加速エネルギー ： ３０ｋｅＶ ドーズ量 ： ３×１０15ｄｏｓｅ／ｃｍ2 以上の操作により、保護絶縁膜５ａに対し自己整合的に
形成した金属シリサイドソース／ドレイン電極６下部の
ｉ層４がｎ層化される。この時、イオン注入の際に入射
イオンのマスクとして用いる保護絶縁膜５ａのパターン
幅は、金属シリサイド電極６形成時よりも縮小されてい
るため、結果としてｎ層８は金属シリサイド電極６部よ
りも１００ｎｍ程度ゲート電極２内側のｉ層４に形成さ
れる。従って金属シリサイド電極６部分とｎ層８以外の
ｉ層４の部分とが接触することはなくなり、ＴＦＴのＯ
ＦＦ電流の増加を防止でき良好なスイッチング特性を有
したＴＦＴを得ることができる。
酸溶液により両側１００ｎｍ程度そのパターンを縮小さ
せた後（図１（ｄ））、この保護絶縁膜５ａを入射イオ
ンのマスクとして用い試料に不純物イオンを添加して、
ｎ層８をソース／ドレイン領域に形成する（図１
（ｅ））。この時のイオン注入条件を以下に示す。 ◎イオン注入条件 イオン種 ： リンイオン（Ｐ+ ） 加速エネルギー ： ３０ｋｅＶ ドーズ量 ： ３×１０15ｄｏｓｅ／ｃｍ2 以上の操作により、保護絶縁膜５ａに対し自己整合的に
形成した金属シリサイドソース／ドレイン電極６下部の
ｉ層４がｎ層化される。この時、イオン注入の際に入射
イオンのマスクとして用いる保護絶縁膜５ａのパターン
幅は、金属シリサイド電極６形成時よりも縮小されてい
るため、結果としてｎ層８は金属シリサイド電極６部よ
りも１００ｎｍ程度ゲート電極２内側のｉ層４に形成さ
れる。従って金属シリサイド電極６部分とｎ層８以外の
ｉ層４の部分とが接触することはなくなり、ＴＦＴのＯ
ＦＦ電流の増加を防止でき良好なスイッチング特性を有
したＴＦＴを得ることができる。
【００１８】従来の方法では、イオン注入後に金属シリ
サイド層６を形成しようとしていたため、大量に欠陥が
発生し自然酸化膜の形成されたｎ層８の表面を弗酸処理
により水素原子で安定化させる必要があった。しかし、
本発明の方法では弗酸により保護絶縁膜５ａをパターニ
ングした後、先に金属シリサイド層６の形成を行うため
安定化した状態のままのｉ層４の表面に良好な金属シリ
サイド層６の形成を行うことができる。さらに、最初に
パターニングした保護絶縁膜５ａを弗酸によりそのパタ
ーンを縮小させて用いるため、従来は二回に分けていた
保護絶縁膜５ａの形成が一回で済み製造工程数を大幅に
削減できる。しかも金属シリサイド電極６部分とｎ層８
以外のｉ層４部分とが接触することはなくなり、ＴＦＴ
のＯＦＦ電流の増加を防止でき良好なスイッチング特性
を有したＴＦＴを得ることが可能となる。
サイド層６を形成しようとしていたため、大量に欠陥が
発生し自然酸化膜の形成されたｎ層８の表面を弗酸処理
により水素原子で安定化させる必要があった。しかし、
本発明の方法では弗酸により保護絶縁膜５ａをパターニ
ングした後、先に金属シリサイド層６の形成を行うため
安定化した状態のままのｉ層４の表面に良好な金属シリ
サイド層６の形成を行うことができる。さらに、最初に
パターニングした保護絶縁膜５ａを弗酸によりそのパタ
ーンを縮小させて用いるため、従来は二回に分けていた
保護絶縁膜５ａの形成が一回で済み製造工程数を大幅に
削減できる。しかも金属シリサイド電極６部分とｎ層８
以外のｉ層４部分とが接触することはなくなり、ＴＦＴ
のＯＦＦ電流の増加を防止でき良好なスイッチング特性
を有したＴＦＴを得ることが可能となる。
【００１９】最後に試料全体を保護するための最終的な
絶縁保護膜５ｂを２００ｎｍの膜厚で形成し、ソース／
ドレイン電極７部分にコンタクトホールを形成する（図
１（ｆ））。
絶縁保護膜５ｂを２００ｎｍの膜厚で形成し、ソース／
ドレイン電極７部分にコンタクトホールを形成する（図
１（ｆ））。
【００２０】以上の製造工程により、従来の製造方法よ
りも大幅な製造工程数の削減ができ、製造工程の高スル
ープット化・低コスト化を実現できる。
りも大幅な製造工程数の削減ができ、製造工程の高スル
ープット化・低コスト化を実現できる。
【００２１】
【発明の効果】本発明により保護絶縁膜の形成工程（保
護絶縁膜の成膜工程及びそれに関わる背面露光工程を含
む）が一度で済むためＴＦＴの製造工程が大幅に削減で
き、従って製造工程の高スループット化・低コスト化を
実現することができる。さらに金属シリサイド層の形成
が安定化した状態の非晶質シリコン層上にて常に行われ
るため定常的に良好な金属シリサイド層の形成が可能と
なる。その上、金属シリサイド電極部分よりもゲート電
極内側にソース／ドレイン領域を定常的に形成できるた
め、ホールブロッキング特性の良好な、すなわちＯＦＦ
リーク電流の小さい、良好なスイッチング特性を有した
ＴＦＴを大面積に均一性よく、しかも定常的に供給する
ことが可能となる。
護絶縁膜の成膜工程及びそれに関わる背面露光工程を含
む）が一度で済むためＴＦＴの製造工程が大幅に削減で
き、従って製造工程の高スループット化・低コスト化を
実現することができる。さらに金属シリサイド層の形成
が安定化した状態の非晶質シリコン層上にて常に行われ
るため定常的に良好な金属シリサイド層の形成が可能と
なる。その上、金属シリサイド電極部分よりもゲート電
極内側にソース／ドレイン領域を定常的に形成できるた
め、ホールブロッキング特性の良好な、すなわちＯＦＦ
リーク電流の小さい、良好なスイッチング特性を有した
ＴＦＴを大面積に均一性よく、しかも定常的に供給する
ことが可能となる。
【００２２】また、副次的効果としてｉ層表面に金属シ
リサイド層を形成した後にイオン注入あるいはイオンド
ーピングによる不純物半導体層の形成を行うため、入射
イオンが膜に与える熱的エネルギーの効果により、金属
シリサイド層の低抵抗化の促進が期待でき、より抵抗の
低い良好な金属シリサイド層の形成が期待できる。
リサイド層を形成した後にイオン注入あるいはイオンド
ーピングによる不純物半導体層の形成を行うため、入射
イオンが膜に与える熱的エネルギーの効果により、金属
シリサイド層の低抵抗化の促進が期待でき、より抵抗の
低い良好な金属シリサイド層の形成が期待できる。
【図１】本発明の一実施例を示す断面図である。
【図２】従来の薄膜電界効果トランジスタとその製造方
法を示す断面図である。
法を示す断面図である。
１ ガラス基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ ｉ型非晶質シリコン層（ｉ層） ５ａ 保護絶縁膜 ５ｂ 最終保護絶縁膜 ５ｃ 耐弗酸性の低い保護絶縁膜 ５ｄ 耐弗酸性の高い保護絶縁膜 ６ 金属シリサイド層（ソース／ドレイン電極の一部） ７ ソース／ドレイン電極 ８ ｎ型非晶質シリコン層（ｎ層）
Claims (1)
- 【請求項１】透明絶縁基板上に導電物質よりなるゲート
電極を有し、前記ゲート電極及び前記透明絶縁基板上に
第１の絶縁膜を有し、前記第１の絶縁膜上に半導体膜を
有し、前記半導体膜上であってかつ前記ゲート電極上に
第２の絶縁膜を有し、前記半導体膜上であって前記第２
の絶縁膜端部から離れた位置に金属シリサイド層を有
し、前記金属シリサイド層上であって前記第２の絶縁膜
側の前記金属シリサイド層端部から離れた位置に導電物
質よりなるソース／ドレイン電極を有し、前記半導体膜
中であって、前記第２の絶縁膜端部から前記ソース／ド
レイン電極端部までの領域に前記第２の絶縁膜と前記ソ
ース／ドレイン電極をマスクとして注入されたｎ型ある
いはｐ型の不純物半導体層を有することを特徴とする薄
膜電解効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8273142A JP2716035B2 (ja) | 1996-10-16 | 1996-10-16 | 薄膜電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8273142A JP2716035B2 (ja) | 1996-10-16 | 1996-10-16 | 薄膜電界効果トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11155393A Division JP2630195B2 (ja) | 1993-05-13 | 1993-05-13 | 薄膜電界効果トランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09167843A JPH09167843A (ja) | 1997-06-24 |
| JP2716035B2 true JP2716035B2 (ja) | 1998-02-18 |
Family
ID=17523712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8273142A Expired - Lifetime JP2716035B2 (ja) | 1996-10-16 | 1996-10-16 | 薄膜電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2716035B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2595757B2 (ja) * | 1990-04-13 | 1997-04-02 | 日本電気株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
-
1996
- 1996-10-16 JP JP8273142A patent/JP2716035B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09167843A (ja) | 1997-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920772A (en) | Method of fabricating a hybrid polysilicon/amorphous silicon TFT | |
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| JPH08264790A (ja) | 薄膜電解効果トランジスタ及び液晶表示装置 | |
| KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| US5719078A (en) | Method for making a thin film transistor panel used in a liquid crystal display having a completely self-aligned thin film transistor | |
| JP2905680B2 (ja) | 薄膜トランジスターの製造方法 | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01302769A (ja) | 逆スタガー型シリコン薄膜トランジスタの製造方法 | |
| JPH0547791A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09139503A (ja) | 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JP3528422B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08125190A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2716035B2 (ja) | 薄膜電界効果トランジスタ | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP3281777B2 (ja) | 半導体素子の製造方法 | |
| JPH10189968A (ja) | Ｍｏｓ素子の製造方法 | |
| US6812492B1 (en) | Method of fabricating a thin film transistor | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| JPH04275437A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3923600B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |