JP2609478B2 - テレビ画像表示装置 - Google Patents
テレビ画像表示装置Info
- Publication number
- JP2609478B2 JP2609478B2 JP2165126A JP16512690A JP2609478B2 JP 2609478 B2 JP2609478 B2 JP 2609478B2 JP 2165126 A JP2165126 A JP 2165126A JP 16512690 A JP16512690 A JP 16512690A JP 2609478 B2 JP2609478 B2 JP 2609478B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- pixels
- rgb data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 26
- 238000005070 sampling Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100248200 Arabidopsis thaliana RGGB gene Proteins 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/30—Picture reproducers using solid-state colour display devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/903—Modular display
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、大画面ディスプレイ等のディスプレイを
有しテレビ画像を表示するテレビ画像表示装置に関する
ものである。
有しテレビ画像を表示するテレビ画像表示装置に関する
ものである。
第６図は例えば特開昭56-4185号公報に記載された従
来の大画面ディスプレイ等の平面ディスプレイにおける
画素駆動部を示す回路図である。第６図において、12は
ダウンカウンタ、13はフリップフロップ、14は画素、15
はデータ入力線、16はクロックパルス入力線、17はセッ
トパルス入力線である。
来の大画面ディスプレイ等の平面ディスプレイにおける
画素駆動部を示す回路図である。第６図において、12は
ダウンカウンタ、13はフリップフロップ、14は画素、15
はデータ入力線、16はクロックパルス入力線、17はセッ
トパルス入力線である。
これらは、第７図に示すようにマトリクス状に多数配
列され、一つのディスプレイ19が構成される。さらにこ
こで、各部への画像情報の伝送の効率化を図るために、
第８図に示すように所定の画素数でモジュール８を構成
し、さらに幾つかのモジュール８をまとめてモジュール
群21,22,23とし、モジュール群21,22,23毎に個別にデー
タを伝送する方式がとられる。なお、同図において、７
はバッファ、９は終端部を示している。
列され、一つのディスプレイ19が構成される。さらにこ
こで、各部への画像情報の伝送の効率化を図るために、
第８図に示すように所定の画素数でモジュール８を構成
し、さらに幾つかのモジュール８をまとめてモジュール
群21,22,23とし、モジュール群21,22,23毎に個別にデー
タを伝送する方式がとられる。なお、同図において、７
はバッファ、９は終端部を示している。
次に動作について説明する。第８図において、テレビ
画像の有効区間はサンプリング部２にて所定のビット数
（ここでは６ビットとして説明を進める。）のディジタ
ル信号に変換され、タイミング発生回路３より与えられ
る所定のタイミング信号にもとづいて、ディスプレイ19
の画素数に応じたデータのサンプリング処理が施され
る。サンプリングによって得られたデータは、第１のバ
ス10を介して各バッファメモリ61へ伝送され、一旦格納
される。各バッファメモリ61は１走査線中の所定の期間
におけるデータを格納できればよく、容量は小さくてよ
い。バッファメモリ61は、第１のバス10から入力される
データの入力速度に対して低速に変換してデータを各モ
ジュール群21,22,23へ伝送する。第９図にバッファメモ
リ61における伝送速度の変換の概念図を示す。例えば、
１走査線（1H）の有効な信号を３分割し（第９図中、
H1,H2,H3で示す。）、分割された信号H1,H2,H3をそれぞ
れW1,W2,W3の期間にバッファメモリ61に格納されるよう
にしておく。バッファメモリ61への書き込みは、前走査
線における信号H1,H2,H3の書き込み完了後それぞれP1,P
2,P3の期間をおいて行われる。そして、W1,W2,W3の書き
込み期間に対して、P1,P2,P3の読み出し期間が確保でき
る。ここで、第１のバス10はテレビ画像をＡ−Ｄ変換し
た信号が直接通過する高速データバスであるのに対し、
第２のバス11は、データ伝送速度が低速化されたバスで
ある。このため、フラットケーブルの使用が可能となて
いる。第２のバス11においてはバッファメモリ61より先
頭アドレスが指定され、順次後続データが伝送される。
モジュール８では、アドレスをもとに所定のデータを受
信し、データは各画素に対応する所定のデータ記憶部18
で保持される。
画像の有効区間はサンプリング部２にて所定のビット数
（ここでは６ビットとして説明を進める。）のディジタ
ル信号に変換され、タイミング発生回路３より与えられ
る所定のタイミング信号にもとづいて、ディスプレイ19
の画素数に応じたデータのサンプリング処理が施され
る。サンプリングによって得られたデータは、第１のバ
ス10を介して各バッファメモリ61へ伝送され、一旦格納
される。各バッファメモリ61は１走査線中の所定の期間
におけるデータを格納できればよく、容量は小さくてよ
い。バッファメモリ61は、第１のバス10から入力される
データの入力速度に対して低速に変換してデータを各モ
ジュール群21,22,23へ伝送する。第９図にバッファメモ
リ61における伝送速度の変換の概念図を示す。例えば、
１走査線（1H）の有効な信号を３分割し（第９図中、
H1,H2,H3で示す。）、分割された信号H1,H2,H3をそれぞ
れW1,W2,W3の期間にバッファメモリ61に格納されるよう
にしておく。バッファメモリ61への書き込みは、前走査
線における信号H1,H2,H3の書き込み完了後それぞれP1,P
2,P3の期間をおいて行われる。そして、W1,W2,W3の書き
込み期間に対して、P1,P2,P3の読み出し期間が確保でき
る。ここで、第１のバス10はテレビ画像をＡ−Ｄ変換し
た信号が直接通過する高速データバスであるのに対し、
第２のバス11は、データ伝送速度が低速化されたバスで
ある。このため、フラットケーブルの使用が可能となて
いる。第２のバス11においてはバッファメモリ61より先
頭アドレスが指定され、順次後続データが伝送される。
モジュール８では、アドレスをもとに所定のデータを受
信し、データは各画素に対応する所定のデータ記憶部18
で保持される。
第６図は、データ記憶部18の一例としてダウンカウン
タ12のプリセット部を利用した例を示すものである。セ
ット信号によりフリップフロップ13がONになると同時
に、６ビットのテレビ信号がダウンカウンタ12にロード
される。直ちに、ダウンカウンタ12は、クロックを計数
し、ロードされたデータに対応する時点でボロー信号を
出力する。ここでフリップフロップ13がOFFになり、ダ
ウンカウンタ12が計数を終了する。フリップフロップ13
はデータに応じて64段階の時間幅でONの状態をとり、画
素を駆動する。
タ12のプリセット部を利用した例を示すものである。セ
ット信号によりフリップフロップ13がONになると同時
に、６ビットのテレビ信号がダウンカウンタ12にロード
される。直ちに、ダウンカウンタ12は、クロックを計数
し、ロードされたデータに対応する時点でボロー信号を
出力する。ここでフリップフロップ13がOFFになり、ダ
ウンカウンタ12が計数を終了する。フリップフロップ13
はデータに応じて64段階の時間幅でONの状態をとり、画
素を駆動する。
第10図は、テレビ信号の走査線と画素との対応関係を
示す説明図である。一般に、テレビ信号は十分な情報量
を有しており、ディスプレイ19は、テレビ信号を間引き
処理して、ディスプレイ19が有する画素数に対応したデ
ータ量となったものを利用している。第10図に示した例
では、スクリーンの垂直方向の画素数に対応して、走査
線（3,3e）が間引かれている。水平方向に対しても同様
の間引き、あるいは、サンプリング周期の変更により、
スクリーンの水平方向の画素数に対応させる処理が行わ
れる。各画素のデータは、テレビ信号に同期して１フィ
ールド（NTSCの場合1/60秒）毎に更新されるため、各画
素毎に前述した動作を繰り返すことにより、ディスプレ
イには64階調のテレビ画像が表示される。
示す説明図である。一般に、テレビ信号は十分な情報量
を有しており、ディスプレイ19は、テレビ信号を間引き
処理して、ディスプレイ19が有する画素数に対応したデ
ータ量となったものを利用している。第10図に示した例
では、スクリーンの垂直方向の画素数に対応して、走査
線（3,3e）が間引かれている。水平方向に対しても同様
の間引き、あるいは、サンプリング周期の変更により、
スクリーンの水平方向の画素数に対応させる処理が行わ
れる。各画素のデータは、テレビ信号に同期して１フィ
ールド（NTSCの場合1/60秒）毎に更新されるため、各画
素毎に前述した動作を繰り返すことにより、ディスプレ
イには64階調のテレビ画像が表示される。
ところで、カラーディスプレイの場合には、Ｒ（赤）
Ｇ（緑）Ｂ（青）３種類の画素が規則的に配列され、入
力されたテレビ信号に応じて各画素が駆動されることに
よりカラー表示が実現される。テレビ信号とRGBデータ
との関係を第11図に、そして、カラーディスプレイの場
合の代表的な画素配列をディスプレイの一部について示
したものを第12図に示す。
Ｇ（緑）Ｂ（青）３種類の画素が規則的に配列され、入
力されたテレビ信号に応じて各画素が駆動されることに
よりカラー表示が実現される。テレビ信号とRGBデータ
との関係を第11図に、そして、カラーディスプレイの場
合の代表的な画素配列をディスプレイの一部について示
したものを第12図に示す。
第11図（ａ）はアナログのテレビ信号を、第11図
（ｂ）はテレビ信号がサンプリングクロックでサンプリ
ングされかつＡ−Ｄ変換された後のディジタル信号、つ
まり、第１のバス10を通過する信号をそれぞれ示してい
る。また、第11図（ｃ）はディジタル信号を時間方向に
拡大したものを示し、第11図（ｄ）は第11図（ｃ）に示
したものと同スケールで拡大されたサンプリングクロッ
クを示している。つまり、第11図（ｂ）に示すディジタ
ル信号は、サンプリングクロックに同期した各RGBデー
タである。ここで、R0101,G0101,B0101は、第１フィー
ルドの第１番目のRGBデータを示している。
（ｂ）はテレビ信号がサンプリングクロックでサンプリ
ングされかつＡ−Ｄ変換された後のディジタル信号、つ
まり、第１のバス10を通過する信号をそれぞれ示してい
る。また、第11図（ｃ）はディジタル信号を時間方向に
拡大したものを示し、第11図（ｄ）は第11図（ｃ）に示
したものと同スケールで拡大されたサンプリングクロッ
クを示している。つまり、第11図（ｂ）に示すディジタ
ル信号は、サンプリングクロックに同期した各RGBデー
タである。ここで、R0101,G0101,B0101は、第１フィー
ルドの第１番目のRGBデータを示している。
第12図において、例えばB0101の「Ｂ」はその点にお
ける画素の種類を示し「0101」は第１フィールドの第１
データが表示されていることを示す。第12図（ａ）に示
したものは、ディスプレイ19の各画素をそれぞれ独立し
た画素とみなし、それぞれの位置に対応したRGBデータ
のうちの１つ（Ｒデータ、ＧデータまたはＢデータ）に
よって各画素が駆動されている。例えば、ディスプレイ
の第１行の第１画素は、第11図（ｃ）に示す第１データ
に対応し、かつ、この画素は「Ｂ」画素であるからB010
1データがこの画素に対応したものとなる。同時に、第
１行の第２画素は、第２データに対応し、かつ、この画
素は「Ｇ」画素であるからG0102データがこの画素に対
応したものとなる。このように、各RGBデータについて
１色のデータのみが選択され、選択されなかった色デー
タは捨てられる。以下、この方式を第１の方式と呼ぶ。
この方式は、より少ない画素数で高品質の表示を得たい
ときに採用される方法で、約640×480画素までのディス
プレイに適用可能である。例えば、テレビ信号がNTSC信
号の場合には、行方向に640個のデータを得るために必
要なサンプリングクロックの周波数は約12.5MHzであ
る。従って、これ以上の大きな画素数に対応するために
は、サンプリングクロックをより高速にしなければなら
ない。しかし、その場合には、第１のバス10を通過する
データもより高速になる。そのような高速データを第１
のバス10で伝送するには困難な問題があり、サンプリン
グクロックの高速化による画素数増大への対応は難し
い。
ける画素の種類を示し「0101」は第１フィールドの第１
データが表示されていることを示す。第12図（ａ）に示
したものは、ディスプレイ19の各画素をそれぞれ独立し
た画素とみなし、それぞれの位置に対応したRGBデータ
のうちの１つ（Ｒデータ、ＧデータまたはＢデータ）に
よって各画素が駆動されている。例えば、ディスプレイ
の第１行の第１画素は、第11図（ｃ）に示す第１データ
に対応し、かつ、この画素は「Ｂ」画素であるからB010
1データがこの画素に対応したものとなる。同時に、第
１行の第２画素は、第２データに対応し、かつ、この画
素は「Ｇ」画素であるからG0102データがこの画素に対
応したものとなる。このように、各RGBデータについて
１色のデータのみが選択され、選択されなかった色デー
タは捨てられる。以下、この方式を第１の方式と呼ぶ。
この方式は、より少ない画素数で高品質の表示を得たい
ときに採用される方法で、約640×480画素までのディス
プレイに適用可能である。例えば、テレビ信号がNTSC信
号の場合には、行方向に640個のデータを得るために必
要なサンプリングクロックの周波数は約12.5MHzであ
る。従って、これ以上の大きな画素数に対応するために
は、サンプリングクロックをより高速にしなければなら
ない。しかし、その場合には、第１のバス10を通過する
データもより高速になる。そのような高速データを第１
のバス10で伝送するには困難な問題があり、サンプリン
グクロックの高速化による画素数増大への対応は難し
い。
一方、第12図（ｂ）に示したものは、RGGB4画素を１
組として、１サンプリング点におけるRGBデータをその
４画素に割り当てて各画素が駆動されている。この場合
には、各サンプリング点における情報はすべて有効に使
用される。また、第１の方式におけるサンプリング周期
と同じサンプリング周期を用いた場合には、第１の方式
によって駆動可能なディスプレイ19に比べて４倍の画素
数のディスプレイ19に適用可能である。以下、この方法
を第２の方式と呼ぶ。
組として、１サンプリング点におけるRGBデータをその
４画素に割り当てて各画素が駆動されている。この場合
には、各サンプリング点における情報はすべて有効に使
用される。また、第１の方式におけるサンプリング周期
と同じサンプリング周期を用いた場合には、第１の方式
によって駆動可能なディスプレイ19に比べて４倍の画素
数のディスプレイ19に適用可能である。以下、この方法
を第２の方式と呼ぶ。
ところで、平面ディスプレイは、設置環境に応じて様
々なスクリーンサイズが要求される。例えば、競馬場等
の屋外用途としては、一般に大画面サイズが要求され
る。これに対して、体育館等の屋内用途としては、比較
的小規模な画面サイズでよい。両者の画面サイズに応じ
て、つまり画素数に応じて、処理すべき情報量は異なっ
たものとなる。従って、小画面サイズのディスプレイ19
を用いた場合には第１の方式が適用され、大画面サイズ
のディスプレイ19を用いた場合には第２の方式が適用さ
れる。
々なスクリーンサイズが要求される。例えば、競馬場等
の屋外用途としては、一般に大画面サイズが要求され
る。これに対して、体育館等の屋内用途としては、比較
的小規模な画面サイズでよい。両者の画面サイズに応じ
て、つまり画素数に応じて、処理すべき情報量は異なっ
たものとなる。従って、小画面サイズのディスプレイ19
を用いた場合には第１の方式が適用され、大画面サイズ
のディスプレイ19を用いた場合には第２の方式が適用さ
れる。
従来のテレビ画像表示装置は以上のように構成されて
いるので、小画面サイズのディスプレイ19を用いた場合
には第１の方式による画像処理装置が必要とされ、一方
大画面サイズのディスプレイ19を用いた場合には第２の
方式による画像処理装置が必要とされ、画面サイズが異
なるディスプレイ19を同一の画像処理装置で制御するこ
とができず、ディスプレイ19に応じて異なる画像処理装
置を用意しなければならず、画像表示システムが複雑化
するとともに高コストとなっているという課題があっ
た。
いるので、小画面サイズのディスプレイ19を用いた場合
には第１の方式による画像処理装置が必要とされ、一方
大画面サイズのディスプレイ19を用いた場合には第２の
方式による画像処理装置が必要とされ、画面サイズが異
なるディスプレイ19を同一の画像処理装置で制御するこ
とができず、ディスプレイ19に応じて異なる画像処理装
置を用意しなければならず、画像表示システムが複雑化
するとともに高コストとなっているという課題があっ
た。
この発明は上記のような課題を解消するためになされ
たもので、１つの画像処理装置により、比較的小画面サ
イズのディスプレイから大画面サイズのディスプレイま
で制御でき、広範な用途に対応可能なテレビ画像表示装
置を得ることを目的とする。
たもので、１つの画像処理装置により、比較的小画面サ
イズのディスプレイから大画面サイズのディスプレイま
で制御でき、広範な用途に対応可能なテレビ画像表示装
置を得ることを目的とする。
この発明に係るテレビ画像表示装置は、Ｒ（赤）,G
（緑）,B（青）の３種類の画素が規則的に配列され、所
定数の画素でモジュールを構成するディスプレイと、デ
ィジタル化されたRGBデータから１色のみを選択する第
１の方式およびディジタル化されたRGBデータを複数個
の画素から成る組に割り当てる第２の方式から成る２種
類の画素駆動方式を持った画像処理装置とを備えたテレ
ビ画像表示装置であって、画像処理装置は、ディスプレ
イの行方向あるいは列方向のモジュールを所定数まとめ
たモジュール群ごとに設けられた複数個のバッファメモ
リ部を有し、各バッファメモリ部は、ディジタル化され
たRGBデータを格納するメモリと、データ配列変換部と
を備え、メモリは、入力されたテレビ信号をサンプリン
グして得たディジタル化されたRGBデータを一旦格納
し、データ配列変換部は、画像処理装置に与えられる指
令が上記第１の画素駆動方式を指示する第１の状態を示
しているときには、メモリ内のディジタル化されたRGB
データに対応した画素の種類に応じたデータを選択して
前記ディスプレイに出力し、画像処理装置に与えられる
指令が第２の画素駆動方式を指示する第２の状態を示し
ているときには、メモリ内のディジタル化されたRGBデ
ータにもとづいて複数個の画素から成る組に対応したデ
ータを作成して前記ディスプレイに出力するものであ
る。
（緑）,B（青）の３種類の画素が規則的に配列され、所
定数の画素でモジュールを構成するディスプレイと、デ
ィジタル化されたRGBデータから１色のみを選択する第
１の方式およびディジタル化されたRGBデータを複数個
の画素から成る組に割り当てる第２の方式から成る２種
類の画素駆動方式を持った画像処理装置とを備えたテレ
ビ画像表示装置であって、画像処理装置は、ディスプレ
イの行方向あるいは列方向のモジュールを所定数まとめ
たモジュール群ごとに設けられた複数個のバッファメモ
リ部を有し、各バッファメモリ部は、ディジタル化され
たRGBデータを格納するメモリと、データ配列変換部と
を備え、メモリは、入力されたテレビ信号をサンプリン
グして得たディジタル化されたRGBデータを一旦格納
し、データ配列変換部は、画像処理装置に与えられる指
令が上記第１の画素駆動方式を指示する第１の状態を示
しているときには、メモリ内のディジタル化されたRGB
データに対応した画素の種類に応じたデータを選択して
前記ディスプレイに出力し、画像処理装置に与えられる
指令が第２の画素駆動方式を指示する第２の状態を示し
ているときには、メモリ内のディジタル化されたRGBデ
ータにもとづいて複数個の画素から成る組に対応したデ
ータを作成して前記ディスプレイに出力するものであ
る。
この発明における各バッファメモリ部を有する画像処
理装置は、コマンドが第１の状態を示しているときには
上述した第１の方式を実現するとともにコマンドが第２
の状態を示しているときには上述した第２の方式を実現
し、ディスプレイの画面サイズに応じた量のデータを出
力する。
理装置は、コマンドが第１の状態を示しているときには
上述した第１の方式を実現するとともにコマンドが第２
の状態を示しているときには上述した第２の方式を実現
し、ディスプレイの画面サイズに応じた量のデータを出
力する。
以下、この発明の一実施例を図について説明する。第
１図において、４は外部から与えられる制御指令の入力
端子、５は外部から与えられた制御指令にもとづいて第
１の状態または第２の状態を示すコマンドを生成するコ
マンド発生部、６はサンプリング部２が出力したＡ−Ｄ
変換されたRGBデータにもとづいてＲ、Ｇ、またはＢデ
ータを出力するバッファメモリ部、30は画像処理装置で
ある。その他のものは同一符号を付して第８図に示した
ものと同一のものである。
１図において、４は外部から与えられる制御指令の入力
端子、５は外部から与えられた制御指令にもとづいて第
１の状態または第２の状態を示すコマンドを生成するコ
マンド発生部、６はサンプリング部２が出力したＡ−Ｄ
変換されたRGBデータにもとづいてＲ、Ｇ、またはＢデ
ータを出力するバッファメモリ部、30は画像処理装置で
ある。その他のものは同一符号を付して第８図に示した
ものと同一のものである。
また、第２図はバッファメモリ部６の構成を示すブロ
ック図であり、図において、31はバッファ、32はメモリ
35の書込開始アドレスおよび書込終了アドレスが設定さ
れたＸアドレス設定部、33は書込アドレスを出力するＸ
アドレスカウンタ、34はＸアドレスカウンタ33の計数値
とＸアドレス設定部32の設定値とを比較するコンパレー
タ、35はRGBデータが一旦格納されるメモリ、36は読出
アドレスを出力する読出アドレスカウンタ、37は書き込
みと読み出しとを切換えるセレクタ、38はメモリ35のデ
ータ入出力制御等を行う転送制御部、39はメモリ35から
読み出されたRGBデータからディスプレイ19における画
素配列に応じたＲ、Ｇ、またはＢ出力を作成するデータ
配列変換部、40はバスバッファ、41はディスプレイ19に
おける列方向のアドレス（Ｙアドレス）を出力するＹア
ドレスカウンタ、42は色データやＹアドレスを多重化す
る多重化部である。
ック図であり、図において、31はバッファ、32はメモリ
35の書込開始アドレスおよび書込終了アドレスが設定さ
れたＸアドレス設定部、33は書込アドレスを出力するＸ
アドレスカウンタ、34はＸアドレスカウンタ33の計数値
とＸアドレス設定部32の設定値とを比較するコンパレー
タ、35はRGBデータが一旦格納されるメモリ、36は読出
アドレスを出力する読出アドレスカウンタ、37は書き込
みと読み出しとを切換えるセレクタ、38はメモリ35のデ
ータ入出力制御等を行う転送制御部、39はメモリ35から
読み出されたRGBデータからディスプレイ19における画
素配列に応じたＲ、Ｇ、またはＢ出力を作成するデータ
配列変換部、40はバスバッファ、41はディスプレイ19に
おける列方向のアドレス（Ｙアドレス）を出力するＹア
ドレスカウンタ、42は色データやＹアドレスを多重化す
る多重化部である。
次に動作について説明する。外部からの制御指令が第
１の状態を示しているときには、コマンド発生部５は第
１の状態を示すコマンドを出力する。この第１の状態に
応じてバッファメモリ部６は、第１の方式を実現する。
第１の方式では、各バッファメモリ部６は、第３図
（ｃ）に示すTW1,TW2，…TWnのそれぞれの期間内におけ
るRGBデータを入力する。例えば、第１番目のバッファ
メモリ部（BM1）６の場合には、TW1の期間内におけるRG
Bデータを入力する。また、この場合には、Ｘアドレス
設定部32には期間TW1の開始位置および終了位置を示す
値が設定されている。そして、Ｘアドレスカウンタ33
は、水平同期信号（Ｈ）でクリアされた後、サンプリン
グクロックを計数し計数値を出力する。コンパレータ34
は、Ｘアドレス設定部32の設定値とＸアドレスカウンタ
33の計数値とを比較し、計数値が開始位置と終了位置と
の間の値であれば書込有効信号をオンする。この書込有
効信号を受けたセレクタ37は、Ｘアドレスカウンタ33の
計数値を書込アドレスとしてメモリ35に与える。従っ
て、RGBデータはバッファ31を介してメモリ35に書き込
まれる。Ｘアドレスカウンタ33の計数値がＸアドレス設
定部32の設定値（終了位置）を越えると、コンパレータ
34は書込有効信号をオフにする。書込有効信号がオフに
なると、セレクタ37はメモリ35への書き込みと禁止す
る。同時に、転送制御部38はメモリ35の読出制御を開始
する。つまり、読出アドレスカウンタ36をクリアする。
すると、読出アドレスカウンタは、転送制御部38から与
えられるクロックの計数を開始する。このクロックは、
ディスプレイ19の各モジュール８への書込信号（DWT）
と同じものであり、サンプリングクロックの速度よりも
遅いクロックである。読出アドレスカウンタ36の計数値
は、セレクタ37を介してメモリ35に読出アドレスとして
与えられる。従って、第４図（ａ）に示すように、メモ
リ35からRGBデータがデータ配列変換部39に出力され
る。また、データ配列変換部39には読出アドレスカウン
タ36の計数値も入力される。データ配列変換部39は読出
アドレスカウンタ36の計数値からディスプレイ19におけ
る画素位置を知ることができるので、その位置に応じた
色データを、メモリ35から出力されたRGBデータから選
択する。例えば、読出アドレスが「０」の場合には、第
４図（ｇ）に示す第１行目の第１列目に位置する画素
（Ｂ画素である。）にデータを与えることを示している
ので（計数値は「０」から有効な値となっているとす
る。）、RGBデータからＢデータが選択される。このよ
うに、データ配列変換部39は、メモリ35から読み出され
たRGBデータからディスプレイ19の画素に応じた色デー
タを出力する。
１の状態を示しているときには、コマンド発生部５は第
１の状態を示すコマンドを出力する。この第１の状態に
応じてバッファメモリ部６は、第１の方式を実現する。
第１の方式では、各バッファメモリ部６は、第３図
（ｃ）に示すTW1,TW2，…TWnのそれぞれの期間内におけ
るRGBデータを入力する。例えば、第１番目のバッファ
メモリ部（BM1）６の場合には、TW1の期間内におけるRG
Bデータを入力する。また、この場合には、Ｘアドレス
設定部32には期間TW1の開始位置および終了位置を示す
値が設定されている。そして、Ｘアドレスカウンタ33
は、水平同期信号（Ｈ）でクリアされた後、サンプリン
グクロックを計数し計数値を出力する。コンパレータ34
は、Ｘアドレス設定部32の設定値とＸアドレスカウンタ
33の計数値とを比較し、計数値が開始位置と終了位置と
の間の値であれば書込有効信号をオンする。この書込有
効信号を受けたセレクタ37は、Ｘアドレスカウンタ33の
計数値を書込アドレスとしてメモリ35に与える。従っ
て、RGBデータはバッファ31を介してメモリ35に書き込
まれる。Ｘアドレスカウンタ33の計数値がＸアドレス設
定部32の設定値（終了位置）を越えると、コンパレータ
34は書込有効信号をオフにする。書込有効信号がオフに
なると、セレクタ37はメモリ35への書き込みと禁止す
る。同時に、転送制御部38はメモリ35の読出制御を開始
する。つまり、読出アドレスカウンタ36をクリアする。
すると、読出アドレスカウンタは、転送制御部38から与
えられるクロックの計数を開始する。このクロックは、
ディスプレイ19の各モジュール８への書込信号（DWT）
と同じものであり、サンプリングクロックの速度よりも
遅いクロックである。読出アドレスカウンタ36の計数値
は、セレクタ37を介してメモリ35に読出アドレスとして
与えられる。従って、第４図（ａ）に示すように、メモ
リ35からRGBデータがデータ配列変換部39に出力され
る。また、データ配列変換部39には読出アドレスカウン
タ36の計数値も入力される。データ配列変換部39は読出
アドレスカウンタ36の計数値からディスプレイ19におけ
る画素位置を知ることができるので、その位置に応じた
色データを、メモリ35から出力されたRGBデータから選
択する。例えば、読出アドレスが「０」の場合には、第
４図（ｇ）に示す第１行目の第１列目に位置する画素
（Ｂ画素である。）にデータを与えることを示している
ので（計数値は「０」から有効な値となっているとす
る。）、RGBデータからＢデータが選択される。このよ
うに、データ配列変換部39は、メモリ35から読み出され
たRGBデータからディスプレイ19の画素に応じた色デー
タを出力する。
一方、Ｙアドレスカウンタ41は、垂直同期信号（Ｖ）
で一旦リセットされた後、水平同期信号（Ｈ）を計数す
る。従って、Ｙアドレスカウンタ41の計数値は、ディス
プレイ19における行番号を示す。多重化部42は、Ｙアド
レスカウンタ41の計数値を先頭アドレスとして設定し、
第４図（ｂ）に示すように、順次データ配列変換部39か
ら出力されたデータを出力する。一方、転送制御部38
は、多重化部42から送出された先頭アドレスおよびデー
タに同期して、アドレスラッチイネーブル信号（ALE）
およびDWTを含むタイミング信号を出力する。
で一旦リセットされた後、水平同期信号（Ｈ）を計数す
る。従って、Ｙアドレスカウンタ41の計数値は、ディス
プレイ19における行番号を示す。多重化部42は、Ｙアド
レスカウンタ41の計数値を先頭アドレスとして設定し、
第４図（ｂ）に示すように、順次データ配列変換部39か
ら出力されたデータを出力する。一方、転送制御部38
は、多重化部42から送出された先頭アドレスおよびデー
タに同期して、アドレスラッチイネーブル信号（ALE）
およびDWTを含むタイミング信号を出力する。
ディスプレイ19の各モジュール８は、ALEにより先頭
アドレスを受信し、自信に割り当てられた先頭アドレス
であることを知ったモジュール８は、それに続くデータ
を受信してそのデータにより画素を駆動する。このよう
にして、第１番目のバッファメモリ部６では、第３図
（ｄ）に示す期間P1においてメモリ35内のデータをディ
スプレイ19に与える。他のバッファメモリ部６も同様に
動作して、ディスプレイ19にデータを与え、結局、ディ
スプレイ19には、第４図（ｇ）に示すような表示がなさ
れる。
アドレスを受信し、自信に割り当てられた先頭アドレス
であることを知ったモジュール８は、それに続くデータ
を受信してそのデータにより画素を駆動する。このよう
にして、第１番目のバッファメモリ部６では、第３図
（ｄ）に示す期間P1においてメモリ35内のデータをディ
スプレイ19に与える。他のバッファメモリ部６も同様に
動作して、ディスプレイ19にデータを与え、結局、ディ
スプレイ19には、第４図（ｇ）に示すような表示がなさ
れる。
また、外部からの制御指令が第２の状態を示している
ときには、コマンド発生部５は第２の状態を示すコマン
ドを出力する。このコマンドに応じてバッファメモリ部
６は第２の方式を実現する。ここでは、１つのRGBデー
タをディスプレイ19の４画素に割り当てる場合について
説明する。つまり、４画素を１組として考える。この場
合には、各バッファメモリ部６は、第３図（ｅ）に示す
tw1,tw2，…tw2nのそれぞれの期間内におけるRGBデータ
を入力する。そして、例えば１番目のバッファメモリ部
（BM1）６の場合には、tw1の期間内におけるRGBデータ
を入力する。ここで、コマンドに応じてＸアドレス設定
部32には、第１の状態における開始位置および終了位置
を示す値の1/2の値が設定される。1/2にするには、第１
の状態における各設定値が２進数で設定されているなら
ば、それらの値を１ビット分下位側にシフトすればよ
い。このように設定することにより、第１の状態におけ
る書き込み期間TW1の半分の期間tw1において、第１の状
態でメモリ35に書き込まれたRGBデータの半分の出力が
メモリ35に書き込まれる。書き込みが終了すると、転送
制御部38は読み出しの制御を開始する。つまり、読出ア
ドレスカウンタ36は、転送制御部38から与えられるクロ
ックを計数する。このクロックは、第４図（ｄ），
（ｆ）からわかるDWTの速度の1/4でよい。そして、計数
値はセレクタ37を介してメモリ35に読出アドレスとして
与えられる。従って、第４図（ｄ）に示すように、メモ
リ35からRGBデータがデータ配列変換部39に出力され
る。データ配列変換部39は、RGBデータから、１組の画
素RGGBに対応したＲ、Ｇ、Ｇ、Ｒデータを選択し、選択
された各データを出力する（第４図（ｅ）参照）。従っ
て、平面ディスプレイ19に与えられる情報量は、第１の
状態のときに比べて４倍になる。メモリ35に格納された
RGBデータの量は、第１の量は、第１の状態のときの1/2
であるから、この場合のDWTの速度は、第１の状態のと
きの２倍であれば、第３図（ｅ）に示す期間P11内にお
いて、４倍のデータをディスプレイ19に転送できる。多
重化部42は、第１の状態のときと同様にＹアドレスカウ
ンタ41の計数値を先頭アドレスとして設定し、第４図
（ｅ）に示すように、順次データ配列変換部39から出力
されたデータを出力する。
ときには、コマンド発生部５は第２の状態を示すコマン
ドを出力する。このコマンドに応じてバッファメモリ部
６は第２の方式を実現する。ここでは、１つのRGBデー
タをディスプレイ19の４画素に割り当てる場合について
説明する。つまり、４画素を１組として考える。この場
合には、各バッファメモリ部６は、第３図（ｅ）に示す
tw1,tw2，…tw2nのそれぞれの期間内におけるRGBデータ
を入力する。そして、例えば１番目のバッファメモリ部
（BM1）６の場合には、tw1の期間内におけるRGBデータ
を入力する。ここで、コマンドに応じてＸアドレス設定
部32には、第１の状態における開始位置および終了位置
を示す値の1/2の値が設定される。1/2にするには、第１
の状態における各設定値が２進数で設定されているなら
ば、それらの値を１ビット分下位側にシフトすればよ
い。このように設定することにより、第１の状態におけ
る書き込み期間TW1の半分の期間tw1において、第１の状
態でメモリ35に書き込まれたRGBデータの半分の出力が
メモリ35に書き込まれる。書き込みが終了すると、転送
制御部38は読み出しの制御を開始する。つまり、読出ア
ドレスカウンタ36は、転送制御部38から与えられるクロ
ックを計数する。このクロックは、第４図（ｄ），
（ｆ）からわかるDWTの速度の1/4でよい。そして、計数
値はセレクタ37を介してメモリ35に読出アドレスとして
与えられる。従って、第４図（ｄ）に示すように、メモ
リ35からRGBデータがデータ配列変換部39に出力され
る。データ配列変換部39は、RGBデータから、１組の画
素RGGBに対応したＲ、Ｇ、Ｇ、Ｒデータを選択し、選択
された各データを出力する（第４図（ｅ）参照）。従っ
て、平面ディスプレイ19に与えられる情報量は、第１の
状態のときに比べて４倍になる。メモリ35に格納された
RGBデータの量は、第１の量は、第１の状態のときの1/2
であるから、この場合のDWTの速度は、第１の状態のと
きの２倍であれば、第３図（ｅ）に示す期間P11内にお
いて、４倍のデータをディスプレイ19に転送できる。多
重化部42は、第１の状態のときと同様にＹアドレスカウ
ンタ41の計数値を先頭アドレスとして設定し、第４図
（ｅ）に示すように、順次データ配列変換部39から出力
されたデータを出力する。
ディスプレイ19の各モジュール８は、先頭アドレスを
受信したら、自身に割り当てられた先頭アドレスである
ことを知ったモジュール８は、それに続くデータを受信
してそのデータにより画素を駆動する。なお、この場合
には、第４図（ｅ），（ｈ）からわかるように、一連の
データ列中にはディスプレイ19の２行分のデータが含ま
れているので、この一連のデータ列をディスプレイ19側
で２行分と認識しなければならない。そこで、多重化部
42で、コマンドもディスプレイ19側に送るようにする。
先頭アドレスとコマンドとを受信したモジュール８は、
これらにもとづいて第１番目の行に関する先頭アドレス
と第２番目の行に関する先頭アドレスとを容易に生成で
き、生成された先頭アドレスにもとづいて、受信したデ
ータにより画素を駆動する。このようにして、データ配
列変換部39がRGBデータからＲ、Ｇ、Ｇ、Ｂ各データを
設定する場合には、第５図に示すように、第１の状態に
おける画面サイズ（第５図（ａ）に示す。）の４倍の画
面サイズ（第５図（ｂ）に示す。）のディスプレイ19を
用いることができる。また、第２のバス11を通過するデ
ータの伝送速度は十分低速化されているので、伝送速度
が第１の状態における伝送速度の高々２倍となる程度で
は伝送に支障をきたすことはない。
受信したら、自身に割り当てられた先頭アドレスである
ことを知ったモジュール８は、それに続くデータを受信
してそのデータにより画素を駆動する。なお、この場合
には、第４図（ｅ），（ｈ）からわかるように、一連の
データ列中にはディスプレイ19の２行分のデータが含ま
れているので、この一連のデータ列をディスプレイ19側
で２行分と認識しなければならない。そこで、多重化部
42で、コマンドもディスプレイ19側に送るようにする。
先頭アドレスとコマンドとを受信したモジュール８は、
これらにもとづいて第１番目の行に関する先頭アドレス
と第２番目の行に関する先頭アドレスとを容易に生成で
き、生成された先頭アドレスにもとづいて、受信したデ
ータにより画素を駆動する。このようにして、データ配
列変換部39がRGBデータからＲ、Ｇ、Ｇ、Ｂ各データを
設定する場合には、第５図に示すように、第１の状態に
おける画面サイズ（第５図（ａ）に示す。）の４倍の画
面サイズ（第５図（ｂ）に示す。）のディスプレイ19を
用いることができる。また、第２のバス11を通過するデ
ータの伝送速度は十分低速化されているので、伝送速度
が第１の状態における伝送速度の高々２倍となる程度で
は伝送に支障をきたすことはない。
このようにして、平面ディスプレイ19が異なる画面サ
イズのものとなっても、画像処理装置30は何ら変更を要
しないことになる。ただし、上記実施例による画像処理
装置30においては、バッファメモリ部６の個数は変更を
要するが、最大画面サイズのディスプレイ19に適合した
個数分用意しておけば問題はない。または、バッファメ
モリ部６をカード化しておき、適宜カードを追加挿入で
きるように画像処理装置30を構成してもよい。
イズのものとなっても、画像処理装置30は何ら変更を要
しないことになる。ただし、上記実施例による画像処理
装置30においては、バッファメモリ部６の個数は変更を
要するが、最大画面サイズのディスプレイ19に適合した
個数分用意しておけば問題はない。または、バッファメ
モリ部６をカード化しておき、適宜カードを追加挿入で
きるように画像処理装置30を構成してもよい。
なお、上記実施例ではRGBデータから４つのデータを
設定する場合について説明したが、RGB3画素を１組と考
えるなどして、３つのデータを設定するなど４つ以外の
データを設定することもできる。さらに、画像処理装置
30は、外部から与えられる指令により機能の切換えを実
現しているので、テレビ画像を拡大表示するなどの多様
な機能を実現することができる。
設定する場合について説明したが、RGB3画素を１組と考
えるなどして、３つのデータを設定するなど４つ以外の
データを設定することもできる。さらに、画像処理装置
30は、外部から与えられる指令により機能の切換えを実
現しているので、テレビ画像を拡大表示するなどの多様
な機能を実現することができる。
以上のように、この発明によれば、テレビ画像表示装
置を、画像処理装置で外部からのコマンドに応じて、RG
Bデータから画素に応じて１つの色データを選択してそ
の画素に供給する機能と、１つのRGBデータを１組の複
数の画素に割り当てる機能とを、切換えて実現するよう
に構成したので、ハードウェアの交換や大規模化を要さ
ずに小画面サイズから大画面サイズまでのディスプレイ
を使用できるものが得られる効果がある。
置を、画像処理装置で外部からのコマンドに応じて、RG
Bデータから画素に応じて１つの色データを選択してそ
の画素に供給する機能と、１つのRGBデータを１組の複
数の画素に割り当てる機能とを、切換えて実現するよう
に構成したので、ハードウェアの交換や大規模化を要さ
ずに小画面サイズから大画面サイズまでのディスプレイ
を使用できるものが得られる効果がある。
第１図はこの発明の一実施例によるテレビ画像表示装置
を示すブロック図、第２図はバッファメモリ部の構成を
示すブロック図、第３図はテレビ信号とバッファメモリ
部のデータ入出力との関係を示すタイミング図、第４図
はメモリから出力されたデータ、第２のバス上のデー
タ、および画素の関係を示す説明図、第５図は画面表示
の関係を示す説明図、第６図は画素の駆動部の一例を示
す回路図、第７図および第８図はそれぞれ大画面ディス
プレイの基本構成の一例を示すブロック図、第９図は従
来のテレビ信号とバッファメモリのデータ入出力との関
係を示すタイミング図、第10図はテレビ信号の処理を示
す説明図、第11図はテレビ信号と第１のバス上のデータ
との関係を示す説明図、第12図は画素配列と表示データ
の割り当てとの関係を示す説明図。 ２はサンプリング部、３はタイミング発生回路、５はコ
マンド発生部、６はバッファメモリ部、８はモジュー
ル、10は第１のバス、11は第２のバス、14は画素、19は
ディスプレイ、21,22,…,2nはモジュール群、30は画像
処理装置、31はバッファ、32はＸアドレス設定部、33は
Ｘアドレスカウンタ、34はコンパレータ、35はメモリ、
36は読出アドレスカウンタ、37はセレクタ、38は転送制
御部、39はデータ配列変換部、40はバスバッファ、41は
Ｙアドレスカウンタ。 なお、図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第２図はバッファメモリ部の構成を
示すブロック図、第３図はテレビ信号とバッファメモリ
部のデータ入出力との関係を示すタイミング図、第４図
はメモリから出力されたデータ、第２のバス上のデー
タ、および画素の関係を示す説明図、第５図は画面表示
の関係を示す説明図、第６図は画素の駆動部の一例を示
す回路図、第７図および第８図はそれぞれ大画面ディス
プレイの基本構成の一例を示すブロック図、第９図は従
来のテレビ信号とバッファメモリのデータ入出力との関
係を示すタイミング図、第10図はテレビ信号の処理を示
す説明図、第11図はテレビ信号と第１のバス上のデータ
との関係を示す説明図、第12図は画素配列と表示データ
の割り当てとの関係を示す説明図。 ２はサンプリング部、３はタイミング発生回路、５はコ
マンド発生部、６はバッファメモリ部、８はモジュー
ル、10は第１のバス、11は第２のバス、14は画素、19は
ディスプレイ、21,22,…,2nはモジュール群、30は画像
処理装置、31はバッファ、32はＸアドレス設定部、33は
Ｘアドレスカウンタ、34はコンパレータ、35はメモリ、
36は読出アドレスカウンタ、37はセレクタ、38は転送制
御部、39はデータ配列変換部、40はバスバッファ、41は
Ｙアドレスカウンタ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】Ｒ（赤）,G（緑）,B（青）の３種類の画素
が規則的に配列され、所定数の画素でモジュールを構成
するディスプレイと、ディジタル化されたRGBデータか
ら１色のみを選択する第１の方式およびディジタル化さ
れたRGBデータを複数個の画素から成る組に割り当てる
第２の方式から成る２種類の画素駆動方式を持った画像
処理装置とを備えたテレビ画像表示装置であって、 前記画像処理装置は、前記ディスプレイの行方向あるい
は列方向のモジュールを所定数まとめたモジュール群ご
とに設けられた複数個のバッファメモリ部を有し、 前記各バッファメモリ部は、ディジタル化されたRGBデ
ータを格納するメモリと、データ配列変換部とを備え、 前記メモリは、入力されたテレビ信号をサンプリングし
て得たディジタル化されたRGBデータを一旦格納し、 前記データ配列変換部は、前記画像処理装置に与えられ
る指令が前記第１の画素駆動方式を指示する第１の状態
を示しているときには、前記メモリ内のディジタル化さ
れたRGBデータから、そのRGBデータに対応した画素の種
類に応じたデータを選択して前記ディスプレイに出力
し、 前記画像処理装置に与えられる指令が上記第２の画素駆
動方式を指示する第２の状態を示しているときには、前
記メモリ内のディジタル化されたRGBデータにもとづい
て複数個の画素から成る組に対応したデータを作成して
前記ディスプレイに出力することを特徴とするテレビ画
像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165126A JP2609478B2 (ja) | 1990-06-22 | 1990-06-22 | テレビ画像表示装置 |
| EP91305634A EP0465063B1 (en) | 1990-06-22 | 1991-06-20 | Television image processing apparatus |
| DE69115366T DE69115366T2 (de) | 1990-06-22 | 1991-06-20 | Fernsehbildverarbeitungsvorrichtung |
| US08/390,946 US5633655A (en) | 1990-06-22 | 1995-02-21 | Television image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165126A JP2609478B2 (ja) | 1990-06-22 | 1990-06-22 | テレビ画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0454789A JPH0454789A (ja) | 1992-02-21 |
| JP2609478B2 true JP2609478B2 (ja) | 1997-05-14 |
Family
ID=15806406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2165126A Expired - Lifetime JP2609478B2 (ja) | 1990-06-22 | 1990-06-22 | テレビ画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5633655A (ja) |
| EP (1) | EP0465063B1 (ja) |
| JP (1) | JP2609478B2 (ja) |
| DE (1) | DE69115366T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489952A (en) * | 1993-07-14 | 1996-02-06 | Texas Instruments Incorporated | Method and device for multi-format television |
| US6243059B1 (en) * | 1996-05-14 | 2001-06-05 | Rainbow Displays Inc. | Color correction methods for electronic displays |
| US6348931B1 (en) * | 1997-06-10 | 2002-02-19 | Canon Kabushiki Kaisha | Display control device |
| JP3812126B2 (ja) * | 1998-02-26 | 2006-08-23 | セイコーエプソン株式会社 | 画像表示装置 |
| JP2001312246A (ja) * | 2000-05-01 | 2001-11-09 | Sony Corp | 変調回路およびこれを用いた画像表示装置 |
| JP5448576B2 (ja) * | 2008-06-03 | 2014-03-19 | キヤノン株式会社 | 表示制御装置、表示制御方法及びプログラム |
| US8582028B2 (en) * | 2010-04-06 | 2013-11-12 | Synaptics Incorporated | Multi-monitor control |
| CN106507075A (zh) * | 2016-11-18 | 2017-03-15 | 海信集团有限公司 | 一种投影图像处理方法、装置及投影显示*** |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4121283A (en) * | 1977-01-17 | 1978-10-17 | Cromemco Inc. | Interface device for encoding a digital image for a CRT display |
| JPS564185A (en) * | 1979-06-23 | 1981-01-17 | Mitsubishi Electric Corp | Display device |
| JPS5881386A (ja) * | 1981-11-10 | 1983-05-16 | Sony Corp | テレビジヨン受像機 |
| JPH0614719B2 (ja) * | 1984-05-11 | 1994-02-23 | 三菱電機株式会社 | 表示装置 |
| JPH0614718B2 (ja) * | 1984-05-11 | 1994-02-23 | 三菱電機株式会社 | 映像デ−タ転送方式 |
| US4631692A (en) * | 1984-09-21 | 1986-12-23 | Video-7 Incorporated | RGB interface |
| EP0195998B1 (en) * | 1985-03-20 | 1991-08-07 | Yamaha Corporation | Display controller |
| JPH084340B2 (ja) * | 1985-08-07 | 1996-01-17 | セイコーエプソン株式会社 | インタ−フエイス装置 |
| US4746981A (en) * | 1986-06-16 | 1988-05-24 | Imtech International, Inc. | Multiple screen digital video display |
| KR900008072B1 (ko) * | 1986-07-15 | 1990-10-31 | 미쓰비시전기 주식회사 | 표시장치 |
| JPS6321693A (ja) * | 1986-07-15 | 1988-01-29 | 三菱電機株式会社 | 表示装置 |
| JPH074008B2 (ja) * | 1986-08-18 | 1995-01-18 | 三菱電機株式会社 | 表示装置 |
| US4771278A (en) * | 1986-07-28 | 1988-09-13 | Charles Pooley | Modular large-size forming lamp matrix system |
| JPH0362090A (ja) * | 1989-07-31 | 1991-03-18 | Toshiba Corp | フラットパネル表示制御回路 |
| JP2708981B2 (ja) * | 1990-09-28 | 1998-02-04 | 三洋電機株式会社 | 多画面表示装置 |
| US5189401A (en) * | 1991-06-14 | 1993-02-23 | Unisys Corporation | AX and EGA video display apparatus utilizing a VGA monitor |
-
1990
- 1990-06-22 JP JP2165126A patent/JP2609478B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-20 DE DE69115366T patent/DE69115366T2/de not_active Expired - Fee Related
- 1991-06-20 EP EP91305634A patent/EP0465063B1/en not_active Expired - Lifetime
-
1995
- 1995-02-21 US US08/390,946 patent/US5633655A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69115366D1 (de) | 1996-01-25 |
| EP0465063A2 (en) | 1992-01-08 |
| JPH0454789A (ja) | 1992-02-21 |
| EP0465063A3 (en) | 1992-10-28 |
| US5633655A (en) | 1997-05-27 |
| EP0465063B1 (en) | 1995-12-13 |
| DE69115366T2 (de) | 1996-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335728B1 (en) | Display panel driving apparatus | |
| US3396377A (en) | Display data processor | |
| EP0139932B1 (en) | Apparatus for generating the display of a cursor | |
| EP0540294B1 (en) | Display control device and display apparatus with display control device | |
| JPH05508481A (ja) | 多重バッファーコンピュータ表示コントローラ装置 | |
| JP2609478B2 (ja) | テレビ画像表示装置 | |
| JPH03148695A (ja) | 液晶表示装置 | |
| JP3909882B2 (ja) | ビデオ信号入力を有するオシロスコープ | |
| US4387395A (en) | Facsimile to video converter | |
| EP0655723A1 (en) | Digital memory for display system using spatial light modulator | |
| US7411630B2 (en) | Apparatus and method for transposing data in the display system using the optical modulator | |
| US6831700B2 (en) | Video signal processor | |
| US5103309A (en) | Display apparatus | |
| CN1021151C (zh) | 光栅扫描数字显示*** | |
| EP0721639B1 (en) | Image reconstruction interface with interlaced video signal to non-interlaced video signal conversion for lcd | |
| JPH0339317B2 (ja) | ||
| JPS62177592A (ja) | 画像表示装置 | |
| JP2853743B2 (ja) | ビデオプリンタ | |
| JPH074008B2 (ja) | 表示装置 | |
| EP0148659A2 (en) | A video display control circuit | |
| JP2622950B2 (ja) | 画像表示装置 | |
| JP2000250508A (ja) | 画像処理装置 | |
| JP4390027B2 (ja) | 画像信号の処理方法および処理装置 | |
| JPH02288478A (ja) | テレビ画像表示装置 | |
| JPH1124636A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |