JP2606813B2 - 演算増巾器の理想出力処理装置 - Google Patents
演算増巾器の理想出力処理装置Info
- Publication number
- JP2606813B2 JP2606813B2 JP60127986A JP12798685A JP2606813B2 JP 2606813 B2 JP2606813 B2 JP 2606813B2 JP 60127986 A JP60127986 A JP 60127986A JP 12798685 A JP12798685 A JP 12798685A JP 2606813 B2 JP2606813 B2 JP 2606813B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- ideal
- offset
- ideal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は任意の入力電圧に対して最適のゲイン調整
及びオフセット調整を行った理想出力を得ることができ
る演算増幅器の理想出力処理装置に関する。
及びオフセット調整を行った理想出力を得ることができ
る演算増幅器の理想出力処理装置に関する。
第2図は従来の演算増幅器の理想出力処理装置を具体
的に示すブロック接続図であり、図において、1は演算
増幅器、2は演算増幅器1の信号入力端子、3は同じく
コモン端子、R1、R2は演算増幅器1の理想出力を設定す
る外付けインピーダンス、VR1はゲイン調整用ボリュー
ム、R3、R4、R5はゲイン設定用抵抗、VR2はオフセット
調整用ボリューム、4は演算増幅器1の出力側に接続さ
れたA/Dコンバータである。
的に示すブロック接続図であり、図において、1は演算
増幅器、2は演算増幅器1の信号入力端子、3は同じく
コモン端子、R1、R2は演算増幅器1の理想出力を設定す
る外付けインピーダンス、VR1はゲイン調整用ボリュー
ム、R3、R4、R5はゲイン設定用抵抗、VR2はオフセット
調整用ボリューム、4は演算増幅器1の出力側に接続さ
れたA/Dコンバータである。
次に動作について説明する。
上記回路において、オフセット調整用ボリュームVR2
がなく、外付けインピーダンスR2が演算増幅器1の出力
側に接続されているとし、信号入力端子2に任意の入力
信号Eiを印加した場合、理想的に演算増幅器1の出力E
は の関係となり、その出力特性は第3図に示すようにな
る。
がなく、外付けインピーダンスR2が演算増幅器1の出力
側に接続されているとし、信号入力端子2に任意の入力
信号Eiを印加した場合、理想的に演算増幅器1の出力E
は の関係となり、その出力特性は第3図に示すようにな
る。
しかし、実際には回路素子のバラツキや抵抗の有する
誤差によって理想出力が得られず、任意の入力信号Ei=
0のときの出力E及び傾きR2′/R1′が変わり、出力特
性が第4図に示すように変わってしまう。
誤差によって理想出力が得られず、任意の入力信号Ei=
0のときの出力E及び傾きR2′/R1′が変わり、出力特
性が第4図に示すように変わってしまう。
そこで、従来は第2図に示すように外付けインピーダ
ンスR2と直列にオフセット調整用ボリュームVR2を接続
し、オフセット調整をする場合には、上記2入力端子
2、3を短絡し、これらの間の入力電位差を零にして、
出力が零になるようにオフセット調整用ボリュームVR2
を調整操作する。
ンスR2と直列にオフセット調整用ボリュームVR2を接続
し、オフセット調整をする場合には、上記2入力端子
2、3を短絡し、これらの間の入力電位差を零にして、
出力が零になるようにオフセット調整用ボリュームVR2
を調整操作する。
次に、ゲイン調整を行う場合には、信号入力端子2に
一定の電圧(例えば10V)を印加し、外付けインピーダ
ンスR1、R2の値によって決まる演算増幅器1の理想出力
(この場合10×R2/R1〔V〕)が得られるように、ゲイ
ン調整用ボリュームVR1で出力調整を行うようにする。
このように、従来は外付けインピーダンス調整によっ
て、個々にオフセット調整、ゲイン調整を行っている。
一定の電圧(例えば10V)を印加し、外付けインピーダ
ンスR1、R2の値によって決まる演算増幅器1の理想出力
(この場合10×R2/R1〔V〕)が得られるように、ゲイ
ン調整用ボリュームVR1で出力調整を行うようにする。
このように、従来は外付けインピーダンス調整によっ
て、個々にオフセット調整、ゲイン調整を行っている。
従来の演算増幅器の理想出力処理装置は以上のように
構成されているので、理想出力を得るために行われるオ
フセット調整及びゲイン調整のために、それぞれ独自の
高価なボリュームVR1、VR2が必要となる。したがって、
かかる理想出力処理の回路を多数必要とする装置では、
そのボリュームVR1、VR2の使用数が増大し、上記の各調
整作業が面倒になるほか、そのボリューム設置のために
十分広い設置空間を必要とするとともに、著しいコスト
アップが避けられないという問題点があった。
構成されているので、理想出力を得るために行われるオ
フセット調整及びゲイン調整のために、それぞれ独自の
高価なボリュームVR1、VR2が必要となる。したがって、
かかる理想出力処理の回路を多数必要とする装置では、
そのボリュームVR1、VR2の使用数が増大し、上記の各調
整作業が面倒になるほか、そのボリューム設置のために
十分広い設置空間を必要とするとともに、著しいコスト
アップが避けられないという問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、ボリュームを用いずにオフセット調整及び
ゲイン調整を自動的に実行させ、任意の入力に対する所
期の理想出力を簡単かつ安価に得ることができる演算増
幅器の理想出力処理装置を得ることを目的とする。
れたもので、ボリュームを用いずにオフセット調整及び
ゲイン調整を自動的に実行させ、任意の入力に対する所
期の理想出力を簡単かつ安価に得ることができる演算増
幅器の理想出力処理装置を得ることを目的とする。
この発明にかかる演算増幅器の理想出力処理装置は、
信号入力端子とコモン端子を2入力端子とする演算増幅
器と、この演算増幅器の出力を調整する外付けインピー
ダンスと、上記2入力端子を短絡して得た上記演算増幅
器のオフセット出力E0、上記2入力端子間にフルスケー
ル電圧を印加して得た上記演算増幅器の出力E2、上記フ
ルスケール電圧を印加して得た外付けインピーダンスに
もとづいて決定される上記演算増幅器の理想出力E3の、
E0、E2、E3をあらかじめ記憶する不揮発性メモリと、こ
の不揮発性メモリから読出した上記それぞれの出力E0、
E2、E3及び上記2入力端子間に印加した任意の入力電圧
Eiに対する上記演算増幅器の出力E01にもとづき、上記
任意の入力電圧Eiに対する理想出力E00 を演算するコンピュータとを備えたものである。
信号入力端子とコモン端子を2入力端子とする演算増幅
器と、この演算増幅器の出力を調整する外付けインピー
ダンスと、上記2入力端子を短絡して得た上記演算増幅
器のオフセット出力E0、上記2入力端子間にフルスケー
ル電圧を印加して得た上記演算増幅器の出力E2、上記フ
ルスケール電圧を印加して得た外付けインピーダンスに
もとづいて決定される上記演算増幅器の理想出力E3の、
E0、E2、E3をあらかじめ記憶する不揮発性メモリと、こ
の不揮発性メモリから読出した上記それぞれの出力E0、
E2、E3及び上記2入力端子間に印加した任意の入力電圧
Eiに対する上記演算増幅器の出力E01にもとづき、上記
任意の入力電圧Eiに対する理想出力E00 を演算するコンピュータとを備えたものである。
この発明におけるコンピュータは、自動的に行ったオ
フセット調整及びゲイン調整によって測定したオフセッ
ト出力、フルスケール電圧印加時の出力及び理想出力を
記憶し、そのデータに基づいて、任意の入力信号に対し
高速に演算することにより、理想出力を得るように作用
し、かつ上記各調整誤差を小さく抑えるように作用す
る。
フセット調整及びゲイン調整によって測定したオフセッ
ト出力、フルスケール電圧印加時の出力及び理想出力を
記憶し、そのデータに基づいて、任意の入力信号に対し
高速に演算することにより、理想出力を得るように作用
し、かつ上記各調整誤差を小さく抑えるように作用す
る。
以下、この発明の一実施例を図について説明する。
第1図において、5はコンピュータであり、A/Dコン
バータ4の出力側に接続されている。6はA/Dコンバー
タ4とコンピュータ5とを結ぶ回路中に接続した不揮発
性メモリである。7はオフセット調整をコンピュータ5
に指示するオフセット指示スイッチ、8はゲイン調整を
コンピュータ5に指示するフルスケール指示スイッチで
あり、これらの各指示スイッチ7、8の操作により演算
増幅器1のオフセット及びゲインを自動的に演算処理
し、2入力端子を短絡して得た上記演算増幅器のオフセ
ット出力E0、上記2入力端子間にフルスケール電圧を印
加して得た上記演算増幅器の出力E2、上記フルスケール
電圧を印加して得た外付けインピーダンスにもとづいて
決定される上記演算増幅器の理想出力E3の、E0、E2、E3
を不揮発性メモリ6に記憶させる。なお、このほかの第
2図に示したものと同一の構成部分には同一符号を付し
て、その重複する説明を省略する。
バータ4の出力側に接続されている。6はA/Dコンバー
タ4とコンピュータ5とを結ぶ回路中に接続した不揮発
性メモリである。7はオフセット調整をコンピュータ5
に指示するオフセット指示スイッチ、8はゲイン調整を
コンピュータ5に指示するフルスケール指示スイッチで
あり、これらの各指示スイッチ7、8の操作により演算
増幅器1のオフセット及びゲインを自動的に演算処理
し、2入力端子を短絡して得た上記演算増幅器のオフセ
ット出力E0、上記2入力端子間にフルスケール電圧を印
加して得た上記演算増幅器の出力E2、上記フルスケール
電圧を印加して得た外付けインピーダンスにもとづいて
決定される上記演算増幅器の理想出力E3の、E0、E2、E3
を不揮発性メモリ6に記憶させる。なお、このほかの第
2図に示したものと同一の構成部分には同一符号を付し
て、その重複する説明を省略する。
次に動作について説明する。
まず、オフセット調整する場合には、2入力端子2、
3を短絡して入力電圧を零にするとともに、オフセット
指示スイッチ7をオン操作する。このため、コンピュー
タ5は演算増幅器1のオフセット出力E0をA/D変換器4
を介して読み取る。このオフセット出力E0は、入力電圧
E1が零に対し、出力が零でなければならないところの演
算増幅器1の出力のずれと考えられ、このずれつまりオ
フセット量が不揮発性メモリ6に記憶される。
3を短絡して入力電圧を零にするとともに、オフセット
指示スイッチ7をオン操作する。このため、コンピュー
タ5は演算増幅器1のオフセット出力E0をA/D変換器4
を介して読み取る。このオフセット出力E0は、入力電圧
E1が零に対し、出力が零でなければならないところの演
算増幅器1の出力のずれと考えられ、このずれつまりオ
フセット量が不揮発性メモリ6に記憶される。
次に、ゲイン調整する場合には、2入力端子2、3間
にフルスケール入力E1を印加するとともに、フルスケー
ル指示スイッチ8をオン操作する。このとき演算増幅器
1の出力はE2となり、コンピュータ5はこの出力E2を読
み取るとともに、不揮発性メモリ6はこの出力E2を記憶
する。なお、この演算増幅器1の理想出力E3は で決定され、この理想出力E3もあらかじめマイクロコン
ピュータに教えておき、不揮発性メモリ6に記憶させて
おく。
にフルスケール入力E1を印加するとともに、フルスケー
ル指示スイッチ8をオン操作する。このとき演算増幅器
1の出力はE2となり、コンピュータ5はこの出力E2を読
み取るとともに、不揮発性メモリ6はこの出力E2を記憶
する。なお、この演算増幅器1の理想出力E3は で決定され、この理想出力E3もあらかじめマイクロコン
ピュータに教えておき、不揮発性メモリ6に記憶させて
おく。
コンピュータ5は上記各出力E0、E2にもとづき演算増
幅器1のオフセット調整及びゲイン調整の処理を自動的
に実行する。また、この調整後において、2入力端子
2、3間に任意の入力信号電圧Eiが印加されると、コン
ピュータはこのときの演算増幅器1に得られる出力E01
と上記出力E0、E2、E3に基づいて、理想出力E00導き出
すと、 考えられる。すなわち、 故に、 すなわち、この実施例ではコンピュータで自動的に求
めたオフセットデータ、ゲインデータの測定値及び外付
けインピーダンスにより決定される理想出力の計算値
と、実際の演算増幅器の入力値に対する出力値とを不揮
発性メモリに記憶させ、以後はこの不揮発性メモリに記
憶されたデータに基づいて演算処理を行うため、高速に
この演算増幅器の最適の理想出力を得ることができる。
幅器1のオフセット調整及びゲイン調整の処理を自動的
に実行する。また、この調整後において、2入力端子
2、3間に任意の入力信号電圧Eiが印加されると、コン
ピュータはこのときの演算増幅器1に得られる出力E01
と上記出力E0、E2、E3に基づいて、理想出力E00導き出
すと、 考えられる。すなわち、 故に、 すなわち、この実施例ではコンピュータで自動的に求
めたオフセットデータ、ゲインデータの測定値及び外付
けインピーダンスにより決定される理想出力の計算値
と、実際の演算増幅器の入力値に対する出力値とを不揮
発性メモリに記憶させ、以後はこの不揮発性メモリに記
憶されたデータに基づいて演算処理を行うため、高速に
この演算増幅器の最適の理想出力を得ることができる。
以上説明したように、この発明によれば、オフセット
出力及びゲイン出力に基づいてコンピュータが最適のオ
フセット調整及びゲイン調整の処理を自動的に実施する
ようにするとともに、上記オフセット出力、ゲイン出
力、外付けインピーダンスによって設定される理想出力
を不揮発性メモリに記憶させ、以後はこの不揮発性メモ
リに記憶されたデータに基づいて、任意の入力信号電圧
に対する演算増幅器出力ごとの理想出力を得るような構
成としたので、従来におけるごときボリュームによる煩
わしいオフセット調整、ゲイン調整の操作を省くことが
できるほか、ボリュームの使用を避けて構成の簡素化、
ローコスト化を図ることができる等の効果が得られる。
出力及びゲイン出力に基づいてコンピュータが最適のオ
フセット調整及びゲイン調整の処理を自動的に実施する
ようにするとともに、上記オフセット出力、ゲイン出
力、外付けインピーダンスによって設定される理想出力
を不揮発性メモリに記憶させ、以後はこの不揮発性メモ
リに記憶されたデータに基づいて、任意の入力信号電圧
に対する演算増幅器出力ごとの理想出力を得るような構
成としたので、従来におけるごときボリュームによる煩
わしいオフセット調整、ゲイン調整の操作を省くことが
できるほか、ボリュームの使用を避けて構成の簡素化、
ローコスト化を図ることができる等の効果が得られる。
第1図はこの発明の一実施例による演算増幅器の理想出
力処理装置を示すブロック接続図、第2図は従来の演算
増幅器の理想出力装置を示すブロック接続図、第3図、
第4図は任意の入力信号に対する演算増幅器の出力特性
図である。 1は演算増幅器、2は信号入力端子、3はコモン端子、
5はコンピュータ。 なお、図中、同一符号は同一または相当部分を示す。
力処理装置を示すブロック接続図、第2図は従来の演算
増幅器の理想出力装置を示すブロック接続図、第3図、
第4図は任意の入力信号に対する演算増幅器の出力特性
図である。 1は演算増幅器、2は信号入力端子、3はコモン端子、
5はコンピュータ。 なお、図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−37826(JP,A) 特開 昭58−43031(JP,A)
Claims (1)
- 【請求項1】信号入力端子とコモン端子を2入力端子と
する演算増幅器と、この演算増幅器の出力を調整する外
付けインピーダンスと、上記2入力端子を短絡して得た
上記演算増幅器のオフセット出力E0、上記2入力端子間
にフルスケール電圧を印加して得た上記演算増幅器の出
力E2、上記フルスケール電圧を印加して得た外付けイン
ピーダンスにもとづいて決定される上記演算増幅器の理
想出力E3の、E0、E2、E3をあらかじめ記憶する不揮発性
メモリと、この不揮発性メモリから読出した上記それぞ
れの出力E0、E2、E3及び上記2入力端子間に印加した任
意の入力電圧Eiに対する上記演算増幅器の出力E01にも
とづき、上記任意の入力電圧Eiに対する理想出力E00 を演算するコンピュータとを備えた演算増幅器の理想出
力処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60127986A JP2606813B2 (ja) | 1985-06-14 | 1985-06-14 | 演算増巾器の理想出力処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60127986A JP2606813B2 (ja) | 1985-06-14 | 1985-06-14 | 演算増巾器の理想出力処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61287308A JPS61287308A (ja) | 1986-12-17 |
JP2606813B2 true JP2606813B2 (ja) | 1997-05-07 |
Family
ID=14973618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60127986A Expired - Lifetime JP2606813B2 (ja) | 1985-06-14 | 1985-06-14 | 演算増巾器の理想出力処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2606813B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009100120A (ja) | 2007-10-15 | 2009-05-07 | Denso Corp | 差動増幅回路およびその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037826A (ja) * | 1983-08-10 | 1985-02-27 | Meidensha Electric Mfg Co Ltd | A/d変換装置 |
-
1985
- 1985-06-14 JP JP60127986A patent/JP2606813B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61287308A (ja) | 1986-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2606813B2 (ja) | 演算増巾器の理想出力処理装置 | |
JPH0373822B2 (ja) | ||
JP2530950B2 (ja) | Adコンバ―タを用いたサ―ミスタ温度検出装置 | |
US5621350A (en) | Circuit for amplifying a weak dircet voltage signal | |
JPS60165527A (ja) | 温度計測回路 | |
JP2541438B2 (ja) | 信号入力回路 | |
JPS6321125B2 (ja) | ||
JPH0619208Y2 (ja) | 可変利得回路 | |
JPH0630426B2 (ja) | 利得可変回路 | |
JPH0324812B2 (ja) | ||
JPS635619A (ja) | プロセス制御装置用のa/d変換器 | |
JPS5825313B2 (ja) | ニユウリヨクキリカエカイロ | |
JP2626100B2 (ja) | 多点測定装置 | |
JPH0619048Y2 (ja) | データ収録装置 | |
JPS6216032Y2 (ja) | ||
JPH0614499Y2 (ja) | 電子ボリユ−ムバツフア回路 | |
JPH07198305A (ja) | 位置検出装置 | |
SU514298A1 (ru) | Элемент вычислительной среды | |
JPH0653830A (ja) | 非線形センサ接続回路の自動較正方法 | |
JP2001133488A (ja) | 交流電圧測定装置及び方法 | |
JP3468197B2 (ja) | 可変増幅装置の利得測定方法 | |
JPS61173398A (ja) | 入力取込装置 | |
SU705377A1 (ru) | Устройство дл измерени относительной погрешности отношений сопротивлений и резисторов | |
JPH0247711A (ja) | アナログ入出力装置 | |
JPH0631390Y2 (ja) | デイジタル温度計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |