JP2605854B2 - 過電圧保護回路を備えたスイッチ回路 - Google Patents
過電圧保護回路を備えたスイッチ回路Info
- Publication number
- JP2605854B2 JP2605854B2 JP1014505A JP1450589A JP2605854B2 JP 2605854 B2 JP2605854 B2 JP 2605854B2 JP 1014505 A JP1014505 A JP 1014505A JP 1450589 A JP1450589 A JP 1450589A JP 2605854 B2 JP2605854 B2 JP 2605854B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- overvoltage
- circuit
- power supply
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パワーMOSFET,IGBT（電導度変調型MOSFE
T）等の自己消弧型スイッチング素子を用いた自己消弧
型スイッチ回路に関し、特に電源電圧の過電圧時に自己
消弧型スイッチング回路自体を保護する過電圧保護回路
を備えたスイッチ回路に関する。
T）等の自己消弧型スイッチング素子を用いた自己消弧
型スイッチ回路に関し、特に電源電圧の過電圧時に自己
消弧型スイッチング回路自体を保護する過電圧保護回路
を備えたスイッチ回路に関する。
従来、例えばパワーMOSFETを用いたスイッチ回路は、
第３図に示すように、電源電圧Vccを車載用ハイサイド
スイッチ等の負荷１に断続的に印加するＮチャネルのパ
ワーMOSFET2と、ゲート抵抗３を介してゲート容量に電
荷を注入するゲート駆動回路としてのチャージポンプ４
と、このチャージポンプ４をオン／オフ信号で制御する
制御回路５を有し、電源とゲートＧとの間には多段接続
された定電圧ダイオード６−１〜６−ｎとダイオード７
とが直列接続されている。
第３図に示すように、電源電圧Vccを車載用ハイサイド
スイッチ等の負荷１に断続的に印加するＮチャネルのパ
ワーMOSFET2と、ゲート抵抗３を介してゲート容量に電
荷を注入するゲート駆動回路としてのチャージポンプ４
と、このチャージポンプ４をオン／オフ信号で制御する
制御回路５を有し、電源とゲートＧとの間には多段接続
された定電圧ダイオード６−１〜６−ｎとダイオード７
とが直列接続されている。
制御回路５からオン信号が送出されると、チャージポ
ンプ４は、ゲートＧの電位を電源電圧Vccにゲートしき
い値電圧を加えた以上の電位に上昇させるべく、ゲート
抵抗３を介してゲート容量を充電し、パワーMOSFET2を
オン状態とする。これにより負荷１には電源からパワー
MOSFET2を介して負荷電流が流れる。なお、ダイオード
７は充電電荷が電源側へ流出するのを防止する。
ンプ４は、ゲートＧの電位を電源電圧Vccにゲートしき
い値電圧を加えた以上の電位に上昇させるべく、ゲート
抵抗３を介してゲート容量を充電し、パワーMOSFET2を
オン状態とする。これにより負荷１には電源からパワー
MOSFET2を介して負荷電流が流れる。なお、ダイオード
７は充電電荷が電源側へ流出するのを防止する。
一方、制御回路５からオフ信号が送出されると、チャ
ージポンプ４はゲート抵抗３を介してゲート容量の電荷
を放電し、パワーMOSFETをオフ状態とする。このオフ期
間において、電源電圧Vcccに過電圧が印加された場合、
その過電圧が定電圧ダイオード６−１〜６−ｎのツェナ
ー電圧の総和以上であるとき、電源から定電圧ダイオー
ド６−１〜６−n,ダイオード7,ゲート抵抗３及びチャー
ジポンプ内の放電回路（図示せず）を介して電源側電流
が放電され、これによりゲート抵抗３の電圧降下が発生
してゲート電位が上昇し、パワーMOSFET2がオン状態と
なる。このため、過電圧のエネルギはパワーMOSFET2を
介して負荷１にて吸収され、電源から給電される制御回
路５が過電圧から保護される。
ージポンプ４はゲート抵抗３を介してゲート容量の電荷
を放電し、パワーMOSFETをオフ状態とする。このオフ期
間において、電源電圧Vcccに過電圧が印加された場合、
その過電圧が定電圧ダイオード６−１〜６−ｎのツェナ
ー電圧の総和以上であるとき、電源から定電圧ダイオー
ド６−１〜６−n,ダイオード7,ゲート抵抗３及びチャー
ジポンプ内の放電回路（図示せず）を介して電源側電流
が放電され、これによりゲート抵抗３の電圧降下が発生
してゲート電位が上昇し、パワーMOSFET2がオン状態と
なる。このため、過電圧のエネルギはパワーMOSFET2を
介して負荷１にて吸収され、電源から給電される制御回
路５が過電圧から保護される。
しかしながら、上記の過電圧保護回路を備えたスイッ
チ回路にあっては、次の問題点がある。
チ回路にあっては、次の問題点がある。
過電圧が発生した場合、そのエネルギを負荷が吸収す
るため、よって負荷自体は保護されず、負荷の特性等の
劣化を招く。
るため、よって負荷自体は保護されず、負荷の特性等の
劣化を招く。
パワーMOSFETがオフ状態において、突発的な過電圧発
生を契機にパワーMOSFETが急にオン状態となり、負荷が
駆動されるので、フェイルセーフの安全対策上、危険な
場合が多い。
生を契機にパワーMOSFETが急にオン状態となり、負荷が
駆動されるので、フェイルセーフの安全対策上、危険な
場合が多い。
本発明の課題は、過電圧時にはパワーMOSFETがオン状
態であっても、これを強制的にオフ状態とすると共に、
過電圧を緩和すべき放電電流を流すことによって、負
荷，制御回路等を過電圧から保護すると同時に、オフ時
における負荷の突発的駆動を防止し得る過電圧保護回路
を備えたスイッチ回路を提供することにある。
態であっても、これを強制的にオフ状態とすると共に、
過電圧を緩和すべき放電電流を流すことによって、負
荷，制御回路等を過電圧から保護すると同時に、オフ時
における負荷の突発的駆動を防止し得る過電圧保護回路
を備えたスイッチ回路を提供することにある。
上記課題を解決するために、本発明の講じた手段は、
電源電圧を負荷に対し断続的に印加する自己消弧型スイ
ッチング素子と、その自己消弧型スイッチング素子の開
閉動作を駆動制御すべきオン／オフ信号を供給する駆動
制御手段とを含むスイッチ回路において、給電される電
源電圧の過電圧発生を契機に電源側電流を放電する定電
圧保持手段と、その放電電流に基づき被検出電圧が発生
する電圧被検出部と、被検出電圧を検出したとき駆動制
御手段のオフ信号を送出させ前記自己消弧型スイッチン
グ素子を停止させる過電圧時検出手段を有する過電圧保
護回路を設けたものである。
電源電圧を負荷に対し断続的に印加する自己消弧型スイ
ッチング素子と、その自己消弧型スイッチング素子の開
閉動作を駆動制御すべきオン／オフ信号を供給する駆動
制御手段とを含むスイッチ回路において、給電される電
源電圧の過電圧発生を契機に電源側電流を放電する定電
圧保持手段と、その放電電流に基づき被検出電圧が発生
する電圧被検出部と、被検出電圧を検出したとき駆動制
御手段のオフ信号を送出させ前記自己消弧型スイッチン
グ素子を停止させる過電圧時検出手段を有する過電圧保
護回路を設けたものである。
かかる手段によれば、電源に過電圧が印加されると、
定電圧保持手段が作動して電源の過電圧を吸収すべく放
電電流を流し、これにより電源電圧の上昇を抑制する
が、放電電流が流れると、電圧被検出部に電圧が発生す
るので、これを検出した過電圧時検出手段は駆動制御手
段からオフ信号を送出させる。このため、自己消弧型ス
イッチング素子は確実にオフ状態となる。
定電圧保持手段が作動して電源の過電圧を吸収すべく放
電電流を流し、これにより電源電圧の上昇を抑制する
が、放電電流が流れると、電圧被検出部に電圧が発生す
るので、これを検出した過電圧時検出手段は駆動制御手
段からオフ信号を送出させる。このため、自己消弧型ス
イッチング素子は確実にオフ状態となる。
次に、本発明の実施例を添付図面に基づいて説明す
る。
る。
第１図は、本発明に係る過電圧保護回路を備えたスイ
ッチ回路の一実施例を示すブロック回路図である。
ッチ回路の一実施例を示すブロック回路図である。
図中、１はハイサイドスイッチ等の負荷で、これには
電源からパワーMOSFET2を介して断続的にドレイン電流
（負荷電流）が供給される。パワーMOSFET2はゲート電
圧によって開閉動作するものである。４はオン／オフの
制御信号を受けゲート抵抗３を介してゲート容量を充電
又は放電するゲート駆動回路としてのチャージポンプで
ある。10は電流制限抵抗Ｒを介して電源に接続された定
電圧保持手段としての定電圧回路で、定電圧ダイオード
10−１〜10−ｎの多段直列接続により構成されている。
電流制限抵抗Ｒは過電圧時の放電電流を制限するもので
ある。定電圧ダイオード10−１〜10−ｎのツェナー電圧
の総和Vzは電源電圧Vccにほぼ等しい。12は定電圧回路1
0と接地間に介在する電圧被検出部としてのＮチャネル
の負荷MOSFETで、ゲート端子とソース端子とが接続さ
れ、チャネル抵抗を利用した抵抗体として機能するもの
である。14は負荷MOSFET12と並列接続され、この電圧降
下増大を一定電圧で制限し放電電流をバイパスする定電
圧ダイオードである。16は通常オン／オフの制御信号を
チャージポンプ16に供給する制御回路であり、これは負
荷MOSFET12のドレイン電圧の上昇を検出し、その時点で
オフの制御信号をチャージポンプに送出するものであ
る。
電源からパワーMOSFET2を介して断続的にドレイン電流
（負荷電流）が供給される。パワーMOSFET2はゲート電
圧によって開閉動作するものである。４はオン／オフの
制御信号を受けゲート抵抗３を介してゲート容量を充電
又は放電するゲート駆動回路としてのチャージポンプで
ある。10は電流制限抵抗Ｒを介して電源に接続された定
電圧保持手段としての定電圧回路で、定電圧ダイオード
10−１〜10−ｎの多段直列接続により構成されている。
電流制限抵抗Ｒは過電圧時の放電電流を制限するもので
ある。定電圧ダイオード10−１〜10−ｎのツェナー電圧
の総和Vzは電源電圧Vccにほぼ等しい。12は定電圧回路1
0と接地間に介在する電圧被検出部としてのＮチャネル
の負荷MOSFETで、ゲート端子とソース端子とが接続さ
れ、チャネル抵抗を利用した抵抗体として機能するもの
である。14は負荷MOSFET12と並列接続され、この電圧降
下増大を一定電圧で制限し放電電流をバイパスする定電
圧ダイオードである。16は通常オン／オフの制御信号を
チャージポンプ16に供給する制御回路であり、これは負
荷MOSFET12のドレイン電圧の上昇を検出し、その時点で
オフの制御信号をチャージポンプに送出するものであ
る。
制御回路16からオン制御信号が送出されると、チャー
ジポンプ４はゲート抵抗３を介してゲート容量を充電
し、パワーMOSFET2をオン状態とする。このため、電源
から負荷１に対して電源電流が供給される。一方、制御
回路16からオフ制御信号が送出されると、チャージポン
プ４内の放電回路（図示せず）を介してゲート容量の充
電電荷が放電され、これによりパワーMOSFET2が遮断す
る。
ジポンプ４はゲート抵抗３を介してゲート容量を充電
し、パワーMOSFET2をオン状態とする。このため、電源
から負荷１に対して電源電流が供給される。一方、制御
回路16からオフ制御信号が送出されると、チャージポン
プ４内の放電回路（図示せず）を介してゲート容量の充
電電荷が放電され、これによりパワーMOSFET2が遮断す
る。
ここで、電流制限抵抗Ｒから接地までの間の直列回路
の電圧・電流特性を簡略的に考察すると、電流制限抵抗
Ｒと負荷MOSFET12との直列抵抗のみによる特性は第２図
（Ａ）中の破線l1で表され、定電圧回路10のみによる特
性は第２図（Ａ）中の一点鎖線l2で表されるから、これ
らの合成特性は第２図中の実線l3で示される。なお、第
１図（Ａ）の横軸は電圧V1即ち過電圧をも含めた電源電
圧Vccで、縦軸は直列回路を流れる電流Ｉ（放電電流）
を指す。また、第２図（Ｂ）は負荷MOSFET12のソース・
ドレイン電圧Vxと放電電流Ｉとの特性を実線l6で示し、
その破線l4は負荷MOSFET12のみの特性を示すと共に、一
点鎖線l5は定電圧ダイオード14のみの特性を示す。
の電圧・電流特性を簡略的に考察すると、電流制限抵抗
Ｒと負荷MOSFET12との直列抵抗のみによる特性は第２図
（Ａ）中の破線l1で表され、定電圧回路10のみによる特
性は第２図（Ａ）中の一点鎖線l2で表されるから、これ
らの合成特性は第２図中の実線l3で示される。なお、第
１図（Ａ）の横軸は電圧V1即ち過電圧をも含めた電源電
圧Vccで、縦軸は直列回路を流れる電流Ｉ（放電電流）
を指す。また、第２図（Ｂ）は負荷MOSFET12のソース・
ドレイン電圧Vxと放電電流Ｉとの特性を実線l6で示し、
その破線l4は負荷MOSFET12のみの特性を示すと共に、一
点鎖線l5は定電圧ダイオード14のみの特性を示す。
電源電圧Vccが定電圧回路10のツェナー電圧の総和Vz
以下である場合には、電流制限抵抗R,定電圧回路10等の
直列回路は動作せず、その電源電圧Vccはそのままパワ
ーMOSFET2,制御回路16に印加される。今、電源電圧Vcc
に過電圧値Ｖ′が重畳されVz以上になると、第２図
（Ａ）に示す如く、電流制限抵抗Ｒには放電電流値Ｉ′
が流れる。この放電電流値Ｉ′は負荷MOSFET12を流れて
接地へ放出されるが、その際、負荷MOSFET12には第２図
（Ｂ）に示す如く電圧降下値Vxoが発生する。このた
め、制御回路16はこの値Vxoを検出し、オフの制御信号
をチャージポンプ４に送出する。これによりパワーMOSF
ET2が遮断される。パワーMOSFET2のオンモードの場合で
もオフモードの場合でも、パワーMOSFET2は過電圧発生
により強行的に遮断されることになる。したがって、過
電圧発生による負荷１のエネルギ吸収がないため、負荷
の劣化等を防止することができるだけでなく、オンモー
ドの場合でも強行的にパワーMOSFET2が遮断されるた
め、フェイルセーフが働く。
以下である場合には、電流制限抵抗R,定電圧回路10等の
直列回路は動作せず、その電源電圧Vccはそのままパワ
ーMOSFET2,制御回路16に印加される。今、電源電圧Vcc
に過電圧値Ｖ′が重畳されVz以上になると、第２図
（Ａ）に示す如く、電流制限抵抗Ｒには放電電流値Ｉ′
が流れる。この放電電流値Ｉ′は負荷MOSFET12を流れて
接地へ放出されるが、その際、負荷MOSFET12には第２図
（Ｂ）に示す如く電圧降下値Vxoが発生する。このた
め、制御回路16はこの値Vxoを検出し、オフの制御信号
をチャージポンプ４に送出する。これによりパワーMOSF
ET2が遮断される。パワーMOSFET2のオンモードの場合で
もオフモードの場合でも、パワーMOSFET2は過電圧発生
により強行的に遮断されることになる。したがって、過
電圧発生による負荷１のエネルギ吸収がないため、負荷
の劣化等を防止することができるだけでなく、オンモー
ドの場合でも強行的にパワーMOSFET2が遮断されるた
め、フェイルセーフが働く。
過電圧が高く、負荷MOSFET12の電圧降下が定電圧ダイ
オード14のツェナー電圧を超えた場合には、定電圧ダイ
オード14にバイパス電流が流れ、ドレイン電圧Vxの上昇
を抑制する。これにより負荷MOSFET12及び制御回路16が
保護される。
オード14のツェナー電圧を超えた場合には、定電圧ダイ
オード14にバイパス電流が流れ、ドレイン電圧Vxの上昇
を抑制する。これにより負荷MOSFET12及び制御回路16が
保護される。
なお、上記実施例においては電圧被検出部として負荷
MOSFET12を用いてあるが、これに限らず、例えば定電圧
ダイオードを用いても良いし、場合によっては放電電流
を分流してこれを充電するコンデンサを用いても良い。
MOSFET12を用いてあるが、これに限らず、例えば定電圧
ダイオードを用いても良いし、場合によっては放電電流
を分流してこれを充電するコンデンサを用いても良い。
〔発明の効果〕 以上説明したように、本発明に係る過電圧保護回路を
備えたスイッチ回路は、一定電圧以上の過電圧発生に基
づく電流を放電する定電圧保持手段と、その放電電流に
基づき被検出電圧が発生する電圧被検出部と、その被検
出電圧を検出してオフ制御信号を発生させスイッチング
素子を停止させる過電圧時検出手段とを有するものであ
るから、次の効果を奏する。
備えたスイッチ回路は、一定電圧以上の過電圧発生に基
づく電流を放電する定電圧保持手段と、その放電電流に
基づき被検出電圧が発生する電圧被検出部と、その被検
出電圧を検出してオフ制御信号を発生させスイッチング
素子を停止させる過電圧時検出手段とを有するものであ
るから、次の効果を奏する。
過電圧の発生に伴い自己消弧型スイッチング素子及び
負荷を介して放電するのではなく、別系統の放電系を介
して放電させるもので、またその放電電流を利用して自
己消弧型スイッチング素子を強制的にオフ状態とするも
のであるから、過電圧発生時スイッチ回路自体が有効に
保護される。
負荷を介して放電するのではなく、別系統の放電系を介
して放電させるもので、またその放電電流を利用して自
己消弧型スイッチング素子を強制的にオフ状態とするも
のであるから、過電圧発生時スイッチ回路自体が有効に
保護される。
過電圧発生時には、自己消弧型スイッチング素子の動
作モードの如何にかかわらず、必ずオフ状態となるの
で、フェイルセーフの思想が実現され、危険防止に寄与
する。
作モードの如何にかかわらず、必ずオフ状態となるの
で、フェイルセーフの思想が実現され、危険防止に寄与
する。
第１図は、本発明に係る過電圧保護回路を備えたスイッ
チ回路の一実施例を示すブロック回路図である。 第２図は同実施例における過電圧保護回路の直列回路お
よび同直列回路における負荷MOSFETと定電圧の並列回路
の電圧・電流特性を簡略的に示すグラフ図である。 第３図は、従来の過電圧保護回路を備えた自己消弧型ス
イッチ回路の一例を示すブロック回路図である。 １……負荷、２……パワーMOSFET、３……ゲート抵抗、
４……チャージポンプ、16……制御回路、Vcc……電源
電圧、Ｒ……電流制限抵抗、10……定電圧回路、10−１
〜10−ｎ……定電圧ダイオード、12……負荷MOSFET、14
……定電圧ダイオード。
チ回路の一実施例を示すブロック回路図である。 第２図は同実施例における過電圧保護回路の直列回路お
よび同直列回路における負荷MOSFETと定電圧の並列回路
の電圧・電流特性を簡略的に示すグラフ図である。 第３図は、従来の過電圧保護回路を備えた自己消弧型ス
イッチ回路の一例を示すブロック回路図である。 １……負荷、２……パワーMOSFET、３……ゲート抵抗、
４……チャージポンプ、16……制御回路、Vcc……電源
電圧、Ｒ……電流制限抵抗、10……定電圧回路、10−１
〜10−ｎ……定電圧ダイオード、12……負荷MOSFET、14
……定電圧ダイオード。
Claims (1)
- 【請求項１】電源電圧を負荷に対し断続的に印加する自
己消弧型スイッチング素子と、該自己消弧型スイッチン
グ素子の開閉動作を駆動制御すべきオン／オフ信号を供
給する駆動制御手段とを含む自己消弧型スイッチ回路に
おいて、 供給される電源電圧の過電圧発生を契機に電源側電流を
放電する定電圧保持手段と、該放電電流に基づき被検出
電圧が発生する電圧被検出部と、該被検出電圧を検出し
たとき該駆動制御手段のオフ信号を送出させ前記自己消
弧型スイッチング素子を停止させる過電圧時検出手段と
を有する過電圧保護回路を備えたスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014505A JP2605854B2 (ja) | 1989-01-24 | 1989-01-24 | 過電圧保護回路を備えたスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014505A JP2605854B2 (ja) | 1989-01-24 | 1989-01-24 | 過電圧保護回路を備えたスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02194725A JPH02194725A (ja) | 1990-08-01 |
| JP2605854B2 true JP2605854B2 (ja) | 1997-04-30 |
Family
ID=11862924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1014505A Expired - Lifetime JP2605854B2 (ja) | 1989-01-24 | 1989-01-24 | 過電圧保護回路を備えたスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605854B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465996B2 (en) | 2000-03-08 | 2002-10-15 | Denso Corporation | Constant voltage circuit with a substitute circuit in case of input voltage lowering |
| JP3979096B2 (ja) * | 2002-01-22 | 2007-09-19 | 株式会社日立製作所 | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 |
| WO2005119911A1 (ja) * | 2004-06-01 | 2005-12-15 | Thine Electronics, Inc. | 電源電圧監視回路及びそれを内蔵する電子機器 |
| JP5481042B2 (ja) * | 2008-05-23 | 2014-04-23 | ローム株式会社 | 過電圧保護回路およびそれを用いた電子機器 |
| JP5626175B2 (ja) * | 2011-10-06 | 2014-11-19 | 株式会社デンソー | 過電圧保護回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8713384D0 (en) * | 1987-06-08 | 1987-07-15 | Philips Electronic Associated | Driving semiconductor device |
-
1989
- 1989-01-24 JP JP1014505A patent/JP2605854B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02194725A (ja) | 1990-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158359B2 (en) | Circuit configuration having a semiconductor switch and a protection circuit | |
| US7420355B2 (en) | DC-DC converter with over-voltage protection | |
| US4809122A (en) | Self-protective fuel pump driver circuit | |
| JP4267865B2 (ja) | 負荷駆動装置 | |
| US8299841B2 (en) | Semiconductor device | |
| US10217734B2 (en) | Semiconductor device | |
| US20090135531A1 (en) | Overcurrent protection circuit, load driving device, motor driving device, electric appliance, power supply device | |
| JP2003037933A (ja) | 電子機器の保護装置 | |
| US20090147420A1 (en) | Circuit Arrangement with an Overcurrent Fuse | |
| US4680512A (en) | Fault protection apparatus for traction motor circuit | |
| US5333105A (en) | Transient voltage protector | |
| KR20000064263A (ko) | 와이퍼 모터를 제어하기 위한 스위칭 장치 | |
| US6577482B1 (en) | Protective circuit for a series connection of a power semi-conductor end stage and an inductive consumer | |
| US5162710A (en) | Trigger circuit with blocking protection device for a collectorless dc motor | |
| JP2605854B2 (ja) | 過電圧保護回路を備えたスイッチ回路 | |
| JP2728279B2 (ja) | Ｇｔｏサイリスタ用ゲートユニットの保護方法 | |
| JP2011135665A (ja) | 保護装置 | |
| US20030086227A1 (en) | Device for protecting a power component against voltage surges | |
| US5488533A (en) | Methods and apparatus for isolating a power network from a load during an overcurrent condition | |
| US5764466A (en) | Circuit for short circuit detection through resistive shunt in power circuits using unipolar control voltage | |
| US20210044199A1 (en) | Overvoltage protection circuit and operation method thereof | |
| US6333604B1 (en) | Integrated ignition circuit and method | |
| JP3679524B2 (ja) | トランジスタの過電流保護回路 | |
| US5687051A (en) | Feedback circuit for protecting an integrated circuit with a delay time | |
| JP3509197B2 (ja) | インダクタンス負荷の駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |