JPH02194725A - 過電圧保護回路を備えたスイッチ回路 - Google Patents
過電圧保護回路を備えたスイッチ回路Info
- Publication number
- JPH02194725A JPH02194725A JP1014505A JP1450589A JPH02194725A JP H02194725 A JPH02194725 A JP H02194725A JP 1014505 A JP1014505 A JP 1014505A JP 1450589 A JP1450589 A JP 1450589A JP H02194725 A JPH02194725 A JP H02194725A
- Authority
- JP
- Japan
- Prior art keywords
- overvoltage
- voltage
- load
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 238000007599 discharging Methods 0.000 claims description 2
- 230000001960 triggered effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パワーＭＯ３ＦＥＴ、ＩＧＢＴ （電導度変
調型ＭＯＳ Ｆ ＥＴ）等の自己消弧型スイッチング素
子を用いた自己消弧型スイッチ回路に関し、枠に電源電
圧の過電圧時に自己消弧型スイッチング回路自体を保護
する過電圧保護回路を備えたスイッチ回路に関する。
調型ＭＯＳ Ｆ ＥＴ）等の自己消弧型スイッチング素
子を用いた自己消弧型スイッチ回路に関し、枠に電源電
圧の過電圧時に自己消弧型スイッチング回路自体を保護
する過電圧保護回路を備えたスイッチ回路に関する。
従来、例えばパワーＭＯ３ＦＥＴを用いたスイッチ回路
は、第３図に示すように、電源電圧Ｖｃｃを車載用ハイ
サイドスイッチ等の負荷ｌに断続的に印加するＮチャネ
ルのパワーＭＯ９ＦＥＴ２と、ゲート抵抗３を介してゲ
ート容量に電荷を注入するゲート駆動回路としてのチャ
ージポンプ４と、このチャージポンプ４をオン／オフ信
号で制御する制御回路５を有し、電源とゲートＧとの間
には多投接続された定電圧ダイオード６−１〜６−ｎと
ダイオード７とが直列接続されている。
は、第３図に示すように、電源電圧Ｖｃｃを車載用ハイ
サイドスイッチ等の負荷ｌに断続的に印加するＮチャネ
ルのパワーＭＯ９ＦＥＴ２と、ゲート抵抗３を介してゲ
ート容量に電荷を注入するゲート駆動回路としてのチャ
ージポンプ４と、このチャージポンプ４をオン／オフ信
号で制御する制御回路５を有し、電源とゲートＧとの間
には多投接続された定電圧ダイオード６−１〜６−ｎと
ダイオード７とが直列接続されている。
制御回路５からオン信号が送出されると、チャージポン
プ４は、ゲートＧの電位を電源電圧Ｖｃｃにゲートしき
い値電圧を加えた以上の電位に上昇させるべく、ゲート
抵抗３を介してゲート容量を充電し、パワーＭＯ３ＦＥ
Ｔ２をオン状態とする。
プ４は、ゲートＧの電位を電源電圧Ｖｃｃにゲートしき
い値電圧を加えた以上の電位に上昇させるべく、ゲート
抵抗３を介してゲート容量を充電し、パワーＭＯ３ＦＥ
Ｔ２をオン状態とする。
これにより負荷１には電源からパワーＭＯ３ＦＥＴ２を
介して負荷電流が流れる。なお、ダイオード７は充電電
荷が電源側へ流出するのを防止する。
介して負荷電流が流れる。なお、ダイオード７は充電電
荷が電源側へ流出するのを防止する。
一方、制御回路５からオフ信号が送出されると、チャー
ジポンプ４はゲート抵抗３を介してゲート容量の電荷を
放電し、パワーＭＯ３ＦＥＴをオフ状態とする。このオ
フ期間において、電源電圧Ｖｃｃに過電圧が印加された
場合、その過電圧が定電圧ダイオード６−１〜６−ｎの
ツェナー電圧の総和以上であるとき、電源から定電圧ダ
イオード６−１〜６−ｎ、ダイオード７、ゲート抵抗３
及びチャージポンプ内の放電回路（図示せず）を介して
電源側電流が放電され、これによりゲート抵抗３の電圧
降下が発生してゲート電位が上昇し、パワーＭＯ３ＦＥ
Ｔ２がオン状態となる。このため、過電圧のエネルギは
パワーＭＯ３ＦＥＴ２を介して負荷１にて吸収され、電
源から給電される制御回路５が過電圧から保護される。
ジポンプ４はゲート抵抗３を介してゲート容量の電荷を
放電し、パワーＭＯ３ＦＥＴをオフ状態とする。このオ
フ期間において、電源電圧Ｖｃｃに過電圧が印加された
場合、その過電圧が定電圧ダイオード６−１〜６−ｎの
ツェナー電圧の総和以上であるとき、電源から定電圧ダ
イオード６−１〜６−ｎ、ダイオード７、ゲート抵抗３
及びチャージポンプ内の放電回路（図示せず）を介して
電源側電流が放電され、これによりゲート抵抗３の電圧
降下が発生してゲート電位が上昇し、パワーＭＯ３ＦＥ
Ｔ２がオン状態となる。このため、過電圧のエネルギは
パワーＭＯ３ＦＥＴ２を介して負荷１にて吸収され、電
源から給電される制御回路５が過電圧から保護される。
〔発明が解決しようとする課題〕
しかしながら、上記の過電圧保護回路を備えたスイッチ
回路にあっては、次の問題点がある。
回路にあっては、次の問題点がある。
■過電圧が発生した場合、そのエネルギを負荷が吸収す
るため、よって負荷自体は保護されず、負荷の特性等の
劣化を招く。
るため、よって負荷自体は保護されず、負荷の特性等の
劣化を招く。
■パワーＭＯＳＦＥＴがオフ状態において、突発的な過
電圧発生を契機にパワーＭＯ３ＦＥＴが急にオン状態と
なり、負荷が駆動されるので、フェイルセーフの安全対
策上、危険な場合が多い。
電圧発生を契機にパワーＭＯ３ＦＥＴが急にオン状態と
なり、負荷が駆動されるので、フェイルセーフの安全対
策上、危険な場合が多い。
本発明の課題は、過電圧時にはパワーＭＯ３ＦＥＴがオ
ン状態であっても、これを強制的にオフ状態とすると共
に、過電圧を緩和すべき放電電流を流すことによって、
負荷、制御回路等を過電圧から保護すると同時に、オフ
時における負荷の突発的駆動を防止し得る過電圧保護回
路を備えたスイッチ回路を提供することにある。
ン状態であっても、これを強制的にオフ状態とすると共
に、過電圧を緩和すべき放電電流を流すことによって、
負荷、制御回路等を過電圧から保護すると同時に、オフ
時における負荷の突発的駆動を防止し得る過電圧保護回
路を備えたスイッチ回路を提供することにある。
上記課題を解決するために、本発明の講じた手段は、電
源電圧を負荷に対し断続的に印加する自己消弧型スイッ
チング素子と、その自己消弧型スイッチング素子の開閉
動作を駆動制御すべきオン／オフ信号を供給する駆動制
御手段とを含むスイッチ回路において、給電される電源
電圧の過電圧発生を契機に電源側電流を放電する定電圧
保持手段と、その放電電流に基づき被検出電圧が発生す
る電圧被検出部と、被検出電圧を検出したとき駆動制御
手段のオフ信号を送出させる過電圧時検出手段を有する
過電圧保護回路を設けたものである。
源電圧を負荷に対し断続的に印加する自己消弧型スイッ
チング素子と、その自己消弧型スイッチング素子の開閉
動作を駆動制御すべきオン／オフ信号を供給する駆動制
御手段とを含むスイッチ回路において、給電される電源
電圧の過電圧発生を契機に電源側電流を放電する定電圧
保持手段と、その放電電流に基づき被検出電圧が発生す
る電圧被検出部と、被検出電圧を検出したとき駆動制御
手段のオフ信号を送出させる過電圧時検出手段を有する
過電圧保護回路を設けたものである。
かかる手段によれば、電源に過電圧が印加されると、定
電圧保持手段が作動して電源の過電圧を吸収すべく放電
電流を流し、これにより電源電圧の上昇を抑制するが、
放電電流が流れると、電圧被検出部に電圧が発生するの
で、これを検出した過電圧時検出手段は駆動制御手段か
らオフ信号を送出させる。このため、自己消弧型スイッ
チング素子は確実にオフ状態となる。
電圧保持手段が作動して電源の過電圧を吸収すべく放電
電流を流し、これにより電源電圧の上昇を抑制するが、
放電電流が流れると、電圧被検出部に電圧が発生するの
で、これを検出した過電圧時検出手段は駆動制御手段か
らオフ信号を送出させる。このため、自己消弧型スイッ
チング素子は確実にオフ状態となる。
次に、本発明の実施例を添付図面に基づいて説明する。
第１図は、本発明に係る過電圧保護回路を備えたスイッ
チ回路の一実施例を示すブロック回路図である。
チ回路の一実施例を示すブロック回路図である。
図中、■はハイサイドスイッチ等の負荷で、これには電
源からパワーＭＯ３ＦＥＴ２を介して断続的にドレイン
電流（負荷電流）が供給される。
源からパワーＭＯ３ＦＥＴ２を介して断続的にドレイン
電流（負荷電流）が供給される。
パワーＭＯ３ＦＥＴ２はゲート電圧によって開閉動作す
るものである。４はオン／オフの制御信号を受はゲート
抵抗３を介してゲート容量を充電又は放電するゲート駆
動回路としてのチャージポンプである。１０は電流制限
抵抗Ｒを介して電源に接続された定電圧保持手段として
の定電圧回路で、定電圧ダイオード１０−１〜１０−ｎ
の多段直列接続により構成されている。電流制限抵抗Ｒ
は過電圧時の放電電流を制限するものである。定電圧ダ
イオード１０−１〜１０−ｎのツェナー電圧の総和Ｖｚ
は電源電圧Ｖｃｃにほぼ等しい。１２は定電圧回路ｌＯ
と接地間に介在する電圧被検出部としてのＮチャネルの
負荷ＭＯ３ＦＥＴで、ゲート端子とソース端子とが接続
され、チャネル抵抗を利用した抵抗体として機能するも
のである。１４は負荷ＭＯ５ＦＥＴ１２と並列接続され
、この電圧降下増大を一定電圧で制限し放電電流をバイ
パスする定電圧ダイオードである。１６は通常オン／オ
フの制御信号をチャージポンプ１６に供給する制御回路
であり、これは負荷ＭＯ３ＦＥＴ１２のドレイン電圧の
上昇を検出し、その時点でオフの制御信号をチャージポ
ンプに送出するものである。
るものである。４はオン／オフの制御信号を受はゲート
抵抗３を介してゲート容量を充電又は放電するゲート駆
動回路としてのチャージポンプである。１０は電流制限
抵抗Ｒを介して電源に接続された定電圧保持手段として
の定電圧回路で、定電圧ダイオード１０−１〜１０−ｎ
の多段直列接続により構成されている。電流制限抵抗Ｒ
は過電圧時の放電電流を制限するものである。定電圧ダ
イオード１０−１〜１０−ｎのツェナー電圧の総和Ｖｚ
は電源電圧Ｖｃｃにほぼ等しい。１２は定電圧回路ｌＯ
と接地間に介在する電圧被検出部としてのＮチャネルの
負荷ＭＯ３ＦＥＴで、ゲート端子とソース端子とが接続
され、チャネル抵抗を利用した抵抗体として機能するも
のである。１４は負荷ＭＯ５ＦＥＴ１２と並列接続され
、この電圧降下増大を一定電圧で制限し放電電流をバイ
パスする定電圧ダイオードである。１６は通常オン／オ
フの制御信号をチャージポンプ１６に供給する制御回路
であり、これは負荷ＭＯ３ＦＥＴ１２のドレイン電圧の
上昇を検出し、その時点でオフの制御信号をチャージポ
ンプに送出するものである。
制御回路１６からオン制御信号が送出されると、チャー
ジポンプ４はゲート抵抗３を介してゲート容量を充電し
、パワーＭＯ３ＦＥＴ２をオン状態とする。このため、
電源から負荷１に対して電源電流が供給される。一方、
制御回路１６からオフ制御信号が送出されると、チャー
ジポンプ４内の放電回路（図示せず）を介してゲート容
量の充電電荷が放電され、これによりパワーＭＯ３ＦＥ
Ｔ２が遮断する。
ジポンプ４はゲート抵抗３を介してゲート容量を充電し
、パワーＭＯ３ＦＥＴ２をオン状態とする。このため、
電源から負荷１に対して電源電流が供給される。一方、
制御回路１６からオフ制御信号が送出されると、チャー
ジポンプ４内の放電回路（図示せず）を介してゲート容
量の充電電荷が放電され、これによりパワーＭＯ３ＦＥ
Ｔ２が遮断する。
ここで、電流制限抵抗Ｒから接地までの間の直列回路の
電圧・電流特性を簡略的に考察すると、電流制限抵抗Ｒ
と負荷ＭＯ３ＦＥＴ１２との直列抵抗のみによる特性は
第２図（Ａ）中の破線β１で表され、定電圧回路ｌＯの
みによる特性は第２図（＾）中の一点鎖線１２で表され
るから、 これらの合成特性は第２図中の実線！３で示
される。なお、第１図（＾）の横軸は電圧ｖ１即ち過電
圧をも含めた電源電圧Ｖｃｃで、縦軸は直列回路を流れ
る電流Ｉ （放電電流）を指す。また、第２図（Ｂ）は
負荷ＭＯ３ＦＥＴ１２のソース・ドレイン電圧Ｖｘ と
放電電流■との特性を実線ｉ６で示し、その破線１４は
負荷ＭＯ３ＦＥＴ１２のみの特性を示すと共に、−点鎖
線ｌ、は定電圧ダイオード１４のみの特性を示す。
電圧・電流特性を簡略的に考察すると、電流制限抵抗Ｒ
と負荷ＭＯ３ＦＥＴ１２との直列抵抗のみによる特性は
第２図（Ａ）中の破線β１で表され、定電圧回路ｌＯの
みによる特性は第２図（＾）中の一点鎖線１２で表され
るから、 これらの合成特性は第２図中の実線！３で示
される。なお、第１図（＾）の横軸は電圧ｖ１即ち過電
圧をも含めた電源電圧Ｖｃｃで、縦軸は直列回路を流れ
る電流Ｉ （放電電流）を指す。また、第２図（Ｂ）は
負荷ＭＯ３ＦＥＴ１２のソース・ドレイン電圧Ｖｘ と
放電電流■との特性を実線ｉ６で示し、その破線１４は
負荷ＭＯ３ＦＥＴ１２のみの特性を示すと共に、−点鎖
線ｌ、は定電圧ダイオード１４のみの特性を示す。
電源電圧Ｖｃｃが定電圧回路１０のツェナー電圧の総和
Ｖｚ以下である場合には、電流制限抵抗Ｒ２定電圧回路
１０等の直列回路は動作せず、その電源電圧Ｖｃｃはそ
のままパワーＭＯ３ＦＥＴ２．制御回路１６に印加され
る。今、電源電圧Ｖｃｃに過電圧値Ｖ′が重畳されＶｚ
以上になると、第２図（＾）に示す如く、電流制限抵抗
Ｒには放電電流値Ｉ′が流れる。この放電電流値Ｉ′は
負荷ＭＯ３ＦＥＴ１２を流れて接地へ放出されるが、そ
の際、負荷ＭＯ３ＦＥＴ１２には第２図（８） に示
す如（電圧降下値Ｖｘｏが発生する。このため、制御回
路１６はこの値Ｖｘｏを検出し、オフの制御信号をチャ
ージポンプ４に送出する。これによりパワーＭＯ５ＦＥ
Ｔ２が遮断される。パワーＭＯ３ＦＥＴ２のオンモード
の場合でもオフモードの場合でも、パワーＭＯ３ＦＥＴ
２は過電圧発生により強行的に遮断されることになる。
Ｖｚ以下である場合には、電流制限抵抗Ｒ２定電圧回路
１０等の直列回路は動作せず、その電源電圧Ｖｃｃはそ
のままパワーＭＯ３ＦＥＴ２．制御回路１６に印加され
る。今、電源電圧Ｖｃｃに過電圧値Ｖ′が重畳されＶｚ
以上になると、第２図（＾）に示す如く、電流制限抵抗
Ｒには放電電流値Ｉ′が流れる。この放電電流値Ｉ′は
負荷ＭＯ３ＦＥＴ１２を流れて接地へ放出されるが、そ
の際、負荷ＭＯ３ＦＥＴ１２には第２図（８） に示
す如（電圧降下値Ｖｘｏが発生する。このため、制御回
路１６はこの値Ｖｘｏを検出し、オフの制御信号をチャ
ージポンプ４に送出する。これによりパワーＭＯ５ＦＥ
Ｔ２が遮断される。パワーＭＯ３ＦＥＴ２のオンモード
の場合でもオフモードの場合でも、パワーＭＯ３ＦＥＴ
２は過電圧発生により強行的に遮断されることになる。
したがって、過電圧発生による負荷１のエネルギ吸収が
ないため、負荷の劣化等を防止することができるだけで
なく、オンモードの場合では強行的にパワーＭＯ３ＦＥ
Ｔ２が遮断されるため、フェイルセーフが働く。
ないため、負荷の劣化等を防止することができるだけで
なく、オンモードの場合では強行的にパワーＭＯ３ＦＥ
Ｔ２が遮断されるため、フェイルセーフが働く。
過電圧が高く、負荷ＭＯ３ＦＥＴ１２の電圧降下が定電
圧ダイオード１４のツェナー電圧を超えた場合には、定
電圧ダイオード１４にバイパス電流が流れ、 ドレイン
電圧Ｖ×の上昇を抑制する。これにより負荷ＭＯ３ＦＥ
Ｔ１２及び制御回路１６が保護される。
圧ダイオード１４のツェナー電圧を超えた場合には、定
電圧ダイオード１４にバイパス電流が流れ、 ドレイン
電圧Ｖ×の上昇を抑制する。これにより負荷ＭＯ３ＦＥ
Ｔ１２及び制御回路１６が保護される。
なお、上記実施例においては電圧被検出部として負荷Ｍ
Ｏ３ＦＥＴ１２を用いであるが、これに限らず、例えば
定電圧ダイオードを用いても良いし、場合によっては放
電電流を分流してこれを充電するコンデンサを用いても
良い。
Ｏ３ＦＥＴ１２を用いであるが、これに限らず、例えば
定電圧ダイオードを用いても良いし、場合によっては放
電電流を分流してこれを充電するコンデンサを用いても
良い。
以上説明したように、本発明に係る過電圧保護回路を備
えたスイッチ回路は、一定電圧以上の過電圧発生に基づ
く電流を放電する定電圧保持手段と、その放電電流に基
づき被検出電圧が発生する電圧被検出部と、その被検出
電圧を検出してオフ制御信号を発生する過電圧時検出手
段とを有するものであるから、次の効果を奏する。
えたスイッチ回路は、一定電圧以上の過電圧発生に基づ
く電流を放電する定電圧保持手段と、その放電電流に基
づき被検出電圧が発生する電圧被検出部と、その被検出
電圧を検出してオフ制御信号を発生する過電圧時検出手
段とを有するものであるから、次の効果を奏する。
■過電圧の発生に伴い自己消弧型スイッチング素子及び
負荷を介して放電するのではなく、別系統の放電系を介
して放電させるもので、またその放電電流を利用して自
己消弧型スイッチング素子を強制的にオフ状態とするも
のであるから、過電圧発生時スイッチ回路自体が有効に
保護される。
負荷を介して放電するのではなく、別系統の放電系を介
して放電させるもので、またその放電電流を利用して自
己消弧型スイッチング素子を強制的にオフ状態とするも
のであるから、過電圧発生時スイッチ回路自体が有効に
保護される。
■過電圧発生時には、自己消弧型スイッチング素子の動
作モードの如何にかかわらず、必ずオフ状態となるので
、フェイルセーフの思想が実現され、危険防止に寄与す
る。
作モードの如何にかかわらず、必ずオフ状態となるので
、フェイルセーフの思想が実現され、危険防止に寄与す
る。
第１図は、本発明に係る過電圧保護回路を備えたスイッ
チ回路の一実施例を示すブロック回路図である。 第２図（＾）は同実施例における過電圧保護回路の直列
回路の電圧・電流特性を簡略的に示すグラフ図で、第２
’１Ａ（８＞は同直列回路における負荷ＭＯ３ＦＥＴと
定電圧の並列回路の電圧・電流特性を簡略的に示すグラ
フ図である。 第３図は、従来の過電圧保護回路を備えた自己消弧型ス
イッチ回路の一例を示すブロック回路図である。 １、負荷、２ パワーＭＯ３ＦＥＴ、３ゲート抵抗、４
・・−チャージポンプ、１６ 制御回路、Ｖｃｃ・・
電源電圧、Ｒ・電流制限抵抗、１０ 定電圧回路、１
０−１〜１０− ｎ 定電圧ダイオード、１２負荷Ｍ
Ｏ３ＦＥＴ１１４・定電圧ダイオード。 （Ａ） （Ｂ） 第 図
チ回路の一実施例を示すブロック回路図である。 第２図（＾）は同実施例における過電圧保護回路の直列
回路の電圧・電流特性を簡略的に示すグラフ図で、第２
’１Ａ（８＞は同直列回路における負荷ＭＯ３ＦＥＴと
定電圧の並列回路の電圧・電流特性を簡略的に示すグラ
フ図である。 第３図は、従来の過電圧保護回路を備えた自己消弧型ス
イッチ回路の一例を示すブロック回路図である。 １、負荷、２ パワーＭＯ３ＦＥＴ、３ゲート抵抗、４
・・−チャージポンプ、１６ 制御回路、Ｖｃｃ・・
電源電圧、Ｒ・電流制限抵抗、１０ 定電圧回路、１
０−１〜１０− ｎ 定電圧ダイオード、１２負荷Ｍ
Ｏ３ＦＥＴ１１４・定電圧ダイオード。 （Ａ） （Ｂ） 第 図
Claims (1)
- 【特許請求の範囲】 １）電源電圧を負荷に対し断続的に印加する自己消弧型
スイッチング素子と、該自己消弧型スイッチング素子の
開閉動作を駆動制御すべきオン／オフ信号を供給する駆
動制御手段とを含む自己消弧型スイッチ回路において、 給電される電源電圧の過電圧発生を契機に電源側電流を
放電する定電圧保持手段と、該放電電流に基づき被検出
電圧が発生する電圧被検出部と、該被検出電圧を検出し
たとき該駆動制御手段のオフ信号を送出させる過電圧時
検出手段とを有する過電圧保護回路を備えたスイッチ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014505A JP2605854B2 (ja) | 1989-01-24 | 1989-01-24 | 過電圧保護回路を備えたスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1014505A JP2605854B2 (ja) | 1989-01-24 | 1989-01-24 | 過電圧保護回路を備えたスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02194725A true JPH02194725A (ja) | 1990-08-01 |
| JP2605854B2 JP2605854B2 (ja) | 1997-04-30 |
Family
ID=11862924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1014505A Expired - Lifetime JP2605854B2 (ja) | 1989-01-24 | 1989-01-24 | 過電圧保護回路を備えたスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605854B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465996B2 (en) | 2000-03-08 | 2002-10-15 | Denso Corporation | Constant voltage circuit with a substitute circuit in case of input voltage lowering |
| JP2003218675A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Ltd | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 |
| WO2005119911A1 (ja) * | 2004-06-01 | 2005-12-15 | Thine Electronics, Inc. | 電源電圧監視回路及びそれを内蔵する電子機器 |
| JP2009284689A (ja) * | 2008-05-23 | 2009-12-03 | Rohm Co Ltd | 過電圧保護回路およびそれを用いた電子機器 |
| JP2013085328A (ja) * | 2011-10-06 | 2013-05-09 | Denso Corp | 過電圧保護回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648718A (en) * | 1987-06-08 | 1989-01-12 | Philips Nv | Semiconductor element driving circuit arrangement |
-
1989
- 1989-01-24 JP JP1014505A patent/JP2605854B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648718A (en) * | 1987-06-08 | 1989-01-12 | Philips Nv | Semiconductor element driving circuit arrangement |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465996B2 (en) | 2000-03-08 | 2002-10-15 | Denso Corporation | Constant voltage circuit with a substitute circuit in case of input voltage lowering |
| JP2003218675A (ja) * | 2002-01-22 | 2003-07-31 | Hitachi Ltd | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 |
| WO2005119911A1 (ja) * | 2004-06-01 | 2005-12-15 | Thine Electronics, Inc. | 電源電圧監視回路及びそれを内蔵する電子機器 |
| JP2009284689A (ja) * | 2008-05-23 | 2009-12-03 | Rohm Co Ltd | 過電圧保護回路およびそれを用いた電子機器 |
| JP2013085328A (ja) * | 2011-10-06 | 2013-05-09 | Denso Corp | 過電圧保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2605854B2 (ja) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158359B2 (en) | Circuit configuration having a semiconductor switch and a protection circuit | |
| US8299841B2 (en) | Semiconductor device | |
| US4809122A (en) | Self-protective fuel pump driver circuit | |
| US11239837B2 (en) | Switch device | |
| JP4267865B2 (ja) | 負荷駆動装置 | |
| US10809285B2 (en) | Current detection circuit and current detection method of semiconductor element | |
| US6031705A (en) | Surge protection circuit, in particular for inputs of integrated circuits | |
| US20170256938A1 (en) | Semiconductor device | |
| US20080019070A1 (en) | Solid state power controller with lightning proctection | |
| US20090147420A1 (en) | Circuit Arrangement with an Overcurrent Fuse | |
| JP2003037933A (ja) | 電子機器の保護装置 | |
| JPH1032476A (ja) | 過電流保護回路 | |
| US20040228057A1 (en) | Overcurrent limit circuit | |
| JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
| JP2728279B2 (ja) | Ｇｔｏサイリスタ用ゲートユニットの保護方法 | |
| JPH02194725A (ja) | 過電圧保護回路を備えたスイッチ回路 | |
| JPH06209592A (ja) | 誘導性負荷を給電する回路構成 | |
| JP4924375B2 (ja) | パワー素子駆動用回路 | |
| JPH05267580A (ja) | 半導体装置 | |
| JP3679524B2 (ja) | トランジスタの過電流保護回路 | |
| US6597553B2 (en) | Short circuit protection for a high or low side driver with low impact to driver performance | |
| US6043701A (en) | Circuit configuration for protecting a power MOSFET | |
| JP2004248452A (ja) | 過電流保護回路 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JP7319834B2 (ja) | ハイサイドスイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |