JP2604600B2 - デジタル温度補償型発振器 - Google Patents
デジタル温度補償型発振器Info
- Publication number
- JP2604600B2 JP2604600B2 JP23029987A JP23029987A JP2604600B2 JP 2604600 B2 JP2604600 B2 JP 2604600B2 JP 23029987 A JP23029987 A JP 23029987A JP 23029987 A JP23029987 A JP 23029987A JP 2604600 B2 JP2604600 B2 JP 2604600B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- flip
- terminal
- digital
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はデジタル・コード化した温度情報を基にして
温度変化による発振周波数の変動を補償するようにした
温度補償型発振器に関し、特に起動時の安定性を向上さ
せたデジタル温度補償型発振器に関する。
温度変化による発振周波数の変動を補償するようにした
温度補償型発振器に関し、特に起動時の安定性を向上さ
せたデジタル温度補償型発振器に関する。
（従来の技術） 外部温度の変化による電圧制御型発振器（VCO）の発
振周波数の変動を抑制する手段として温度による発振周
波数の変動量が大きい温度センサを用い、デジタル符号
化した温度センサからの温度情報に基いて周波数の温度
補償を行い、所定の発振周波数を得るようにしたデジタ
ル温度補償型発振器が存する。なお、電圧制御型発振器
としては、一般に水晶発振器を使用したもの（VCXO）が
使用されているため、以下、VCXOについて説明する。
振周波数の変動を抑制する手段として温度による発振周
波数の変動量が大きい温度センサを用い、デジタル符号
化した温度センサからの温度情報に基いて周波数の温度
補償を行い、所定の発振周波数を得るようにしたデジタ
ル温度補償型発振器が存する。なお、電圧制御型発振器
としては、一般に水晶発振器を使用したもの（VCXO）が
使用されているため、以下、VCXOについて説明する。
第２図（ａ）は従来のデジタル温度補償型発振器のブ
ロック構成説明図であり、この温度補償のための回路は
外部の温度変化を敏感に感知して周波数を変化させる発
振器を含む温度センサ１と、この温度情報をデジタルコ
ード化するとともに温度補償コードを生成するデジタル
制御回路２と、制御回路２によって生成された温度補償
コードをアナログ変換し温度補償電圧（周波数制御電
圧）を生成するD/Aコンバータ回路３と、基準パルス信
号を生成する発振源であるとともに温度補償の対象とな
る電圧制御型水晶発振器（VCXO）４とを有する。
ロック構成説明図であり、この温度補償のための回路は
外部の温度変化を敏感に感知して周波数を変化させる発
振器を含む温度センサ１と、この温度情報をデジタルコ
ード化するとともに温度補償コードを生成するデジタル
制御回路２と、制御回路２によって生成された温度補償
コードをアナログ変換し温度補償電圧（周波数制御電
圧）を生成するD/Aコンバータ回路３と、基準パルス信
号を生成する発振源であるとともに温度補償の対象とな
る電圧制御型水晶発振器（VCXO）４とを有する。
デジタル制御回路２は、補償すべき（VCXO）４の各温
度範囲における制御電圧と温度とを一対一に対応させた
テーブルを記憶したROMを有している。また、第２図
（ｂ）は同図（ａ）におけるデジタル制御回路を更に詳
しく説明した一例を示すブロック図であって、該部は温
度センサ１の出力パルスによって開閉するゲート回路２
−１と、VCXO4からの信号の一部を分周して前記ゲート
２−１の他方入力に伝達する分周器２−２と、ゲート回
路２−１によってカウントされたパルス数をデジタル符
号化するとともにその時のパルス符号に対応した温度情
報信号を作出するデジタル制御部２−３とを有し、該デ
ジタル制御部２−３には各温度と各温度に対して出力す
べき補償電圧とを一対一に対応させたテーブルを記憶し
たROM2−４を有する。
度範囲における制御電圧と温度とを一対一に対応させた
テーブルを記憶したROMを有している。また、第２図
（ｂ）は同図（ａ）におけるデジタル制御回路を更に詳
しく説明した一例を示すブロック図であって、該部は温
度センサ１の出力パルスによって開閉するゲート回路２
−１と、VCXO4からの信号の一部を分周して前記ゲート
２−１の他方入力に伝達する分周器２−２と、ゲート回
路２−１によってカウントされたパルス数をデジタル符
号化するとともにその時のパルス符号に対応した温度情
報信号を作出するデジタル制御部２−３とを有し、該デ
ジタル制御部２−３には各温度と各温度に対して出力す
べき補償電圧とを一対一に対応させたテーブルを記憶し
たROM2−４を有する。
第３図は第２図におけるD/Aコンバータ回路の一例を
示す構成説明図であり、これはリセットのためのクリア
端子CLを有したフリップフロップ例えばＤ型フリップフ
ロップ11〜18と、少なくとも同数の抵抗器31〜38を直列
に接続したラダー型抵抗器20とを含んで構成されてい
る。ラダー型抵抗器20の各直列抵抗の接続点にはは、各
Ｄ型フリップフロップ11〜18の出力を所要値の分圧抵抗
器21〜28を介して接続するよう構成されている。
示す構成説明図であり、これはリセットのためのクリア
端子CLを有したフリップフロップ例えばＤ型フリップフ
ロップ11〜18と、少なくとも同数の抵抗器31〜38を直列
に接続したラダー型抵抗器20とを含んで構成されてい
る。ラダー型抵抗器20の各直列抵抗の接続点にはは、各
Ｄ型フリップフロップ11〜18の出力を所要値の分圧抵抗
器21〜28を介して接続するよう構成されている。
以上の構成において、デジタル制御回路２からの８ビ
ットの温度補償コードをＤ型フリップフロップ11〜18の
各入力端D11〜D18に夫々対応させて入力するとともに、
クロック信号入力端CKにクロック信号を入力する。温度
情報に対応したデジタルコードが各入力端D11〜D18に入
力されると、各ビットのうち『１』となるビットに対応
した各Ｄ型フリップフロップの出力端ＱはHighレベル例
えば5Vとなりビット『０』に対しては、Lowレベル例え
ば0Vとなる。各出力端Ｑからの出力電圧はラダー型抵抗
20にて分圧され、温度補償コードビットの『０』『１』
の並びに対応した電圧がD/Aコンバータ回路３の出力V
OUT、即ちVCXO4の温度補償電圧として生成される。各Ｄ
型フリップフロップ11〜18の入力ビットがHighのものに
ついての各出力端Ｑの電圧はいずれもHighレベルである
が、出力VOUTにおいてはラダー抵抗器20の分圧作用によ
ってＤ型フリップフロップ11に対する出力電圧が最も高
く、Ｄ型フリップフロップ18に対するものが最も低いも
のとなる。
ットの温度補償コードをＤ型フリップフロップ11〜18の
各入力端D11〜D18に夫々対応させて入力するとともに、
クロック信号入力端CKにクロック信号を入力する。温度
情報に対応したデジタルコードが各入力端D11〜D18に入
力されると、各ビットのうち『１』となるビットに対応
した各Ｄ型フリップフロップの出力端ＱはHighレベル例
えば5Vとなりビット『０』に対しては、Lowレベル例え
ば0Vとなる。各出力端Ｑからの出力電圧はラダー型抵抗
20にて分圧され、温度補償コードビットの『０』『１』
の並びに対応した電圧がD/Aコンバータ回路３の出力V
OUT、即ちVCXO4の温度補償電圧として生成される。各Ｄ
型フリップフロップ11〜18の入力ビットがHighのものに
ついての各出力端Ｑの電圧はいずれもHighレベルである
が、出力VOUTにおいてはラダー抵抗器20の分圧作用によ
ってＤ型フリップフロップ11に対する出力電圧が最も高
く、Ｄ型フリップフロップ18に対するものが最も低いも
のとなる。
更に、これら各フリップフロップのHigh出力となる組
合せによって夫々異なった直流電圧が得られる。８ビッ
トにて表現し得る補償コードは、00000000〜11111111の
256通りある。
合せによって夫々異なった直流電圧が得られる。８ビッ
トにて表現し得る補償コードは、00000000〜11111111の
256通りある。
しかしながら上記従来のデジタル温度補償型発振器に
用いられるD/Aコンバータにあっては、リセット信号が
各Ｄ型フリップフロップのクリア端子CLに入力されてい
るため、電源投入時等に回路全体をリセットした場合
に、各Ｄ型フリップフロップの出力Ｑが全てLowレベル
となり、全てのビット値が『０』である補償コードがD/
Aコンバータに加わる。これはコード符号と温度表現の
方法によっても異なるが、一般に最低温度或は最高温度
において“00・・・・・00"と設定するから、このコー
ドはそのいずれか一方の極端な温度に対する補償コード
となり、これに従った発振出力がVCXOから出力されるこ
とになる。一般にはリセット状態において周囲温度がこ
のような極端なものであることは極めてまれであって、
例えば周囲温度が＋25℃である場合に−30℃を表わす
“00・・・・・00"なる補償コードが印加されれば、そ
の誤差の分ずれた発振周波数に制御されるという問題が
生じる。即ち、発振周波数が定格周波数から大きく逸脱
するという起動時の周波数安定上の欠点を有している。
用いられるD/Aコンバータにあっては、リセット信号が
各Ｄ型フリップフロップのクリア端子CLに入力されてい
るため、電源投入時等に回路全体をリセットした場合
に、各Ｄ型フリップフロップの出力Ｑが全てLowレベル
となり、全てのビット値が『０』である補償コードがD/
Aコンバータに加わる。これはコード符号と温度表現の
方法によっても異なるが、一般に最低温度或は最高温度
において“00・・・・・00"と設定するから、このコー
ドはそのいずれか一方の極端な温度に対する補償コード
となり、これに従った発振出力がVCXOから出力されるこ
とになる。一般にはリセット状態において周囲温度がこ
のような極端なものであることは極めてまれであって、
例えば周囲温度が＋25℃である場合に−30℃を表わす
“00・・・・・00"なる補償コードが印加されれば、そ
の誤差の分ずれた発振周波数に制御されるという問題が
生じる。即ち、発振周波数が定格周波数から大きく逸脱
するという起動時の周波数安定上の欠点を有している。
（発明の目的） 本発明は上記のように従来のデジタル温度補償型発振
器におけるD/Aコンバータ回路の欠点を解消するために
なされたものであり、電源投入時等において回路全体を
リセットした場合にVCXOの発振周波数のずれをできるだ
け小さくして起動安定度を向上させた周波数のデジタル
温度補償型発振器を提供するものである。
器におけるD/Aコンバータ回路の欠点を解消するために
なされたものであり、電源投入時等において回路全体を
リセットした場合にVCXOの発振周波数のずれをできるだ
け小さくして起動安定度を向上させた周波数のデジタル
温度補償型発振器を提供するものである。
（発明の概要） 上記目的を達成するため、本発明のデジタル温度補償
型発振器は、温度センサによって検知された外部の温度
変化情報をデジタル制御回路によってデジタルコード化
するとともに、デジタル制御回路によって生成されたこ
のデジタル温度補償コードをD/Aコンバータ回路によっ
てアナログ信号に変換して温度補償電圧（周波数制御電
圧）を生成し、この温度補償電圧をVCXOに印加すること
によってVCXOの発振周波数を常に基準値に制御するよう
にしたデジタル温度補償型発振器において、このD/Aコ
ンバータは、外部温度とは無関係に電源スイッチ等の投
入時等のリセット時に予め定めた所定の温度補償電圧
（例えば25℃における補償電圧）を出力するように構成
したものである。
型発振器は、温度センサによって検知された外部の温度
変化情報をデジタル制御回路によってデジタルコード化
するとともに、デジタル制御回路によって生成されたこ
のデジタル温度補償コードをD/Aコンバータ回路によっ
てアナログ信号に変換して温度補償電圧（周波数制御電
圧）を生成し、この温度補償電圧をVCXOに印加すること
によってVCXOの発振周波数を常に基準値に制御するよう
にしたデジタル温度補償型発振器において、このD/Aコ
ンバータは、外部温度とは無関係に電源スイッチ等の投
入時等のリセット時に予め定めた所定の温度補償電圧
（例えば25℃における補償電圧）を出力するように構成
したものである。
（実施例） 以下、本発明のデジタル温度補償型発振器について詳
細に説明する。
細に説明する。
第１図は本発明のデジタル温度補償型発振器に用いら
れるD/Aコンバータ回路の構成説明図であり、第２図に
示したデジタル温度補償型発振器のD/Aコンバータ回路
を改良したものである。従って、温度補償型水晶発振回
路全体の構成及び作用の説明は前記従来例の説明と重複
するため省略する。
れるD/Aコンバータ回路の構成説明図であり、第２図に
示したデジタル温度補償型発振器のD/Aコンバータ回路
を改良したものである。従って、温度補償型水晶発振回
路全体の構成及び作用の説明は前記従来例の説明と重複
するため省略する。
このD/Aコンバータ回路３は、Ｄ型フリップフロップD
FF1〜DFF8と、各Ｄ型フリップフロップDFF1〜DFF8の出
力端子Ｑに接続されたラダー型抵抗器９とから構成され
ている。各Ｄ型フリップフロップDFF1〜DFF8は、デジタ
ル制御回路２からの８ビットの温度補償コード各々を入
力する入力端子Ｄと、クロック信号を入力するクロック
入力端子CKと、出力端子Ｑとを有し、第１のＤ型フリッ
プフロップDFF1にはプリセット端子PRが、第２〜第８の
Ｄ型フリップフロップDEF2〜DEF8にはクリアー端子CLが
夫々配設されている。ラダー型抵抗器９は、各Ｄ型フリ
ップフロップDFF1〜DFF8の出力電圧を異なる値に分圧す
る抵抗群2R1−R1、2R2−R2・・・・2R8−R8から構成さ
れている。
FF1〜DFF8と、各Ｄ型フリップフロップDFF1〜DFF8の出
力端子Ｑに接続されたラダー型抵抗器９とから構成され
ている。各Ｄ型フリップフロップDFF1〜DFF8は、デジタ
ル制御回路２からの８ビットの温度補償コード各々を入
力する入力端子Ｄと、クロック信号を入力するクロック
入力端子CKと、出力端子Ｑとを有し、第１のＤ型フリッ
プフロップDFF1にはプリセット端子PRが、第２〜第８の
Ｄ型フリップフロップDEF2〜DEF8にはクリアー端子CLが
夫々配設されている。ラダー型抵抗器９は、各Ｄ型フリ
ップフロップDFF1〜DFF8の出力電圧を異なる値に分圧す
る抵抗群2R1−R1、2R2−R2・・・・2R8−R8から構成さ
れている。
クロック信号は各クロック入力端子CKに、リセット信
号は第１のＤ型フリップフロップDFF1においてはそのプ
リセット入力端子PRに、また第２乃至第８のＤ型フリッ
プフロップDFF2〜DFF8においては夫々入力される。各Ｄ
型フリップフロップDFF1〜DFF8の出力端子Ｑは、ラダー
型抵抗器９を構成する各抵抗群2R1−R1、2R2−R2・・・
・2R8−R8に対して夫々接続され、ラダー抵抗器９の出
力VOUTは補償電圧としてVCXO4の制御入力端に接続され
ている。
号は第１のＤ型フリップフロップDFF1においてはそのプ
リセット入力端子PRに、また第２乃至第８のＤ型フリッ
プフロップDFF2〜DFF8においては夫々入力される。各Ｄ
型フリップフロップDFF1〜DFF8の出力端子Ｑは、ラダー
型抵抗器９を構成する各抵抗群2R1−R1、2R2−R2・・・
・2R8−R8に対して夫々接続され、ラダー抵抗器９の出
力VOUTは補償電圧としてVCXO4の制御入力端に接続され
ている。
デジタル制御回路２から各Ｄ型フリップフロップDFF1
〜DFF8へ入力される８ビットの温度補償コードD1〜D8の
うち、温度補償コードD1は最上位ビット、D8は最下位ビ
ットである。８ビットにて表わし得る温度補償コードは
00000000〜11111111までの256通りであり、常温25℃に
おける補償コードを128番目の10000000とし、第１のＤ
型フリップフロップDFF1にプリセット端子PRを設けたこ
とによって初期条件として最上位ビットを『１』にする
とともに、他のＤ型フリップフロップを『０』にしたも
のである。従って、リセット時における補償コードは
『10000000』即ち25℃の温度に設定される。
〜DFF8へ入力される８ビットの温度補償コードD1〜D8の
うち、温度補償コードD1は最上位ビット、D8は最下位ビ
ットである。８ビットにて表わし得る温度補償コードは
00000000〜11111111までの256通りであり、常温25℃に
おける補償コードを128番目の10000000とし、第１のＤ
型フリップフロップDFF1にプリセット端子PRを設けたこ
とによって初期条件として最上位ビットを『１』にする
とともに、他のＤ型フリップフロップを『０』にしたも
のである。従って、リセット時における補償コードは
『10000000』即ち25℃の温度に設定される。
以上の構成において、クロック入力端CKをLowレベル
に保って８ビットの温度補償コードD1〜D8を各Ｄ型フリ
ップフロップDFF1〜DFF8の入力端Ｄに入力し、続いてク
ロック入力をLowからHighレベルに変化させると、Ｄ型
フリップフロップDFF1〜DFF8の出力端子Ｑに温度補償コ
ードが現われる。各出力端子Ｑに現われた温度補償コー
ドは、例えばHighレベルでは5V、Lowレベルでは0Vの電
圧値を有する。各電圧値は、ラダー型抵抗器９の入力端
子RIN−１〜RIN−８に印加され、出力電圧端子VOUTに温
度補償コードに対応した電圧値が現われる。この電圧値
は、補償電圧として後段のVCXO4に印加される。この動
作は従来技術にて説明したものと同じである。
に保って８ビットの温度補償コードD1〜D8を各Ｄ型フリ
ップフロップDFF1〜DFF8の入力端Ｄに入力し、続いてク
ロック入力をLowからHighレベルに変化させると、Ｄ型
フリップフロップDFF1〜DFF8の出力端子Ｑに温度補償コ
ードが現われる。各出力端子Ｑに現われた温度補償コー
ドは、例えばHighレベルでは5V、Lowレベルでは0Vの電
圧値を有する。各電圧値は、ラダー型抵抗器９の入力端
子RIN−１〜RIN−８に印加され、出力電圧端子VOUTに温
度補償コードに対応した電圧値が現われる。この電圧値
は、補償電圧として後段のVCXO4に印加される。この動
作は従来技術にて説明したものと同じである。
リセット入力をHighレベルにすると、第１のＤ型フリ
ップフロップDFF1はプリセットされ、他のＤ型フリップ
フロップDFF2〜DFF8はクリアされる。これは常温25℃に
おける補償コード10000000が入力された場合と同様の結
果となり、出力端子VOUTには常温25℃における補償電圧
が現われ、次段のVCXO4の制御電圧端子に印加される。
この例においてリセット時に常温25℃における補償電圧
をVCXO4に印加する理由は、25℃という温度がデジタル
温度補償型発振器の補償温度範囲−30℃〜＋80℃の中心
であるために、現時点における外部温度が補償温度範囲
中のいかなる温度であったとしても、25℃からであれば
VCXOの発振周波数と定格周波数との間の誤差を小さくす
ることが可能だからである。
ップフロップDFF1はプリセットされ、他のＤ型フリップ
フロップDFF2〜DFF8はクリアされる。これは常温25℃に
おける補償コード10000000が入力された場合と同様の結
果となり、出力端子VOUTには常温25℃における補償電圧
が現われ、次段のVCXO4の制御電圧端子に印加される。
この例においてリセット時に常温25℃における補償電圧
をVCXO4に印加する理由は、25℃という温度がデジタル
温度補償型発振器の補償温度範囲−30℃〜＋80℃の中心
であるために、現時点における外部温度が補償温度範囲
中のいかなる温度であったとしても、25℃からであれば
VCXOの発振周波数と定格周波数との間の誤差を小さくす
ることが可能だからである。
また、リセット時における補償コードを25℃以外の温
度のコードに設定したい場合には、当該コードに対応す
るビット値に応じて各Ｄ型フリップフロップDFF1〜DFF8
をプリセット或はクリアするように設定する。例えば、
平均気温の低い地域、或は高い地域において使用する場
合に夫々の平均気温に設定しておけば、より迅速に周囲
温度に対応することができるし、また補償温度範囲が上
記実施例と異なる場合、例えば−40℃〜＋60℃のときは
中間温度＋10℃に対応したコードを発生するよう設定す
れば良い。
度のコードに設定したい場合には、当該コードに対応す
るビット値に応じて各Ｄ型フリップフロップDFF1〜DFF8
をプリセット或はクリアするように設定する。例えば、
平均気温の低い地域、或は高い地域において使用する場
合に夫々の平均気温に設定しておけば、より迅速に周囲
温度に対応することができるし、また補償温度範囲が上
記実施例と異なる場合、例えば−40℃〜＋60℃のときは
中間温度＋10℃に対応したコードを発生するよう設定す
れば良い。
また、本発明の実施に当っては、上述した８ビットの
場合に限らず、任意のビットに対して適用可能であるこ
と及びＤ型フリップフロップに限らず同様の機能を有す
る回路素子であればどのようなものを用いてもよいこと
は自明であろう。
場合に限らず、任意のビットに対して適用可能であるこ
と及びＤ型フリップフロップに限らず同様の機能を有す
る回路素子であればどのようなものを用いてもよいこと
は自明であろう。
（発明の効果） 以上のように本発明のデジタル温度補償型発振器によ
れば、予め設定されたリセット時における温度補償コー
ドに対応するようにフリップフロップの初期条件を設定
するよう構成したものであるから、電源投入時等の初期
状態においてVCXOの温度補償電圧が設定温度範囲の極端
なものに対応した電圧となることが防止され、更に短い
時間でVCXOを定格周波数の定常状態にすることができ、
起動時における周波数を素早く安定性向上したものとす
る上で効果がある。
れば、予め設定されたリセット時における温度補償コー
ドに対応するようにフリップフロップの初期条件を設定
するよう構成したものであるから、電源投入時等の初期
状態においてVCXOの温度補償電圧が設定温度範囲の極端
なものに対応した電圧となることが防止され、更に短い
時間でVCXOを定格周波数の定常状態にすることができ、
起動時における周波数を素早く安定性向上したものとす
る上で効果がある。
第１図は本発明のデジタル温度補償型発振器に用いられ
るD/Aコンバータ回路の一例のブロック図、第２図
（ａ）（ｂ）は従来のデジタル温度補償型発振器のブロ
ック構成説明図、第３図は従来のデジタル温度補償型発
振器に用いられるD/Aコンバータのブロック構成説明図
である。 １……温度センサ、２……デジタル制御回路、３……D/
Aコンバータ、４……VCXO、DFF1〜DFF8……Ｄ型フリッ
プフロップ、2R1〜2R8……抵抗、R1〜R8……抵抗、９…
…ラダー型抵抗器
るD/Aコンバータ回路の一例のブロック図、第２図
（ａ）（ｂ）は従来のデジタル温度補償型発振器のブロ
ック構成説明図、第３図は従来のデジタル温度補償型発
振器に用いられるD/Aコンバータのブロック構成説明図
である。 １……温度センサ、２……デジタル制御回路、３……D/
Aコンバータ、４……VCXO、DFF1〜DFF8……Ｄ型フリッ
プフロップ、2R1〜2R8……抵抗、R1〜R8……抵抗、９…
…ラダー型抵抗器
Claims (1)
- 【請求項１】周囲温度情報をデジタル処理すると共にD/
A変換回路を介して電圧制御型発振器（以下、VCOとい
う）を制御し、周囲温度の変化による周波数変動を制御
するデジタル温度補償型発振器において、 前記D/A変換器は、フリップフロップと、ラダー型抵抗
器とを含んで構成され、 前記フリップフロップは、デジタル処理のビット数に対
応した個数設けられるとともに、その各々はデジタル化
された温度補償コードの各ビット出力を入力する入力端
と、クロック信号を入力するクロック入力端と、リセッ
ト信号を入力するクリア端或いはリセット信号を入力す
るプリセット端とを有し、 前記各フリップフロップの各クロック入力端は互いに並
列接続され、前記クリア端及びプリセット端は前記リセ
ット信号が入力されると所定の温度情報に対応したデジ
タル値を前記フリップフロップが出力するように互いに
並列に接続され、 前記ラダー型抵抗器は各フリップフロップの出力端と接
続される入力端と、前記VCOに対して周波数制御電圧を
出力する出力端とを有し、 前記フリップフロップにリセット信号が入力されたとき
に前記所定の温度情報に対応したデジタル値の出力が行
われて前記ラダー型抵抗器を介して前記VCOを制御する
ことを特徴とするデジタル温度補償型発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23029987A JP2604600B2 (ja) | 1987-09-14 | 1987-09-14 | デジタル温度補償型発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23029987A JP2604600B2 (ja) | 1987-09-14 | 1987-09-14 | デジタル温度補償型発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6473823A JPS6473823A (en) | 1989-03-20 |
| JP2604600B2 true JP2604600B2 (ja) | 1997-04-30 |
Family
ID=16905649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23029987A Expired - Lifetime JP2604600B2 (ja) | 1987-09-14 | 1987-09-14 | デジタル温度補償型発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2604600B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6308796B2 (ja) * | 2014-02-14 | 2018-04-11 | セイコーＮｐｃ株式会社 | ディジタル温度補償発振器 |
| JP6425581B2 (ja) * | 2015-02-26 | 2018-11-21 | セイコーＮｐｃ株式会社 | ディジタル温度補償発振器 |
-
1987
- 1987-09-14 JP JP23029987A patent/JP2604600B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6473823A (en) | 1989-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349309A (en) | Second order phase locked loop | |
| JP2604600B2 (ja) | デジタル温度補償型発振器 | |
| US4583059A (en) | Adjustable frequency crystal oscillator with temperature compensation | |
| US4296380A (en) | Programmable digital frequency divider for synthesizing signals at desired frequency | |
| GB2063605A (en) | Oscillator circuit | |
| JP3788317B2 (ja) | 位相同期発振回路 | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| US6693987B1 (en) | Digital-to-analog DAC-driven phase-locked loop PLL with slave PLL's driving DAC reference voltages | |
| US4808998A (en) | Distortion reduction circuit for a D/A converter | |
| EP0168157B1 (en) | Chrominance signal processing system | |
| JP2939559B2 (ja) | デジタル温度補償発振器の初期化方法 | |
| JP2657498B2 (ja) | デジタル温度補償型発振器 | |
| JP3854908B2 (ja) | デジタルｖｃｏ及びそのデジタルｖｃｏを用いたｐｌｌ回路 | |
| JPS6187416A (ja) | 遅延装置 | |
| JP2584991B2 (ja) | デジタル制御温度補償型水晶発振器 | |
| JP3176107B2 (ja) | デジタル制御型温度補償水晶発振器 | |
| JPS60201724A (ja) | デイジタル形電圧制御発振器 | |
| JP2676081B2 (ja) | デジタル温度補償型発振器 | |
| JPH01265707A (ja) | デジタル制御温度補償型圧電発振装置 | |
| JPS58205887A (ja) | 電子時計の周波数温度補償回路 | |
| JP2000244314A (ja) | Ｐｌｌ回路 | |
| JPH08139762A (ja) | バイポーラ／ユニポーラ変換回路 | |
| JPS62276926A (ja) | 周波数シンセサイザ | |
| JPH0461421A (ja) | Ｐｌｌ回路 | |
| SU803107A1 (ru) | Устройство стабилизации частотыКВАРцЕВОгО гЕНЕРАТОРА |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |