JPS62276926A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 この発明は周波数シンセサイザに関するものであり、特
に、水晶発振器のような高精度の発振器の中期安定度（
平均周期）の計測に使用することのできる周波数シンセ
サイザに関するものである。

〔従来の技術〕

一般に、その動作が安定的になされる発振器の周波数（
または周期）を可変にすることは困蓋である。すなわち
、このような発振器における動作の安定性と周波数の可
変性とは両立することができないものである。

従来、このような安定な発振器の周波数を可変にするた
めには、この安定な発振器の外に安定ではない可変周波
数発振器を使用して、可変周波数発振器の周波数をＸ〜
１倍（又は任意の整数）したものと前記の安定な発振器
の周波数との比較を行ない、その位相差が零ζこなるよ
う１こ調整される閉ループ系を構成するようにされてお
り、このようにすることで、安定な発振器の周波数のＸ
倍の周波数が得られるようにされている。また、代替的
なやり方としては、可変範囲の狭い安定な発振器を多数
種類用意しておき、これらを適当に組合せて使用するよ
うにされることもある。そして、このような構成をとる
ために、従来はアナログ的な技法が多用されていた。

〔発明が解決しようとする問題点〕

従来の周波数シンセサイザは上記のように構成されてい
ることから、アナログ技法による種々の発振器を多く用
意しなければならず、ハードウェアが複雑化して高価に
なるとともに、その安定な動作を確保するためには、あ
る所定の周波数範囲内の多くの点での計測操作が必要に
なるという問題点があった。

この発明は上記のような問題点を解決するためになされ
たものであって、ディジタル技法を大幅にとり入れて、
簡単かつ安価になされる構成で、その操作も容易になさ
れるような周波数シンセサイザを得ることを目的とする
。

〔問題点を解決するための手段〕

この発明に係る周波数シンセサイザは、固定周波数発振
器とディジタル構成のシンセサイザ機構とを含んでおり
、このシンセサイザ機構は、その周波数発生の周期を大
まかに設定するためのプログラムカウンタと上記周期を
精密に設定するための手段とからなるものである。

〔作用〕

この発明の周波数シンセサイザによれば、その周波数発
生の平均周期が上記周波数シンセサイザに含まれている
固定周波数発振器のそれとはゾ同一であるようにされる
。

〔実施例〕

第１図は、この発明の一実施例である周波数シンセサイ
ザの概略構成を示すブロック図である。この第１図にお
いて、精設定レジスタであるすルジスタ（１１）はアキ
ュムレータ（１２）に接続されている。フリップフロッ
プ（１３）のＤ入力部はアキュムレータ（１２）の出力
部に接続され、また、Ｑ出力部は整形回路（１４）の入
力部に接続されている。整形回路（１りの出力部は２人
力ＡＮＤゲート（１５）の一方の入力部に接続されてお
り、このＡＮＤゲート（１５）の出力部はダウンカウン
タ（１７）の入力部に接続されている。このダウンカウ
ンタ（１７）は粗設定レジスタであるす２レジスタ（１
６）と組合されてプログラマブルカウンタ（１８）を構
成している。そして、ダウンカウンタ（１７）の出力部
は自己の入力部に戻るように接続されるとともに、アキ
ュムレータ（１２）の入力部オよびフリップフロップ（
１３）のＣ入力部にも接続されており、これによってシ
ンセサイザ機構１０が構成されている。また、前記され
た２人力ＡＮＤゲート（１５）の他方の入力部には固定
周波数発振器（１９）が接続されており、前記されたシ
ンセサイザ機構（１０）と組合されて、この発明の実施
例である周波数シンセサイザが構成されている。なお、
ナルレジスタ（１１）および≠２レジスタ（１６）は両
者の桁数の和に等しい桁数をもつ１本のレジスタで代替
することが可能であり、このときのＬＳＤ　（最下位桁
）およびＭＳＤ　（最上位桁）は、夫々に、図示されて
いるように設定される。

第２図は、上記実施例の動作を説明するためのグラフ図
であり、その横軸には所定くり返し周期の出力パルス数
が示され、また、その縦軸には前記出力パルス数に依存
する積算周期が示されている。なお、この第２図におい
て、（２１）は理想的な出力パルス数対積算周期の特性
曲線であり、また、（２２）は上記実施例による対応の
特性曲線である。そして、ｔは隣り合う２個の出力パル
ス間の時間間隔を表わしている。

次に、これらの図面を参照しながら、上記実施例の動作
を説明する。

いま、ダウンカウンタ（１７）はＮ（Ｎは正の整数）に
プリセットされており、Ｎ個の入力パルスを受入れたと
きに１個の出力パルスを生成させるとともに、再びＮに
プリセットされるものとする。また、固定周波数発振器
（１９）からの前記入力パルスは、例えば１００ナノ秒
の周期をもつものとする。この固定周波数発振器（１９
）からのパルスはＡＮＤゲート（＋ｓ）を介してダウン
カウンタ（１７）に入力される。ダウンカウンタ（１７
）の内容はパルスが入力される毎に減少し、零になった
ときに出力パルスを生じて、これによってダウンカウン
タ（１７）自体のプリセットを行なうとともに、ナルレ
ジスタ（１１）およびアキュムレ−タ（１２〕に対する
所定の条件設定入力がされて、ｌ　　レジスタ（１１）
の内容がアキュムレータ（１２）の現在の内容に加えら
れていき、このアキュムレータ（１２）の内容がある所
定値をこえたときにボロー信号が出力されて、フリップ
フロップ（１３）に一時的に記憶される。そして、この
ことにより整形回路（１４）は前記ボロー信号の出力直
後の１クロック時間だけ、ＡＮＤゲート（１５）の一方
に加わる信号の論理レベルを０”にして、固定周波数発
振器（１９）からの入力パルスの中の１個だけが間引き
されることになる。このようにすれば、その後に初めて
生じるダウンカウンタ（１７）からの出力パルスとその
直前の出力パルスとの間の時間間隔は通常のそれよりも
１００ナノ秒だけ長いものになる。この場合、アキュム
レータ（１２）に加えられる数値（例えば、４２５６）
を格納しているすルジスタ（１１）については、その桁
数の選択や、桁毎のピッチの設定を適当にすることで、
任意所望の精度のものにすることができる。これは、≠
２レジスタ（１６）についても同様である。このように
することで、上記実施例の周波数シンセサイザの周波数
発生の平均周期は、これに含まれている固定周波数発振
器のそれの１周期分程度の誤差の範囲内で安定させるこ
とができる。

〔発明の効果〕

以上説明されたように、この発明に係る周波数シンセサ
イザは、固定周波数発振器とディジタル構成のシンセサ
イザ機構とを含んでおり、このシンセサイザ機構は、そ
の周波数発生の周期を大まかに設定するためのプログラ
ムカウンタと上記周期を精密に設定するための手段とか
らなるものであり、その周波数発生の平均周期が上記固
定周波数発振器のそれとはゾ同一であるようにされるこ
とから、ディジタル技法を大幅にとり入れることにより
、簡単な構成で精密な結果が容易に生じる周波数シンセ
サイザを安価に得られるという効果が奏せられる。

【図面の簡単な説明】

第１図は、この発明の一実施例の概略構成を示すブロッ
ク図、第２図は、上記実施例の動作を説明するためのグ
ラフ図である。 （１ｏ）はシンセサイザ機構、（１１）はすルジスタ、
（１２）はアキュムレータ、（１３）はフリップフロッ
プ、（１４）は整形回路、（１５）はＡＮＤゲート、（
１６）はす２レジスタ、（１７）はダウンカウンタ、（
１８）はプログラマブルカウンタ、（１９）は固定周波
数発振器。 特許出願人　　三菱プレシジョン株式会社パルス数

Claims (2)

【特許請求の範囲】
1. （１）固定周波数発振器とディジタル構成のシンセサイ
   ザ機構とを含み、その周波数発生の平均周期が上記固定
   周波数発振器のそれとほゞ同一であるようにされる周波
   数シンセサイザ。
2. （２）上記シンセサイザ機構には、その周波数発生の周
   期を大まかに設定するためのプログラマブルカウンタと
   上記周期を精密に設定するための手段とが含まれている
   特許請求の範囲第１項記載の周波数シンセサイザ。