JP2595820B2 - ガロア拡大体演算器 - Google Patents
ガロア拡大体演算器Info
- Publication number
- JP2595820B2 JP2595820B2 JP3039907A JP3990791A JP2595820B2 JP 2595820 B2 JP2595820 B2 JP 2595820B2 JP 3039907 A JP3039907 A JP 3039907A JP 3990791 A JP3990791 A JP 3990791A JP 2595820 B2 JP2595820 B2 JP 2595820B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- selecting
- extended field
- arithmetic unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、誤り訂正符号を復号す
る時に必要とされるガロア拡大体の各種の汎用演算を行
なうガロア拡大体演算器に関するものである。
る時に必要とされるガロア拡大体の各種の汎用演算を行
なうガロア拡大体演算器に関するものである。
【０００２】
【従来の技術】従来のガロア拡大体演算器では、３入力
Ｐ、Ｑ、Ｒを変換して得られる値Ａ、Ｂ、Ｃに対し、Ａ
・Ｂ＋Ｃを求めている（Ａ・Ｂ＋ＣではなくＡ・Ｂ、Ａ
＋Ｃ、Ａ／Ｂ等を計算するようにも制御できる）。変換
値Ｂとしては１／ＱとＱそのままを選択可能、変換値Ｃ
としてはＲ 2とＲそのままを選択可能にした構成であ
る。その他に、２入力Ｐ、Ｑを変換して得られる値Ａ、
Ｂに対し、Ａ・ＢもしくはＡ＋Ｂを求めるガロア拡大体
演算器もある。これらのガロア拡大体演算器は、図３に
示すような誤り訂正装置の一部として利用される。誤り
訂正装置は、消失誤りの位置とシンドロームを計算する
初期値計算回路５１、誤りの位置と大きさを計算する誤
り計算回路５２、初期値計算回路５１・誤り計算回路５
２で計算している間だけ入力を遅延する遅延回路５３、
計算された誤りの位置と大きさをもとに実際に訂正する
訂正回路５４からなる。誤り計算回路５２における１ス
テップの動作は次の通りである。まず、プログラムカウ
ンタ６１が命令ＲＯＭ６２の出力を指示し、命令ＲＯＭ
６２はリードアドレス及びライトアドレスをＲＡＭ６３
に、演算制御信号をガロア拡大体演算器６４に、制御方
法指示信号を制御部６５に送り、ＲＡＭ６３はリードア
ドレスに基づく値をＡ、Ｂ、Ｃをガロア拡大体演算器６
４に出力し、その演算結果をライトアドレスに基づき入
力する。ＲＡＭ６３は、１個の入力ポートと３個の出力
ポートを持つマルチポートのＲＡＭである。マルチプレ
クサ６６は、ＲＡＭ６３の入力を演算結果と初期値のど
ちらかに切り替える。制御部６５は制御方法指示信号と
演算結果により次のステップの動作を実行できるように
プログラムカウンタ６１にカウンタ制御信号を送る。
Ｐ、Ｑ、Ｒを変換して得られる値Ａ、Ｂ、Ｃに対し、Ａ
・Ｂ＋Ｃを求めている（Ａ・Ｂ＋ＣではなくＡ・Ｂ、Ａ
＋Ｃ、Ａ／Ｂ等を計算するようにも制御できる）。変換
値Ｂとしては１／ＱとＱそのままを選択可能、変換値Ｃ
としてはＲ 2とＲそのままを選択可能にした構成であ
る。その他に、２入力Ｐ、Ｑを変換して得られる値Ａ、
Ｂに対し、Ａ・ＢもしくはＡ＋Ｂを求めるガロア拡大体
演算器もある。これらのガロア拡大体演算器は、図３に
示すような誤り訂正装置の一部として利用される。誤り
訂正装置は、消失誤りの位置とシンドロームを計算する
初期値計算回路５１、誤りの位置と大きさを計算する誤
り計算回路５２、初期値計算回路５１・誤り計算回路５
２で計算している間だけ入力を遅延する遅延回路５３、
計算された誤りの位置と大きさをもとに実際に訂正する
訂正回路５４からなる。誤り計算回路５２における１ス
テップの動作は次の通りである。まず、プログラムカウ
ンタ６１が命令ＲＯＭ６２の出力を指示し、命令ＲＯＭ
６２はリードアドレス及びライトアドレスをＲＡＭ６３
に、演算制御信号をガロア拡大体演算器６４に、制御方
法指示信号を制御部６５に送り、ＲＡＭ６３はリードア
ドレスに基づく値をＡ、Ｂ、Ｃをガロア拡大体演算器６
４に出力し、その演算結果をライトアドレスに基づき入
力する。ＲＡＭ６３は、１個の入力ポートと３個の出力
ポートを持つマルチポートのＲＡＭである。マルチプレ
クサ６６は、ＲＡＭ６３の入力を演算結果と初期値のど
ちらかに切り替える。制御部６５は制御方法指示信号と
演算結果により次のステップの動作を実行できるように
プログラムカウンタ６１にカウンタ制御信号を送る。
【０００３】一例として最小距離５のReed-Solomon符号
において４重消失誤りを訂正する場合の計算手順及び誤
り計算回路５２の動作を以下に説明する。消失誤りの位
置をＸi（ｉ＝１，…，４）、大きさをＹi（ｉ＝１，
…，４）、シンドロームをＳi（ｉ＝０，…，３）であ
り、次式が成立する。
において４重消失誤りを訂正する場合の計算手順及び誤
り計算回路５２の動作を以下に説明する。消失誤りの位
置をＸi（ｉ＝１，…，４）、大きさをＹi（ｉ＝１，
…，４）、シンドロームをＳi（ｉ＝０，…，３）であ
り、次式が成立する。
【０００４】
【数１】
【０００５】位置Xiは判明しており、(1)・X1+(2)、(2)・
X1+(3)、(3)・X1+(4)をそれぞれ求める。ここで、例えば
式(5)はS0、X1、S1がＲＡＭ63に保持されていれば、S0
をＡ、X1をＢ、S1をＣとして１ステップの動作で計算で
きる。
X1+(3)、(3)・X1+(4)をそれぞれ求める。ここで、例えば
式(5)はS0、X1、S1がＲＡＭ63に保持されていれば、S0
をＡ、X1をＢ、S1をＣとして１ステップの動作で計算で
きる。
【０００６】
【数２】
【０００７】更に、(5)・X2+(6)、(6)・X2+(7)をそれぞれ
求める。
求める。
【０００８】
【数３】
【０００９】最後に、(8)・X3+(9)を求める。
【００１０】
【数４】
【００１１】この後、
【００１２】
【数５】
【００１３】
【数６】
【００１４】
【数７】
【００１５】となって、消失誤りの大きさYiが得られ
る。ここで、例えば式(11)及び式(12)はP03、X3、X4、P
02がＲＡＭ63に保持されていれば、まずX3をＡ、X4をＣ
として１ステップの動作で(X3+X4)を、次にP03をＡ、(X
3+X4)をＢとして１ステップの動作でP03'を、最後にP02
をＡ、P03'をＣとして１ステップの動作でP02'を計算す
ることができ、合わせて３ステップの動作で計算を実行
できる。
る。ここで、例えば式(11)及び式(12)はP03、X3、X4、P
02がＲＡＭ63に保持されていれば、まずX3をＡ、X4をＣ
として１ステップの動作で(X3+X4)を、次にP03をＡ、(X
3+X4)をＢとして１ステップの動作でP03'を、最後にP02
をＡ、P03'をＣとして１ステップの動作でP02'を計算す
ることができ、合わせて３ステップの動作で計算を実行
できる。
【００１６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、例えば式(11)〜式(22)を求めるのに18ス
テップを要し、回路化した場合に、動作クロックが高い
という課題を有している。
うな構成では、例えば式(11)〜式(22)を求めるのに18ス
テップを要し、回路化した場合に、動作クロックが高い
という課題を有している。
【００１７】本発明はかかる点に鑑み、誤り訂正符号の
復号演算に適したガロア拡大体演算器を提供することを
目的とする。
復号演算に適したガロア拡大体演算器を提供することを
目的とする。
【００１８】
【課題を解決するための手段】本発明は、ＧＦ(2m)上
で、第１の入力に対する第１変換手段と、第１の入力と
第１変換手段の出力から第１演算数Ａを選択する第１選
択手段と、第２の入力もしくは第２の入力と第３の入力
の排他的論理和に対する第２変換手段と、第２の入力
と、第２の入力と第３の入力の排他的論理和と第２変換
手段の出力とから第２演算数Ｂを選択する第２選択手段
と、第３の入力に対する第３変換手段と、第３の入力と
第３変換手段の出力から第３演算数Ｃを選択する第３選
択手段と、第４の入力に対する第４変換手段と、第４の
入力と第４変換手段の出力から第４演算数Ｄを選択する
第４選択手段と、第１演算数Ａ、第２演算数Ｂ、第３演
算数Ｃ、第４演算数ＤからＡ・Ｂ＋Ｃ、及びＡ・Ｂ＋Ｃ
＋Ｄを求める演算手段を備えたガロア拡大体演算器であ
る。
で、第１の入力に対する第１変換手段と、第１の入力と
第１変換手段の出力から第１演算数Ａを選択する第１選
択手段と、第２の入力もしくは第２の入力と第３の入力
の排他的論理和に対する第２変換手段と、第２の入力
と、第２の入力と第３の入力の排他的論理和と第２変換
手段の出力とから第２演算数Ｂを選択する第２選択手段
と、第３の入力に対する第３変換手段と、第３の入力と
第３変換手段の出力から第３演算数Ｃを選択する第３選
択手段と、第４の入力に対する第４変換手段と、第４の
入力と第４変換手段の出力から第４演算数Ｄを選択する
第４選択手段と、第１演算数Ａ、第２演算数Ｂ、第３演
算数Ｃ、第４演算数ＤからＡ・Ｂ＋Ｃ、及びＡ・Ｂ＋Ｃ
＋Ｄを求める演算手段を備えたガロア拡大体演算器であ
る。
【００１９】
【作用】本発明は、第２変換手段の入力を第２の入力も
しくは第２の入力と第３の入力との排他的論理和とする
ことにより、また演算手段において第１演算数Ａ、第２
演算数Ｂ、第３演算数Ｃ、第４演算数ＤからＡ・Ｂ＋
Ｃ、と同時にＡ・Ｂ＋Ｃ＋Ｄも求めることにより、回路
規模を従来とほぼ同様にガロア拡大体演算器を構成す
る。
しくは第２の入力と第３の入力との排他的論理和とする
ことにより、また演算手段において第１演算数Ａ、第２
演算数Ｂ、第３演算数Ｃ、第４演算数ＤからＡ・Ｂ＋
Ｃ、と同時にＡ・Ｂ＋Ｃ＋Ｄも求めることにより、回路
規模を従来とほぼ同様にガロア拡大体演算器を構成す
る。
【００２０】
【実施例】（図１）は本発明の第１の実施例におけるＧ
Ｆ(2m)上のガロア拡大体演算器の構成を示すものであ
る。１は第１変換器、２は第１選択器、３は定数倍器、
４、12、13は加算器、５は第２変換器、６は第２選択
器、７は第３変換器、８は第３選択器、９は第４変換
器、10は第４選択器、11は乗算器である。
Ｆ(2m)上のガロア拡大体演算器の構成を示すものであ
る。１は第１変換器、２は第１選択器、３は定数倍器、
４、12、13は加算器、５は第２変換器、６は第２選択
器、７は第３変換器、８は第３選択器、９は第４変換
器、10は第４選択器、11は乗算器である。
【００２１】以下、このガロア拡大体演算器の動作を説
明する。まず第１変換器１は、第１の制御信号ｐに基づ
いて第１の入力Ｐを変換し、第１選択器２は第１の選択
信号ａにより第１変換器１の出力もしくは第１の入力を
第１演算数Ａとして出力する。定数倍器５で第３の入力
Ｒを０倍もしくは１倍した値と第２の入力Ｑの排他的論
理和を加算器４で求め、第２変換器５は、第２の制御信
号ｑに基づいて加算器４の出力を変換し、第２選択器６
は第２の選択信号ｂにより第２の入力、加算器４の出力
もしくた第２変換器３の出力を第２演算数Ｂとして出力
する。第３変換器７は、第３の制御信号ｒに基づいて第
３の入力Ｒを変換し、第３選択器８は第３の選択信号ｃ
により第３変換器７の出力もしくは第３の入力を第３演
算数Ｃとして出力する。第４変換器９は、第４の制御信
号ｓに基づいて第４の入力Ｓを変換し、第４選択器10は
第４の選択信号ｄにより第４変換器９の出力もしくは第
４の入力を第４演算数Ｄとして出力する。以上に求めら
れた第１演算数Ａ、第２演算数Ｂ、第３演算数Ｃ、第４
演算数Ｄから乗算器11、加算器12、加算器13を用いてＡ
・Ｂ＋Ｃ、及びＡ・Ｂ＋Ｃ＋Ｄを求める。但し・はＧＦ
(2m)の要素の乗算、＋はＧＦ(2m)の要素の加算（ビット
毎の排他的論理和）である。このように回路を構成する
ことにより、制御信号ｐ、ｑ、ｒ、ｓ及び変換信号ａ、
ｂ、ｃ、ｄで指定できるだけの汎用演算が可能となる。
明する。まず第１変換器１は、第１の制御信号ｐに基づ
いて第１の入力Ｐを変換し、第１選択器２は第１の選択
信号ａにより第１変換器１の出力もしくは第１の入力を
第１演算数Ａとして出力する。定数倍器５で第３の入力
Ｒを０倍もしくは１倍した値と第２の入力Ｑの排他的論
理和を加算器４で求め、第２変換器５は、第２の制御信
号ｑに基づいて加算器４の出力を変換し、第２選択器６
は第２の選択信号ｂにより第２の入力、加算器４の出力
もしくた第２変換器３の出力を第２演算数Ｂとして出力
する。第３変換器７は、第３の制御信号ｒに基づいて第
３の入力Ｒを変換し、第３選択器８は第３の選択信号ｃ
により第３変換器７の出力もしくは第３の入力を第３演
算数Ｃとして出力する。第４変換器９は、第４の制御信
号ｓに基づいて第４の入力Ｓを変換し、第４選択器10は
第４の選択信号ｄにより第４変換器９の出力もしくは第
４の入力を第４演算数Ｄとして出力する。以上に求めら
れた第１演算数Ａ、第２演算数Ｂ、第３演算数Ｃ、第４
演算数Ｄから乗算器11、加算器12、加算器13を用いてＡ
・Ｂ＋Ｃ、及びＡ・Ｂ＋Ｃ＋Ｄを求める。但し・はＧＦ
(2m)の要素の乗算、＋はＧＦ(2m)の要素の加算（ビット
毎の排他的論理和）である。このように回路を構成する
ことにより、制御信号ｐ、ｑ、ｒ、ｓ及び変換信号ａ、
ｂ、ｃ、ｄで指定できるだけの汎用演算が可能となる。
【００２２】図２は本発明の第２の実施例におけるＧＦ
(2m)上のガロア拡大体演算器の構成を示すものである。
21は１／２乗器、22は定数倍器、23、30、31は加算器、
24は逆数器、25は２乗器、26は第１選択器、27は第２選
択器、28は第３選択器、29は乗算器である。このガロア
拡大体演算器において、第１の選択信号ａが00の時に第
１演算数Ａは第１の入力Ｐ、ａが01の時にＡはP1/2、ａ
が10もしくは11の時にＡは単位元１であるものとする。
また、第２の選択信号ｂが0の時に第２演算数Ｂは第２
の入力Ｑ、ｂが1の時には逆数器24の出力であるものと
する。ここで、定数倍器22の定数入力ｘが0の時に定数
倍器22の出力は０、ｘが1の時に定数倍器22の出力はＲ
として、加算器23に入力されるものとする。第３の選択
信号ｃが00の時に第３演算数Ｃは第３の入力Ｒ、ｃが01
の時にＣはR2、ｃが10もしくは11の時にＣは零元０であ
るものとする。第４演算数Ｄは第４の入力Ｓそのままと
する。以上に求められた第１演算数Ａ、第２演算数Ｂ、
第３演算数Ｃ、第４演算数Ｄから乗算器29、加算器30、
加算器31を用いてＡ・Ｂ＋Ｃ、及びＡ・Ｂ＋Ｃ＋Ｄを求
める。それぞれの出力の実際の値を（表１）に示す。
(2m)上のガロア拡大体演算器の構成を示すものである。
21は１／２乗器、22は定数倍器、23、30、31は加算器、
24は逆数器、25は２乗器、26は第１選択器、27は第２選
択器、28は第３選択器、29は乗算器である。このガロア
拡大体演算器において、第１の選択信号ａが00の時に第
１演算数Ａは第１の入力Ｐ、ａが01の時にＡはP1/2、ａ
が10もしくは11の時にＡは単位元１であるものとする。
また、第２の選択信号ｂが0の時に第２演算数Ｂは第２
の入力Ｑ、ｂが1の時には逆数器24の出力であるものと
する。ここで、定数倍器22の定数入力ｘが0の時に定数
倍器22の出力は０、ｘが1の時に定数倍器22の出力はＲ
として、加算器23に入力されるものとする。第３の選択
信号ｃが00の時に第３演算数Ｃは第３の入力Ｒ、ｃが01
の時にＣはR2、ｃが10もしくは11の時にＣは零元０であ
るものとする。第４演算数Ｄは第４の入力Ｓそのままと
する。以上に求められた第１演算数Ａ、第２演算数Ｂ、
第３演算数Ｃ、第４演算数Ｄから乗算器29、加算器30、
加算器31を用いてＡ・Ｂ＋Ｃ、及びＡ・Ｂ＋Ｃ＋Ｄを求
める。それぞれの出力の実際の値を（表１）に示す。
【００２３】
【表１】
【００２４】従来のガロア拡大体演算器では３ステップ
必要とした式(11)、(12)の演算は、このような回路構成
においては、ａ＝00、ｂ＝1、ｘ＝1、ｃ＝10もしくは1
1、かつＰ＝P03＝Y4・(X1+X4)・(X2+X4)・(X3+X4)、Ｑ
＝X3、Ｒ＝X4、Ｓ＝P02＝Y3・(X1+X3)・(X2+X3)＋Y4・
(X1+X4)・(X2+X4)としてＰ／（Ｑ＋Ｒ）＝Y4・(X1+X4)
・(X2+X4) 、及びＰ／（Ｑ＋Ｒ）＋Ｓ＝ Y3・(X1+X3)・
(X2+X3)を１ステップで求めることができ、回路の低速
化を容易にする。
必要とした式(11)、(12)の演算は、このような回路構成
においては、ａ＝00、ｂ＝1、ｘ＝1、ｃ＝10もしくは1
1、かつＰ＝P03＝Y4・(X1+X4)・(X2+X4)・(X3+X4)、Ｑ
＝X3、Ｒ＝X4、Ｓ＝P02＝Y3・(X1+X3)・(X2+X3)＋Y4・
(X1+X4)・(X2+X4)としてＰ／（Ｑ＋Ｒ）＝Y4・(X1+X4)
・(X2+X4) 、及びＰ／（Ｑ＋Ｒ）＋Ｓ＝ Y3・(X1+X3)・
(X2+X3)を１ステップで求めることができ、回路の低速
化を容易にする。
【００２５】なお、本実施例では変換器として１／２
乗、２乗、逆元を用いているが、任意の変換が可能であ
り、また制御信号の割当も任意でよい。ここでは、第１
の入力Ｐを単一入力としているが複数個の入力にそれぞ
れ各種の変換（それぞれの入力に対し同じ変換である必
要はなく、また変換をしない場合もある）を行なってそ
れらを第１選択器の入力とすることも可能である。第
２、３、４の入力に関しても同様である。また、本発明
は任意のガロア拡大体に適用可能である。第１の実施例
も第２の実施例も、従来例と同様に誤り訂正装置の一部
として利用される。誤り訂正装置中のＲＡＭは、誤り訂
正装置が従来例のガロア拡大体演算器を使用する場合に
は１個の入力ポートと３個の出力ポートを持つものとし
たが、実施例のガロア拡大体演算器を使用する場合には
２個の入力ポートと４個の出力ポートを持つものが必要
となるだけである。本発明のガロア拡大体演算器は、従
来例と同様の構成の誤り訂正装置で利用できるとした
が、これ以外の構成の誤り訂正装置でも利用可能であ
る。
乗、２乗、逆元を用いているが、任意の変換が可能であ
り、また制御信号の割当も任意でよい。ここでは、第１
の入力Ｐを単一入力としているが複数個の入力にそれぞ
れ各種の変換（それぞれの入力に対し同じ変換である必
要はなく、また変換をしない場合もある）を行なってそ
れらを第１選択器の入力とすることも可能である。第
２、３、４の入力に関しても同様である。また、本発明
は任意のガロア拡大体に適用可能である。第１の実施例
も第２の実施例も、従来例と同様に誤り訂正装置の一部
として利用される。誤り訂正装置中のＲＡＭは、誤り訂
正装置が従来例のガロア拡大体演算器を使用する場合に
は１個の入力ポートと３個の出力ポートを持つものとし
たが、実施例のガロア拡大体演算器を使用する場合には
２個の入力ポートと４個の出力ポートを持つものが必要
となるだけである。本発明のガロア拡大体演算器は、従
来例と同様の構成の誤り訂正装置で利用できるとした
が、これ以外の構成の誤り訂正装置でも利用可能であ
る。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
回路規模を従来とほぼ同様に、多種の汎用演算を行なう
ことができ、その実用的効果は大きい。
回路規模を従来とほぼ同様に、多種の汎用演算を行なう
ことができ、その実用的効果は大きい。
【図１】本発明の第１の実施例のガロア拡大体演算器の
ブロック図
ブロック図
【図２】本発明の第２の実施例のガロア拡大体演算器の
ブロック図
ブロック図
【図３】従来のガロア拡大体演算器を用いた誤り訂正装
置のブロック図
置のブロック図
１ 第１変換器 ２ 第１選択器 ３ 定数倍器 ４、１２、１３ 加算器 ５ 第２変換器 ６ 第２選択器 ７ 第３変換器 ８ 第３選択器 ９ 第４変換器 １０ 第４選択器 １１ 乗算器
Claims (3)
- 【請求項１】 ガロア体ＧＦ(２)の拡大体ＧＦ(2m)（ｍ
は正の整数）の上で、第１の入力Ｐに対する１個もしく
は複数個の第１変換手段と、 前記第１の入力Ｐと前記第１変換手段の出力を入力とし
て第１の制御信号に基づいて前記入力から第１演算数Ａ
を選択する第１選択手段と、 第２の入力Ｑもしくは前記第２の入力Ｑと第３の入力Ｒ
の排他的論理和（Ｑ＋Ｒ）に対する１個もしくは複数個
の第２変換手段と、 前記第２の入力Ｑと、前記第２の入力Ｑと第３の入力Ｒ
の排他的論理和（Ｑ＋Ｒ）と前記第２変換手段の出力と
を入力として第２の制御信号に基づいて前記入力から第
２演算数Ｂを選択する第２選択手段と、 前記第３の入力Ｒに対する１個もしくは複数個の第３変
換手段と、 前記第３の入力Ｒと前記第３変換手段の出力を入力とし
て第３の制御信号に基づいて前記入力から第３演算数Ｃ
を選択する第３選択手段と、 第４の入力Ｓに対する１個もしくは複数個の第４変換手
段と、 第４の入力Ｓと前記第４変換手段の出力を入力として第
４の制御信号に基づいて前記入力から第４演算数Ｄを選
択する第４選択手段と、 前記第１演算数Ａ、第２演算数Ｂ、第３演算数Ｃ、第４
演算数ＤからＡ・Ｂ＋Ｃ、及びＡ・Ｂ＋Ｃ＋Ｄを求める
演算手段を有することを特徴とするガロア拡大体演算
器。 - 【請求項２】 第１選択手段は、第１の入力Ｐ、及び第
１変換手段の出力、及びガロア拡大体ＧＦ(2 m )の単位元
及び零元を入力としてから第１演算数Ａを選択すること
を特徴とする請求項１記載のガロア拡大体演算器。 - 【請求項３】 第３選択手段は、第３の入力Ｒ、及び第
３変換手段の出力、及びガロア拡大体ＧＦ(2 m )の零元を
入力としてから第３演算数Ｃを選択することを特徴とす
る請求項１記載のガロア拡大体演算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039907A JP2595820B2 (ja) | 1991-03-06 | 1991-03-06 | ガロア拡大体演算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039907A JP2595820B2 (ja) | 1991-03-06 | 1991-03-06 | ガロア拡大体演算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04278642A JPH04278642A (ja) | 1992-10-05 |
| JP2595820B2 true JP2595820B2 (ja) | 1997-04-02 |
Family
ID=12566028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3039907A Expired - Fee Related JP2595820B2 (ja) | 1991-03-06 | 1991-03-06 | ガロア拡大体演算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595820B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4472808B2 (ja) * | 1999-08-19 | 2010-06-02 | ネッツエスアイ東洋株式会社 | 積和演算装置及びこれを用いた暗号・復号装置 |
| JP4484002B2 (ja) * | 1999-10-04 | 2010-06-16 | ネッツエスアイ東洋株式会社 | 演算プロセッサ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2622861B2 (ja) * | 1988-08-17 | 1997-06-25 | 松下電器産業株式会社 | ガロア拡大体演算器 |
| JP2701378B2 (ja) * | 1988-10-26 | 1998-01-21 | 三菱電機株式会社 | 演算方式 |
| JPH02217022A (ja) * | 1989-02-17 | 1990-08-29 | Matsushita Electric Ind Co Ltd | ガロア拡大体演算器 |
-
1991
- 1991-03-06 JP JP3039907A patent/JP2595820B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04278642A (ja) | 1992-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080198048A1 (en) | Systems and methods for companding ADC-DSP-DAC combinations | |
| JP4199100B2 (ja) | 関数演算方法及び関数演算回路 | |
| JPH0522271B2 (ja) | ||
| JPH0728782A (ja) | 演算回路および演算方法 | |
| JP2595820B2 (ja) | ガロア拡大体演算器 | |
| JPH09325955A (ja) | 二乗和の平方根演算回路 | |
| JP2550597B2 (ja) | ２乗器 | |
| JP3131969B2 (ja) | 演算装置 | |
| JP2737933B2 (ja) | 除算装置 | |
| JPH06230991A (ja) | 有限体での任意元素の逆数算出方法及び装置 | |
| JP2951685B2 (ja) | 固定小数点演算器 | |
| JPH02217022A (ja) | ガロア拡大体演算器 | |
| JPH0585924B2 (ja) | ||
| JPH0764810A (ja) | ガロア体演算器 | |
| JP2960595B2 (ja) | ディジタル信号プロセッサ | |
| JPH10308650A (ja) | フィルタ設計方法およびディジタルフィルタ | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| JPH0778748B2 (ja) | ガロア体演算ユニット | |
| JP2845428B2 (ja) | 巾乗器 | |
| JP2586032B2 (ja) | アドレス計算付加装置 | |
| JP3105908B2 (ja) | 有限体上の乗算器 | |
| SU1485269A1 (ru) | Арифметическое устройство для выполнения дискретного преобразования фурье | |
| KR20020054202A (ko) | 유한체내에서 다단 구조의 역수 계산 장치 | |
| JPH1065552A (ja) | 誤り訂正の演算処理方法及び処理回路 | |
| JPS6165362A (ja) | デジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |