JP2845428B2 - 巾乗器 - Google Patents
巾乗器Info
- Publication number
- JP2845428B2 JP2845428B2 JP62059394A JP5939487A JP2845428B2 JP 2845428 B2 JP2845428 B2 JP 2845428B2 JP 62059394 A JP62059394 A JP 62059394A JP 5939487 A JP5939487 A JP 5939487A JP 2845428 B2 JP2845428 B2 JP 2845428B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- linear combination
- present
- modulo
- combination operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は誤り訂正符号を用いる時に必要とされるガロ
ア拡大体の要素の2i乗演算(iは整数)を行なう巾乗器
に関するものである。 従来の技術 従来の技術としては、ガロア拡大体の要素をベクトル
表現にしている場合は、乗算器を用いて2乗演算を行な
っている。第4図はこの従来のX4+X+1により導かれ
る体GF(24)における乗算器を示すものであり、1は2
個のGF(2)の要素の法2加算器、2は2個のGF(2)
の要素の乗算器である。以上のように構成された乗算器
においては、乗算器の2入力をそれぞれ(a3,a2,a1,
a0)とする時、2乗演算の結果(b3,b2,b1、b0)を出力
として得る。i>1の時の2i乗演算は乗算を繰り返し行
なうことにより実現している。例えばi=2であるA4を
求める時には、B=A×Aを実行し、さらにB×Bを実
行する必要がある。また、i≦−1の時には(例えばi
=−1であれば を求める時には)、リード・オンリ・メモリ上のテーブ
ルが必要となる。なお、本願発明では、アルファベット
の大文字(例えば、A、B、…)でGF(2m)の要素を、
アルファベットの小文字(例えば、a、b、…)でGF
(2)の要素を、αnでGF(2m)の要素である定数を示
す。 また、ガロア拡大体の要素を指数表現にしている場合
には、指数を2倍することにより2乗演算を行なってい
る。第5図はこの従来の2乗器を示すものであり、この
ように構成された従来の2乗器においては、指数表現さ
れた要素(cm-1,cm-2,…,co)を入力として上位方向に
1ビットのローテートシフトを行ない、2乗演算された
結果の指数表現(dm-1,dm-2,…do)=(cm-2,cm-3,…,c
o,cm-1)が出力される。この場合、2i乗演算に対しては
上位方向にiビットのローテートシフトを行なってい
る。 発明が解決しようとする問題点 しかしながら上記のような構成では、ベクトル表現の
場合、2乗演算に用いる乗算器の回路規模が非常に大き
いという問題点を有していた。また、通常のガロア体の
要素の処理を行なう時は2乗演算のみを必要とするので
はなく、その他に加算や乗算が必要であるが、指数表現
の場合加算を行なうためにはリード・オンリ・メモリ上
のテーブルを用いており、全体としての回路規模は非常
に大きくなるという問題点を有していた。 本発明はかかる点に鑑み、回路規模の小さい巾乗器を
提供することを目的とする。 問題点を解決するための手段 本発明は、ガロア体GF(2)の拡大体GF(2m)の要素
の2i乗演算(iは整数)を、要素のベクトル表現に対す
るGF(2)上におけるm×m行列による線形結合演算と
して行なう線形結合演算手段を備え、前記線形結合演算
手段が法2加算器のみを用いて構成されていることを特
徴とする巾乗器である。 作用 本発明は前記線形結合演算手段の回路規模が非常に小
さいことにより、ベクトル表現されたGF(2m)の要素に
対して従来利用していた乗算器と比べて回路規模の小さ
い巾乗器を構成する。 実施例 第1図は本発明の第1の実施例におけるX4+X+1に
よって導かれる体GF(24)上に2乗器の構成を示すもの
である。第1図において、3はGF(2)の要素の法2加
算器である。以上のように構成された本実施例の2乗器
について、以下その動作を説明する。入力A=(a3,a2,
a1,a0)に対し、その2乗である出力B=(b3,b2,b1,
b0)=A×Aを求める演算は、用いた体GF(24)の原始
元をα=(0010)とすると B=a3・A・α3+a2・A・α2+a1・A・α+a0・A =(a3,a1+a3,a2,a0+a2) 但し、A・α3=(a0+a3,a2+a3,a1+a2,a1) A・α2=(a1, a0+a3,a2+a3,a2) A・α =(a2, a1, a0+a3,a3) であることにより のように線形結合演算に変換できる。ここで、+で表さ
れる演算は法2加算である。第1図の回はこの線形結合
演算を行なう。以上のように本実施例によれば、線形結
合演算を行なうことにより、第4図に示す従来例では15
個のGF(2)上の法2加算器と16個のGF(2)上の乗算
器により構成されていた回路を2個の法2加算器で構成
することができる。 第2図は本発明の第2の実施例におけるX8+X4+X3+
X2+1によって導かれる体GF(28)上の23乗器の構成を
示すものである。第2図において4はGF(2)の要素の
法2加算器である。前記のように構成された第2の実施
例の23乗器について以下その動作を説明する。入力A=
(a7,a6,a5,a4,a3,a2,a1,a0)に対し、その23乗である
出力B=(b7,b6,b5,b4,b3,b2,b1,b0)=A×A×A×
A×A×A×A×Aは、C=(c7,c6,c5,c4,c3,c2,c1,c
0)=A2とおくと という線形結合演算により得られる。第2図の回路はこ
の線形結合演算を行なう。以上のように本実施例によれ
ば、線形結合演算を行なうことにより、従来3個のGF
(28)上の乗算器を必要とした23乗演算回路を13個のGF
(2)上の法2加算器により構成することができる。 第3図は本発明の第3の実施例におけるX8+X4+X3+
X2+1によって導かれる体GF(28)上の2-1乗器の構成
を示すものである。第3図において5はGF(2)の要素
の法2加算器である。前記のように構成された第2の実
施例の2-1乗器について以下その動作を説明する。入力
A=(a7,a6,a5,a4,a3,a2,a1,a0)に対し、その2-1乗で
ある出力 は、 という線形結合演算により得られる。第3図の回路はこ
の線形結合演算を行なう。以上のように本実施例によれ
ば、線形結合演算を行なうことにより、従来ではベクト
ル表現された要素についてはリード・オンリ・メモリを
用いて求めていた2-1乗演算を10個のGF(2)上の法2
加算器により求めることができる。 なお、GF(pm)におけるpi乗演算(iは整数)も線形
結合演算に変換して回路規模の小さい巾乗器を構成する
ことは可能である。 発明の効果 以上説明したように、本発明によれば、 GF(2m)の要素Aに対し、その2i乗、即ち、…、 A2、A4、…を求める巾乗器を非常に小さい回路規模で構
成することができ、その実用的効果は大きい。
ア拡大体の要素の2i乗演算(iは整数)を行なう巾乗器
に関するものである。 従来の技術 従来の技術としては、ガロア拡大体の要素をベクトル
表現にしている場合は、乗算器を用いて2乗演算を行な
っている。第4図はこの従来のX4+X+1により導かれ
る体GF(24)における乗算器を示すものであり、1は2
個のGF(2)の要素の法2加算器、2は2個のGF(2)
の要素の乗算器である。以上のように構成された乗算器
においては、乗算器の2入力をそれぞれ(a3,a2,a1,
a0)とする時、2乗演算の結果(b3,b2,b1、b0)を出力
として得る。i>1の時の2i乗演算は乗算を繰り返し行
なうことにより実現している。例えばi=2であるA4を
求める時には、B=A×Aを実行し、さらにB×Bを実
行する必要がある。また、i≦−1の時には(例えばi
=−1であれば を求める時には)、リード・オンリ・メモリ上のテーブ
ルが必要となる。なお、本願発明では、アルファベット
の大文字(例えば、A、B、…)でGF(2m)の要素を、
アルファベットの小文字(例えば、a、b、…)でGF
(2)の要素を、αnでGF(2m)の要素である定数を示
す。 また、ガロア拡大体の要素を指数表現にしている場合
には、指数を2倍することにより2乗演算を行なってい
る。第5図はこの従来の2乗器を示すものであり、この
ように構成された従来の2乗器においては、指数表現さ
れた要素(cm-1,cm-2,…,co)を入力として上位方向に
1ビットのローテートシフトを行ない、2乗演算された
結果の指数表現(dm-1,dm-2,…do)=(cm-2,cm-3,…,c
o,cm-1)が出力される。この場合、2i乗演算に対しては
上位方向にiビットのローテートシフトを行なってい
る。 発明が解決しようとする問題点 しかしながら上記のような構成では、ベクトル表現の
場合、2乗演算に用いる乗算器の回路規模が非常に大き
いという問題点を有していた。また、通常のガロア体の
要素の処理を行なう時は2乗演算のみを必要とするので
はなく、その他に加算や乗算が必要であるが、指数表現
の場合加算を行なうためにはリード・オンリ・メモリ上
のテーブルを用いており、全体としての回路規模は非常
に大きくなるという問題点を有していた。 本発明はかかる点に鑑み、回路規模の小さい巾乗器を
提供することを目的とする。 問題点を解決するための手段 本発明は、ガロア体GF(2)の拡大体GF(2m)の要素
の2i乗演算(iは整数)を、要素のベクトル表現に対す
るGF(2)上におけるm×m行列による線形結合演算と
して行なう線形結合演算手段を備え、前記線形結合演算
手段が法2加算器のみを用いて構成されていることを特
徴とする巾乗器である。 作用 本発明は前記線形結合演算手段の回路規模が非常に小
さいことにより、ベクトル表現されたGF(2m)の要素に
対して従来利用していた乗算器と比べて回路規模の小さ
い巾乗器を構成する。 実施例 第1図は本発明の第1の実施例におけるX4+X+1に
よって導かれる体GF(24)上に2乗器の構成を示すもの
である。第1図において、3はGF(2)の要素の法2加
算器である。以上のように構成された本実施例の2乗器
について、以下その動作を説明する。入力A=(a3,a2,
a1,a0)に対し、その2乗である出力B=(b3,b2,b1,
b0)=A×Aを求める演算は、用いた体GF(24)の原始
元をα=(0010)とすると B=a3・A・α3+a2・A・α2+a1・A・α+a0・A =(a3,a1+a3,a2,a0+a2) 但し、A・α3=(a0+a3,a2+a3,a1+a2,a1) A・α2=(a1, a0+a3,a2+a3,a2) A・α =(a2, a1, a0+a3,a3) であることにより のように線形結合演算に変換できる。ここで、+で表さ
れる演算は法2加算である。第1図の回はこの線形結合
演算を行なう。以上のように本実施例によれば、線形結
合演算を行なうことにより、第4図に示す従来例では15
個のGF(2)上の法2加算器と16個のGF(2)上の乗算
器により構成されていた回路を2個の法2加算器で構成
することができる。 第2図は本発明の第2の実施例におけるX8+X4+X3+
X2+1によって導かれる体GF(28)上の23乗器の構成を
示すものである。第2図において4はGF(2)の要素の
法2加算器である。前記のように構成された第2の実施
例の23乗器について以下その動作を説明する。入力A=
(a7,a6,a5,a4,a3,a2,a1,a0)に対し、その23乗である
出力B=(b7,b6,b5,b4,b3,b2,b1,b0)=A×A×A×
A×A×A×A×Aは、C=(c7,c6,c5,c4,c3,c2,c1,c
0)=A2とおくと という線形結合演算により得られる。第2図の回路はこ
の線形結合演算を行なう。以上のように本実施例によれ
ば、線形結合演算を行なうことにより、従来3個のGF
(28)上の乗算器を必要とした23乗演算回路を13個のGF
(2)上の法2加算器により構成することができる。 第3図は本発明の第3の実施例におけるX8+X4+X3+
X2+1によって導かれる体GF(28)上の2-1乗器の構成
を示すものである。第3図において5はGF(2)の要素
の法2加算器である。前記のように構成された第2の実
施例の2-1乗器について以下その動作を説明する。入力
A=(a7,a6,a5,a4,a3,a2,a1,a0)に対し、その2-1乗で
ある出力 は、 という線形結合演算により得られる。第3図の回路はこ
の線形結合演算を行なう。以上のように本実施例によれ
ば、線形結合演算を行なうことにより、従来ではベクト
ル表現された要素についてはリード・オンリ・メモリを
用いて求めていた2-1乗演算を10個のGF(2)上の法2
加算器により求めることができる。 なお、GF(pm)におけるpi乗演算(iは整数)も線形
結合演算に変換して回路規模の小さい巾乗器を構成する
ことは可能である。 発明の効果 以上説明したように、本発明によれば、 GF(2m)の要素Aに対し、その2i乗、即ち、…、 A2、A4、…を求める巾乗器を非常に小さい回路規模で構
成することができ、その実用的効果は大きい。
【図面の簡単な説明】
第1図は本発明における第1の実施例の2乗器の信号線
図、第2図は本発明の第2の実施例の23乗器の信号線
図、第3図は本発明の第3の実施例の2-1乗器の信号線
図、第4図は従来の2乗器として用いられる乗算器の信
号線図、第5図は従来の2乗器の信号線図である。 1,3,4,5……GF(2)の要素の法2加算器、2……GF
(2)の要素の乗算器。
図、第2図は本発明の第2の実施例の23乗器の信号線
図、第3図は本発明の第3の実施例の2-1乗器の信号線
図、第4図は従来の2乗器として用いられる乗算器の信
号線図、第5図は従来の2乗器の信号線図である。 1,3,4,5……GF(2)の要素の法2加算器、2……GF
(2)の要素の乗算器。
Claims (1)
- (57)【特許請求の範囲】 1.ガロア体GF(2)の拡大体GF(2m)の要素の21乗演
算(iは整数)を、要素のベクトル表現に対するGF
(2)上におけるm×m行列による線形結合演算として
行なう線形結合演算手段を備え、前記線形結合演算手段
が法2加算器のみを用いて構成されていることを特徴と
する巾乗器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62059394A JP2845428B2 (ja) | 1987-03-13 | 1987-03-13 | 巾乗器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62059394A JP2845428B2 (ja) | 1987-03-13 | 1987-03-13 | 巾乗器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63225826A JPS63225826A (ja) | 1988-09-20 |
JP2845428B2 true JP2845428B2 (ja) | 1999-01-13 |
Family
ID=13112025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62059394A Expired - Lifetime JP2845428B2 (ja) | 1987-03-13 | 1987-03-13 | 巾乗器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2845428B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58133062A (ja) * | 1982-02-02 | 1983-08-08 | Nec Corp | バイトシリアルエンコ−ダ |
JPS58219649A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | ガロア体における除算装置 |
-
1987
- 1987-03-13 JP JP62059394A patent/JP2845428B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63225826A (ja) | 1988-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Reed et al. | The use of finite fields to compute convolutions | |
Wang et al. | VLSI architectures for computing multiplications and inverses in GF (2 m) | |
Rader | Discrete convolutions via Mersenne transforms | |
Toivonen et al. | Video filtering with Fermat number theoretic transforms using residue number system | |
JPH0728782A (ja) | 演算回路および演算方法 | |
Atkin | Probabilistic primality testing | |
JP2845428B2 (ja) | 巾乗器 | |
JPS6037514B2 (ja) | 2次元離散フ−リエ変換計算装置 | |
Bajard et al. | Arithmetic operations in the polynomial modular number system | |
EP1455270B1 (en) | Method and apparatus for basis conversion in finite field and a multiplier | |
Crandall | The challenge of large numbers | |
Barker | Sum and product tables for Galois fields | |
JP2550597B2 (ja) | 2乗器 | |
Kovac et al. | ACE: a VLSI chip for Galois field GF (2/sup m/) based exponentiation | |
JP2595820B2 (ja) | ガロア拡大体演算器 | |
Chang et al. | The VLSI design of a single chip for the multiplication of integers modulo a Fermat number | |
JP3210420B2 (ja) | 整数上の乗算回路 | |
JPH0764810A (ja) | ガロア体演算器 | |
CA2129203A1 (en) | Public key cryptography utilizing elliptic curves | |
KR940007570B1 (ko) | 디지탈 시스템의 다항식 곱셈회로 | |
JPH0778748B2 (ja) | ガロア体演算ユニット | |
JPS6324723A (ja) | 有限体上の演算装置 | |
Parker | Implementing exact calculations in hardware | |
Nussbaumer | Overflow detection in the computation of convolutions by some number theoretic transforms | |
Alex | Solving exponential diophantine equations |