JPH06230991A - 有限体での任意元素の逆数算出方法及び装置 - Google Patents
有限体での任意元素の逆数算出方法及び装置Info
- Publication number
- JPH06230991A JPH06230991A JP5253294A JP25329493A JPH06230991A JP H06230991 A JPH06230991 A JP H06230991A JP 5253294 A JP5253294 A JP 5253294A JP 25329493 A JP25329493 A JP 25329493A JP H06230991 A JPH06230991 A JP H06230991A
- Authority
- JP
- Japan
- Prior art keywords
- reciprocal
- arbitrary
- identity
- primitive
- finite field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
- G06F7/726—Inversion; Reciprocal calculation; Division of elements of a finite field
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Algebra (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】 原始元、原始元の逆数、及び乗算に対する恒
等元を有する有限体GF(2n ) に属する任意の元素の逆
数を簡単な回路構成で安価に算出する。 【構成】 任意の元素と恒等元を比べる過程と、任意の
元素と恒等元が同一の場合に、恒等元を任意の元素の逆
数として算出する過程と、恒等元で初期化した後に任意
の元素と恒等元が同一でない場合に、原始元を反復的に
乗算し第1元素を出力し、原始元の逆数を反復的に乗算
し第2元素を出力することであり、このような乗算を、
第1元素と第2元素のうち、ある一つが前記任意の元素
と同一になるまで反復させる過程と、第1元素が任意の
元素と同一の場合に、第2元素を任意の元素の逆数とし
て算出し、第2元素が任意の元素と同一の場合には、第
1元素を任意の元素の逆数として算出する過程を含む。
等元を有する有限体GF(2n ) に属する任意の元素の逆
数を簡単な回路構成で安価に算出する。 【構成】 任意の元素と恒等元を比べる過程と、任意の
元素と恒等元が同一の場合に、恒等元を任意の元素の逆
数として算出する過程と、恒等元で初期化した後に任意
の元素と恒等元が同一でない場合に、原始元を反復的に
乗算し第1元素を出力し、原始元の逆数を反復的に乗算
し第2元素を出力することであり、このような乗算を、
第1元素と第2元素のうち、ある一つが前記任意の元素
と同一になるまで反復させる過程と、第1元素が任意の
元素と同一の場合に、第2元素を任意の元素の逆数とし
て算出し、第2元素が任意の元素と同一の場合には、第
1元素を任意の元素の逆数として算出する過程を含む。
Description
【0001】
【産業上の利用分野】本発明は有限体での演算に係り、
特にガロア(Galois)フィ−ルドGF(2n )に属する元
である任意の元素の逆数を算出するための方法及び装置
に関する。
特にガロア(Galois)フィ−ルドGF(2n )に属する元
である任意の元素の逆数を算出するための方法及び装置
に関する。
【0002】
【従来の技術】2n 個の元からなる集合である有限体G
F(2n ) での演算は、エラ−訂正符号、スイッチング理
論及び暗号理論等にそれぞれ関連した機能を遂行するシ
ステムに採用される。それ故、有限体GF(2n ) での演
算を簡単にすることが前述した機能を遂行するシステム
の効率を向上させる役割をする。従来の有限体GF
(2n ) での演算を詳細に説明するために、エラ−訂正符
号の一つであるBCH符号で復号アルゴリズム、及びそ
れに関わる有限体GF(2n )での演算を見ることにす
る。
F(2n ) での演算は、エラ−訂正符号、スイッチング理
論及び暗号理論等にそれぞれ関連した機能を遂行するシ
ステムに採用される。それ故、有限体GF(2n ) での演
算を簡単にすることが前述した機能を遂行するシステム
の効率を向上させる役割をする。従来の有限体GF
(2n ) での演算を詳細に説明するために、エラ−訂正符
号の一つであるBCH符号で復号アルゴリズム、及びそ
れに関わる有限体GF(2n )での演算を見ることにす
る。
【0003】BCH符号の復号アルゴリズムは次の四段
階よりなる。 第1段階:受信ベクトルからシンドロ−ムを算出する。 第2段階:前記シンドロ−ムを使用してエラ−位置多項
式の係数を算出する。 第3段階:エラ−位置多項式の根を求める。 第4段階:エラ−値を算出した後エラ−値及び前記エラ
−位置多項式の根のエラ−位置を利用してエラ−を訂正
する。
階よりなる。 第1段階:受信ベクトルからシンドロ−ムを算出する。 第2段階:前記シンドロ−ムを使用してエラ−位置多項
式の係数を算出する。 第3段階:エラ−位置多項式の根を求める。 第4段階:エラ−値を算出した後エラ−値及び前記エラ
−位置多項式の根のエラ−位置を利用してエラ−を訂正
する。
【0004】前述した第2段階では、BCH符号が2又
はそれ以上のエラ−を訂正するためのものなら、第1段
階から算出されたシンドロ−ムの逆数を算出するための
演算が遂行される。つまり、二つのエラ−が訂正できる
BCH符号のエラ−位置多項式σ(x) は、BCH符号を
xとして次のように表現される。 σ(x) =1+σ1x+σ2x2 =1+S1x+ (S1 3+S3)/S1 x2 このエラ−位置多項式σ(x) で係数σ2 を求めるために
は、シンドロームに関する係数S1 の有限体について各
元素の逆数であるS1 -1を求めるべきである。
はそれ以上のエラ−を訂正するためのものなら、第1段
階から算出されたシンドロ−ムの逆数を算出するための
演算が遂行される。つまり、二つのエラ−が訂正できる
BCH符号のエラ−位置多項式σ(x) は、BCH符号を
xとして次のように表現される。 σ(x) =1+σ1x+σ2x2 =1+S1x+ (S1 3+S3)/S1 x2 このエラ−位置多項式σ(x) で係数σ2 を求めるために
は、シンドロームに関する係数S1 の有限体について各
元素の逆数であるS1 -1を求めるべきである。
【0005】しかしながら、有限体GF(2n ) から任意
の元素の逆数を算出するための従来の方法を見ると、我
々が知っている限り、ハ−ドウェア具現に適したアルゴ
リズムが提案されていない。従って、有限体GF(2n )
に属する任意の元素に対する逆数を算出するための演算
は、有限体GF(2n ) に属する全ての元素の逆数を予め
貯蔵しておいたルックアップテ−ブルを使用する。
の元素の逆数を算出するための従来の方法を見ると、我
々が知っている限り、ハ−ドウェア具現に適したアルゴ
リズムが提案されていない。従って、有限体GF(2n )
に属する任意の元素に対する逆数を算出するための演算
は、有限体GF(2n ) に属する全ての元素の逆数を予め
貯蔵しておいたルックアップテ−ブルを使用する。
【0006】図6は、ROM(Read Only Memory)によ
り構成されたルックアップテ−ブルを示したものであ
り、逆数を算出するために、任意の元素又はそれに相当
するデ−タがアドレスとしてルックアップテ−ブルの入
力端子に入力される。これらのアドレスとルックアップ
テ−ブルに貯蔵された各逆数は共にnビットで構成され
るので、このルックアップテ−ブルの大きさは2n ×n
ビットとなる。
り構成されたルックアップテ−ブルを示したものであ
り、逆数を算出するために、任意の元素又はそれに相当
するデ−タがアドレスとしてルックアップテ−ブルの入
力端子に入力される。これらのアドレスとルックアップ
テ−ブルに貯蔵された各逆数は共にnビットで構成され
るので、このルックアップテ−ブルの大きさは2n ×n
ビットとなる。
【0007】
【発明が解決しようとする課題】前述したように、逆数
を求めるためにルックアップテ−ブルを使用するのは、
有限体GF(2n ) で元素のビット数が増加すればするほ
ど要求されるメモリの大きさを幾何級数的に増加させ
る。本発明の目的は、ハ−ドウェア具現に適した特性を
有する有限体での任意の元素の逆数を算出する方法を提
供することである。本発明の他の目的は、構造が簡単で
小型集積化できると共に、前記方法による有限体GF(2
n ) での任意の元素の逆数を算出する装置を提供するこ
とである。
を求めるためにルックアップテ−ブルを使用するのは、
有限体GF(2n ) で元素のビット数が増加すればするほ
ど要求されるメモリの大きさを幾何級数的に増加させ
る。本発明の目的は、ハ−ドウェア具現に適した特性を
有する有限体での任意の元素の逆数を算出する方法を提
供することである。本発明の他の目的は、構造が簡単で
小型集積化できると共に、前記方法による有限体GF(2
n ) での任意の元素の逆数を算出する装置を提供するこ
とである。
【0008】
【課題を解決するための手段】本発明の目的を達成する
ために、原始元、原始元の逆数、及び乗算に対する恒等
元を有する有限体GF(2n ) に属し任意の元素の逆数を
算出する方法において、前記任意の元素と前記乗算に対
する恒等元を比べる過程と、前記任意の元素と前記恒等
元が同一の場合に、前記恒等元を任意の元素の逆数とし
て算出する過程と、前記任意の元素と前記恒等元が同一
でない場合に、前記恒等元に前記原始元を反復的に乗算
し第1元素を出力し、前記恒等元に前記原始元の逆数を
反復的に乗算し第2元素を出力することであり、このよ
うな乗算を前記第1元素と前記第2元素のうち、ある一
つが前記任意の元素と同一になるまで繰り返させる過程
と、前記第1元素が前記任意の元素と同一の場合には前
記第2元素を前記任意の元素の逆数として算出し、前記
第2元素が前記任意の元素と同一の場合には前記第1元
素を前記任意の元素の逆数として算出する過程を具備す
ることを特徴とする有限体GF(2n ) での任意元素の逆
数算出方法が提供される。本発明の他の目的を達成する
ために、原始元、原始元の逆数、及び乗算に対する恒等
元を有する有限体GF(2n ) に属する任意の元素の逆数
を算出する装置において、前記恒等元を発生する第1手
段と、前記恒等元を初期値としてロ−ディングした後、
前記初期値に原始元を反復的に乗算し第1元素を算出す
る第2手段と、前記恒等元を初期値としてロ−ディング
した後、前記初期値に原始元の逆数を反復的に乗算し第
2元素を算出する第3手段と、前記第1元素が前記任意
の元素と同一になると、前記第2元素を前記任意の元素
の逆数として算出し、前記第2元素が前記任意の元素と
同一になると、前記第1元素を前記任意の元素の逆数と
して算出する第4手段を具備することを特徴とする有限
体GF(2n ) での任意元素の逆数算出装置が提供され
る。
ために、原始元、原始元の逆数、及び乗算に対する恒等
元を有する有限体GF(2n ) に属し任意の元素の逆数を
算出する方法において、前記任意の元素と前記乗算に対
する恒等元を比べる過程と、前記任意の元素と前記恒等
元が同一の場合に、前記恒等元を任意の元素の逆数とし
て算出する過程と、前記任意の元素と前記恒等元が同一
でない場合に、前記恒等元に前記原始元を反復的に乗算
し第1元素を出力し、前記恒等元に前記原始元の逆数を
反復的に乗算し第2元素を出力することであり、このよ
うな乗算を前記第1元素と前記第2元素のうち、ある一
つが前記任意の元素と同一になるまで繰り返させる過程
と、前記第1元素が前記任意の元素と同一の場合には前
記第2元素を前記任意の元素の逆数として算出し、前記
第2元素が前記任意の元素と同一の場合には前記第1元
素を前記任意の元素の逆数として算出する過程を具備す
ることを特徴とする有限体GF(2n ) での任意元素の逆
数算出方法が提供される。本発明の他の目的を達成する
ために、原始元、原始元の逆数、及び乗算に対する恒等
元を有する有限体GF(2n ) に属する任意の元素の逆数
を算出する装置において、前記恒等元を発生する第1手
段と、前記恒等元を初期値としてロ−ディングした後、
前記初期値に原始元を反復的に乗算し第1元素を算出す
る第2手段と、前記恒等元を初期値としてロ−ディング
した後、前記初期値に原始元の逆数を反復的に乗算し第
2元素を算出する第3手段と、前記第1元素が前記任意
の元素と同一になると、前記第2元素を前記任意の元素
の逆数として算出し、前記第2元素が前記任意の元素と
同一になると、前記第1元素を前記任意の元素の逆数と
して算出する第4手段を具備することを特徴とする有限
体GF(2n ) での任意元素の逆数算出装置が提供され
る。
【0009】
【作用】シフティング及び排他的論理和動作による乗算
が遂行され、有限体GF(2n )から任意の元素の逆数が
算出される。この乗算は、構造の簡単な二つの乗算器を
含む装置で具現される。
が遂行され、有限体GF(2n )から任意の元素の逆数が
算出される。この乗算は、構造の簡単な二つの乗算器を
含む装置で具現される。
【0010】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。図1は、本発明の方法による第1実施例を示
す順序図である。
説明する。図1は、本発明の方法による第1実施例を示
す順序図である。
【0011】図1において、第201段階は、有限体G
F(2n ) に属しnビットで構成される任意の元素αk を
入力する。第202段階では、乗算に対する恒等元α0
が変数A及びA-1に代入される。ここで、恒等元α0 の
ビット表現は100…0として最上位ビットMSBが右
側に位置し最下位ビットLSBが左側に位置する。第2
03段階は、変数Aの値が任意の元素αk と同一か否か
を判断する段階である。もし変数Aの値がαk と同一の
場合には第204段階に分岐し、そうでない場合には第
205段階に分岐する。第205段階では、変数A及び
A-1がそれぞれ原始元α及び原始元の逆数α-1と乗算さ
れた後、その結果が各々変数A及びA-1に代入される。
このような乗算が、第203段階で変数Aの値が任意の
元素αk と同じになるまで反復的に遂行される。第20
4段階は、変数Aの値が任意のαk と同じ場合に遂行さ
れ、変数A-1が任意の元素αk の逆数として出力され
る。
F(2n ) に属しnビットで構成される任意の元素αk を
入力する。第202段階では、乗算に対する恒等元α0
が変数A及びA-1に代入される。ここで、恒等元α0 の
ビット表現は100…0として最上位ビットMSBが右
側に位置し最下位ビットLSBが左側に位置する。第2
03段階は、変数Aの値が任意の元素αk と同一か否か
を判断する段階である。もし変数Aの値がαk と同一の
場合には第204段階に分岐し、そうでない場合には第
205段階に分岐する。第205段階では、変数A及び
A-1がそれぞれ原始元α及び原始元の逆数α-1と乗算さ
れた後、その結果が各々変数A及びA-1に代入される。
このような乗算が、第203段階で変数Aの値が任意の
元素αk と同じになるまで反復的に遂行される。第20
4段階は、変数Aの値が任意のαk と同じ場合に遂行さ
れ、変数A-1が任意の元素αk の逆数として出力され
る。
【0012】図2は、本発明の方法を使用する装置によ
る第2実施例を示すブロック図であり、この第2実施例
の装置は、α乗算器301と比較器302とα-1乗算器
303及びラッチ手段304を含んで構成される。又、
図2には示していないが恒等元α0 を発生する恒等元発
生器を含む。
る第2実施例を示すブロック図であり、この第2実施例
の装置は、α乗算器301と比較器302とα-1乗算器
303及びラッチ手段304を含んで構成される。又、
図2には示していないが恒等元α0 を発生する恒等元発
生器を含む。
【0013】図2において、α乗算器301は、恒等元
発生器から初期値の恒等元α0 をロ−ドした後、後続す
るクロック毎に原始元αを乗数として反復的に乗算す
る。一方、α-1乗算器303では、恒等元発生器から初
期値の恒等元α0 をロ−ドした後、後続のクロック毎に
原始元の逆数α-1を反復的に乗算する。比較器302
は、前記α乗算器301の出力と任意の元素αk を入力
した後、相互に同一の値を有するか否かを判断してラッ
チ信号を出力する。ラッチ手段304では、その入力端
子がα-1乗算器303の出力に結合され、そのクロック
端子が比較器302の出力端子に結合され、前記ラッチ
信号がアクティブにされる際、前記α-1乗算器303の
出力をラッチした後、ラッチされたデ−タを出力する。
即ち、α乗算器301の出力が任意の元素αk と同一に
なる場合に前記α-1乗算器303の出力がラッチ304
によりラッチされる。その結果、ラッチ304は任意の
元素の逆数α-kを算出して出力する。
発生器から初期値の恒等元α0 をロ−ドした後、後続す
るクロック毎に原始元αを乗数として反復的に乗算す
る。一方、α-1乗算器303では、恒等元発生器から初
期値の恒等元α0 をロ−ドした後、後続のクロック毎に
原始元の逆数α-1を反復的に乗算する。比較器302
は、前記α乗算器301の出力と任意の元素αk を入力
した後、相互に同一の値を有するか否かを判断してラッ
チ信号を出力する。ラッチ手段304では、その入力端
子がα-1乗算器303の出力に結合され、そのクロック
端子が比較器302の出力端子に結合され、前記ラッチ
信号がアクティブにされる際、前記α-1乗算器303の
出力をラッチした後、ラッチされたデ−タを出力する。
即ち、α乗算器301の出力が任意の元素αk と同一に
なる場合に前記α-1乗算器303の出力がラッチ304
によりラッチされる。その結果、ラッチ304は任意の
元素の逆数α-kを算出して出力する。
【0014】図3は、図2を部分的に詳しく示すブロッ
ク図であり、図3(a)は、α乗算器を、図3(b)
は、α-1乗算器を示すものである。ここで、例えば7ビ
ット長を有する元素からなる有限体GF(27 ) におい
て、α乗算器とα-1乗算器が1+x3 +x7 で表現され
る原始多項式p(x)に基づきそれぞれ構成されるもの
とすれば、有限体GF(2n ) に含まれる全ての元素のビ
ット表現は次の表1及び表2に示す通りである。
ク図であり、図3(a)は、α乗算器を、図3(b)
は、α-1乗算器を示すものである。ここで、例えば7ビ
ット長を有する元素からなる有限体GF(27 ) におい
て、α乗算器とα-1乗算器が1+x3 +x7 で表現され
る原始多項式p(x)に基づきそれぞれ構成されるもの
とすれば、有限体GF(2n ) に含まれる全ての元素のビ
ット表現は次の表1及び表2に示す通りである。
【0015】
【表1】
【0016】
【表2】
【0017】表1及び表2で分かるように、この場合、
有限体の各元素を通常のビットで表現された元素のよう
に単純増加形で表現することなく、1+x3 +x7 で表
現される原始多項式p(x)に基づき発生している。
有限体の各元素を通常のビットで表現された元素のよう
に単純増加形で表現することなく、1+x3 +x7 で表
現される原始多項式p(x)に基づき発生している。
【0018】図3(a)及び図3(b)の各乗算器は、
Dフリップフロップのような七つのレジスタとXORゲ
−ト401又は402をそれぞれ含む。ここで、XOR
ゲ−トは原始多項式p(x)により位置が定められる。
表1に示した通り、原始元αは0100000 に表現されるも
のであり、これはα乗算が1ビットアップシフティング
(図3(a)では右側シフティング)することによって
遂行され、α-1乗算が1ビットダウンシフティング(図
3(b)では左側シフティング)することによって遂行
されることを示す。
Dフリップフロップのような七つのレジスタとXORゲ
−ト401又は402をそれぞれ含む。ここで、XOR
ゲ−トは原始多項式p(x)により位置が定められる。
表1に示した通り、原始元αは0100000 に表現されるも
のであり、これはα乗算が1ビットアップシフティング
(図3(a)では右側シフティング)することによって
遂行され、α-1乗算が1ビットダウンシフティング(図
3(b)では左側シフティング)することによって遂行
されることを示す。
【0019】言い換えれば、α乗算器及びα-1乗算器に
含まれる各レジスタは、矢印に沿い必要な場合にはXO
Rゲ−トを経由して、それぞれの内容を隣接したレジス
タに印加する。これらのレジスタは、初期値として1000
000 に示される恒等元をロ−ドした後、後続のクロック
毎にシフティング動作を遂行する。XORゲ−ト40
1、402の位置は、原始多項式p(x)に基づきx7
が1+x3 と同一であるという事実により決定される。
含まれる各レジスタは、矢印に沿い必要な場合にはXO
Rゲ−トを経由して、それぞれの内容を隣接したレジス
タに印加する。これらのレジスタは、初期値として1000
000 に示される恒等元をロ−ドした後、後続のクロック
毎にシフティング動作を遂行する。XORゲ−ト40
1、402の位置は、原始多項式p(x)に基づきx7
が1+x3 と同一であるという事実により決定される。
【0020】従って、図3(a)で、MSB(即ち、x
6 )に対応するレジスタの出力はLSB(即ち、x0 )
に対応するレジスタに印加されるだけでなく、XORゲ
−ト401を経由しx3 に対応するレジスタにも与えら
れる。ここで、XORゲ−ト401は、与えられる二つ
の入力を排他的論理和する機能を遂行する。一方、図3
(b)で、LSBに対応するレジスタの出力はMSBに
対応するレジスタに印加されると同時に、与えられた二
つの入力に対し排他的論理和機能を遂行するXORゲ−
ト402にも印加される。
6 )に対応するレジスタの出力はLSB(即ち、x0 )
に対応するレジスタに印加されるだけでなく、XORゲ
−ト401を経由しx3 に対応するレジスタにも与えら
れる。ここで、XORゲ−ト401は、与えられる二つ
の入力を排他的論理和する機能を遂行する。一方、図3
(b)で、LSBに対応するレジスタの出力はMSBに
対応するレジスタに印加されると同時に、与えられた二
つの入力に対し排他的論理和機能を遂行するXORゲ−
ト402にも印加される。
【0021】図4は、本発明の方法による第3実施例を
示す順序図である。図4において、第501段階は、有
限体GF(2n ) に属しnビットで表現される任意の元素
αk を入力する。第502段階では、初期化のために恒
等元α0 を変数A及びA-1にそれぞれ代入する。ここ
で、恒等元α0 のビット表現は100・・・0であり、
MSBが右側に位置しLSBが左側に位置する。第50
3段階は、変数Aの値が任意の元素αk と同一か否かを
判断する。もし変数Aの値がαk と同一の場合は第50
4段階に分岐し、そうでない場合には第505段階に分
岐する。第504段階では、変数Aの値が任意の元素α
k と同じ場合に選択されるものであり、変数A-1の値が
任意の元素αk の逆数α-kとして出力される。一方、第
505段階は、変数A-1の値が任意の元素αk と同一か
否かを判断する。もし変数A-1の値が任意の元素αk と
同一の場合には第506段階が次の段階として遂行さ
れ、そうでない場合には第507段階が次の段階として
遂行される。第506段階(変数A-1の値が任意の元素
αk と同一の場合)では、変数Aの値が任意の元素αk
の逆数α-kとして出力される。第507段階は、変数A
及びA-1にそれぞれ原始元α及び原始元の逆数α-1を乗
じて再びそれ自身に代入させる段階である。この乗算の
ための第507段階は変数A及びA-1の値が任意の元素
αk と同一になるまで反復的に遂行される。
示す順序図である。図4において、第501段階は、有
限体GF(2n ) に属しnビットで表現される任意の元素
αk を入力する。第502段階では、初期化のために恒
等元α0 を変数A及びA-1にそれぞれ代入する。ここ
で、恒等元α0 のビット表現は100・・・0であり、
MSBが右側に位置しLSBが左側に位置する。第50
3段階は、変数Aの値が任意の元素αk と同一か否かを
判断する。もし変数Aの値がαk と同一の場合は第50
4段階に分岐し、そうでない場合には第505段階に分
岐する。第504段階では、変数Aの値が任意の元素α
k と同じ場合に選択されるものであり、変数A-1の値が
任意の元素αk の逆数α-kとして出力される。一方、第
505段階は、変数A-1の値が任意の元素αk と同一か
否かを判断する。もし変数A-1の値が任意の元素αk と
同一の場合には第506段階が次の段階として遂行さ
れ、そうでない場合には第507段階が次の段階として
遂行される。第506段階(変数A-1の値が任意の元素
αk と同一の場合)では、変数Aの値が任意の元素αk
の逆数α-kとして出力される。第507段階は、変数A
及びA-1にそれぞれ原始元α及び原始元の逆数α-1を乗
じて再びそれ自身に代入させる段階である。この乗算の
ための第507段階は変数A及びA-1の値が任意の元素
αk と同一になるまで反復的に遂行される。
【0022】図5は、本発明の方法を使用する装置によ
る第4実施例を示すブロック図であり、この第4実施例
の装置は、α乗算器601、比較器602、604、α
-1乗算器603、選択器605、及び論理ゲ−ト手段6
06を含んで構成される。又、この装置は図5には示し
ていないが前記した恒等元発生器を含む。
る第4実施例を示すブロック図であり、この第4実施例
の装置は、α乗算器601、比較器602、604、α
-1乗算器603、選択器605、及び論理ゲ−ト手段6
06を含んで構成される。又、この装置は図5には示し
ていないが前記した恒等元発生器を含む。
【0023】図5において、比較器602は、α乗算器
601の出力が任意の元素αk と同一か否かを示す第1
選択信号607を出力する。反面、比較器604では、
α-1乗算器603の出力が任意の元素αk と同一か否か
を示す第2選択信号608を出力する。選択器605
は、第2選択信号がアクティブの場合にはα乗算器60
1の出力を選択し、第1選択信号がアクティブの場合に
はα-1乗算器603の出力を選択して、これら選択され
たものを任意の元素αk の逆数α-kとして出力する。こ
こで、選択器605は、第1選択信号607及び第2選
択信号608をクロック入力して、論理和機能を遂行す
るORゲ−ト606の出力を受信する。尚、図4及び図
5を参照して説明した方法及び装置は、図1及び図2を
参照して説明したものより速く逆数が算出できる。より
速く逆数を求めるための他の方法では、前記α乗算器及
びα-1乗算器に印加されるクロックの周波数を高める方
法があり得る。
601の出力が任意の元素αk と同一か否かを示す第1
選択信号607を出力する。反面、比較器604では、
α-1乗算器603の出力が任意の元素αk と同一か否か
を示す第2選択信号608を出力する。選択器605
は、第2選択信号がアクティブの場合にはα乗算器60
1の出力を選択し、第1選択信号がアクティブの場合に
はα-1乗算器603の出力を選択して、これら選択され
たものを任意の元素αk の逆数α-kとして出力する。こ
こで、選択器605は、第1選択信号607及び第2選
択信号608をクロック入力して、論理和機能を遂行す
るORゲ−ト606の出力を受信する。尚、図4及び図
5を参照して説明した方法及び装置は、図1及び図2を
参照して説明したものより速く逆数が算出できる。より
速く逆数を求めるための他の方法では、前記α乗算器及
びα-1乗算器に印加されるクロックの周波数を高める方
法があり得る。
【0024】
【発明の効果】前述したように、本発明の方法により、
任意の元素の逆数を算出する装置は簡単なハ−ドウェア
で構成され、従来のルックアップテ−ブル方式に比べ具
現の際要求されるコスト及びチップ面積を減少させる効
果がある。
任意の元素の逆数を算出する装置は簡単なハ−ドウェア
で構成され、従来のルックアップテ−ブル方式に比べ具
現の際要求されるコスト及びチップ面積を減少させる効
果がある。
【図1】本発明による方法の第1実施例を示した順序図
である。
である。
【図2】図1における方法を使用する装置の第2実施例
を示したブロック図である。
を示したブロック図である。
【図3】図2におけるα乗算器及びα-1乗算器のブロッ
ク図である。
ク図である。
【図4】本発明による方法の第3実施例を示した順序図
である。
である。
【図5】図4における方法を使用する装置の第4実施例
を示したブロック図である。
を示したブロック図である。
【図6】従来の装置におけるルックアップテ−ブルを示
した説明図である。
した説明図である。
201・・・第201段階 202・・・第202段階 203・・・第203段階 204・・・第204段階 205・・・第205段階
Claims (12)
- 【請求項1】 原始元、原始元の逆数、及び乗算に対す
る恒等元を有する有限体GF(2n ) に属する任意の元素
の逆数を算出する方法において、 前記任意の元素と前記乗算に対する恒等元を比べる過程
と、 前記任意の元素と前記恒等元が同一の場合に、前記恒等
元を任意の元素の逆数として算出する過程と、 前記任意の元素と前記恒等元が同一でない場合に、前記
恒等元に前記原始元を反復的に乗算して第1元素を出力
し、前記恒等元に前記原始元の逆数を反復的に乗算して
第2元素を出力することであり、このような乗算を前記
第1元素が前記任意の元素と同一になるまで繰り返させ
る過程と、 前記第2元素を前記任意の元素の逆数として算出する過
程を具備することを特徴とする有限体GF(2n ) での任
意元素の逆数算出方法。 - 【請求項2】 前記反復的に遂行される乗算は、有限体
に対応する原始多項式に基づき排他的論理和動作を選択
的に遂行しながらビット遷移をさせることによって遂行
されることを特徴とする請求項1記載の有限体GF
(2n ) での任意元素の逆数算出方法。 - 【請求項3】 原始元、原始元の逆数、及び乗算に対す
る恒等元を有する有限体GF(2n ) に属し任意の元素の
逆数を算出する方法において、 前記任意の元素と前記乗算に対する恒等元を比べる過程
と、 前記任意の元素と前記恒等元が同一の場合に、前記恒等
元を任意の元素の逆数として算出する過程と、 前記任意の元素と前記恒等元が同一でない場合に、前記
恒等元に前記原始元を反復的に乗算し第1元素を出力
し、前記恒等元に前記原始元の逆数を反復的に乗算し第
2元素を出力することであり、このような乗算を前記第
1元素と前記第2元素のうち、ある一つが前記任意の元
素と同一になるまで繰り返させる過程と、 前記第1元素が前記任意の元素と同一の場合には前記第
2元素を前記任意の元素の逆数として算出し、前記第2
元素が前記任意の元素と同一の場合には前記第1元素を
前記任意の元素の逆数として算出する過程を具備するこ
とを特徴とする有限体GF(2n ) での任意元素の逆数算
出方法。 - 【請求項4】 前記反復的に遂行される乗算は、有限体
に対応する原始多項式に基づき排他的論理和動作を選択
的に遂行しながらビット遷移をさせることによって遂行
されることを特徴とする請求項3記載の有限体GF
(2n ) での任意の元素の逆数を算出する方法。 - 【請求項5】 原始元、原始元の逆数、及び乗算に対す
る恒等元を有する有限体GF(2n ) に属する任意の元素
の逆数を算出する装置において、 前記恒等元を発生する第1手段と、 前記恒等元を初期値としてロ−ディングした後、前記初
期値に原始元を反復的に乗算し第1元素を算出する第2
手段と、 前記恒等元を初期値としてロ−ディングした後、前記初
期値に原始元の逆数を反復的に乗算し第2元素を算出す
る第3手段と、 前記第1元素が前記任意の元素と同一になると、前記第
2元素を前記任意の元素の逆数として算出する第4手段
を具備することを特徴とする有限体GF(2n ) での任意
元素の逆数算出装置。 - 【請求項6】 前記第2手段は、クロック毎にシフティ
ングする多数のレジスタと、 有限体に対応する原始多項式に基づき選択的に位置する
ことであり、排他的論理和を遂行する少なくとも一つの
XORゲ−トを具備することを特徴とする請求項5記載
の有限体GF(2n ) での任意元素の逆数算出装置。 - 【請求項7】 前記第3手段は、クロック毎にシフティ
ングする多数のレジスタと、 有限体に対応する原始多項式に基づき選択的に位置する
ことであり、排他的論理和を遂行する少なくとも一つの
XORゲ−トを具備することを特徴とする請求項5記載
の有限体GF(2n ) での任意元素の逆数算出装置。 - 【請求項8】 原始元、原始元の逆数、及び乗算に対す
る恒等元を有する有限体GF(2n ) に属する任意の元素
の逆数を算出する装置において、 前記恒等元を発生する第1手段と、 前記恒等元を初期値としてロ−ディングした後、前記初
期値に原始元を反復的に乗算し第1元素を算出する第2
手段と、 前記恒等元を初期値としてロ−ディングした後、前記初
期値に原始元の逆数を反復的に乗算し第2元素を算出す
る第3手段と、 前記第1元素が前記任意の元素と同一になると、前記第
2元素を前記任意の元素の逆数として算出し、前記第2
元素が前記任意の元素と同一になると、前記第1元素を
前記任意の元素の逆数として算出する第4手段を具備す
ることを特徴とする有限体GF(2n ) での任意元素の逆
数算出装置。 - 【請求項9】 前記第4手段は前記第2元素が前記任意
の元素と同一か否を示す第1選択信号を発生する第1比
較手段と、 前記第1元素が前記任意の元素と同一か否かを示す第2
選択信号を発生する第2比較手段と、 前記任意の元素の逆数を算出するために、前記第1選択
信号及び前記第2選択信号に基づき前記第1元素及び第
2元素のうち、ある一つを選択する選択手段を具備する
ことを特徴とする請求項8記載の有限体GF(2n ) での
任意元素の逆数算出装置。 - 【請求項10】 前記第2手段は、クロック毎にシフテ
ィングする多数のレジスタと、 有限体に対応する原始多項式に基づき選択的に位置する
ことであり、排他的論理和を遂行する少なくとも一つの
XORゲ−トを具備することを特徴とする請求項8記載
の有限体GF(2n ) での任意元素の逆数算出装置。 - 【請求項11】 前記第3手段は、クロック毎にシフテ
ィングする多数のレジスタと、 有限体に対応する原始多項式に基づき選択的に位置する
ことであり、排他的論理和を遂行する少なくとも一つの
XORゲ−トを具備することを特徴とする請求項8記載
の有限体GF(2n ) での任意元素の逆数算出装置。 - 【請求項12】 前記任意の元素は、エラ−訂正符号の
復号化の際に算出されるシンドロ−ムであることを特徴
とする請求項8記載の有限体GF(2n ) での任意元素の
逆数算出装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92-22937 | 1992-11-30 | ||
KR1019920022937A KR950010452B1 (ko) | 1992-11-30 | 1992-11-30 | 유한체상의 역수 산출방법 및 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06230991A true JPH06230991A (ja) | 1994-08-19 |
Family
ID=19344410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5253294A Pending JPH06230991A (ja) | 1992-11-30 | 1993-10-08 | 有限体での任意元素の逆数算出方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5448510A (ja) |
JP (1) | JPH06230991A (ja) |
KR (1) | KR950010452B1 (ja) |
DE (1) | DE4333382A1 (ja) |
FR (1) | FR2698703B1 (ja) |
GB (1) | GB2272983B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5974582A (en) * | 1997-10-14 | 1999-10-26 | Lsi Logic Corporation | High-speed chien search logic |
US6052704A (en) * | 1998-01-12 | 2000-04-18 | National Science Council | Exponentiation circuit and inverter based on power-sum circuit for finite field GF(2m) |
JP3659320B2 (ja) * | 2000-06-21 | 2005-06-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 乗算モジュール、乗法逆元演算回路、乗法逆元演算制御方式、該乗法逆元演算を用いる装置、暗号装置、誤り訂正復号器 |
KR100653675B1 (ko) * | 2005-12-06 | 2006-12-05 | 엠텍비젼 주식회사 | 역수 연산 장치 및 방법 |
JP4935367B2 (ja) * | 2007-01-19 | 2012-05-23 | 富士通株式会社 | Raid装置及びガロア体の積演算処理方法 |
US10020932B2 (en) * | 2015-11-13 | 2018-07-10 | Nxp B.V. | Split-and-merge approach to protect against DFA attacks |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880768A (ja) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | ガロア体における除算装置 |
DE3376907D1 (en) * | 1982-06-15 | 1988-07-07 | Toshiba Kk | Apparatus for dividing the elements of a galois field |
SU1312568A1 (ru) * | 1985-12-18 | 1987-05-23 | Ленинградский электротехнический институт | Устройство дл определени двузначного характера элементов конечного пол @ |
US4975867A (en) * | 1987-06-26 | 1990-12-04 | Digital Equipment Corporation | Apparatus for dividing elements of a Galois Field GF (2QM) |
EP0364627B1 (en) * | 1988-10-18 | 1996-08-28 | Koninklijke Philips Electronics N.V. | Data processing apparatus for calculating a multiplicatively inverted element of a finite field |
US4994995A (en) * | 1990-03-14 | 1991-02-19 | International Business Machines Corporation | Bit-serial division method and apparatus |
-
1992
- 1992-11-30 KR KR1019920022937A patent/KR950010452B1/ko not_active IP Right Cessation
-
1993
- 1993-09-23 US US08/125,269 patent/US5448510A/en not_active Expired - Lifetime
- 1993-09-29 GB GB9320086A patent/GB2272983B/en not_active Expired - Fee Related
- 1993-09-30 FR FR9311657A patent/FR2698703B1/fr not_active Expired - Fee Related
- 1993-09-30 DE DE4333382A patent/DE4333382A1/de not_active Ceased
- 1993-10-08 JP JP5253294A patent/JPH06230991A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB2272983B (en) | 1996-08-14 |
KR940012170A (ko) | 1994-06-22 |
FR2698703B1 (fr) | 1995-03-31 |
GB2272983A (en) | 1994-06-01 |
DE4333382A1 (de) | 1994-06-01 |
KR950010452B1 (ko) | 1995-09-18 |
FR2698703A1 (fr) | 1994-06-03 |
US5448510A (en) | 1995-09-05 |
GB9320086D0 (en) | 1993-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6760742B1 (en) | Multi-dimensional galois field multiplier | |
US20030192007A1 (en) | Code-programmable field-programmable architecturally-systolic Reed-Solomon BCH error correction decoder integrated circuit and error correction decoding method | |
KR20020047134A (ko) | 데이터를 코딩 및 디코딩하는 방법 및 장치 | |
JP2005512183A (ja) | ガロア体乗算システム | |
US6467063B1 (en) | Reed Solomon coding apparatus and Reed Solomon coding method | |
US7363574B1 (en) | Method and system for parallel CRC calculation | |
US5951677A (en) | Efficient hardware implementation of euclidean array processing in reed-solomon decoding | |
JP2005102213A (ja) | メッセージのcrcを計算するための方法 | |
JPH10135848A (ja) | リードソロモン符号化装置およびその方法 | |
US6263471B1 (en) | Method and apparatus for decoding an error correction code | |
JPH06230991A (ja) | 有限体での任意元素の逆数算出方法及び装置 | |
KR100336234B1 (ko) | 데이터 오류 정정 장치 | |
US6138133A (en) | Circuit for calculating the inverse of an arbitrary element of a finite field | |
JP3614978B2 (ja) | ガロア体の除算方法および除算装置 | |
JP3812983B2 (ja) | エラー評価多項式係数計算装置 | |
JPH06314978A (ja) | チェン・サーチ回路 | |
US7032162B1 (en) | Polynomial expander for generating coefficients of a polynomial from roots of the polynomial | |
JP2963018B2 (ja) | リード・ソロモン誤り訂正符号復号化回路 | |
JPS6217256B2 (ja) | ||
US5862159A (en) | Parallelized cyclical redundancy check method | |
JP2611721B2 (ja) | イレージャロケーション多項式乗算回路 | |
JPH0724016B2 (ja) | GF(2▲上m▼)のガロア体に属する元の乗算装置 | |
KR100308025B1 (ko) | 통신시스템에서의곱셈/나눗셈방법 | |
JPH09185518A (ja) | 原始元αのべき乗生成方式及びその装置 | |
JPH0778748B2 (ja) | ガロア体演算ユニット |