JP2592044B2 - 垂直形薄膜トランジスターの製造方法 - Google Patents
垂直形薄膜トランジスターの製造方法Info
- Publication number
- JP2592044B2 JP2592044B2 JP6025952A JP2595294A JP2592044B2 JP 2592044 B2 JP2592044 B2 JP 2592044B2 JP 6025952 A JP6025952 A JP 6025952A JP 2595294 A JP2595294 A JP 2595294A JP 2592044 B2 JP2592044 B2 JP 2592044B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- semiconductor layer
- gate
- vertical thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 238000007743 anodising Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 claims description 2
- 239000004327 boric acid Substances 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 239000008151 electrolyte solution Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 241001676573 Minium Species 0.000 claims 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
するもので、詳しくは電流駆動能力を向上させるのに適
した垂直形薄膜トランジスターの製造方法に関するもの
である。
級以上の5RAM素子において負荷抵抗の代わりに使用
されるか、又は液晶ディスプレイ装置において各画素領
域の画素データー信号をスイッチングするか、密着イメ
ージセンサー(ContactImage Senso
r)において各フォトダイオードで生成された光電荷を
順次にスイッチングするスイッチング素子として広く使
用される。
れたLCD又は密着イメージセンサーでスイッチング素
子として使用されるため、ソースとドレーン間にリーク
電流があってはならず、まT、ゲートとソースとドレー
ン間の寄生キャパシタンスが小さい場合だけに正確で早
いスイッチング機能を遂行し得る。このような従来の垂
直形薄膜トランジスターを添付した図面に基づいて説明
すると次のようである。
製造方法を示す断面図、図2は図1のように製造された
垂直形薄膜トランジスターの動作を説明するための断面
図、図3は図1のゲート電圧によるソース/ドレーン間
の電圧、電流変化を示すグラフである。
法は、図1aに示すように、ガラス基板1の全面にゲー
ト電極2を形成し、ゲート電極2上にゲート絶縁膜3、
第1の真性非晶質シリコン(i−a−Si:H)、オー
ム接触(Ohmic Contact)のために高濃度
n形(n+ )でドーピングされた非晶質シリコン(n’
a−Si:H)5及び金属電極6を順次に積層する。
と、高濃度n形でドーピングされた非晶質シリコン5を
選択的に除去してソース電極6a、6bを形成する。続
いて、図1cに示すように、全面に活性層として使用す
べきである真性非晶質シリコン(i−a−Si:H)4
aを数千Å以下で蒸着し、その上にオーム接触のために
高濃度n形でドーピングされた非晶質シリコン7と、ド
レーン電極として使用する金属電極8を順次に蒸着して
従来の垂直形薄膜トランジスターを製造する。
ランジスターの構造は、ゲート電極2が下端に形成さ
れ、ソース電極6a及びドレーン電極8がゲート電極2
の上端に形成された構造である。このように製造された
従来の垂直形薄膜トランジスターの動作は次のようであ
る。
の上面はショットキー接触(Schottky Con
tact)の特性を有し、下面は高濃度n形でドーピン
グされた非晶質シリコン5aと接触しているためオーム
接触特性を有するので、ゲート電極2に電圧を印加する
とゲート電極に印加された電圧の電界によりソース電極
6aの下端の真性非晶質シリコン層4にチャンネルが形
成され、ソース電極6aに電圧を印加すると電流はソー
ス電極6aの下端から上端のドレーン電極8に流れる。
るソース/ドレーンに流れる電流の変化を示すグラフ
で、ゲート電圧2に印加される電圧が高くなるにつれて
ソース/ドレーンに流れる電流が増加し、ソース/ドレ
ーン間の電圧が高くなるほどソース/ドレーン間に流れ
る電流が増加することを示す。
来の垂直形薄膜トランジスターにおいては、次のような
問題点があった。ゲート電極2がチャンネルを一方向に
制御し得ないだけでなく、ソース電極6aと上面の真性
非晶質シリコン間にショットキー接触特性を有するが、
微弱であるので、ソースとドレーン間の電圧差が大きい
とソースとドレーン間にリーク電流が流れるためトラン
ジスターの信頼度が低下する。活性層として使用する真
性非晶質シリコンを二回にわたって形成するため、工程
が複雑で製造時間が長くなり生産性が低下する。ソース
とゲート電極間の寄生容量が形成されるため、薄膜トラ
ンジスターの特性が低下する。
するためになされたもので、ゲート印加電圧でソース及
びドレーン間のチャンネルを容易に形成し、チャンネル
が電流導通状態になる時にチャンネル上部の直列抵抗を
減らしてチャンネル伝導度を向上させることにより、電
流のオン/オフ比が良好な垂直形薄膜トランジスターを
提供することをその目的とする。
るための本発明は、基板上にソース電極と高濃度にn形
でドーピングされた第1半導体層とを順次に形成する第
1工程と、ゲート電極を形成する部分の前記ソース電極
及び第1半導体層を選択的に除去する第2工程と、その
全面に絶縁膜とゲート用金属を蒸着し、前記金属と絶縁
膜を選択的に除去してゲート電極を形成する第3工程
と、前記ゲート電極が露出した表面を陽極酸化してゲー
ト絶縁膜を形成する第4工程と、その全面に真性第2半
導体層を形成しその第2半導体層上に高濃度にn形でド
ーピングされた第3半導体層を蒸着する第5工程と、前
記第3半導体層上にドレーン電極を形成する第6工程と
からなるものである。
より詳細に説明すると次のようである。図4〜図10は
本発明の第1実施例の垂直形薄膜トランジスターの製造
方法を示す工程断面図である。本発明の第1実施例の垂
直形薄膜トランジスターの製造方法は、図4に示すよう
に、ガラス基板11上に真空蒸着装備(CVD、spu
tter、evaporator等)を用いてソース電
極12を数千Å程度に蒸着した後、その上にPECVD
(Plasma Enhanced Chemical
Vapor Deposition)法で高濃度n形
ドーピング非晶質シリコン(n’a−Si:H)13を
数百Å程度の厚さに蒸着する。
する領域)のソース電極12と高濃度n形ドーピング非
晶質シリコン13を選択的に除去する。その全面に図6
のように絶縁膜(SiN又はSiO2 )14を蒸着し、
絶縁膜14上にゲート電極用アルミニウム15を真空蒸
着装備(sputter、E−beam、evapor
ator等)で数千Å程度に蒸着する。
エッチング工程でアルミニウムを選択的に除去してゲー
ト電極15aを形成し、ゲート電極表面にアルミナ(A
l2O3 )16を形成する。この際に、アルミナの形成
方法は、12〜25wt%濃度の硫酸又は硼酸電解質溶
液で20℃の温度と130〜250A/m2 の電流密度
の条件で露出されたゲート電極15aを陽極酸化して2
000Å程度のアルミナ(Al2O3)を形成する。
びアルミナ16をマスクとして用いて、露出された絶縁
膜14を選択的に除去する。図9のように全表面にゲー
ト電極15aの厚さと同じ厚さにPECVD法を用いて
真性非晶質シリコン17を数千Å程度の厚さに蒸着し、
真性非晶質シリコン層17上にオーム接触のために高濃
度n形ドーピング非晶質シリコン18を蒸着し、ドレー
ン用金属電極19を真空蒸着装置で蒸着する。この際
に、アルミニウム15と真性非晶質シリコン17の厚さ
は同じくする。図10のように前記ゲート電極15aの
L側の金属電極の所定部分を選択的に除去して本発明の
第1実施例の垂直形薄膜トランジスターを製造する。
トランジスターの断面図である。本発明の第2実施例の
垂直形薄膜トランジスターの製造方法は、図4のように
ガラス基板11上にソース電極12と高濃度n形ドーピ
ング非晶質シリコン13を順次に蒸着する。図5のよう
にソース電極12と高濃度n形ドーピング非晶質シリコ
ン13を選択的に除去しないで、すぐ全面に絶縁膜14
とアルミニウム15を蒸着し、図7〜図10のような工
程で垂直形薄膜トランジスターを製造する。
性非晶質シリコンの代わりに真性多結晶シリコンを形成
することもでき、高濃度n形非晶質シリコンの代わりに
微細結晶シリコン(Micro−cristal)を使
用してもかまわない。
2実施例は次のような特徴がある。即ち、本発明の第1
実施例は第2実施例より工程が複雑であるが、ゲート電
極15aとソース電極間の寄生容量が小さくてノイズが
ない。反面、本発明の第2実施例は第1実施例よりゲー
ト電極とソース電極間に寄生容量が発生し得るが、第1
実施例の工程に比べて簡単である。
ようである。図12は本発明の薄膜トランジスターを説
明するための断面図で、上部のドレーン電極19a、1
9bを接地し、ゲート電極15aに正電圧を印加する
と、ゲート電極15aの表面のアルミナ16に電界が形
成され、アルミナと接している真性非晶質シリコン17
の境界に負電化が集まることになる。
上のゲート電圧(しきい電圧)を印加すると、ソース/
ドレーン間に電流流動可能チャンネルが作られるので、
ソース電極12に電圧を印加すると電流が導通すること
になる。又、TFTの構造にあっては、ソース/ドレー
ン電極が上下部に分離されて形成されているので、電流
がソース/ドレーン間に垂直方向に流れることになる。
このような本発明の垂直形薄膜トランジスターを一般の
平面形薄膜トランジスターに比べてみると、真性非晶質
シリコン17の垂直厚さがチャンネルの長さとなり、ソ
ース電極12の水平長さがチャンネルの幅となる。
トランジスターは次のような効果がある。従来の垂直形
薄膜トランジスターに比べて、ゲート電圧でチャンネル
を容易に調節し得る。即ち、従来のTFTの構造にあっ
ては、ソース電極が上部ドレーン電極と下部ゲート電極
の間に位置し、電流の導通時にソース電極上部にチャン
ネルが形成されないため、ソース電極上部の直列抵抗が
高くなってチャンネル伝導度が大変小さくなる欠点があ
ったが、本発明はチャンネルがゲート電極と活性層間の
境界の全面に形成されるためチャンネル伝導度が大変良
好でチャンネルの調節が容易である。
がいいので高電流用トランジスターとしての動作が可能
である。即ち、ゲートの両側にチャンネルが形成され、
チャンネル伝導度が優れるためゲート印加電圧による電
流のオン/オフ比が向上する。
示す断面図である。
る。
/電流のグラフである。
を示す断面図である。
を示す断面図である。
を示す断面図である。
を示す断面図である。
を示す断面図である。
を示す断面図である。
程を示す断面図である。
である。
Claims (7)
- 【請求項1】 基板上にソース電極と高濃度にn形でド
ーピングされた第1半導体層とを順次に形成する工程
と、 ゲート電極を形成する部分の前記ソース電極及び第1半
導体層を選択的に除去する工程と、 全面に絶縁膜とゲート用金属を蒸着し、前記金属と絶縁
膜を選択的に除去してゲート電極を形成する工程と、 前記ゲート電極の露出した表面を陽極酸化して、ゲート
絶縁膜を形成する工程と、 全面に真性第2半導体層を形成し、その第2半導体層上
に高濃度にn形でドーピングされた第3半導体層を蒸着
する工程と、 前記第3半導体層上にドレーン電極を形成する工程とか
らなることを特徴とする垂直形薄膜トランジスターの製
造方法。 - 【請求項2】 前記ゲート用金属をアルミニウムで形成
することを特徴とする、請求項1記載の垂直形薄膜トラ
ンジスターの製造方法。 - 【請求項3】 前記陽極酸化はゲート用金属としてアル
ミニウムを使用し、硫酸又は硼酸電解質溶液で20℃の
温度と130〜260A/m 2 の電流密度の条件で遂行
してゲート絶縁膜としてのアルミナを形成することを特
徴とする、請求項1記載の垂直形薄膜トランジスターの
製造方法。 - 【請求項4】 前記第1半導体層及び第3半導体層は非
晶質シリコン又は微細結晶シリコンを使用して形成する
ことを特徴とする、請求項1記載の垂直形薄膜トランジ
スターの製造方法。 - 【請求項5】 前記第2半導体層は非晶質シリコン又は
多結晶シリコンを使用して形成することを特徴とする、
請求項1記載の垂直形薄膜トランジスターの製造方法。 - 【請求項6】 前記ゲート絶縁膜の厚さは2000Å程
度で形成することを特徴とする、請求項1または3に記
載の垂直形薄膜トランジスターの製造方法。 - 【請求項7】 前記ゲート用金属と第2半導体層は同じ
厚さで形成することを特徴とする、請求項1記載の垂直
形薄膜トランジスターの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930001161A KR940018962A (ko) | 1993-01-29 | 1993-01-29 | 알루미나를 이용한 수직형 박막 트랜지스터 제조방법 |
KR1161/1993 | 1993-01-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0774360A JPH0774360A (ja) | 1995-03-17 |
JP2592044B2 true JP2592044B2 (ja) | 1997-03-19 |
Family
ID=19350136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6025952A Expired - Fee Related JP2592044B2 (ja) | 1993-01-29 | 1994-01-31 | 垂直形薄膜トランジスターの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5397721A (ja) |
JP (1) | JP2592044B2 (ja) |
KR (1) | KR940018962A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100230595B1 (ko) * | 1996-12-28 | 1999-11-15 | 김영환 | 액정 표시 장치 및 그 제조방법 |
KR100542310B1 (ko) | 1998-12-30 | 2006-05-09 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시소자_ |
KR100508545B1 (ko) | 2002-12-14 | 2005-08-17 | 한국전자통신연구원 | 수직 구조의 반도체 박막 트랜지스터 |
JP4214152B2 (ja) * | 2003-12-26 | 2009-01-28 | パナソニック株式会社 | 表示装置 |
CN102082178B (zh) * | 2009-11-30 | 2012-05-23 | 华映视讯(吴江)有限公司 | 垂直式薄膜晶体管及其制造方法及显示装置及其制造方法 |
CN106847892B (zh) * | 2017-03-07 | 2020-03-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
CN106898654B (zh) * | 2017-03-07 | 2020-02-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
CN109285948A (zh) * | 2018-11-27 | 2019-01-29 | 哈尔滨理工大学 | 一种具有横向高阶结构的有机晶体管 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3272410D1 (en) * | 1981-02-16 | 1986-09-11 | Fujitsu Ltd | Method of producing mosfet type semiconductor device |
JPS5812365A (ja) * | 1981-07-15 | 1983-01-24 | Japan Electronic Ind Dev Assoc<Jeida> | 薄膜トランジスタ及びその製造方法 |
US4587712A (en) * | 1981-11-23 | 1986-05-13 | General Electric Company | Method for making vertical channel field controlled device employing a recessed gate structure |
JPS59168634A (ja) * | 1983-03-15 | 1984-09-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0746728B2 (ja) * | 1984-09-07 | 1995-05-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JPH06101564B2 (ja) * | 1985-02-27 | 1994-12-12 | 株式会社東芝 | アモルフアスシリコン半導体装置 |
JPS63308386A (ja) * | 1987-01-30 | 1988-12-15 | Sony Corp | 半導体装置とその製造方法 |
JPH0284775A (ja) * | 1987-03-02 | 1990-03-26 | Toshiba Corp | 縦型薄膜トランジスタの製造方法 |
JP2990852B2 (ja) * | 1991-06-03 | 1999-12-13 | 松下電器産業株式会社 | 金属薄膜パターンの陽極酸化方法 |
JPH05299665A (ja) * | 1992-04-24 | 1993-11-12 | Hitachi Ltd | 半導体集積回路装置およびその書き込みまたは消去方法 |
-
1993
- 1993-01-29 KR KR1019930001161A patent/KR940018962A/ko not_active Application Discontinuation
-
1994
- 1994-01-25 US US08/186,795 patent/US5397721A/en not_active Expired - Lifetime
- 1994-01-31 JP JP6025952A patent/JP2592044B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5397721A (en) | 1995-03-14 |
KR940018962A (ko) | 1994-08-19 |
JPH0774360A (ja) | 1995-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5539219A (en) | Thin film transistor with reduced channel length for liquid crystal displays | |
JPH01291467A (ja) | 薄膜トランジスタ | |
US6753550B2 (en) | Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer | |
JPH10163498A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置 | |
US20030122196A1 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
JPS60160170A (ja) | 薄膜トランジスタ | |
CN111916492B (zh) | Tft器件及其制备方法、阵列基板 | |
JPH03161938A (ja) | 薄膜トランジスタの製造方法 | |
JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
JPH10270701A (ja) | 薄膜トランジスタおよびその製法 | |
JPH0546106B2 (ja) | ||
JPS6146068B2 (ja) | ||
US7135707B1 (en) | Semiconductor device having insulated gate electrode | |
JPH03185840A (ja) | 薄膜トランジスタ | |
JP3238072B2 (ja) | 薄膜トランジスタ | |
JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
JPH0832083A (ja) | 薄膜トランジスタ | |
JPH06163901A (ja) | 薄膜トランジスタ | |
KR970000461B1 (ko) | 경사진 게이트전극을 갖는 박막트랜지스터의 제조방법 | |
JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
JPS62124530A (ja) | 液晶表示素子 | |
KR950007356B1 (ko) | 액정표시장치의 박막트랜지스터 및 그 제조방법 | |
JP3289979B2 (ja) | 半導体装置 | |
JPS62245672A (ja) | 薄膜mos型トランジスタ | |
JPH03246949A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 17 |
|
LAPS | Cancellation because of no payment of annual fees |