KR100230595B1 - 액정 표시 장치 및 그 제조방법 - Google Patents
액정 표시 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100230595B1 KR100230595B1 KR1019960075461A KR19960075461A KR100230595B1 KR 100230595 B1 KR100230595 B1 KR 100230595B1 KR 1019960075461 A KR1019960075461 A KR 1019960075461A KR 19960075461 A KR19960075461 A KR 19960075461A KR 100230595 B1 KR100230595 B1 KR 100230595B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- electrode
- liquid crystal
- crystal display
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 48
- 239000010409 thin film Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 241001239379 Calophysus macropterus Species 0.000 claims description 3
- 229910016024 MoTa Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001782 photodegradation Methods 0.000 claims 1
- 239000011651 chromium Substances 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정 표시 장치의 오프 커런트를 최소화 할 수 있는 액정 표시 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 하부 기판 상의 소정 폭을 지니는 드레인 전극; 상기 드레인 전극의 상부에 형성되는 채널층; 하부 기판의 결과물 상부를 덮으며, 상기 채널층의 소정 부분 노출되도록 홀을 구비하는 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 채널층과 소정 부분 이격된 위치에 형성되는 화소 전극; 상기 게이트 절연막을 사이에 두고 채널층과 소정 부분 오버랩되도록 형성되는 게이트 전극; 상기 노출된 채널층과 접속되도록 게이트 절연막 상부에 형성되고, 상기 화소 전극과 콘택되는 소오스 전극을 포함한다.
Description
본 발명은 액정 표시 장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는, 고개구율을 확보할 수 있는 액정 표시 장치 및 그 제조방법에 관한 것이다.
일반적으로, 액정 표시 장치 중 액티브 매트릭스형 액정 표시 장치는 고속응답성을 갖고, 많은 화소의 갯수를 갖는데 알맞으며, 디스플레이 화면의 고 화질화, 대형화, 컬러 화면화등을 실현하는 특성을 갖으며, 휴대형 TV, 노트북 PC, 자동차 항법 장치등에 이용된다.
이러한 액티브 매트릭스형 액정 표시 장치에서, 화소 전극을 선택적으로 온/오프시키기 위하여 게이트 라인과 데이타 라인이 교차하는 점에 다이오드나 박막 트랜지스터와 같은 스위칭 소자가 배치·설계된다.
여기서, 박막 트랜지스터를 스위칭 소자로 하는 종래의 액티브 매트릭스의 액정 표시 장치는, 하부 절연 기판(1) 상부에 크롬 또는 알루미늄과 같은 금속막이 소정 두께로 증착되고, 소정 부분 패터닝하여 게이트 전극(2)이 형성된다. 그후, 게이트 전극(2)이 형성된 절연 기판(1) 상부에 이후에 형성된 도전층과, 게이트 전극과의 배선과의 단락을 방지하기 위하여, 게이트 절연막(3) 예를들어, 실리콘 질화막과 같은 절연막이 형성된다. 그후, 게이트 절연막(3) 상부에 박막 트랜지스터의 채널 역할을 하는 비정질 실리콘층(4)과, 에치 스톱퍼용 절연막이 순차적으로 적층된다. 이어서, 에치 스톱퍼용 절연막을 소정 부분 패터닝되어, 에치 스톱퍼(5)가 형성된다. 이때, 에치 스톱퍼(5)는 게이트 전극(2)을 포함하고 있는 비정질 실리콘층(4) 상부에 존재하도록 형성된다.
이어서, 하부 절연 기판(1)의 결과물 상부에는 이후의 소오스, 드레인 전극하단에서 오믹층 역할을 하는 N타입의 불순물이 도핑된 비정질 실리콘층(6 : N+a-si)이 증착된다음, 박막 트랜지스터의 형태를 한정하기 위하여 도핑된 비정질 실리콘층(6)과, 비정질 실리콘층(4)이 패터닝된다. 이때, 비정질 실리콘층(4)은 박막 트랜지스터의 최소한의 채널 길이를 확보하기 위하여 게이트 전극(2)의 폭보다 소정 길이 보다 크게 패터닝된다.
그런다음, 액정 표시 장치의 화소 전극을 형성하기 위하여, 하부 절연 기판(1) 상부에 ITO(indium tin oxide) 물질을 증착한다음, 소정 부분 패터닝하여, 화소전극(7)이 형성된다.
그후에, 화소 전극(7)이 형성된 하부 절연 기판(1) 상부에 박막 트랜지스터의 소오스 및 드레인 전극을 형성하기 위하여, 알루미늄, 탄탈륨 또는 크롬과 같은 금속막이 소정 두께로 증착되고, 박막 트랜지스터의 소오스 드레인 전극의 형태를 갖추도록 금속막 및 도핑된 비정질 실리콘층(6)의 소정 부분을 패터닝하여 드레인 전극, 소오스 전극(8A, 8B)이 형성되어, 박막 트랜지스터가 완성된다. 이때, 소오스 전극(8B)은 화소 전극과, 소정 부분이 콘택되어 진다.
그리고나서, 전체 구조 상부에 상기 형성된 소자를 보호하기 위하여 실리콘 질화막 또는 폴리이미드막으로 구성된 보호막(9)이 공지의 형성방식에 의하여 형성되고, 박막 트랜지스터 상부에만 존재하도록 소정 부분 패터닝하여, 박막 트랜지스터를 보호한다.
그러나, 종래의 박막 트랜지스터의 채널 역할을 하는 비정질 실리콘층은 하부 기판하단의 백라이트 유닛으로 부터 빛이 입사시, 대부분의 광을 흡수한다. 비정질 실리콘층이 대부분의 광을 흡수함으로 인하여, 박막 트랜지스터의 광 전류가 증대되고, 박막 트랜지스터의 오프시에도, 오프 커런트(off current)가 흐르게 된다. 이에따라, 액정 표시 장치의 특성을 좌우하는 Ion/Ioff의 비가 감소되어, 액정 표시 장치의 수명을 단축시킨다.
따라서, 본 발명의 목적은, 박막 트랜지스터의 오프시 오프 커런트를 최소화하여 액정 표시 장치의 특성을 개선하고, 박막 트랜지스터의 크기를 최소화하여 대형 패널에서의 고개구율을 얻도록 하며, 액정 표시 장치의 오프시, 오프 전류를 감소시키는 액정 표시 장치를 제공하는 것이다.
또한, 본 발명은, 상기와 같은 액정 표시 장치의 제조방법을 제공하는 것이다.
도1은 종래 기술에 따라 제조된 액정 표시 장치의 단면도.
도2a 내지 2e는 본 발명의 일실시예에 따른 액정 표시 장치의 제조방법을 설명하기 위한 각 제조 공정별 단면도.
도3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 하부 기판 12 : 드레인 전극
13 : 채널층 14 : 게이트 절연막
15 : 화소 전극 16 : 게이트 전극
17 : 소오스 전극 18 : 보호막
20 : 광차단 패턴
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 박막 트랜지스터는, 하부 기판 상의 소정 폭을 지니는 드레인 전극; 상기 드레인 전극의 상부에 형성되는 채널층; 하부 기판의 결과물 상부를 덮으며, 상기 채널층의 소정 부분 노출되도록 홀을 구비하는 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 채널층과 소정부분 이격된 위치에 형성되는 화소 전극; 상기 게이트 절연막을 사이에 두고 채널층과 소정 부분 오버랩되도록 형성되는 게이트 전극; 상기 노출된 채널층과 접속되도록 게이트 절연막 상부에 형성되고, 상기 화소 전극과 콘택되는 소오스 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명의 액정 표시 장치의 제조방법은, 하부 기판 상부에 드레인 전극을 형성하는 단계와, 상기 드레인 전극 상부에 채널층을 형성하는 단계와, 채널층이 형성된 하부 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 채널층의 소정부분이 노출되도록 게이트 절연막을 식각하는 단계와, 상기 채널층과 소정 부분 이격되도록 화소 전극을 형성하는 단계와, 결과물 상부에 금속막을 증착하는 단계와, 상기 금속막을 소정 부분 식각하여 게이트 전극과 소오스 전극을 형성하는 단계로서, 상기 게이트 절연막을 사이에 두고 채널층의 소정 부분과 오버랩되도록 형성하고, 소오스 전극은 상기 노출된 채널층 및 화소 전극과 소정 부분 콘택되도록 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 하부 기판 상부에 드레인 전극을 형성하고, 드레인 전극상에 드레인 전극보다 좁은 폭으로 다층의 채널층을 형성하여, 하부 기판의 하단에서 입사되는 광은 채널층에 도달되지 않고, 드레인 전극에서 차단되므로, 채널층의 광흡수가 최소화되고, 이에따라 오프 커런트가 감소된다. 따라서 액정 표시 장치의 수명은 연장된다.
[실시예]
이하, 첨부한 도면에 의거하여, 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도2a 내지 2e는 본 발명에 따른 액정 표시 장치의 제조방법을 설명하기 위한 도면이다.
먼저, 도2a는, 하부 기판(11) 상부에 드레인 전극(12)이 형성된 단면으로, 하부 기판(11) 예를들어, 유리 기판 상에 Al, Al 합금막, Al/Mo, Cr, MoTa, MoW 중 선택되는 하나의 금속막이 약 2000 내지 5000Å의 두께로 증착된다음, 금속막 상부에 데이타 전극 배선을 한정하기 위한 마스크 패턴이 형성되고, 이 형태로 금속막이 패터닝되어, 데이타 전극 배선이 형성된다. 이때, 도면에 도시된 12는 데이타 전극 배선과 일체인 드레인 전극(12)을 나타낸다.
이어서, 도2b는 드레인 전극(12) 상부에 버티컬 채널층(13)이 형성된 단면으로, 드레인 전극(12)이 형성된 하부 기판(11) 상부에 고농도 불순물이 포함된 제 1 고농도 반도체층(13-1)과, 저농도 불순물이 도핑된 제1저농도 반도체층(13-2)과, 진성(intrinsic) 반도체층(13-3)과, 제 2 저농도 반도체층(13-4) 및 제 2 고농도 반도체층(13-5)이 순차적으로 적층된다. 여기서, 제 1 및 제 2 고농도 반도체층(13-1), (13-5)은 드레인 전극(12)과, 이후에 형성되어질 소오스 전극의 오믹 콘택의 역할을 하는 비정질 실리콘층(n+a-Si : H)이고, 제 1 및 제 2 저농도 반도체층(13-2), (13-4)은 박막 트랜지스터의 항복 전압(breakdown voltage)을 조절하는 역할을 하는 저농도의 불순물이 도핑된 비정질 실리콘층(n-a-Si : H)이며, 진성 반도체층(13-3)은 불순물이 포함되지 않은 비정질 실리콘층(a-Si : H)이다. 이어서, 제 2 고농도 반도체층(13-5) 상부에 채널 영역을 한정하기 위한 마스크 패턴(도시되지 않음)이 형성된 후, 이 마스크 패턴에 의하여 제 2 고농도 반도체층(13-5), 제 2 저농도 반도체층(13-4), 진성 반도체층(13-3), 제 1 저농도 반도체층(13-2) 및 제 1 고농도 반도체층(13-1)이 순차적으로 패터닝되어, 채널층(13)이 형성된다. 여기서, 상기 채널층(13)의 폭은 드레인 전극(12)의 폭보다 좁게 형성되도록 하여, 백 라이트 유닛(도시되지 않음)으로 부터 빛이 인가시, 빛의 흡수를 방지하도록 하기 위함이다.
이때, 상기 채널층(13)의 폭은 종래와 달리 박막 트랜지스터의 채널 길이를 결정하지 않고, 채널층(13)의 두께가 박막 트랜지스터의 채널 길이를 결정한다.
그리고나서, 도2c는 채널층(13)이 형성된 하부 기판(11) 상에 채널층(13)의 소정 부분이 노출되도록 소정의 홀을 지닌 게이트 절연막(14)과, 화소 전극(15)이 형성된 단면으로, 채널층(13)이 형성된 하부 기판(11) 상부에 게이트 절연막(14)이 소정 두께로 증착된다. 여기서, 게이트 절연막(14)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 질산화막(SiON) 중 어느 하나의 막이 형성되거나, 이들막을 적층배치하여 형성된다. 그후, 채널층(13)의 소정 부분이 노출되도록 식각되어, 홀(H)이 형성된다. 이때, 홀(H)은 노출된 채널층(13)과 이후에 형성될 드레인 전극을 콘택시켜주기 위한 매개체 역할을 한다. 이어서, ITO막이 결과물 상부에 고르게 증착된다음, ITO막을 상기 다층으로 구성된 채널층(13)의 측면에 구비되도록 패터닝하여 화소 전극(15)이 형성된다. 이때, 게이트 절연막(14)에 홀(H)을 형성하는 공정과, 화소 전극(15)을 형성하기 위한 패터닝 공정은 그 순서를 달리하여도 무관하다.
도2d는 채널층(13) 상부에 드레인 전극 및 게이트 전극이 형성된 단면으로, 게이트 전극 및 드레인 전극을 형성하기 위한 금속막 예를들어, Al, Al/Mo, Mo, Cr막중 선택되는 하나의 막이 결과물 상부에 고르게 증착된다. 이어서, 금속막을 소정부분 식각하여, 채널층(13)의 일측에는 게이트 전극(16)이 형성되고, 타측에는 소오스 전극(17)이 형성된다. 이때, 게이트 전극(16)은 채널층(13)과 콘택되지 않고, 게이트 절연막(14)을 사이에 두고 채널층(13) 상에 형성되고, 소오스 전극(17)은 홀의 하단의 채널층(13) 및 화소 전극(15)의 소정 부분과 콘택되도록 패터닝되어, 박막 트랜지스터가 완성된다.
여기서, 본 발명의 박막 트랜지스터는 드레인 전극(12)과, 소오스 전극(17)이 채널층(13)을 사이에 상하로 형성되어 있어, 게이트 전극(16)이 선택되었을때, 드레인 전극(12)으로 부터 소오스 전극(17)으로 데이타가 전달되고, 소오스 전극(17)에 콘택된 화소 전극(15)은 구동된다.
그후, 결과물 상부에는 박막 트랜지스터를 보호하기 위한 보호막(18)이 형성된다. 이때, 보호막으로는 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNX) 중 어느하나의 막이 이동된다. 그리고나서, 박막 트랜지스터 상부에만 보호막(18)이 구비되도록 패터닝한다.
도3은 본 발명의 다른 실시예를 설명하기 위한 도면으로, 본 실시예는 앞서 설명한 일 실시예와 모든 공정이 동일하고, 그 상부에 박막 트랜지스터의 광 열화가 방지되도록 광차단 패턴이 형성되는 것이다.
도3을 참조하여, 박막 트랜지스터 상부에 보호막이 구비된 하부 기판(11) 상부에 불투명한 막이 소정 두께만큼 형성된다음, 상기 보호막을 패터닝하기 위한 마스크를 이용하여, 보호막 상부에만 존재하도록 패터닝하여, 박막 트랜지스터의 광 누설로 인한 광열화를 방지하는 광차단 패턴(20)이 형성된다.
이로써, 한층더 광 누설로 인한 오프 커런트를 최소화하게 된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 따르면, 하부 기판 상부에 드레인 전극을 형성하고, 드레인 전극상에 드레인 전극보다 좁은 폭으로 다층의 채널층을 형성하여, 하부 기판의 하단에서 입사되는 광은 채널층에 도달되지 않고, 드레인 전극에서 차단되므로, 채널층의 광 흡수가 최소화되고, 이에따라 오프 커런트가 감소된다. 따라서, 액정 표시 장치의 수명이 연장된다.
또한, 드레인 전극과, 소오스 전극이 채널층을 사이에 두고 버티컬하게 형성됨에 따라, 박막 트랜지스터의 채널 길이를 채널층의 두께로 조절 가능하므로, 박막 트랜지스터의 단채널 현상을 방지한다.
Claims (21)
- 하부 기판 상의 소정 폭을 지니는 드레인 전극; 상기 드레인 전극의 상부에 형성되는 채널층; 하부 기판의 결과물 상부를 덮으며, 상기 채널층의 소정 부분이 노출되도록 홀을 구비하는 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 채널층과 소정 부분 이격된 위치에 형성되는 화소 전극; 상기 게이트 절연막을 사이에 두고 채널층과 소정 부분 오버랩되도록 형성되는 게이트 전극; 상기 노출된 채널층과 접속되도록 게이트 절연막 상부에 형성되고, 상기 화소 전극과 콘택되는 소오스 전극을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서, 상기 채널층의 폭은 드레인 전극의 폭보다 좁도록 형성되는 것을 특징으로 하는 액정 표시 장치.
- 제1항 또는 제2항에 있어서, 상기 채널층은 오믹 콘택 역할을 하는 고농도 불순물을 포함하는 고농도 반도체층과, 액정 표시 장치의 항복전압을 조절하는 저농도 반도체층과, 액정 표시 장치의 채널 길이를 조절하는 진성 반도체층을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제3항에 있어서, 상기 채널층은, 드레인 전극 상부에 제 1 고농도 반도체층과, 제 1 고농도 반도체층 상부에 제 1 저농도 반도체층과, 상기 제 1 저농도 반도체층 상부에 진성 반도체층과, 상기 진성 반도체층 상부에 제 2 저농도 반도체층과, 상기 제 2 저농도 반도체층 상부에 제 2 고농도 반도체층을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서, 상기 반도체층은 비정질 실리콘층인 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서, 상기 드레인 전극은, Al, Al 합금막, Al/Mo, Cr, MoTa, MoW 중 선택되는 하나의 금속막으로 형성되는 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서, 상기 게이트 전극과, 상기 소오스 전극은 동일한 금속막으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
- 제3항에 있어서, 상기 게이트 전극과, 상기 소오스 전극은 동일한 금속막으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
- 제8항에 있어서, 상기 게이트 전극 및 소오스 전극은 Al, Al/Mo, Mo, Cr 중 선택되는 하나의 막인 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서, 상기 게이트 전극은 채널층의 일측벽과 오버랩되도록 형성되는 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서, 상기 게이트 전극과, 소오스 전극 및 상기 게이트 전극과 소오스 전극 사이의 게이트 절연막 상부에 보호막이 형성되어 있는 것을 부가적으로 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제11항에 있어서, 상기 보호막 상부에 박막 트랜지스터의 광 열화를 방지하기 위한 광 차단 패턴을 부가적으로 포함하는 것을 특징으로 하는 액정 표시 장치.
- 하부 기판 상부에 드레인 전극을 형성하는 단계와, 상기 드레인 전극 상부에 채널층을 형성하는 단계와, 채널층이 형성된 하부 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 채널층의 소정 부분이 노출되도록 게이트 절연막을 식각하는 단계와, 상기 채널층과 소정 부분 이격되도록 화소 전극을 형성하는 단계와, 결과물 상부에 금속막을 증착하는 단계와, 상기 금속막을 소정 부분 식각하여 게이트 전극과 소오스 전극을 형성하는 단계로서, 상기 게이트 전극은 게이트 절연막을 사이에 두고 채널층의 소정 부분과 오버랩 되도록 형성하고, 소오스 전극은 상기 노출된 채널층 및 화소 전극과 소정부분 콘택되도록 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제13항에 있어서, 상기 드레인 전극을 형성하는 단계는, Al, Al 합금막, Al/Mo, Cr, MoTa, MoW 중 선택되는 하나의 금속막을 증착하는 단계와, 상기 금속막을 소정 부분 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제13항에 있어서, 상기 채널층을 형성하는 단계에서, 상기 채널층은 드레인 전극의 폭보다 좁도록 형성하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제13항 또는 제15항에 있어서, 상기 채널층을 형성하는 단계는, 하부 기판 상부에 제 1 고농도 반도체층과, 제 1 저농도 반도체층과, 진성 반도체층, 제 2 저농도 반도체층 및 제 2 고농도 반도체층을 순차적으로 적층하는 단계; 상기 제 1 고농도 반도체층과, 제 1 저농도 반도체층과, 진성 반도체층, 제 2 저농도 반도체층 및 제 2 고농도 반도체층을 드레인 전극 상부에 존재하도록 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제13항에 있어서, 상기 게이트 전극 및 소오스 전극을 형성하는 단계 이후에, 보호막을 형성하는 단계와, 상기 보호막을 게이트 전극과 소오스 전극 및 게이트 전극과 소오스 전극사이의 게이트 절연막 상부에 존재하도록 소정 부분 패터닝하는 단계를 부가적으로 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제17항에 있어서, 상기 보호막은 실리콘 산화막 또는 실리콘 질화막으로 형성하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 제17항에 있어서, 상기 보호막을 패터닝하는 단계이후에, 보호막 상부에 광차단 패턴을 형성하는 단계를 부가적으로 포함하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
- 게이트 전극이 선택되었을때, 드레인 전극의 신호가 채널을 통하여, 소오스전극으로 전달되어, 소오스 전극에 연결된 화소를 구동시키는 액정 표시 장치에 있어서, 상기 드레인 전극과 소오스 전극은 채널을 사이에 두고 수직으로 배열되어 있는 것을 특징으로 하는 액정 표시 장치.
- 제20항에 있어서, 상기 채널은 제 1 고농도 반도체층과, 제 1 고농도 반도체층 상부에 제 1 저농도 반도체층과, 상기 제 1 저농도 반도체층 상부에 진성 반도체층과, 상기 진성 반도체층 상부에 제 2 저농도 반도체층과, 상기 제 2 저농도 반도체층 상부에 제 2 고농도 반도체층을 포함하는 것을 특징으로 하는 액정 표시 장치.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075461A KR100230595B1 (ko) | 1996-12-28 | 1996-12-28 | 액정 표시 장치 및 그 제조방법 |
| DE19753809A DE19753809A1 (de) | 1996-12-28 | 1997-12-04 | Dünnschichttransistor mit vertikalem Aufbau und Verfahren zu dessen Herstellung |
| TW086118828A TW357462B (en) | 1996-12-28 | 1997-12-13 | A thin film transistor having a vertical structure and a method of manufacturing the same the invention relates to a thin film transistor having a vertical structure and a method of manufacturing the same |
| US08/996,128 US6144422A (en) | 1996-12-28 | 1997-12-22 | Thin film transistor having a vertical structure and a method of manufacturing the same |
| JP9367426A JPH10321865A (ja) | 1996-12-28 | 1997-12-25 | 液晶表示素子駆動用薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075461A KR100230595B1 (ko) | 1996-12-28 | 1996-12-28 | 액정 표시 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980056197A KR19980056197A (ko) | 1998-09-25 |
| KR100230595B1 true KR100230595B1 (ko) | 1999-11-15 |
Family
ID=19491893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075461A KR100230595B1 (ko) | 1996-12-28 | 1996-12-28 | 액정 표시 장치 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6144422A (ko) |
| JP (1) | JPH10321865A (ko) |
| KR (1) | KR100230595B1 (ko) |
| DE (1) | DE19753809A1 (ko) |
| TW (1) | TW357462B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101484966B1 (ko) * | 2008-07-07 | 2015-01-21 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7214945B2 (en) * | 2002-06-11 | 2007-05-08 | Canon Kabushiki Kaisha | Radiation detecting apparatus, manufacturing method therefor, and radiation image pickup system |
| TWI249857B (en) * | 2005-06-01 | 2006-02-21 | Au Optronics Corp | Displaying device with photocurrent-reducing structure and method of manufacturing the same |
| CN100392507C (zh) * | 2005-06-09 | 2008-06-04 | 友达光电股份有限公司 | 可降低光漏电流的薄膜晶体管显示组件及其制造方法 |
| TWI476931B (zh) * | 2010-10-21 | 2015-03-11 | Au Optronics Corp | 薄膜電晶體與具有此薄膜電晶體的畫素結構 |
| CN102338955B (zh) * | 2011-08-08 | 2013-11-06 | 深圳市华星光电技术有限公司 | 薄膜晶体管像素单元 |
| CN102842601B (zh) | 2012-08-17 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法 |
| CN103311310A (zh) * | 2013-05-13 | 2013-09-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| KR102551998B1 (ko) | 2018-11-20 | 2023-07-06 | 엘지디스플레이 주식회사 | 수직 구조 트랜지스터 및 전자장치 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898975A (ja) * | 1981-12-09 | 1983-06-13 | Canon Inc | 垂直ゲ−ト薄膜トランジスタ及びその製造方法 |
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS61292369A (ja) * | 1985-06-20 | 1986-12-23 | Canon Inc | 電界効果型薄膜トランジスタ |
| US4830468A (en) * | 1987-01-20 | 1989-05-16 | Xerox Corporation | Liquid crystal print bar having a single backplane electrode |
| JPS63293881A (ja) * | 1987-05-26 | 1988-11-30 | Ricoh Co Ltd | 縦型ｍｏｓ型薄膜トランジスタ |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US5159476A (en) * | 1988-12-28 | 1992-10-27 | Sony Corporation | Liquid crystal display unit having large image area and high resolution |
| JPH0644625B2 (ja) * | 1988-12-31 | 1994-06-08 | 三星電子株式会社 | アクティブマトリックス液晶表示素子用薄膜トランジスタ |
| KR940008227B1 (ko) * | 1991-08-27 | 1994-09-08 | 주식회사 금성사 | 박막 트랜지스터 제조방법 |
| US5440189A (en) * | 1991-09-30 | 1995-08-08 | Sumitomo Electric Industries, Ltd. | Surface acoustic wave device |
| US5336930A (en) * | 1992-06-26 | 1994-08-09 | The United States Of America As Represented By The Secretary Of The Air Force | Backside support for thin wafers |
| KR940018962A (ko) * | 1993-01-29 | 1994-08-19 | 이헌조 | 알루미나를 이용한 수직형 박막 트랜지스터 제조방법 |
| JPH06250211A (ja) * | 1993-02-23 | 1994-09-09 | Hitachi Ltd | 液晶表示基板とその製造方法 |
| US5610737A (en) * | 1994-03-07 | 1997-03-11 | Kabushiki Kaisha Toshiba | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon |
| JP3002099B2 (ja) * | 1994-10-13 | 2000-01-24 | 株式会社フロンテック | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
| CN103956361A (zh) * | 1995-10-03 | 2014-07-30 | 精工爱普生株式会社 | 有源矩阵基板的制造方法和薄膜元件的制造方法 |
-
1996
- 1996-12-28 KR KR1019960075461A patent/KR100230595B1/ko not_active IP Right Cessation
-
1997
- 1997-12-04 DE DE19753809A patent/DE19753809A1/de not_active Withdrawn
- 1997-12-13 TW TW086118828A patent/TW357462B/zh active
- 1997-12-22 US US08/996,128 patent/US6144422A/en not_active Expired - Lifetime
- 1997-12-25 JP JP9367426A patent/JPH10321865A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101484966B1 (ko) * | 2008-07-07 | 2015-01-21 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980056197A (ko) | 1998-09-25 |
| JPH10321865A (ja) | 1998-12-04 |
| DE19753809A1 (de) | 1998-07-02 |
| US6144422A (en) | 2000-11-07 |
| TW357462B (en) | 1999-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7955908B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US5982460A (en) | Electro-optical display | |
| KR100289510B1 (ko) | 티에프티어레이기판및그것을이용한액정표시장치 | |
| US5208690A (en) | Liquid crystal display having a plurality of pixels with switching transistors | |
| US5751381A (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| US5943105A (en) | Liquid crystal display device having specified structure for contact hole connecting pixel electrode with source/drain electrodes via a connecting electrode | |
| US8624256B2 (en) | Display device | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| US20080265254A1 (en) | Thin film transistor array substrate, method of manufacturing same, and display device | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US6051883A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
| US7994505B2 (en) | Liquid crystal display device | |
| EP1279997B1 (en) | Liquid crystal display device | |
| KR100230595B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| KR101338106B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7388625B2 (en) | Thin-film transistor array substrate and liquid crystal display device | |
| JPH10123567A (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| JPH09263974A (ja) | Ｃｒ膜のエッチング方法 | |
| JP5221082B2 (ja) | Ｔｆｔ基板 | |
| KR20070002491A (ko) | 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법 | |
| EP0870215A1 (en) | Active-matrix lcd and the like, and their manufacture | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| JPH10135467A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100336899B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR20030077372A (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120709 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130711 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 18 |
|
| EXPY | Expiration of term |