JPH04195091A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH04195091A JPH04195091A JP2322641A JP32264190A JPH04195091A JP H04195091 A JPH04195091 A JP H04195091A JP 2322641 A JP2322641 A JP 2322641A JP 32264190 A JP32264190 A JP 32264190A JP H04195091 A JPH04195091 A JP H04195091A
- Authority
- JP
- Japan
- Prior art keywords
- display
- change
- signal
- clock
- video memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、特にポータプルコンピュータに用いて好適
な表示制御装置に関する。
な表示制御装置に関する。
（従来の技術）
パーソナルコンピュータの分野では表示装置として、デ
ィスクトップタイプのものは、ＣＲＴ（ｃａｔｈｏｄｅ
ｒａｙ ｔｕｂｅ）が、ラップトツブタイプのものは
、Ｌ ＣＤ （Ｌｉ、ｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉ
ｓｐｌａｙ）、Ｐ Ｄ Ｐ （Ｐｌａｓｕｉａ Ｄｉｓ
ｐｌａｙ Ｐａｎｅｌ）等フラットタイプのものが標準
で使用されている。これらの表示装置は何れもダイナミ
ック動作であるために一定周波数で制御信号と表示デー
タを受は取る（リフレッシュ）ことによって安定した表
示を得ているものである。
ィスクトップタイプのものは、ＣＲＴ（ｃａｔｈｏｄｅ
ｒａｙ ｔｕｂｅ）が、ラップトツブタイプのものは
、Ｌ ＣＤ （Ｌｉ、ｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉ
ｓｐｌａｙ）、Ｐ Ｄ Ｐ （Ｐｌａｓｕｉａ Ｄｉｓ
ｐｌａｙ Ｐａｎｅｌ）等フラットタイプのものが標準
で使用されている。これらの表示装置は何れもダイナミ
ック動作であるために一定周波数で制御信号と表示デー
タを受は取る（リフレッシュ）ことによって安定した表
示を得ているものである。
従って、表示制御回路は常に表示する内容をビデオメモ
リから読出し、表示装置の制御信号と共に表示データを
生成して表示装置に転送する動作を繰り返している。
リから読出し、表示装置の制御信号と共に表示データを
生成して表示装置に転送する動作を繰り返している。
（発明が解決しようとする課題）
上述した従来例によれば、表示制御回路は表示内容が変
化していないにもかかわらず、常に表示する内容をビデ
オメモリから読出し、制御信号と共に表示データを生成
する必要がある。これらの制御回路は高速で動作してい
るため比較的大きな電力を消費している。従って、バッ
テリで動作するラップトツブタイプのパーソナルコンピ
ュータ等においては動作時間が短くなる等の問題点があ
った。
化していないにもかかわらず、常に表示する内容をビデ
オメモリから読出し、制御信号と共に表示データを生成
する必要がある。これらの制御回路は高速で動作してい
るため比較的大きな電力を消費している。従って、バッ
テリで動作するラップトツブタイプのパーソナルコンピ
ュータ等においては動作時間が短くなる等の問題点があ
った。
この発明は上記事情に鑑みてなされたものであり、表示
内容に変化のあるときと無いときとでは動作周波数に差
を設けることにより、低消費電力化をはかった表示制御
装置を提供することを目的とする。
内容に変化のあるときと無いときとでは動作周波数に差
を設けることにより、低消費電力化をはかった表示制御
装置を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明の表示制御装置は、表示装置に対して複数のフレ
ーム周波数に従いリフレッシュ制御を行う表示制御手段
と、表示内容の変化の有無を検出する手段と、表示内容
に変化のない時はビデオメモリからの表示データの読出
し、ならびに表示データ及び表示装置のための制御信号
の生成を停止もしくは低速動作に切り換える手段と、表
示内容に変化のあった時はビデオメモリからの表示デー
タの読出し、ならびに表示データ及び表示装置のための
制御信号の生成を再開もしくは高速動作に切り換える手
段とを具備することを特徴とする。
ーム周波数に従いリフレッシュ制御を行う表示制御手段
と、表示内容の変化の有無を検出する手段と、表示内容
に変化のない時はビデオメモリからの表示データの読出
し、ならびに表示データ及び表示装置のための制御信号
の生成を停止もしくは低速動作に切り換える手段と、表
示内容に変化のあった時はビデオメモリからの表示デー
タの読出し、ならびに表示データ及び表示装置のための
制御信号の生成を再開もしくは高速動作に切り換える手
段とを具備することを特徴とする。
（作 用）
上述した構成にて、表示内容に変化がないことを検出し
たとき、ビデオメモリからの表示データの読出し、生成
を停止もしくは低速動作に切り替え、変化があったとき
、ビデオメモリからのデータの読出しまたは生成を再開
もしくは高速動作に切り替える。本発明は表示内容に変
化がない時は表示回路が停止または低速で動作するため
低消費電力となり、バッテリでの動作時間が長くなる。
たとき、ビデオメモリからの表示データの読出し、生成
を停止もしくは低速動作に切り替え、変化があったとき
、ビデオメモリからのデータの読出しまたは生成を再開
もしくは高速動作に切り替える。本発明は表示内容に変
化がない時は表示回路が停止または低速で動作するため
低消費電力となり、バッテリでの動作時間が長くなる。
また、システムからビデオメモリに表示データを書込ε
゛時はリフレッシュのためのビデオメモリの読出しサイ
クルとシェアする。従って低速でリフレッシュしている
時はシステムからの書込みサイクルのシェアが大きくな
るため短時間で書込みを終了することができる。
゛時はリフレッシュのためのビデオメモリの読出しサイ
クルとシェアする。従って低速でリフレッシュしている
時はシステムからの書込みサイクルのシェアが大きくな
るため短時間で書込みを終了することができる。
（実施例）
以下、図面を使用して本発明実施例について説明する。
第１図は本発明が採用される表示システムの実施例を示
すブロック図である。図において、１はスタティック型
の表示装置であり、２は表示データを保持しておくビデ
オメモリである。
すブロック図である。図において、１はスタティック型
の表示装置であり、２は表示データを保持しておくビデ
オメモリである。
３はビデオメモリ２のリード／ライトのための制御信号
の生成、表示データの生成、表示装置１のためのタイミ
ング制御信号の生成等を行う表示制御装置である。
の生成、表示データの生成、表示装置１のためのタイミ
ング制御信号の生成等を行う表示制御装置である。
第２図は第１図のシステム内の表示制御装置３の内部構
成を示すブロック図である。図において、３１は外部か
ら供給される基本クロックＣＬＯＣＫを分周する分周回
路である。３２は上記基本クロックＣＬＯＣＫおよび分
周回路３１から出力される分周クロックを入力し、その
いずれか一方をクロック選択信号ＣＬＫＳＥＬ （ＣＬ
ＫＳＥＬ信号）に応じて選択するマルチプレクサである
。３３は第１図のビデオメモリ２の読出しタイミング信
号と表示装置１の制御信号を発生するタイミング発生回
路である。３４．３５はフリップフロップ（Ｆ／Ｆ）
、３６はアンド回路である。
成を示すブロック図である。図において、３１は外部か
ら供給される基本クロックＣＬＯＣＫを分周する分周回
路である。３２は上記基本クロックＣＬＯＣＫおよび分
周回路３１から出力される分周クロックを入力し、その
いずれか一方をクロック選択信号ＣＬＫＳＥＬ （ＣＬ
ＫＳＥＬ信号）に応じて選択するマルチプレクサである
。３３は第１図のビデオメモリ２の読出しタイミング信
号と表示装置１の制御信号を発生するタイミング発生回
路である。３４．３５はフリップフロップ（Ｆ／Ｆ）
、３６はアンド回路である。
３７はフリップフロップ３４．３５およびアンド回路３
６で構成されるクロック選択信号発生回路であり、メモ
リライト信号ＭＥＭＷ （ＭＥＭＷ信号）および垂直帰
線信号ＶＳＹＮＣ（ＶＳＹＮＣ信号）をもとにタロツク
選択信号ＣＬＫＳＥＬを生成する。
６で構成されるクロック選択信号発生回路であり、メモ
リライト信号ＭＥＭＷ （ＭＥＭＷ信号）および垂直帰
線信号ＶＳＹＮＣ（ＶＳＹＮＣ信号）をもとにタロツク
選択信号ＣＬＫＳＥＬを生成する。
第３図は本発明実施例の動作を示すタイミングチャート
であり、表示制御装置３によるクロック選択信号ＣＬＫ
ＳＥＬの生成を説明するためのタイミングチャートであ
る。図中に示される信号名は第１図および第２図のそれ
と一致するものとする。
であり、表示制御装置３によるクロック選択信号ＣＬＫ
ＳＥＬの生成を説明するためのタイミングチャートであ
る。図中に示される信号名は第１図および第２図のそれ
と一致するものとする。
以下、本発明実施例の動作について説明する。
まず、フリップフロップ３４のリセット入力端子（Ｒ）
にはメモリライト信号（メモリライトコマンド＞ＭＥＭ
Ｗ （ＭＥＭＷ信号）が入力されている。またフリップ
フロップ３４のデータ入力（Ｄ）は電源電圧ＶＤＤにプ
ルアップされ、クロック入力（ＣＫ）には垂直帰線信号
ＶＳＹＮＣが入力されている。通常、このフリップフロ
ップ３４のＱ出力ａは、データ人力（Ｄ）が電源電圧Ｖ
ＤＤにプルアップされ、且つリセット人力（Ｒ入力）の
Ｍ Ｅ ＭＷ倍信号ローイレベルであるため、クロック
入力（ＣＫ）のＶＳＹＮＣ信号によってハイレベルが維
持されている。従って、フリップフロップ３４のＱ出力
ａをデータ入力（Ｄ）とするフリップフロップ３５のＱ
出力すもハイレベルとなっており、フリップフロップ３
４．３５のＱ出力ａ、ｂの論理積をとるアンド回路３６
の出力であるＣＬＫＳＥＬ信号もハイレベルとなってい
る。
にはメモリライト信号（メモリライトコマンド＞ＭＥＭ
Ｗ （ＭＥＭＷ信号）が入力されている。またフリップ
フロップ３４のデータ入力（Ｄ）は電源電圧ＶＤＤにプ
ルアップされ、クロック入力（ＣＫ）には垂直帰線信号
ＶＳＹＮＣが入力されている。通常、このフリップフロ
ップ３４のＱ出力ａは、データ人力（Ｄ）が電源電圧Ｖ
ＤＤにプルアップされ、且つリセット人力（Ｒ入力）の
Ｍ Ｅ ＭＷ倍信号ローイレベルであるため、クロック
入力（ＣＫ）のＶＳＹＮＣ信号によってハイレベルが維
持されている。従って、フリップフロップ３４のＱ出力
ａをデータ入力（Ｄ）とするフリップフロップ３５のＱ
出力すもハイレベルとなっており、フリップフロップ３
４．３５のＱ出力ａ、ｂの論理積をとるアンド回路３６
の出力であるＣＬＫＳＥＬ信号もハイレベルとなってい
る。
マルチプレクサ３２は、ＣＬＫＳＥＬ信号がハイレベル
である場合には分周回路３１の出力（分周クロック）を
選択し、リフレッシュタイミング発生回路３３に供給す
る。リフレッシュタイミング発生回路３３は分周クロッ
ク（基本クロックＣＬＯＣＫの分周クロック）によって
低速動作用制御信号を発生する。
である場合には分周回路３１の出力（分周クロック）を
選択し、リフレッシュタイミング発生回路３３に供給す
る。リフレッシュタイミング発生回路３３は分周クロッ
ク（基本クロックＣＬＯＣＫの分周クロック）によって
低速動作用制御信号を発生する。
表示内容が変化する時は、システムにより、その表示デ
ータがメモリライト信号ＭＥＭＷに従ってビデオメモリ
２に書込まれる。このときフリップフロップ３４は、Ｍ
ＥＭＷ信号によってリセットされ、そのＱ出力ａはロー
レベルとなる。この結果、アンド回路３６の出力である
ＣＬＫＳＥＬ信号もローレベルになる。マルチプレクサ
３２はＣＬＫＳＥＬ信号がローレベルの場合には、外部
から与えられる基本クロックＣＬＯＣＫを選択し、リフ
レッシュタイミング発生回路３３に供給する。
ータがメモリライト信号ＭＥＭＷに従ってビデオメモリ
２に書込まれる。このときフリップフロップ３４は、Ｍ
ＥＭＷ信号によってリセットされ、そのＱ出力ａはロー
レベルとなる。この結果、アンド回路３６の出力である
ＣＬＫＳＥＬ信号もローレベルになる。マルチプレクサ
３２はＣＬＫＳＥＬ信号がローレベルの場合には、外部
から与えられる基本クロックＣＬＯＣＫを選択し、リフ
レッシュタイミング発生回路３３に供給する。
リフレッシュタイミング発生回路３３は、この基本クロ
ックＣＬＯＣＫによって高速動作用制御信号を発生する
。
ックＣＬＯＣＫによって高速動作用制御信号を発生する
。
フリップフロップ３５はビデオメモリ２への書込みが終
了したフレームの次の１フレームを指定するもので、フ
リップフロップ３４のＱ出力ａがハイレベルになっても
、次のＶＳＹＮＣ信号まで（次にＶＳＹＮＣ信号がハイ
レベルとなるまで）ローレベルを維持する。アンド回路
３６の出力（ＣＬＫＳＥＬ信号）はその間口−レベルに
なる。そして、フリップフロップ３５のＱ出力すがハイ
レベルになるとアンド回路３６の出力（ＣＬＫＳＥＬ信
号）もハイレベルになり、°再び分周回路３１からの分
周クロックがマルチプレクサ３２によって選択され、リ
フレッシュタイミング発生回路３３に供給される。リフ
レッシュタイミング発生回路３３は分周回路３１からの
分周クロックによって低速動作用の制御信号を発生する
。
了したフレームの次の１フレームを指定するもので、フ
リップフロップ３４のＱ出力ａがハイレベルになっても
、次のＶＳＹＮＣ信号まで（次にＶＳＹＮＣ信号がハイ
レベルとなるまで）ローレベルを維持する。アンド回路
３６の出力（ＣＬＫＳＥＬ信号）はその間口−レベルに
なる。そして、フリップフロップ３５のＱ出力すがハイ
レベルになるとアンド回路３６の出力（ＣＬＫＳＥＬ信
号）もハイレベルになり、°再び分周回路３１からの分
周クロックがマルチプレクサ３２によって選択され、リ
フレッシュタイミング発生回路３３に供給される。リフ
レッシュタイミング発生回路３３は分周回路３１からの
分周クロックによって低速動作用の制御信号を発生する
。
尚、完全にリフレッシュタイミングを停止する場合は、
分周回路３１をなくし、且つマルチプレクサ３２に代え
て基本クロックＣＬＯＣＫを入力とするゲート回路を用
い、ＣＬＫＳＥＬ信号でゲートすることによってリフレ
ッシュタイミング発生回路３３へのクロック（ＣＬＯＣ
Ｋ）の供給を停止すれば良い。
分周回路３１をなくし、且つマルチプレクサ３２に代え
て基本クロックＣＬＯＣＫを入力とするゲート回路を用
い、ＣＬＫＳＥＬ信号でゲートすることによってリフレ
ッシュタイミング発生回路３３へのクロック（ＣＬＯＣ
Ｋ）の供給を停止すれば良い。
ところで、本発明によれば、システムからビデオメモリ
２に表示データを書込む時はリフレッシュのためのビデ
オメモリ２の読出しサイクルとシェアスる。従って、Ｃ
ＬＫＳＥＬ信号としてフリップフロップ３５のＱ出力す
を使用することによって、低速動作の読出しサイクルに
対して書込みサイクルのシェアが大きくなるため、短時
間で書込みを終了することができる。
２に表示データを書込む時はリフレッシュのためのビデ
オメモリ２の読出しサイクルとシェアスる。従って、Ｃ
ＬＫＳＥＬ信号としてフリップフロップ３５のＱ出力す
を使用することによって、低速動作の読出しサイクルに
対して書込みサイクルのシェアが大きくなるため、短時
間で書込みを終了することができる。
［発明の効果コ
以上説明のように本発明によれば、表示内容に変化がな
い時は表示制御装置が停止または低速で動作するため低
消費電力となり、バッテリでの動作時間が長くなる。ま
た、システムからビデオメモリに表示データを書込む時
はリフレッシュのためのビデオメモリの読出しサイクル
とシェアする。
い時は表示制御装置が停止または低速で動作するため低
消費電力となり、バッテリでの動作時間が長くなる。ま
た、システムからビデオメモリに表示データを書込む時
はリフレッシュのためのビデオメモリの読出しサイクル
とシェアする。
従って低速でリフレッシュしている時はシステムからの
書込みサイクルのシェアが大きくなるため短時間で書込
みを終了することができる等の効果が得られる。
書込みサイクルのシェアが大きくなるため短時間で書込
みを終了することができる等の効果が得られる。
第１図は本発明が採用される表示システムの実施例を示
すブロック図、第２図は第１図に示される表示制御装置
の内部構成を示すブロック図、第３図は本発明実施例の
動作を示すタイミングチャートである。 １・・・表示装置、２・・・ビデオメモリ、３・・・表
示制御装置、３１・・・分周回路、３２・・・マルチプ
レクサ、３３・・・リフレッシュタイミング発生回路、
３４、３５・・・フリップフロップ、３６・・・アンド
回路、３７・・・クロック選択信号発生回路。 出願人代理人 弁理士 鈴江武彦 第１図 ５ＹＮＣ 第 ２ 口
すブロック図、第２図は第１図に示される表示制御装置
の内部構成を示すブロック図、第３図は本発明実施例の
動作を示すタイミングチャートである。 １・・・表示装置、２・・・ビデオメモリ、３・・・表
示制御装置、３１・・・分周回路、３２・・・マルチプ
レクサ、３３・・・リフレッシュタイミング発生回路、
３４、３５・・・フリップフロップ、３６・・・アンド
回路、３７・・・クロック選択信号発生回路。 出願人代理人 弁理士 鈴江武彦 第１図 ５ＹＮＣ 第 ２ 口
Claims (1)
- 表示装置に対して複数のフレーム周波数に従いリフレッ
シュ制御を行う表示制御手段と、表示内容の変化の有無
を検出する手段と、表示内容に変化のない時はビデオメ
モリからの表示データの読出し、ならびに表示データ及
び表示装置のための制御信号の生成を停止もしくは低速
動作に切り換える手段と、表示内容に変化のあった時は
ビデオメモリからの表示データの読出し、ならびに表示
データ及び表示装置のための制御信号の生成を再開もし
くは高速動作に切り換える手段とを具備することを特徴
とする表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2322641A JPH04195091A (ja) | 1990-11-28 | 1990-11-28 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2322641A JPH04195091A (ja) | 1990-11-28 | 1990-11-28 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04195091A true JPH04195091A (ja) | 1992-07-15 |
Family
ID=18145975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2322641A Pending JPH04195091A (ja) | 1990-11-28 | 1990-11-28 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04195091A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
-
1990
- 1990-11-28 JP JP2322641A patent/JPH04195091A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| US5880719A (en) * | 1992-12-02 | 1999-03-09 | Eloney I.P. Holdings L.T.D. | Low-power-consumption monitor standby system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6963337B2 (en) | Liquid crystal display device | |
| US20080100636A1 (en) | Systems and Methods for Low-Power Computer Operation | |
| KR100910683B1 (ko) | 듀얼 디스플레이 컨트롤러 사이의 인공물이 없는 전환을제공하는 시스템 및 그 방법 | |
| JP2003044011A (ja) | 表示装置 | |
| JPS6072020A (ja) | デュアルポ−トメモリ回路 | |
| US11860708B2 (en) | Application processor and mobile terminal | |
| JPH09258699A (ja) | 液晶表示装置 | |
| US5638083A (en) | System for allowing synchronous sleep mode operation within a computer | |
| TWI443576B (zh) | 圖像顯示系統及方法 | |
| JPH04242790A (ja) | 電子機器 | |
| US7330928B2 (en) | Semiconductor device and electronic instrument | |
| JPH04195091A (ja) | 表示制御装置 | |
| JP4916156B2 (ja) | 半導体集積回路装置 | |
| JP2000298536A (ja) | 情報処理装置 | |
| US20120110215A1 (en) | Computer system | |
| CN210223517U (zh) | 墨水屏阅读设备 | |
| WO1989010609A1 (en) | Display controller | |
| JP2549765B2 (ja) | マイクロコンピュータ | |
| JP2002175062A (ja) | 表示装置用駆動装置 | |
| JP2904876B2 (ja) | パーソナルコンピュータの表示装置 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| KR100396359B1 (ko) | 개인 휴대용 단말기의 제어장치 및 방법 | |
| JPH11288253A (ja) | 液晶表示装置及びその使用方法 | |
| JP2582417Y2 (ja) | マイクロコンピュータ | |
| JP2547332Y2 (ja) | マイクロコンピュータ |