JP2571067B2 - バスマスタ - Google Patents

バスマスタ

Info

Publication number
JP2571067B2
JP2571067B2 JP62225436A JP22543687A JP2571067B2 JP 2571067 B2 JP2571067 B2 JP 2571067B2 JP 62225436 A JP62225436 A JP 62225436A JP 22543687 A JP22543687 A JP 22543687A JP 2571067 B2 JP2571067 B2 JP 2571067B2
Authority
JP
Japan
Prior art keywords
signal
burst
bus master
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62225436A
Other languages
English (en)
Other versions
JPS6376044A (ja
Inventor
ハンター・エル・スケールズ・ザサード
ウイリアム・シー・モイヤー
ウィリアム・ディー・ウィルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS6376044A publication Critical patent/JPS6376044A/ja
Application granted granted Critical
Publication of JP2571067B2 publication Critical patent/JP2571067B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一般にはバスマスタに関し、特に、バースト
転送モードの動作を有するバスマスタに関する。
［従来の技術］ 大部分の集積回路メモリ装置では、各記憶セルは固有
のアクセスアドレスを用いて個別にアクセスされる。し
かし、いくつかの集積回路メモリ装置では、いくつかの
他の記憶セルが同時にアクセスされ、その内容はバッフ
ァに一時的に保持される。通常、これらの「余分な」記
憶セルのアクセスアドレスは１または２ビットだけ最初
の（original）アクセスアドレスとは異なる。しかし、
これらのセルに対する次のアクセスはアクセスアドレス
を変えないで単に付加的なアクセスサイクルを実行する
だけで実現できる。技術上、これらのメモリは「ニブル
モード」と呼ばれる。他のいくつかの集積回路メモリで
は、最初のアクセスアドレスの一部が１つ（またはそれ
以上）の次のアクセスに対して「想定」することができ
るので、そのアドレスの最下位部だけデコード等をする
必要がある。したがって、最初のアクセスが一旦なされ
ると、「関連した」記憶セルに対する次のアクセスはか
なり速くなる。これらの種類のメモリはしばしば「カラ
ムモード」または「スタティックカラム」と呼ばれる。
このような性能が向上したメモリ装置を用いて構成され
たメモリシステムでは、その効果はメモリがｍ個の「バ
ースト」のいくつかのオペランドの高速転送を維持でき
ることである。ここで、ｍは２のｎ乗（two to the n p
ower）、ｎは整数であり選択されたメモリ装置の特性で
決まる。
［発明の概要］ 本発明の目的は、メモリのバースト機能の利点を利用
したバーストモードを有するバスマスタを提供すること
である。
これらのおよび他の目的は、バスマスタによって与え
られたバースト要求信号に応答してｍ個のバーストでオ
ペランドを転送できるメモリとともに用いるバスマスタ
で達成できる。ここで、オペランドはバスマスタによっ
て与えられた選択されたアクセスアドレスについての集
合モジュロｍであり、ｍは2nで、ｎは整数である。上記
バスマスタは、選択されたアクセスアドレスを選択的に
格納するが、増分信号に応答して前記選択されたアクセ
スアドレスの所定の組のｎビットをｍを法として増分さ
せる特別のアドレスレジスタ手段、および、最初にバー
スト開始信号に応答してメモリにバースト要求信号を与
え、その後、ｍ−１回、メモリからバースト確認信号お
よび終了信号の両方を同時に受けることに応答してメモ
リにバースト要求信号およびアドレスレジスタ手段に増
分信号を与えるバースト制御器を有している。
［実施例］ 第１図には、バスマスタ12およびメモリシステム13を
有するデータ処理システム10が示されている。このデー
タ処理装置10はバスマスタ12によって与えられたバース
ト要求信号（BREQ）に応答してｍ個のバーストによりデ
ータバス14を介してオペランドを転送できる。オペラン
ドはアドレスバス16を介してバスマスタ12によって与え
られた選択されたアクセスアドレスについての集合モジ
ュロ（clustered modulo）ｍである。ここで、ｍは2nで
あり、ｎは整数かつメモリ13の特性によって決まる。こ
のようなバースト転送に対するタイミングおよびプロト
コルを説明するタイミング図は第２図に示されている。
第３図に示されたバスマスタ12の好適実施例では、ア
ドレスレジスタ18はメモリ13とバッファ20の間で転送さ
れるべき各オペランドに対するアクセスアドレスを格納
する。モジュロｍ加算器22は、バースト制御器24によっ
て与えられた増分（INC）信号に応答して、アドレスレ
ジスタ18内に格納されたアクセスアドレスの適当な組の
ｎビットをｍを法として増加させるように設けられてい
る。
バスマスタ12内の他の回路（図示せず）によって与え
られたバースト開始（BRST）信号に応答して、バースト
制御器24は最初にBREQ信号を与えて、メモリ13に、バス
マスタ12はメモリ13が現在のアクセスサイクルの後バー
スト内の次のオペランドにより続行することを望んでい
ることを示す。現在のアクセスサイクルの最後で、メモ
リ13がそれが次のオペランドを「バースト」できること
を決定した場合、バースト確認（BACK）信号およびサイ
クル終了（TERM）信号の両方をほぼ同時に与えることに
よってそのように示す。そうでなければ、単にTERM信号
を与える。
BACK信号およびTERM信号の両方の受信に応答して、バ
ースト制御器24は再びBREQ信号をメモリ13に与える。さ
らに、バースト制御器24はほぼ同時にINC信号を加算器2
2に与えてアドレスレジスタ18に格納されたアクセスア
ドレスを「順序づける」。TERM信号を受信したことに応
答して、またはｍ−１個のオペランドがバースト転送さ
れた後、バースト制御器24はBREQ信号またはINC信号の
いずれかを与えるのを中止する。第４図はバースト制御
器24の動作を状態図で示す。
本発明は好適実施例について説明したけれども、別の
実施例が本発明の精神および範囲から離れることなく可
能である。たとえば、ある応用によっては、アドレスバ
ス16を介してメモリ13にアドレスレジスタ18によって与
えられるアクセスアドレスをバッファするためにアドレ
スラッチ26を備えることも好都合であろう。実際に、シ
ステムによっては、バースト内の最初のオペランドが転
送された後順序づけられたアクセスアドレスをメモリ13
は必要としないであろう。値ｍ、ｎが特定の応用間で異
なってよいことはもちろんである。しかしまた、加算器
22によって増分されるアクセスアドレスのｎビットの組
は、特に、メモリ13が小サイズの個々のオペランド転送
を支援する場合に、メモリ13のバーストモードによって
支援されるオペランドサイズに対応するように変化させ
てもよい。また、異なった“ハンドシェーキング”を用
いるメモリ13、たとえば、バースト確認信号および／ま
たは終了信号を与えないで、ただ単に、要求されたオペ
ランドをもってバースト要求に応答するメモリを想定す
ることが可能である。
【図面の簡単な説明】
第１図は、本発明に従って構成されたバスマスタを有す
るデータ処理システムのブロック図を示す。 第２図は、第１図に示されたデータ処理システムの動作
のタイミング図を示す。 第３図は、第１図のバスマスタの好適な形式のブロック
図を示す。 第４図は、第３図に示されたバスマスタのバースト制御
器の動作の状態図を示す。 10……データ処理システム、 12……バスマスタ、13……メモリシステム、 14……データバス、16……アドレスバス、 18……アドレスレジスタ、20……バッファ、 22……モジュロｍ加算器、 24……バースト制御器、 26……アドレスラッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム・ディー・ウィルソン アメリカ合衆国カリフォルニア州 94063，レッドウッド・シティー，５番 アベニュー 961 (56)参考文献 特開 昭60−74174（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】ｍを２のｎ乗、ｎを整数とするとき、バス
    マスタによって与えられたバースト要求信号に応答して
    ｍ個のバーストで、バスマスタによって与えられた選択
    されたアクセスアドレスについての集合モジュロｍであ
    るオペランドを転送できる、メモリとともに用いるバス
    マスタであって、 選択されたアクセスアドレスを選択的に格納し、増分信
    号に応答して前記選択されたアクセスアドレスの所定の
    組のｎビットをｍを法として増分させるアドレスレジス
    タ手段、および、 バースト開始信号に応答して最初にメモリにバースト要
    求信号を与え、その後ｍ−１回、メモリからバースト確
    認信号および終了信号の両方を同時に受信することに応
    答してメモリにバースト要求信号およびアドレスレジス
    タ手段に増分信号を与える制御手段、 を具備することを特徴とするバスマスタ。
  2. 【請求項２】前記制御手段は終了信号だけを受信した場
    合にはバースト要求信号も増分信号も与えないことを特
    徴とする特許請求の範囲第１項に記載のバスマスタ。
  3. 【請求項３】アクセスアドレスのｎビットの組がオペラ
    ンドのサイズに対応するように選択されることを特徴と
    する特許請求の範囲第１項に記載のバスマスタ。
JP62225436A 1986-09-18 1987-09-10 バスマスタ Expired - Lifetime JP2571067B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US908766 1986-09-18
US06/908,766 US4799199A (en) 1986-09-18 1986-09-18 Bus master having burst transfer mode

Publications (2)

Publication Number Publication Date
JPS6376044A JPS6376044A (ja) 1988-04-06
JP2571067B2 true JP2571067B2 (ja) 1997-01-16

Family

ID=25426219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62225436A Expired - Lifetime JP2571067B2 (ja) 1986-09-18 1987-09-10 バスマスタ

Country Status (3)

Country Link
US (1) US4799199A (ja)
JP (1) JP2571067B2 (ja)
KR (1) KR950008226B1 (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6112287A (en) 1993-03-01 2000-08-29 Busless Computers Sarl Shared memory multiprocessor system using a set of serial links as processors-memory switch
US4912630A (en) * 1988-07-29 1990-03-27 Ncr Corporation Cache address comparator with sram having burst addressing control
US5131083A (en) * 1989-04-05 1992-07-14 Intel Corporation Method of transferring burst data in a microprocessor
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
US6751696B2 (en) * 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
JP2519860B2 (ja) * 1991-09-16 1996-07-31 インターナショナル・ビジネス・マシーンズ・コーポレイション バ―ストデ―タ転送装置および方法
US6196970B1 (en) * 1999-03-22 2001-03-06 Stephen J. Brown Research data collection and analysis
US8078407B1 (en) 1997-03-28 2011-12-13 Health Hero Network, Inc. System and method for identifying disease-influencing genes
US8027809B2 (en) 1992-11-17 2011-09-27 Health Hero Network, Inc. Home power management system
US5956501A (en) * 1997-01-10 1999-09-21 Health Hero Network, Inc. Disease simulation system and method
US20040019259A1 (en) * 1992-11-17 2004-01-29 Brown Stephen J. Remote monitoring and data management platform
US5832448A (en) * 1996-10-16 1998-11-03 Health Hero Network Multiple patient monitoring system for proactive health management
WO2001037174A1 (en) * 1992-11-17 2001-05-25 Health Hero Network, Inc. Method and system for improving adherence with a diet program or other medical regimen
US8626521B2 (en) * 1997-11-21 2014-01-07 Robert Bosch Healthcare Systems, Inc. Public health surveillance system
US7941326B2 (en) * 2001-03-14 2011-05-10 Health Hero Network, Inc. Interactive patient communication development system for reporting on patient healthcare management
US7970620B2 (en) * 1992-11-17 2011-06-28 Health Hero Network, Inc. Multi-user remote health monitoring system with biometrics support
US7613590B2 (en) * 1992-11-17 2009-11-03 Health Hero Network, Inc. Modular microprocessor-based power tool system
US20030212579A1 (en) * 2002-05-08 2003-11-13 Brown Stephen J. Remote health management system
US20010011224A1 (en) 1995-06-07 2001-08-02 Stephen James Brown Modular microprocessor-based health monitoring system
US6330426B2 (en) 1994-05-23 2001-12-11 Stephen J. Brown System and method for remote education using a memory card
US8078431B2 (en) 1992-11-17 2011-12-13 Health Hero Network, Inc. Home power management system
US9215979B2 (en) * 1992-11-17 2015-12-22 Robert Bosch Healthcare Systems, Inc. Multi-user remote health monitoring system
US20070299321A1 (en) * 1992-11-17 2007-12-27 Brown Stephen J Method and apparatus for remote health monitoring and providing health related information
US5951300A (en) * 1997-03-10 1999-09-14 Health Hero Network Online system and method for providing composite entertainment and health information
US8095340B2 (en) 1992-11-17 2012-01-10 Health Hero Network, Inc. Home power management system
US7624028B1 (en) * 1992-11-17 2009-11-24 Health Hero Network, Inc. Remote health monitoring and maintenance system
US5307263A (en) 1992-11-17 1994-04-26 Raya Systems, Inc. Modular microprocessor-based health monitoring system
US6968375B1 (en) 1997-03-28 2005-11-22 Health Hero Network, Inc. Networked system for interactive communication and remote monitoring of individuals
US8015033B2 (en) * 1994-04-26 2011-09-06 Health Hero Network, Inc. Treatment regimen compliance and efficacy with feedback
US5651138A (en) * 1994-08-31 1997-07-22 Motorola, Inc. Data processor with controlled burst memory accesses and method therefor
US6525971B2 (en) * 1995-06-30 2003-02-25 Micron Technology, Inc. Distributed write data drivers for burst access memories
US5610864A (en) 1994-12-23 1997-03-11 Micron Technology, Inc. Burst EDO memory device with maximized write cycle timing
US5526320A (en) 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
US5682354A (en) * 1995-11-06 1997-10-28 Micron Technology, Inc. CAS recognition in burst extended data out DRAM
US5640364A (en) * 1994-12-23 1997-06-17 Micron Technology, Inc. Self-enabling pulse trapping circuit
US6470405B2 (en) 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US6810449B1 (en) 1995-10-19 2004-10-26 Rambus, Inc. Protocol for communication with dynamic memory
US5689659A (en) * 1995-10-30 1997-11-18 Motorola, Inc. Method and apparatus for bursting operand transfers during dynamic bus sizing
US5649125A (en) * 1995-10-30 1997-07-15 Motorola, Inc. Method and apparatus for address extension across a multiplexed communication bus
US5809530A (en) * 1995-11-13 1998-09-15 Motorola, Inc. Method and apparatus for processing multiple cache misses using reload folding and store merging
US5729504A (en) * 1995-12-14 1998-03-17 Micron Technology, Inc. Continuous burst edo memory device
US7681005B1 (en) * 1996-01-11 2010-03-16 Micron Technology, Inc. Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation
US7305348B1 (en) 1996-02-20 2007-12-04 Health Hero Network, Inc. Aggregating and pooling health related information in a communication system with feedback
US6401186B1 (en) 1996-07-03 2002-06-04 Micron Technology, Inc. Continuous burst memory which anticipates a next requested start address
US6981126B1 (en) * 1996-07-03 2005-12-27 Micron Technology, Inc. Continuous interleave burst access
US6085261A (en) * 1996-07-29 2000-07-04 Motorola, Inc. Method and apparatus for burst protocol in a data processing system
US7590549B2 (en) 1996-12-23 2009-09-15 Health Hero Network, Inc. Network media access control system for encouraging patient compliance with a treatment plan
KR100229897B1 (ko) * 1997-01-10 1999-11-15 윤종용 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치
US6032119A (en) 1997-01-16 2000-02-29 Health Hero Network, Inc. Personalized display of health information
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US6401167B1 (en) 1997-10-10 2002-06-04 Rambus Incorporated High performance cost optimized memory
AU9604698A (en) * 1997-10-10 1999-05-03 Rambus Incorporated Method and apparatus for two step memory write operations
US6128716A (en) * 1998-01-23 2000-10-03 Motorola Inc. Memory controller with continuous page mode and method therefor
US5923615A (en) * 1998-04-17 1999-07-13 Motorlola Synchronous pipelined burst memory and method for operating same
US8005690B2 (en) 1998-09-25 2011-08-23 Health Hero Network, Inc. Dynamic modeling and scoring risk assessment
US20080201168A1 (en) * 1999-05-03 2008-08-21 Brown Stephen J Treatment regimen compliance and efficacy with feedback
KR100375233B1 (ko) * 2001-03-16 2003-03-08 삼성전자주식회사 전송될 데이터 길이 값에 따라 전송 모드가 유동적으로변환되는 직접 메모리 억세스 컨트롤러
US8391039B2 (en) * 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US6545741B2 (en) * 2001-09-10 2003-04-08 Intel Corporation Stereoscopic imaging using a single image sensor
US20030192688A1 (en) * 2002-04-10 2003-10-16 Thomson Michael A. Tubing saver rotator and method for using same
US20050060194A1 (en) * 2003-04-04 2005-03-17 Brown Stephen J. Method and system for monitoring health of an individual
US7260480B1 (en) 2003-04-07 2007-08-21 Health Hero Network, Inc. Method and system for integrating feedback loops in medical knowledge development and healthcare management
US7399276B1 (en) 2003-05-08 2008-07-15 Health Hero Network, Inc. Remote health monitoring system
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8667226B2 (en) 2008-03-24 2014-03-04 Freescale Semiconductor, Inc. Selective interconnect transaction control for cache coherency maintenance

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236203A (en) * 1978-01-05 1980-11-25 Honeywell Information Systems Inc. System providing multiple fetch bus cycle operation
US4370712A (en) * 1980-10-31 1983-01-25 Honeywell Information Systems Inc. Memory controller with address independent burst mode capability
JPS6072020A (ja) * 1983-09-29 1985-04-24 Nec Corp デュアルポ−トメモリ回路
JPS6074174A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd メモリ・アクセス方式

Also Published As

Publication number Publication date
KR950008226B1 (ko) 1995-07-26
KR880004380A (ko) 1988-06-07
US4799199A (en) 1989-01-17
JPS6376044A (ja) 1988-04-06

Similar Documents

Publication Publication Date Title
JP2571067B2 (ja) バスマスタ
JP3532932B2 (ja) 時間重複メモリ・アクセスを有するランダムにアクセス可能なメモリ
US6272609B1 (en) Pipelined memory controller
US7707328B2 (en) Memory access control circuit
JP2717674B2 (ja) バスマスタ
US20020013888A1 (en) System and method of processing memory requests in a pipelined memory controller
JP2005322265A (ja) 処理システム
JPH08221353A (ja) データ処理システムにおいてデータを多次元転送する方法
JP2838210B2 (ja) バスマスタ
US6272583B1 (en) Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths
JP3803196B2 (ja) 情報処理装置、情報処理方法および記録媒体
JP3108080B2 (ja) アクセス制御回路装置
JP3153078B2 (ja) データ処理装置
JP3967921B2 (ja) データ処理装置及びデータ処理システム
JPH07334476A (ja) プログラム転送装置
JPH05210572A (ja) メモリ制御装置
JPH064398A (ja) 情報処理装置
JPS6269347A (ja) ダイレクトメモリアクセスコントロ−ラ
JP2570271B2 (ja) 半導体メモリ制御装置
JP2550964B2 (ja) 記憶アクセス制御方式
JPH05108538A (ja) メモリアクセス制御方式
JPH05189356A (ja) メモリ制御装置
JPH02123450A (ja) 情報処理システム
JPH05197612A (ja) データ・アクセス回路
JPS62173689A (ja) 記憶装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term