JP2566341B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2566341B2
JP2566341B2 JP2320377A JP32037790A JP2566341B2 JP 2566341 B2 JP2566341 B2 JP 2566341B2 JP 2320377 A JP2320377 A JP 2320377A JP 32037790 A JP32037790 A JP 32037790A JP 2566341 B2 JP2566341 B2 JP 2566341B2
Authority
JP
Japan
Prior art keywords
semiconductor device
stress relaxation
metal support
solder
ceramics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2320377A
Other languages
English (en)
Other versions
JPH04192341A (ja
Inventor
正昭 高橋
保敏 栗原
茂 高橋
紀洋士 金井
恒雄 遠藤
俊樹 黒須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2320377A priority Critical patent/JP2566341B2/ja
Publication of JPH04192341A publication Critical patent/JPH04192341A/ja
Application granted granted Critical
Publication of JP2566341B2 publication Critical patent/JP2566341B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置に関し、特に、数W以上の電力
を取扱えるパワー素子を有する半導体装置に関する。
[従来の技術] 従来、Siと金属支持体間にAl2O3セラミックスを挿入
した絶縁型半導体装置は、特開昭56−146261号公報に開
示されているように、発熱するSiの放熱を容易にするた
めと、Si−Al2O3間の熱膨張差を緩和するために、Si−A
l2O3間に金属の熱拡散板が挿入されている。
また、Al2O3セラミックスには、半導体装置の機械的
強度保全のためと放熱のために、Cu,Fe,Al又はそれらの
合金からなる金属支持体が、接合材によって接続されて
いる。
一方、熱膨張係数がSiに近いAlNやSiC等の非酸化物系
のセラミックスは、熱伝導率が高いこともあって、Siセ
ラミックス表面に、直接、搭載されることが多い。しか
し、この場合は、一般の酸化物系セラミックスと異な
り、表面のメタライズ膜形成が難しいことと、セラミッ
クスと金属支持体とでは熱膨張係数差が大きいこと等の
理由から、特開昭60−77181号公報に開示されるよう
に、セラミックスの両主表面にAgろうを介してCu箔を張
り、その一方のCu箔に、接合材を介して、金属支持体を
張付ける方法が提案されている。
この方法によると、比較的大型のセラミックスが容易
に接続でき、リード部分を含む比較的大きな電流容量の
半導体装置を搭載することができる利点がある。
しかし、この方法の欠点は、セラミックスの両主表面
に張られたCu箔の厚みと大きさとが対称形であることを
必要とされていることである。例えば、裏側より半導体
装置が搭載される表面のCu箔の面積が小さい場合、ある
いは、表面にリードパターンが形成されている場合等に
おいては、Cu箔の張られていない外周部や、Cu箔間の切
れめ等のセラミックス表面に、クラックが生じて半導体
装置の信頼性を著しく阻害する。また、セラミックスと
Cu箔の接続材であるAgろうは、PbやSnを主成分とする一
般の接合材に比べて変形しにくいため、接続面のセラミ
ックスに強い応力作用をして剥がれる等、長期の信頼性
上問題がある。
また、この方法は、先に、抵抗や導体あるいはコンデ
ンサ等が形成された回路基板の接続には適用できない。
一方、Si,Al2O3,Cu等を接合材で接続する技術として
は、実開昭59−192838号公報に記載の技術がある。
この技術では、熱膨張差による接合材のクラック防止
と、接合材の厚みを一定にするために、SiとAl2O3
に、外形がSiに等しいループ状の金属箔を挿入してい
る。しかし、この技術では、接合材中の気泡が抜けにく
いので、熱抵抗にばらつきが生じやすいという問題があ
る。Al2O3とCu間は熱膨張差が余り大きくないため問題
とはなっていない。
[発明が解決しようとする課題] 最近の電力用あるいはLSI等一般の半導体チップは発
熱量が多く、それらを搭載するモジュールやパッケージ
等では、放熱特性の良い材料を使用していく必要があ
る。これらに適したセラミックス材料には、高熱伝導性
のSiCやAlN等がある。いずれも熱膨張係数がSiに近いた
め、半導体チップ自体の接続は問題がないが、金属支持
体との間では熱膨張係数が拡大する方向にある。
上記の従来技術では、低膨張係数のセラミックスと金
属支持体間の接合材接続については配慮がなされておら
ず、SiCやAlN等のセラミックスを適用した信頼性の良好
な半導体装置を製造することができないという問題があ
る。
本発明は、セラミックスや接合材のクラックを防止
し、半導体装置の信頼性を向上させることを目的とす
る。
[問題を解決するための手段] 上記目的は、セラミックス基板と金属支持体との間
に、応力緩和材を備えて構成される半導体装置により達
成できる。
この応力緩和材は、セラミックス基板と金属支持体と
の間に、接合材を介して設けられ、応力緩和材の外周部
は、上記接合材で覆われているほうがよい。
[作用] 本発明に係る半導体装置を動作させると、半導体チッ
プに熱が発生する。この熱のために、半導体チップは膨
張する。
一方、この熱は、接合材を経由して、セラミックに伝
導する。セラミックも熱膨張するが、その膨張係数は半
導体チップの膨張係数に近いので、これらの接続につい
ては問題は生じない。
半導体チップで発生した熱は、さらに、接合材を経由
して、応力緩和材および金属支持体に伝達される。
金属支持体の熱膨張係数は、セラミックの熱膨張係数
に比べると大きいので、熱応力により、セラミックと金
属支持体との間で反り、剥離が生じる場合がある。ま
た、接合材にクラックが生じる場合もある。特に、この
装置の外周部には応力が集中して、反り、剥離が生じや
すい。
このような場合において、本発明では、応力緩和材
が、上記応力を緩和するので、反り、剥離、クラック等
の発生を防止する。
この結果、大型で低膨張係数のセラミックを金属支持
体に、接合材を介して、接続することが可能となり、半
導体チップの発生する熱を効率よく逃すことができる。
[実施例] 次に、本発明の実施例を図面を参照して説明する。
第1図は、本実施例の半導体装置の各々の部品を接続
する前の分解断面図である。
Siチップ1は、はんだ2a等の接合材を介して、予めメ
タライズ膜を形成されたセラミックス3の所定の位置に
接続されている。
次に、Siチップが搭載されたセラミックス3、はんだ
2b、両面にNiめっき膜7を形成した応力緩和材4等の応
力緩和材、はんだ2c、金属支持体5の順に並べ、加熱し
て、すべてが接続されている。
第2図は、これらを接続する作業の説明図である。
Siチップ1と応力緩和材4とには、あらかじめ予備の
はんだ2a,2bを施す。はんだ2aを付けたSiチップ1を、
所望のセラミックス基板上に重ねあわせた後、再加熱し
て接続する。Siチップ1の搭載されたセラミックス3の
基板と、金属支持体5との接続は、両者間にあらかじめ
はんだ付けした金属箔からなる応力緩和材4を挿入して
再加熱する。各部材にあらかじめ予備はんだを施す理由
は、はんだ内部の気泡の発生を防ぐためである。
ここで用いたはんだは、2aが2b,2cより少なくとも50
℃以上高い方が、Siチップ1のずれなどを防止する意味
で好ましい。
また、2bと2cのはんだの組成は、Pbが65〜35重量%
で、Snが35〜65重量%であることが望ましい。
この理由を次に述べる。
上記接続方法を用いる場合は、セラミックス3と金属
支持体5との接続部端部には、熱膨張係数の違いから、
両者を引き剥がすような応力が作用する。従って、両者
を接続した試料は、かなりのそりがみられ、熱サイクル
試験を行うときは、セラミックス3が割れたりする。さ
らには、長期の熱サイクルではんだ接続部にクラックが
生じ、放熱特性を低下させる原因ともなる。
これらを改善するためには、既に報告があるように
(プリント回路学会誌、「サーキットテクノロジ」、Vo
l.5 No.1(1990.1))、接続後のはんだ内部に生成する
結晶を制御する必要がある。
上記した組成内にあるはんだは、軟らかで小粒の初晶
α−Pbが均一に生成する。このようなはんだを接続に用
いた場合は、応力の分散効果と滑り変形効果が期待で
き、安定性の高い接続構造体が得られるからである。
また、2bや2cのはんだ厚みに関していえば、熱設計上
許される範囲内で,前者を厚くした方が信頼性上好まし
い結果が得られる。この理由は、セラミックス3のメタ
ライズ膜6近傍に最も強い応力が作用するからである。
一方、応力緩和材としては、ヤング率が6000〜15000
の範囲内で、厚さが50〜250μmであるCu,Al,Feあるい
はそれらの合金からなる箔が選ばれる。
この理由は、これらは、セラミックス3と金属支持体
5との間に生ずる応力に対応して、比較的容易に変形し
てくれる材料であるからである。しかし、Al箔のように
やわらかい材料であっても、厚みが250μmを超えるよ
うな場合には容易に変形しなくなるため好ましくない。
次に、第3図を用いて、挿入箔の厚みとそりとの関係
を示す。
第3図は、セラミック3としてAlNを用い、金属支持
体5としてAl板を用いた場合において、応力緩和材4と
してCu箔を使用したときの、箔の厚みと試料全体のそり
との関係を示すグラフである。
縦軸はそりを示し、横軸は挿入Cu箔の厚みを示す。
また、白丸33は実測値を示し、斜線部31はAlNとAl板
との間に何も挿入しない場合、斜線部32はAlNにCuを直
接接続した従来法の場合を示す。
同図に示すように、AlNとAl板との間に何も挿入しな
い場合のそりは、AlN側を凸にし350μmと大きく反って
いる。しかし、AlNとAl板との間にCu箔を挿入した場合
は、そりが大幅に改善できる。
この場合、Cu箔の厚みは、プロセス上扱える範囲にお
いて、できるだけ薄いものを利用することが好ましい。
この理由は、Cu箔が250μmを超える厚さになると、斜
線部32に示すように、AlNに通常のCu板を直接接続した
と同様なそりの状態を示すようになるからである。
この傾向は、その後の熱サイクル試験等信頼性試験で
生じる、AlNやはんだのクラックの発生状況でも同様な
ことが言える。例えば、そりが200μmを超えるような
試料では短期間にAlNやはんだにクラックが生じ、放熱
特性や絶縁特性が低下するという現象が多発している。
これと同様の現象は、応力緩和材としてAl,Feあるいは
それらの合金を用いた場合においても観察される。
ただし、応力緩和材としてのAl,Feの表面はもちろん
のこと、Cu箔あるいはそれらの合金の表面は、はんだ付
けが容易に行えるNiめっき膜で覆う必要がある。この理
由は、Alの場合ははんだ付けできないので当然である
が、CuやFeあるいはそれらの合金の場合でも、長期に保
存されると表面が酸化され、ぬれ性が悪いこと、接続作
業中に生成する脆い合金層により界面剥離が発生し、放
熱特性が低下する等信頼性上好ましくないからである。
次に、第4図(a),(b)に、本実施例の半導体装
置の部分拡大断面図を示す。
同図に示すように、試料の外周部詳しくは、応力緩和
材4の端部は、はんだによって覆われていることが特徴
である。この結果、セラミックス3と金属支持体5との
間に生じる引張応力は、その大部分がはんだんによって
吸収され、応力緩和材4としてのCu,Al,Feあるいはそれ
らの合金箔は、その引張応力の一部を吸収する。
したがって、応力緩和材4の形状は、セラミックス3
の外周にほぼ等しい(第4図(a))か、それより0.1
〜1mm小さい(第4図(b))ものを用意し、接続後の
断面は、はんだが応力緩和材4の側面を覆い、かつ、セ
ラミックス3と金属支持体5とが、直接、はんだによっ
てつながっていることが肝要である。
なお、応力緩和材4の形状は、網状のものであって
も、シート状のものを使用したと同じ効果が得られてい
る。
次に、応力緩和材4の端部の形状について、第5図を
用いて説明する。
第5図(a),(b)は、2種類の応力緩和材端部の
形状を示す部分拡大断面図である。
同図に示す応力緩和材の形状にすれば、試料端部のは
んだの厚みを稼げる点で効果的である。
次に、第7図を用いて、応力緩和材の有無と熱抵抗と
関係を示す。
第7図は、応力緩和材のない従来構造と、本実施例の
構造を用いて作製した、半導体モジュールの熱サイクル
試験後の熱抵抗分布示すグラフである。
縦軸は熱抵抗(℃/W)を示し、横軸は中心からの距離
(cm)を示す。
なお、この熱サイクル試験は、金属支持板としてAl、
セラミックスとしてAlNを用いた。
同図に示すように、応力緩和材のない従来構造では、
初期の状態でも熱抵抗が大きくなっていたり、比較的短
い期間で熱抵抗が急増したりする現象が見られている。
これらは、全てはんだ接続部の破壊によるものである。
一方、本実施例の半導体装置では、金属支持板の種類
にもよるが、熱膨張係数の大きなAlを用いた場合でも、
熱抵抗の変化は少なく、従来品に比べ約10倍寿命が伸
た。特に、Alより熱膨張係数の小さなCuを用いた場合に
おいては、通常の規格値である1000サイクルを超える領
域でも、はんだ接続部の破壊が見られず、したがって熱
抵抗の変化も見られなかった。
また、セラミックスとして、Al2O3を用いてもよく、
同様の効果がある。
次に、第6図を参照して、リード類によって、電子回
路どうしを接続する場合に、応力緩衝材を用いた効果を
説明する。
第6図は、本実施例の半導体装置、あるいはセラミッ
クス基板上に抵抗、容量、導体等が形成された電子回路
と他の種の電子回路とを接続するためのリード類を、は
んだにより、直接、接続した場合の部分拡大断面図を示
す。
この場合において、リード類の断面積が比較的大きい
ものでは、はんだに応力がかかり、断線し、機能停止す
ることが多い。このような場合でも、本実施例の半導体
装置の構造を応用し、例えば、接続面積に等しいか、わ
ずかに小さめな金属泊を、セラミックス基板とリード類
との間に挿入することで、応力が緩和でき、大幅な寿命
の改善ができる。
[発明の効果] 以上説明したように、本発明の半導体装置は、熱膨張
差によるセラミックスの破壊、あるいは接続部の破壊に
よる熱抵抗の増加等が防止され、信頼性が向上する。ま
た、大型で低膨張係数のセラミックを金属支持体に、は
んだ等の接合材を介して、接続することが可能となり、
半導体チップの発生する熱を効率よく逃すことができる
半導体装置を得ることができる。
【図面の簡単な説明】
第1図は実施例の半導体装置の各々の部品を接続する前
の分解断面図、第2図は第1図に示す部品を接続する作
業の説明図、第3図は挿入箔の厚みとそりとの関係を示
すグラフ、第4図は実施例の半導体装置の部分拡大断面
図、第5図は2種類の応力緩和材端部の形状を示す部分
拡大断面図、第6図は実施例の半導体装置等と他の種の
電子回路とを接続するためのリード類をはんだにより直
接接続した場合の部分拡大断面図、第7図は応力緩和材
のない従来構造と本実施例の構造を用いて作製した半導
体モジュールの熱サイクル試験後の熱抵抗分布示すグラ
フである。 1……Siチップ、2a,b,c,d……はんだ、3……セラミッ
ク、4……応力緩和材、5……金属支持体、6……メタ
ライズ膜、7……Niめっき膜、8……リード類
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金井 紀洋士 茨城県勝田市大字高場2520番地 株式会 社日立製作所佐和工場内 (72)発明者 遠藤 恒雄 長野県小諸市柏木190番地 株式会社日 立製作所小諸分工場内 (72)発明者 黒須 俊樹 茨城県日立市幸町3丁目1番1号 株式 会社日立製作所日立工場内

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体チップと、該半導体チップが搭載さ
    れたセラミック基板と、該セラミック基板を支持する金
    属支持体とを有する半導体装置において、 上記セラミック基板はメタライズ膜を備え、 上記金属支持体は、応力緩和材を介して上記メタライズ
    膜に接続され、 上記メタライズ膜と上記応力緩和材との間は、第1の接
    合材により接続され、 上記応力緩和材と上記金属支持体との間は、第2の接合
    材により接続され、 上記第1の接合材は、上記第2の接合材よりも厚いこと
    を特徴とする半導体装置。
  2. 【請求項2】請求項1において、 上記第1の接合材および上記第2の接合材は、 Pbが65〜35重量%で、Suが35〜65重量%からなるはんだ
    であることを特徴とする半導体装置。
  3. 【請求項3】請求項1において、 上記応力緩和材は、その外周部に段差を備えることを特
    徴とする半導体装置。
  4. 【請求項4】半導体チップと、該半導体チップが搭載さ
    れたセラミック基板と、該セラミック基板を支持する金
    属支持体とを有する半導体装置において、 上記金属支持体は、応力緩和材を介して上記セラミック
    基板に接続され、 上記応力緩和材は、その外周部に段差を備えることを特
    徴とする半導体装置。
JP2320377A 1990-11-24 1990-11-24 半導体装置 Expired - Fee Related JP2566341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2320377A JP2566341B2 (ja) 1990-11-24 1990-11-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2320377A JP2566341B2 (ja) 1990-11-24 1990-11-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH04192341A JPH04192341A (ja) 1992-07-10
JP2566341B2 true JP2566341B2 (ja) 1996-12-25

Family

ID=18120797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2320377A Expired - Fee Related JP2566341B2 (ja) 1990-11-24 1990-11-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2566341B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636724B2 (en) 2017-05-09 2020-04-28 Panasonic Intellectual Property Management Co., Lttd. Mount structure

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
JP2000216308A (ja) * 1999-01-26 2000-08-04 Sansha Electric Mfg Co Ltd 電力用半導体装置
JP4487881B2 (ja) * 1999-03-24 2010-06-23 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP3889562B2 (ja) * 2000-09-04 2007-03-07 株式会社日立製作所 半導体装置
JP2003100968A (ja) * 2001-09-21 2003-04-04 Toyota Industries Corp 放熱材及びその製造方法
JP2004296493A (ja) * 2003-03-25 2004-10-21 Mitsubishi Materials Corp 放熱体及びパワーモジュール並びに放熱体の製造方法及びパワーモジュールの製造方法
JP2007123395A (ja) * 2005-10-26 2007-05-17 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5163199B2 (ja) * 2008-03-17 2013-03-13 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
JP5247293B2 (ja) * 2008-08-11 2013-07-24 日新製鋼株式会社 鋼材とアルミニウム材料のろう付け接合構造およびろう付け方法
JP6316219B2 (ja) * 2015-01-22 2018-04-25 三菱電機株式会社 パワー半導体モジュール
JP6803106B1 (ja) * 2020-09-18 2020-12-23 株式会社半導体熱研究所 半導体デバイスの接合部材
WO2023248642A1 (ja) * 2022-06-22 2023-12-28 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101742U (ja) * 1983-12-14 1985-07-11 株式会社デンソー 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636724B2 (en) 2017-05-09 2020-04-28 Panasonic Intellectual Property Management Co., Lttd. Mount structure

Also Published As

Publication number Publication date
JPH04192341A (ja) 1992-07-10

Similar Documents

Publication Publication Date Title
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
JP2566341B2 (ja) 半導体装置
JPS6038867B2 (ja) 絶縁型半導体装置
JP2002043482A (ja) 電子回路用部材及びその製造方法並びに電子部品
JPH05347469A (ja) セラミックス回路基板
JPH08102570A (ja) セラミックス回路基板
JPH08107166A (ja) 放熱用フィン
JP4557398B2 (ja) 電子素子
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
KR0183010B1 (ko) 반도체장치
JP2001102475A (ja) 半導体素子用パッケージおよびその実装構造
JPH01106451A (ja) 半導体装置
JP2815504B2 (ja) 耐熱衝撃性に優れたセラミックス−金属接合基板
JPH08222670A (ja) 半導体素子搭載用パッケージ
JPS59227132A (ja) 半導体装置
JP3260512B2 (ja) 窒化アルミニウム回路基板
JP2521624Y2 (ja) 半導体装置
JP3170004B2 (ja) セラミック回路基板
JP2002305274A (ja) 回路基板及びモジュール
JPH05121587A (ja) 半導体装置
JP3222348B2 (ja) セラミックパッケージの製造方法
JP3148941B2 (ja) セラミック回路基板
JP2764685B2 (ja) 半導体装置とその製造方法
Muto Some reliability problems of surface-mounted devices
JP3070176B2 (ja) 窒化アルミニウム基板と銅板の接合方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees