JP2565475Y2 - インバータ装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は、インバータ装置に係
り、特に、パルストランスにより昇圧したＰＷＭ信号に
よってブリッジ型インバータ回路をスイッチング制御す
るインバータ装置に関する。

【０００２】

【従来の技術】近年、携帯用の交流電源装置には、出力
周波数を安定化させるためにインバータ装置を使用する
ことが多くなってきており、例えばエンジンで駆動され
る交流発電機によって商用周波数の交流電力を出力する
携帯用電源装置においては、エンジンを回転数の高い領
域にて運転させて発電機から高出力の交流電流を得、こ
の交流電流を一旦直流に変換した後、インバータ装置に
より商用周波数の交流に変換して出力するようにした装
置が、実開昭５９−１３２３９８号公報等によって知ら
れている。

【０００３】ところで、このような交流電源装置におい
て、その使用用途によっては出力波形をできるだけ正弦
波に近似したものにしたいという要請があり、この要請
に応えるべく上記インバータ装置にパルス幅変調（ＰＷ
Ｍ）方式を採用した交流電源装置も検討され始めている
（特開昭６０−８２０９８号公報）。

【０００４】このような交流電源装置においてＦＥＴか
ら成るブリッジ回路等でインバータ装置を構成する場合
は、各ＦＥＴのソース電位が同一でなくなるため、ゲー
ト・ソース間電圧であるゲート信号を付加するに際し、
パルストランス等を利用してゲート信号を電源電圧から
絶縁した形で伝達することが行われている。

【０００５】このようなパルストランスでは、ＰＷＭ変
調した信号を昇圧して伝達するためには、一次側巻線の
巻数よりも二次側巻線の巻数を多くしなければならな
い。また、このときの一次側巻線の径と二次側巻線の径
とを設定するにあたっては、このパルストランスの機能
としては単なる信号伝達で十分であるため、一次側巻線
の径と二次側巻線の径とは略同一でよい。

【０００６】

【考案が解決しようとする課題】しかしながら、パルス
トランスの一次側巻線と二次側巻線を同一径（例えば、
直径０．２６ｍｍ）として、図３に示すように、ボビン
Ｔ１の外周に、二次側巻線Ｔ２，一次側巻線Ｔ３，二次
側巻線Ｔ４の順に、絶縁テープＴ５を各巻線間に挟みな
がら、重ねて巻装した場合は、昇圧のために一次側巻線
の巻数（例えば、１５回）よりも二次側巻線の巻数（例
えば、往復５０回）を多くしなければならず、同図に示
すように、一次側巻線Ｔ３はボビンＴ１の中程で必用巻
数を終了してしまう。このため、一次側巻線部に空隙が
生じ、このため二次側巻線Ｔ２，Ｔ４に一次側巻線Ｔ３
に支配されない磁路が生じてしまう。したがって、一次
側と二次側との結合インピーダンスが増大し、信号の伝
達に波形の歪等の不都合が生じる。

【０００７】また、図４のように、ボビンＴ１を絶縁テ
ープＴ５により縦方向に分割し、二次側巻線Ｔ２，Ｔ４
で一次側巻線Ｔ３を縦方向に挟み込むような構成にして
も、一次側と二次側の結合インピーダンスは大きく、外
乱の影響も受け易い。

【０００８】本考案は、従来のインバータ装置のこのよ
うな不都合な点を解消するためになされたものであり、
一次側と二次側の結合インピーダンスが小さく、波形歪
等がなく安定した信号伝達のできるように工夫したイン
バータ装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本考案のインバータ装置
は、上述した課題を解決するために、直流電源回路と、
該直流電源回路の出力をスイッチング制御するブリッジ
型インバータ回路と、所定周波数の正弦波基準信号をパ
ルス幅変調してＰＷＭ信号を出力するパルス幅変調回路
と、該パルス幅変調回路から出力されるＰＷＭ信号を前
記ブリッジ型インバータ回路の前記スイッチング動作の
制御信号として昇圧して伝達するパルストランスとを備
えたインバータ装置において、前記パルストランスは、
前記パルス幅変調回路側を一次側、前記ブリッジ型イン
バータ回路側を二次側とし、一次側巻線の線径を二次側
巻線の線径より太くしてボビンの外周への巻幅を大きく
することによって、前記ボビンの外周に、二次側、一次
側、二次側の順にそれぞれの層が均一にかつ巻幅が略等
しくなるように重ねて巻装して成ることを特徴とする。

【００１０】

【作用】本考案のインバータ装置においては、パルスト
ランスの一次側巻線の線径を二次側巻線の線径より太く
してボビンの外周への巻幅を大きくすることによって、
二次側、一次側、二次側の順にそれぞれの層が均一にか
つ巻幅が略等しくなるように重ねてボビンの外周に巻装
したので、一次側巻線と二次側巻線の接触面積が大き
く、二次側巻線に一次側巻線に支配されない磁路が存在
しない。このことにより、一次側と二次側の結合インピ
ーダンスは小さくなり、その結果波形歪等の発生しない
安定した信号伝達が可能となる。

【００１１】

【実施例】以下、図面を参照しながら本考案の一実施例
を説明する。

【００１２】図１は、本考案のインバータ装置の一実施
例に用いられるパルストランスの半分を示す断面図であ
り、図２は、図１のパルストランスのコイルの接続関係
を示す図である。

【００１３】図１において、このパルストランスは、ボ
ビンＴ１の外周に二次側巻線Ｔ２、一次側巻線Ｔ３、二
次側巻線Ｔ４の順にコイルが重ねて巻装されている。一
次側巻線Ｔ３の線径は直径０．５ｍｍ、二次側巻線Ｔ
２，Ｔ４の線径は直径０．２６ｍｍである。また、一次
側巻線Ｔ３はボビンの周囲に１５回巻回されており、二
次側巻線Ｔ２，Ｔ４は、それぞれ往復して５０回巻回さ
れている。このように巻回する事により一次側巻線Ｔ３
と二次側巻線Ｔ２，Ｔ４の巻装後のボビンＴ１の高さ方
向の巻幅が略等しくなっている。さらに、図２に示すよ
うに、二次側巻線Ｔ２，Ｔ４はそれぞれ独立した閉回路
を形成する。

【００１４】図５及び図６は、本実施例のインバータ装
置を使用した携帯用交流電源装置のの全体的構成を示す
回路図である。

【００１５】図５において、１，２はそれぞれ交流発電
機の固定子に独立して巻装された出力巻線であり、１は
三相出力巻線、２は単相出力巻線である。また、回転子
（図示せず）には多極の永久磁石の磁極が形成されてお
り、エンジン（図示せず）によって回転駆動されるよう
に構成されている。三相出力巻線１の出力端は３つのサ
イリスタと３つのダイオードとで構成されるブリッジ整
流回路３に接続され、ブリッジ整流回路３の出力端は平
滑回路４に接続される。そしてこのブリッジ整流回路３
と平滑回路４とで直流電源回路が構成されている。

【００１６】単相補助巻線２の出力端は、正負両極出力
端子Ｅ，Ｆを有する定電圧供給装置５に接続される。定
電圧供給装置５は２組の整流回路、平滑回路、定電圧回
路５ａから成り、単相補助巻線２からの一の方向の電流
に対しては一方の組の各回路が働き、反対の方向の電流
に対しては他方の組の各回路が働き、これによって出力
端子Ｅ，Ｆにそれぞれ正負の定電圧が出力される。

【００１７】６はサイリスタ制御回路であり、電源入力
側の一端が定電圧供給装置５の正極出力端子Ｅに接続さ
れ、他端が平滑回路４の正極側端子とともに接地され
る。サイリスタ制御回路６の信号入力端は平滑回路４の
負極側端子に、信号出力端はブリッジ整流回路３の各サ
イリスタのゲート入力回路に接続される。

【００１８】したがって、三相出力巻線１から出力され
た三相交流電力はブリッジ整流回路３で整流され、続く
平滑回路４で平滑されて直流電力に変換されると共に、
平滑回路４での直流電圧の変動がサイリスタ制御回路６
で検出され、その検出信号に基づいてブリッジ整流回路
３の各サイリスタの導通を制御することにより平滑回路
４の出力電圧が安定に維持されるようなフィードバック
制御が行われている。

【００１９】以上のサイリスタ制御回路による制御動作
に関する詳細な説明は、本出願人による特願平１−２３
０９０８号及び実願平１−８５３６０号に開示されてい
るのでここでは省略する。

【００２０】次にインバータ装置について説明する。

【００２１】平滑回路４の出力端はインバータ７に接続
される。インバータ７は、スイッチング装置である４つ
のＦＥＴ（電界効果トランジスタ）Ｑ１〜Ｑ４から成る
ブリッジ回路で構成される。ＦＥＴＱ１〜Ｑ４の各ゲー
ト端子に接続される駆動信号回路に関しては後述する。

【００２２】インバータ７の出力端（ＦＥＴＱ１，Ｑ４
の接続点及びＦＥＴＱ２，Ｑ３の接続点）は出力回路で
あるローパスフィルタ８を介して負荷（図示せず）が接
続される出力端子９，９’に接続される。ローパスフィ
ルタ８は、負荷に対してコイルＬ１，Ｌ２が直列になる
ように、コンデンサＣ１が並列になるように接続され、
インバータ７の出力のうちの低周波分（本実施例では商
用周波数）の交流電流を通過させることにより、出力端
子９，９’から負荷へ商用周波数の電力を供給するよう
に構成されている。

【００２３】ローパスフィルタ８のコンデンサＣ１の両
端Ｇは、それぞれ図６に示した抵抗Ｒ１，Ｒ２の直列回
路及び抵抗Ｒ３，Ｒ４の直列回路の各一端に接続され
る。一方これら抵抗直列回路の各他端は定電圧供給装置
５の正極出力端子Ｅに接続される。抵抗Ｒ１，Ｒ２の接
続点及び抵抗Ｒ３，Ｒ４の接続点はそれぞれ抵抗Ｒ１
０，Ｒ１１を介して差動アンプ１０１のプラス側入力端
子及びマイナス側入力端子に接続されるとともに、上記
２つの接続点間には高周波成分カット用のコンデンサＣ
２が接続される。差動アンプ１０１を構成するオペアン
プのプラス側入力端子は高周波成分カット用のコンデン
サＣ３を介して接地される。

【００２４】１０２は商用周波数、例えば５０Ｈｚまた
は６０Ｈｚの正弦波を発生する正弦波発振器である。こ
の正弦波発振器１０２の出力及び差動アンプ１０１の出
力はそれぞれ差動アンプ１０３のマイナス側入力端子及
びプラス側入力端子に接続される。

【００２５】１０４は矩形波発振器であり、この矩形波
発振器１０４で発振される矩形波の周期は、後述のイン
バータバッファ１０６の応答時間、約５０ｎｓｅｃより
大きい値に設定する。この値は従来のコンパレータの応
答時間、約１μｓｅｃに比べ格段に速いものであり、し
たがって当該矩形波の周波数は従来のＰＷＭ搬送波（三
角波）の周波数よりも格段に高く設定することができ
る。

【００２６】矩形波発振器１０４の出力端は積分回路１
０５に接続される。積分回路１０５の出力端と差動アン
プ１０３の出力端とは互いに接続されて重畳信号形成回
路を構成し、インバータバッファ１０６に接続される。
インバータバッファ１０６は所定のしきい値（スレッシ
ュホルドレベル）を有し、当該しきい値を超えたレベル
の信号が入力したときは低レベルの信号を出力し、一方
当該しきい値以下のレベルの信号が入力したときは高レ
ベルの信号を出力するものであり、ゲート端子からの入
力信号に対し固定されたしきい値を有する、例えばＣ−
ＭＯＳゲートのスレッシュホルドレベルを有するバッフ
ァ用のＩＣで構成する。

【００２７】インバータバッファ１０６の出力端子はＮ
ＡＮＤ回路１０７の一方の入力端に接続される。

【００２８】矩形波発振器１０４の出力端は、さらにイ
ンバータバッファ１０８を介して微分回路１１０に、及
び２連のインバータバッファ１０９を介して微分回路１
１１にそれぞれ接続される。微分回路１１０は、入力端
と出力端との間に設けたカップリング用のコンデンサＣ
４と、このコンデンサＣ４の出力端と定電圧供給装置５
の負極出力端子Ｆとの間に設けた、ダイオードＤ１（ア
ノードを負極出力端子Ｆ側に向けた）と抵抗Ｒ５との並
列回路から構成される。なお、微分回路１１１も微分回
路１１０とまったく同様に配置されたカップリング用の
コンデンサＣ５、ダイオードＤ２、抵抗Ｒ６とから構成
されている。

【００２９】微分回路１１０の出力端はインバータバッ
ファ１１２を経てＮＡＮＤ回路１０７の他方の入力端に
接続される。ＮＡＮＤ回路１０７の出力端はＮＡＮＤ回
路１１４の一方の入力端に接続される。微分回路１１１
の出力端はインバータバッファ１１３を経てＮＡＮＤ回
路１１４の他方の入力端に接続される。

【００３０】ＮＡＮＤ回路１１４の出力端は２連のイン
バータバッファ１１５を経て、トランジスタＱ５，Ｑ６
から成るプッシュプル増幅器１１６に接続される。プッ
シュプル増幅器１１６のトランジスタＱ５のコレクタは
定電圧供給装置５の正極出力端子Ｅに、トランジスタＱ
６のコレクタは定電圧供給装置５の負極出力端子Ｆに接
続される。

【００３１】プッシュプル増幅器１１６の出力端（トラ
ンジスタＱ５，Ｑ６のエミッタどうしの接続点）はダイ
オードＤ３のアノードとダイオードＤ４のカソードとの
接続点に接続される。ダイオードＤ３のカソードは定電
圧供給装置５の正極出力端子Ｅに、ダイオードＤ４のア
ノードは定電圧供給装置５の負極出力端子Ｆに接続され
る。ダイオードＤ３，Ｄ４は、図１，２でその構成につ
いて述べた、パルストランスＡで発生するサージを吸収
するためのものである。

【００３２】ダイオードＤ３のアノードとダイオードＤ
４のカソードとの接続点は、低周波成分カット用のコン
デンサＣ６を介してパルストランスＡの一次側コイルＬ
３の一端に接続される。この一次側コイルＬ３の他端は
定電圧供給装置５の負極出力端子Ｆに接続される。コン
デンサＣ６は、周波数の高いＰＷＭ搬送周波数信号のみ
を通し、低周波成分は通さないような定数値に設定され
る。

【００３３】またＮＡＮＤ回路１１４の出力端は、イン
バータバッファ１１７を経た後、上記同様、トランジス
タＱ７，Ｑ８から成るプッシュプル増幅器１１８に接続
され、プッシュプル増幅器１１８の出力端はダイオード
Ｄ５のアノードとダイオードＤ６のカソードとの接続点
に接続される。この接続点は、上述のコンデンサＣ６と
同様にＰＷＭ搬送周波数信号のみを通し、低周波成分は
通さないような定数値に設定されたコンデンサＣ７を介
してパルストランスＢの一次側コイルＬ４の一端に接続
される。

【００３４】図５に戻り、ＦＥＴＱ１〜Ｑ４の各ゲート
端子に接続される駆動信号回路について説明する。パル
ストランスＡの二次側のコイルＬ５の一端は、抵抗Ｒ
７、復調用のコンデンサＣ８、抵抗Ｒ８とダイオードＤ
７との並列回路を経てＦＥＴＱ１のゲート端子に接続さ
れる、一方パルストランスＡの二次側のコイルＬ５の他
端はＦＥＴＱ１のソース端子に接続される。コンデンサ
Ｃ８と、抵抗Ｒ８，ダイオードＤ７から成る並列回路と
の接続点は、ツェナーダイオードＤ８，Ｄ９を介してパ
ルストランスＡの二次側のコイルＬ５の前記他端に接続
される。ダイオードＤ７はアノードがＦＥＴＱ１のゲー
ト端子側になるように、またツェナーダイオードＤ８，
Ｄ９は互いのアノードどうしが向き合うように接続され
る。

【００３５】パルストランスＡのもう一つの二次側コイ
ルＬ６及びパルストランスＢの二次側コイルＬ７，Ｌ８
と、対応する各ＦＥＴＱ３，Ｑ２，Ｑ４のゲート端子と
の間にも、パルストランスＡの二次側コイルＬ５とＦＥ
ＴＱ１のゲート端子との間に設けられた回路とまったく
同様な回路が設けられる。

【００３６】以上のように構成されたインバータ装置
（インバータ７、ローパスフィルタ８及び図６の回路装
置）の作動を図７に示す信号波形を参照しながら以下に
説明する。

【００３７】インバータ７のＦＥＴＱ１，Ｑ３及びＦＥ
ＴＱ２，Ｑ４のゲート端子には後述するパルス幅変調
（ＰＷＭ）信号が入力され、このＰＷＭ信号に応じてＦ
ＥＴＱ１，Ｑ３及びＦＥＴＱ２，Ｑ４を交互に導通させ
ることにより平滑回路４の出力をスイッチング制御して
ローパスフィルタ８へ出力する。ローパスフィルタ８は
高周波成分をカットして商用周波数の交流電力を出力端
子９，９’から負荷に供給する。

【００３８】出力端子９に現れる出力電圧の波形と出力
端子９’に現れる出力電圧の波形は、それぞれが電圧分
割抵抗Ｒ１，Ｒ２及びＲ３，Ｒ４を経た後、差動アンプ
１０１にて比較され、その差、すなわち出力電圧の波形
の歪みあるいはオフセット成分を検出し、この検出信号
を増幅して差動アンプ１０３に出力する。出力端子９，
９’に現れる出力電圧の波形どうしを比較するため、出
力電圧の波形の歪みが精度よく検出できる。なお、コン
デンサＣ２，Ｃ３により当該差信号から高周波成分が除
かれるとともに、コンデンサＣ３は差動アンプ１０３に
加わる外乱をも除去する。

【００３９】差動アンプ１０３は正弦波発振器１０２か
ら入力される商用周波数の正弦波信号と差動アンプ１０
１から入力される直流分のフィードバック信号によって
振幅基準レベルを補正された商用周波数の正弦波信号
（図７ｂ”）を出力する。この補正された正弦波信号に
基づき後述のようにＰＷＭ信号をつくるため、インバー
タバッファ１０６のしきい値のバラツキ等に起因して発
生する前記出力電圧の波形の歪み及びオフセット成分を
減少させることが可能となる。

【００４０】矩形波発振器１０４から出力された矩形波
信号は積分回路１０５で積分されて三角波信号（図７
ｂ’）が形成される。この三角波信号ｂ’と差動アンプ
１０３からの補正された正弦波信号ｂ”とが重畳されて
重畳信号（図７ｂ）が形成され、インバータバッファ１
０６に入力される。インバータバッファ１０６では、し
きい値（図７ｂに示す破線）を超えるレベルの信号が入
力したときには低レベルの信号を出力し、一方しきい値
以下のレベルの信号が入力したときには高レベルの信号
を出力する（図７ｃ）。この出力パルス列信号ｃは、三
角波信号ｂ’を搬送波とし、正弦波信号ｂ”によりパル
ス幅変調されたパルス幅変調（ＰＷＭ）信号となる。

【００４１】次に、このパルス幅変調信号ｃからＮＡＮ
Ｄ回路１１４の出力信号ｉにいたるまでの説明をする。

【００４２】矩形波発振器１０４から出力された矩形波
信号ａは、インバータバッファ１０８で反転された後、
微分回路１１０で微分処理され、微分信号ｄとなる。す
なわち、矩形波信号ａの立ち下がり時には抵抗Ｒ５を経
てコンデンサＣ４が充電され、正の立ち上がりの微分出
力が現れ、矩形波信号ａの立ち上がり時にはダイオード
Ｄ１を経てコンデンサＣ４が放電されて負側の微分出力
が現れる。

【００４３】微分回路１１０からの出力信号はインバー
タバッファ１１２で、しきい値を基準に反転増幅され
て、正の微分出力が前記しきい値より大きい間だけ低レ
ベルの矩形波信号ｅとなる。このときインバータバッフ
ァ１１２の出力信号ｅとインバータバッファ１０６の出
力信号ｃとがＮＡＮＤ回路１０７に入力され、ＮＡＮＤ
回路１０７は入力される両信号が高レベルの間だけ低レ
ベルの矩形波信号ｈを出力する。

【００４４】さらに、矩形波発振器１０４から出力され
た矩形波信号ａは、２連のインバータバッファ１０９を
経た後、微分回路１１１で微分処理され、矩形波信号ａ
の立ち上がりで正の微分出力が現れ、立ち下がりで負の
微分出力が現れる微分信号ｆとなる。この微分信号ｆは
インバータバッファ１１３でしきい値を基準に反転増幅
され、正の微分出力部分で低レベルの矩形波信号ｇとな
る。微分回路１１１及びインバータバッファ１１３での
信号処理動作は前述の微分回路１１０及びインバータバ
ッファ１１２での動作と同様である。

【００４５】ＮＡＮＤ回路１１４へは、ＮＡＮＤ回路１
０７の出力信号ｈとインバータバッファ１１３の出力信
号ｇとが入力し、ＮＡＮＤ回路１１４は、両入力信号が
高レベルのとき低レベルの矩形波信号（ＰＷＭ信号）ｉ
を出力する。

【００４６】このＮＡＮＤ回路１１４から出力されたＰ
ＷＭ信号ｉは、２連のインバータバッファ１１５を経た
後、プッシュプル増幅器１１６でプッシュプル増幅さ
れ、その後低周波成分カット用のコンデンサＣ６へ供給
される。このコンデンサＣ６を通過する直前の信号は、
基準レベルに対し振幅一定のＰＷＭ信号であるがこの信
号の平均電圧（積分値）は、正弦波発振器１０２からの
正弦波と同一の周期で変化しており、したがってこのＰ
ＷＭ信号は当該正弦波と同一の周波数（商用周波数）成
分を含んでいる。

【００４７】コンデンサＣ６は低周波信号、すなわち本
実施例における商用周波数信号を通さず、高周波信号で
あるＰＷＭ搬送周波数信号のみを通すので、ＰＷＭ信号
がコンデンサＣ６を通過後は、図７ｊに示すように、商
用周波数成分とは逆相にパルス列全体が上下して平均電
圧が常時零であるパルス信号列がパルストランスＡの一
次側コイルＬ３に供給される。したがって、パルストラ
ンスＡを構成するトランスコアには、商用周波数成分に
よる磁気飽和の悪影響がほとんどなくなり、ＰＷＭ搬送
周波数で磁気飽和しない程度の小形サイズのもので構成
することが可能となる。

【００４８】また、上述したように、パルストランスＡ
は、一次側コイルＬ３と二次側コイルＬ５，Ｌ６のボビ
ンへの巻装後の巻幅が略等しく巻かれているので、結合
インピーダンスが小さく、良好な信号伝達が可能とな
り、波形歪み等が生じない。

【００４９】かくして、良好に信号伝達され、パルスト
ランスＡの二次側コイルＬ５から出力したパルス信号
（図７ｊに示す信号とほぼ同じ）は、双方向電圧規制回
路であるツェナーダイオードＤ８，Ｄ９の各降伏電圧と
比較され、当該出力パルス信号が正極方向または負極方
向においてこれら各降伏電圧を超えたときにツェナーダ
イオードＤ８またはＤ９が導通して出力パルス信号の電
圧規制を行うとともに、コンデンサＣ８が充放電され、
コンデンサＣ８の両端には、出力パルス信号が正極方向
または負極方向において各降伏電圧を超えた分による平
均電圧（これは商用周波数を有する）が現れる。したが
って、ＦＥＴＱ１のゲート・ソース間には、商用周波数
を有するコンデンサＣ８の両端電圧と、パルストランス
Ａの二次側コイルＬ５から出力したパルス信号とが重畳
した信号、すなわちコンデンサＣ６を通過前のＰＷＭ信
号（図７ｃ）が復調される。ＦＥＴＱ１は、ＰＷＭ信号
の正極パルス信号がゲート端子に入力されている間に対
応して導通する。

【００５０】なお、コンデンサＣ８の定数はＦＥＴＱ１
のゲート容量に対し十分大きな値、抵抗Ｒ７の定数は、
パルストランスＡの二次側コイルＬ５とコンデンサＣ８
とが共振しないＱに抑えることのできる値を選定する。
抵抗Ｒ８はＦＥＴＱ１のスイッチング速度を調整するも
のであり、またダイオードＤ７は、ＦＥＴＱ１のゲート
端子に加えられていた電圧が低下されたときにそれまで
にＦＥＴＱ１のゲート容量に蓄えられた電荷を急速に放
電させてＦＥＴＱ１を即座に非導通にするためのもので
ある。また、ツェナーダイオードＤ９は、特にパルスト
ランスＡの二次側コイルＬ５からのキックバック電圧に
よって発生するＦＥＴＱ１の基準電位の上昇を阻止する
機能を有している。

【００５１】パルストランスＡの二次側コイルＬ６から
出力したパルス信号も上述の二次側コイルＬ５から出力
したパルス信号とまったく同様に処理され、ＦＥＴＱ３
のスイッチングはＦＥＴＱ１と同じタイミングで行われ
ることになる。したがってＰＷＭ信号の正極パルス入力
時にＦＥＴＱ１及びＱ３が導通して平滑回路４から直流
電流がローパスフィルタ８へ供給される。

【００５２】次に、ＮＡＮＤ回路１１４から出力された
ＰＷＭ信号は、インバータバッファ１１７を経た後、上
記プッシュプル増幅器１１６からＦＥＴＱ１，Ｑ３まで
の信号処理回路と同様の信号処理が行われ、ＦＥＴＱ
２，Ｑ４はこのＰＷＭ信号に応じてスイッチング制御さ
れる。但し、インバータバッファ１１７を経るためＰＷ
Ｍ信号は、上記プッシュプル増幅器１１６からＦＥＴＱ
１，Ｑ３までの回路に加わるＰＷＭ信号とは位相が反転
された信号となっており、したがってＦＥＴＱ１，Ｑ３
が導通しているときにはＦＥＴＱ２，Ｑ４が非導通とな
り、ＦＥＴＱ１，Ｑ３が非導通となっているときにはＦ
ＥＴＱ２，Ｑ４が導通するようにスイッチング制御され
る。

【００５３】以上のように、商用周波数の正弦波を高周
波の三角波信号で変調したＰＷＭ信号に基づきインバー
タ７のスイッチング制御が行われ、その後インバータ７
のスイッチング出力に含まれる搬送周波数成分がローパ
スフィルタ８で除かれ、ほぼ正弦波に近似した商用周波
数の交流電流が出力端子９，９’から負荷に供給され
る。そして、パルス幅変調回路から出力されるＰＷＭ信
号をブリッジ型インバータ回路へ昇圧伝達するパルスト
ランスＡ，Ｂの一次側コイルＬ３，Ｌ４と二次側コイル
Ｌ５，Ｌ６及びＬ７，Ｌ８のボビンへの巻装後の巻幅が
略等しくされているので、一次側コイルＬ３，Ｌ４と二
次側コイルＬ５，Ｌ６及びＬ７，Ｌ８の結合インピーダ
ンスが小さく良好な信号伝達がなされる。

【００５４】

【考案の効果】本考案のインバータ装置においては、以
上説明したように、パルストランスを、パルス幅変調回
路側を一次側、ブリッジ型インバータ回路側を二次側と
し、一次側巻線の線径を二次側巻線の線径より太くして
ボビンの外周への巻幅を大きくすることによって、前記
ボビンの外周に、二次側、一次側、二次側の順にそれぞ
れの層が均一にかつ巻幅が略等しくなるように重ねて巻
装したので、一次側巻線部に空隙が生ぜず、二次側巻線
には一次側巻線に支配されない磁路が生じない。これに
より、パルストランスの一次側と二次側の結合インピー
ダンスが小さく、波形歪等が生ぜず、安定した信号伝達
ができる。

【図面の簡単な説明】

【図１】本考案のインバータ装置に用いるパルストラン
スの一実施例の半分を示す断面図である。

【図２】図１のパルストランスの巻線の接続関係を示す
図である。

【図３】従来のインバータ装置に用いるパルストランス
の一例の半分を示す断面図である。

【図４】従来のインバータ装置に用いるパルストランス
の他の例の半分を示す断面図である。

【図５】本考案のインバータ装置の一実施例の回路構成
の一部を示す回路図である。

【図６】本考案のインバータ装置の一実施例の回路構成
の他の部分を示す回路図である。

【図７】本考案のインバータ装置の一実施例の回路の各
部の波形を示す波形図である。

【符号の説明】

Ｔ１ ボビン Ｔ２，Ｔ４，Ｌ５，Ｌ６，Ｌ７，Ｌ８ 二次側コイル Ｔ３，Ｌ３，Ｌ４ 一次側コイル ５ 定電圧供給装置 ６ サイリスタ制御回路 ７ インバータ

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 直流電源回路と、該直流電源回路の出力
   をスイッチング制御するブリッジ型インバータ回路と、
   所定周波数の正弦波基準信号をパルス幅変調してＰＷＭ
   信号を出力するパルス幅変調回路と、該パルス幅変調回
   路から出力されるＰＷＭ信号を前記ブリッジ型インバー
   タ回路の前記スイッチング動作の制御信号として昇圧し
   て伝達するパルストランスとを備えたインバータ装置に
   おいて、前記パルストランスは、前記パルス幅変調回路
   側を一次側、前記ブリッジ型インバータ回路側を二次側
   とし、一次側巻線の線径を二次側巻線の線径より太くし
   てボビンの外周への巻幅を大きくすることによって、前
   記ボビンの外周に、二次側、一次側、二次側の順にそれ
   ぞれの層が均一にかつ巻幅が略等しくなるように重ねて
   巻装して成ることを特徴とするインバータ装置。