JP2557365Y2 - インバータ装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案はインバータ装置に関し、
特に携帯用の交流電源装置等に使用される、パルス幅変
調方式のインバータ装置に関する。

【０００２】

【従来の技術】近年、携帯用の交流電源装置には、出力
周波数を安定化させるためにインバータ装置を使用する
ことが多くなってきており、例えばエンジンで駆動され
る交流発電機によって商用周波数の交流電力を出力する
携帯用電源装置においては、エンジンを回転数の高い領
域にて運転させて発電機から高出力の交流電流を得、こ
の交流電流を一旦直流に変換した後、インバータ装置に
より商用周波数の交流に変換して出力するようにした装
置が、実開昭５９−１３２３９８号公報等によって知ら
れている。

【０００３】ところで、このような交流電源装置におい
て、その使用用途によっては出力波形をできるだけ正弦
波に近似したものにしたいという要請があり、この要請
に応えるべく上記インバータ装置にパルス幅変調（ＰＷ
Ｍ）方式を採用した交流電源装置も検討され始めている
（特開昭６０−８２０９８号公報）。

【０００４】このような交流電源装置においてＦＥＴか
ら成るブリッジ回路等でインバータ装置を構成する場合
は、各ＦＥＴのソース電位が同一でなくなるため、ゲー
ト・ソース間電圧であるゲート信号を付加するに際し、
パルストランス等を利用してゲート信号を電源電圧から
絶縁した形で伝達することが行なわれている。

【０００５】このようなパルストランスを用いてゲート
信号を付加する方式において、パルストランスの一次側
に低周波成分カット用コンデンサを設け、二次側に復調
用コンデンサを設けて、搬送用周波数を高くしてもパル
ストランスが磁気飽和せず、従ってＦＥＴをＰＷＭ信号
に適切に対応させてスイッチングさせることのできるイ
ンバータ装置が、本願出願人によって既に平成２年１１
月１６日付で出願されている（特願平２−３１０９６３
号）。

【０００６】

【考案が解決しようとする課題】しかしながら、上記イ
ンバータ装置の特に始動開始時において、低周波成分カ
ット用コンデンサあるいは復調用コンデンサにいきなり
ＰＷＭ信号に基づく大きな充電電流が流れると信号の伝
達が不安定になり易く、その場合にインバータ装置での
スイッチング動作が安定しないという問題があった。

【０００７】本考案は、上記事情に鑑みてなされたもの
で、始動開始時のスイッチング動作の不安定を抑制する
ことを図ったインバータ装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本考案は、直列接続されたＦＥＴを交互に駆動するこ
とにより直流電源回路の出力をスイッチング制御するス
イッチング装置と、正弦波状の入力信号をその振幅に応
じてパルス幅変調してＰＷＭ信号を出力するパルス幅変
調回路と、このパルス幅変調回路から出力されるＰＷＭ
信号をパルストランスを介して前記スイッチング装置の
前記各ＦＥＴのゲート端子に供給して前記各ＦＥＴをス
イッチング動作させるゲート制御回路と、前記スイッチ
ング装置のスイッチング動作に基づいて正弦波状の交流
電力を出力する出力回路とを有するインバータ装置にお
いて、前記ゲート制御回路は、前記パルストランスの一
次側に接続され、入力する前記ＰＷＭ信号から低周波成
分を除いて前記パルストランスの一次側に供給する低周
波成分カット用コンデンサと、前記パルストランスの二
次側に接続され、前記パルス幅変調回路から出力される
ＰＷＭ信号を復調する復調用コンデンサと、前記ＰＷＭ
信号のパルス列に休止期間を設定する第１のパルス列成
形回路と、前記休止期間よりも長い休止期間を設定する
第２のパルス列成形回路とを備え、前記復調用コンデン
サにより復調されたＰＷＭ信号に基づいて前記各ＦＥＴ
を交互にスイッチング動作させることにより、前記出力
回路から正弦波状の交流電力を出力するように構成する
と共に、始動開始からの所定時間のみ前記第２のパルス
列成形回路から出力されるパルスに基づいて前記各ＦＥ
Ｔを駆動するようにしたものである。

【０００９】

【作用】正弦波状の入力信号をその振幅に応じてパルス
幅変調してＰＷＭ信号を形成し、低周波成分カット用コ
ンデンサによってこのＰＷＭ信号から低周波成分を除い
てパルストランスの一次側に供給し、パルストランスの
二次側では復調用コンデンサによってＰＷＭ信号を復調
し、この復調されたＰＷＭ信号に基づいてＦＥＴをスイ
ッチング動作させ、このスイッチング動作に基づいて正
弦波状の交流電力が出力される。

【００１０】インバータ装置の始動開始から所定時間の
み、第２のパルス列成形回路によって通常の休止期間よ
りも長い休止期間を有するパルス列に基づいて各ＦＥＴ
を駆動する。駆動信号の休止期間が長いため、始動開始
直後において直列接続されたＦＥＴどうしの各駆動信号
に多少の乱れが発生してもこれを休止期間の幅内で吸収
することができ、直列接続されたＦＥＴどうしの交互オ
ンのタイミングの乱れを防止することができる。

【００１１】

【実施例】以下、本考案の実施例を添付図面を参照して
説明する。

【００１２】図１Ａ〜図１Ｅは、本考案に係るインバー
タ装置を含むエンジン発電機の全体構成図であり、図１
Ａにおいて、１，２はそれぞれ交流発電機の固定子に独
立して巻装された出力巻線であり、１は三相出力巻線、
２は単相補助巻線である。また回転子（図示せず）には
多極の永久磁石の磁極が形成されており、エンジン（図
示せず）によって回転駆動されるように構成されてい
る。三相出力巻線１の出力端は、３つのサイリスタと３
つのダイオードとで構成されるブリッジ整流回路３に接
続され、ブリッジ整流回路３の出力端は平滑回路４に接
続される。

【００１３】単相補助巻線２の出力端は、正極、負極出
力端子Ｅ，Ｆを有する定電圧供給装置５に接続される。
定電圧供給装置５は２組の整流回路、平滑回路、定電圧
回路５ａから成り、単相補助巻線２からの一の方向の電
流に対しては一方の組の各回路が働き、一の方向と反対
の方向の電流に対しては他方の組の各回路が働き、これ
によって出力端子Ｅ，Ｆにそれぞれ正負の定電圧が出力
される。

【００１４】６はサイリスタ制御回路であり、電源入力
側の一端が定電圧供給装置５の正極出力端子Ｅに接続さ
れ、他端が平滑回路４の正極側端子とともに接地され
る。サイリスタ制御回路６の信号入力端はコンデンサＣ
１，抵抗Ｒ１〜Ｒ３の直列回路で構成され、コンデンサ
Ｃ１側の一端は定電圧供給装置５の正極出力端子Ｅに接
続され、抵抗Ｒ３側の他端は平滑回路４の負極側端子に
接続される。抵抗Ｒ１と抵抗Ｒ２との接続点はトランジ
スタＱ１のベースに、このトランジスタＱ１のコレクタ
はトランジスタＱ２のベースに、このトランジスタＱ２
のコレクタはブリッジ整流回路３の各サイリスタのゲー
ト入力回路に接続され、抵抗Ｒ１と抵抗Ｒ２との接続点
の電位に応じてゲート入力回路の入力信号を制御するよ
うに構成されている（サイリスタ制御回路６に関する詳
細な説明は、本願出願人による特願平１−２３０９０８
号でなされているので、ここでは省略する）。

【００１５】コンデンサＣ１と抵抗Ｒ１との接続点Ｋに
は過渡抑制回路７の出力側が接続される。過渡抑制回路
７によれば、定電圧供給装置５の正極出力端子Ｅ側に設
けられた定電圧回路５ａの入力側（Ｇ）にツェナーダイ
オードＤ１のカソード側が接続され、ツェナーダイオー
ドＤ１のアノード側が抵抗を介して定電圧供給装置５の
負極出力端子Ｆに接続されるとともに、オペアンプから
成る反転比較器７０１の反転端子（−）に接続され、反
転比較器７０１の非反転端子（＋）は抵抗を介して接地
される。反転比較器７０１の出力側はＮＯＲ回路７０２
の入力側に接続され、一方ＮＯＲ回路７０２の入力側の
もう１つの端子にはエンジン発電機の過電流状態等、保
護が必要な状態になっていることを検出するための保護
装置８が接続され、保護が必要な状態を検出した時に高
レベル信号がＮＯＲ回路７０２に供給される。ＮＯＲ回
路７０２の出力側はインバータ７０３、抵抗を介してト
ランジスタＱ３のベースに接続される。トランジスタＱ
３のエミッタは定電圧供給装置５の負極出力端子Ｆに接
続され、一方コレクタは、抵抗Ｒ４を介して定電圧供給
装置５の正極出力端子Ｅに接続されるとともにコンデン
サＣ２を介して定電圧供給装置５の負極出力端子Ｆに接
続される。コンデンサＣ２の正極端子にはトランジスタ
Ｑ４のベースが接続され、トランジスタＱ４のコレクタ
は定電圧供給装置５の正極出力端子Ｅに接続され、一方
エミッタは、ダイオードＤ２のアノードに接続されると
ともにサイリスタ制御回路６のコンデンサＣ１と抵抗Ｒ
１との接続点Ｋに接続される。ダイオードＤ２のカソー
ドはコンデンサＣ２の正極端子に接続される。

【００１６】平滑回路４の出力側はインバータ回路９
（スイッチング装置）に接続される。インバータ回路９
は４つのＦＥＴ（電界効果トランジスタ）Ｑ５〜Ｑ８か
ら成るブリッジ回路で構成される。ＦＥＴＱ５〜Ｑ８の
各ゲート端子に接続される駆動信号回路に関しては後述
する。

【００１７】インバータ回路９（図１Ｂ）の出力側はロ
ーパスフィルタから成る出力回路１０を介して負荷（図
示せず）が接続される出力端子１１、１２に接続され
る。出力回路１０は、負荷に対し直列接続されるコイル
Ｌ１、Ｌ２、及び負荷に対し並列接続されるコンデンサ
Ｃ３で構成されるローパスフィルタから成る。

【００１８】出力端子１１、１２の両端（ローパスフィ
ルタを構成するコンデンサの両端Ｈ）は、分割抵抗や差
動アンプから成る歪検出回路１３に接続される。歪検出
回路１３は、出力端子１１、１２に現れる出力電圧の波
形同士を直接比較することによって出力の波形歪みある
いはオフセット成分を検出し、検出信号を出力するもの
である。

【００１９】図１Ｃにおいて、１４は商用周波数、例え
ば５０ＨＺまたは６０ＨＺの正弦波を発生する正弦波発
振器である。正弦波発振器１４の出力側は差動増幅器１
７のオペアンプの反転入力端子（−）に接続され、差動
増幅器１７のオペアンプの非反転入力端子（＋）には歪
検出回路１３の出力側が接続される。差動増幅器１７
は、正弦波発振器１４から出力される正弦波を歪検出回
路１３から出力される検出信号で補正し、補正された正
弦波信号を出力するものである。

【００２０】１８は矩形波発振器であり、この矩形波発
振器１８で発振される矩形波の周波数は正弦波発振器１
４から出力される正弦波の周波数よりも格段に大きい値
に設定される。矩形波発振器１８の出力側は積分回路１
９に接続され、積分回路１９は矩形波を積分して三角波
信号に変換する。

【００２１】差動増幅器１７から出力される補正された
正弦波信号と積分回路１９から出力される三角波信号と
は重畳されてインバータバッファ２０（パルス幅変調回
路）に供給される。インバータバッファ２０は所定のし
きい値（スレッシュホールドレベル）を有し、このしき
い値を越えたレベルの信号が入力したときは「Ｌ」レベ
ルの信号を出力し、一方しきい値以下のレベルの信号が
入力したときは「Ｈ」レベルの信号を出力し、いわゆる
パルス幅変調（ＰＷＭ）信号を形成するものであり、例
えばゲート端子への入力信号に対し固定されたしきい値
を有するＣ−ＭＯＳゲートＩＣで構成する。

【００２２】インバータバッファ２０の出力側は、図１
Ｄ，１Ｅに示すように、インバータ２１、一方の第１の
パルス列成形回路２６を経てＮＡＮＤ回路２２の一方の
入力端に入力するとともに他方の第１のパルス列成形回
路２８を経てＮＡＮＤ回路２３の一方の入力端にも入力
する。また、インバータバッファ２１の出力側は一方の
第２のパルス列成形回路２７の入力側に接続され、回路
２７の出力側は回路２６のＮＡＮＤ回路２６２の入力側
に接続される。さらに、インバータバッファ２０の出力
側は他方の第２のパルス列成形回路２９の入力側に接続
され、回路２９の出力側は回路２８のＮＡＮＤ回路２８
２の入力側に接続される。さらに、回路２７，２９のＮ
ＡＮＤ回路２７３，２９３の入力側にワンショットマル
チバイブレータ３０の出力側が接続される。ＮＡＮＤ回
路２２の他方の入力端とＮＡＮＤ回路２３の他方の入力
端には過渡抑制回路７のＮＯＲ回路７０２の出力端Ｊが
接続される。

【００２３】一方の第１のパルス列成形回路２６のプッ
シュプル増幅器２６１は互いに接続されたＮＰＮトラン
ジスタとＰＮＰトランジスタのベース側でインバータ２
１の出力側と接続され、その出力側は抵抗Ｒ７およびコ
ンデンサＣ７，Ｃ８から成る積分回路に接続され、その
積分回路の出力側はＮＡＮＤ回路２６２とインバータ２
６３との直列回路に接続される。増幅器２６１を構成す
るＮＰＮトランジスタおよびＰＮＰトランジスタのコレ
クタは正極出力端子Ｅおよび負極出力端子Ｆに接続さ
れ、積分回路を構成するコンデンサＣ７とＣ８と抵抗Ｒ
７とは一端で接続され、抵抗Ｒ７の他端は増幅器２６１
の互いに接続されたトランジスタのエミッタに接続さ
れ、コンデンサＣ７およびＣ８の他端は正極出力端子Ｅ
および負極出力端子Ｆに接続される。他方の第１のパル
ス列成形回路２８の接続は、プッシュプル増幅器２８１
がインバータバッファ２０の出力側と接続される以外
は、回路２６と同様の接続である。また、一方の第２の
パルス列成形回路２７のプッシュプル増幅器２７１はイ
ンバータ２１の出力側と接続され、その出力側は抵抗Ｒ
８およびコンデンサＣ９，Ｃ１０から成る積分回路に接
続され、その積分回路の出力側はインバータ２７２とＮ
ＡＮＤ回路２７３との直列接続回路に接続される。増幅
器２７１を構成するＮＰＮおよびＰＮＰトランジスタの
コレクタは端子ＥおよびＦに接続され、積分回路を構成
するコンデンサＣ９とＣ１０と抵抗Ｒ８とは一端で接続
され、抵抗Ｒ８の他端は増幅器２７１の互いに接続され
たトランジスタのエミッタに接続され、コンデンサＣ９
およびＣ１０の他端は端子ＥおよびＦに接続される。他
方の第２のパルス列成形回路２９の接続は、プッシュプ
ル増幅器２９１がインバータバッファ２０の出力側と接
続される以外は、回路２７と同様の接続である。

【００２４】ＮＡＮＤ回路２２の出力端はインバータ３
１を介してトランジスタＱ９，Ｑ１０から成るプッシュ
プル増幅器２４に接続される。プッシュプル増幅器２４
のトランジスタＱ９のコレクタは定電圧供給装置５の正
極出力端子Ｅに、トランジスタＱ１０のコレクタは定電
圧供給装置５の負極出力端子Ｆに接続される。

【００２５】プッシュプル増幅器２４の出力端（トラン
ジスタＱ９，Ｑ１０のエミッタ同士の接続点）はダイオ
ードＤ７のアノードとダイオードＤ８のカソードとの接
続点に接続される。ダイオードＤ７のカソードは定電圧
供給装置５の正極出力端子Ｅに、ダイオードＤ８のアノ
ードは定電圧供給装置５の負極出力端子Ｆに接続され
る。ダイオードＤ７、Ｄ８は後述のパルストランスで発
生するサージを吸収するためのものである。

【００２６】ダイオードＤ７のアノードとダイオードＤ
８のカソードとの接続点は、低周波成分カット用のコン
デンサＣ４を介してパルストランスＡ，Ｃの一次側コイ
ルＬ３，Ｌ４の各一端に接続される。これら一次側コイ
ルＬ３，Ｌ４の各他端は定電圧供給装置５の負極出力端
子Ｆに接続される。コンデンサＣ４は、周波数の高いＰ
ＷＭ搬送周波数信号のみを通し、低周波成分は通さない
ような定数値に設定される。

【００２７】また、ＮＡＮＤ回路２３の出力端は上記同
様、インバータ３２を介して、トランジスタＱ１１，Ｑ
１２から成るプッシュプル増幅器２５に接続され、プッ
シュプル増幅器２５の出力端はダイオードＤ９のアノー
ドとダイオードＤ１０のカソードとの接続点に接続され
る。この接続点は、上述のコンデンサＣ４と同様にＰＷ
Ｍ搬送周波数信号のみを通し、低周波成分は通さないよ
うな定数値に設定されたコンデンサＣ５を介してパルス
トランスＢ，Ｄの一次側コイルＬ５，Ｌ６の各一端に接
続される。

【００２８】図１Ｂに戻って、ＦＥＴＱ５〜Ｑ８の各ゲ
ート端子に接続される駆動信号回路について説明する。
パルストランスＡの二次側の一端は、抵抗Ｒ５、復調用
のコンデンサＣ６、抵抗Ｒ６とダイオードＤ１１との並
列回路を経てＦＥＴＱ５のゲート端子に接続され、一方
のパルストランスＡの二次側の他端はＦＥＴＱ５のソー
ス端子に接続される。コンデンサＣ６と、抵抗Ｒ６、ダ
イオードＤ１１から成る並列回路との接続点は、ツェナ
ーダイオードＤ５，Ｄ６を介してパルストランスＡの二
次側の前記他端に接続される。ダイオードＤ１１はアノ
ードがＦＥＴＱ５のゲート端子側になるように、またツ
ェナーダイオードＤ５，Ｄ６は互いのアノード同士が向
き合うように接続される。

【００２９】各パルストランスＢ，Ｃ，Ｄの二次側と、
対応する各ＦＥＴＱ６〜Ｑ８のゲート端子との間にも、
パルストランスＡの二次側とＦＥＴＱ５のゲート端子と
の間に設けられた回路と全く同様な回路が設けられる。

【００３０】次に、以上のように構成されるインバータ
装置を含むエンジン発電機の作動について説明する。

【００３１】エンジンの駆動に伴い三相出力巻線１から
出力された三相交流電力はブリッジ整流回路３で整流さ
れ、続く平滑回路４で平滑されて直流電力に変換される
とともに、平滑回路４での直流電圧の変動が抵抗Ｒ２，
Ｒ３を介してサイリスタ制御回路６で検出され、その検
出信号に基づいてブリッジ整流回路３の各サイリスタの
導通角を制御することにより平滑回路４の出力電圧が所
定の直流電圧に安定に維持されるようなフィードバック
制御が行なわれる。なおサイリスタ制御回路６には過渡
抑制回路７からの出力信号も入力するが、この信号に基
づくサイリスタ制御回路６及びブリッジ整流回路３の作
動については後述する。

【００３２】インバータ回路９のＦＥＴＱ５，Ｑ７及び
ＦＥＴＱ６，Ｑ８のゲートには後述するパルス幅変調信
号（ＰＷＭ）信号が入力され、このＰＷＭ信号に応じて
ＦＥＴＱ５，Ｑ７及びＦＥＴＱ６，Ｑ８を交互に導通さ
せることにより平滑回路４の直流出力をスイッチング制
御して出力回路１０へ出力させる。出力回路１０は高周
波成分をカットして商用周波数の交流電力を出力端子１
１，１２から負荷に供給する。

【００３３】出力端子１１に現れる出力電圧の波形と出
力端子１２に現れる出力電圧の波形は、歪検出回路１３
で比較され、その差、即ち出力電圧の波形の歪みあるい
はオフセット成分が検出され、その検出信号が差動増幅
器１７に出力される。

【００３４】差動増幅器１７は、正弦波発振器１４から
出力された正弦波信号と歪検出回路１３から出力された
直流分のフィードバック信号とを比較し、フィードバッ
ク信号によって正弦波信号を補正し、この補正された正
弦波信号を出力する。

【００３５】矩形波発振器１８から出力された矩形波信
号は積分回路１９で積分されて三角波信号（第２図ｂ）
に変換される。この三角波信号と差動増幅器１７からの
補正正弦波信号（第２図ａ）とが重畳されて重畳信号
（第２図ｃ）が形成され、インバータバッファ２０に入
力される。インバータバッファ２０では、重畳信号がし
きい値を越えるときには低レベルの信号を出力し、一方
しきい値以下のときには高レベルの信号を出力して、結
果的に三角波信号を搬送波とし、補正正弦波によりパル
ス幅変調されたＰＷＭ信号（第２図ｄ）を出力すること
となる。このＰＷＭ信号は、補正された正弦波信号に基
づき形成されるため、前記出力電圧の歪み及びオフセッ
ト成分を減少させることが可能となるとともに、応答時
間がコンパレータ（約１μsec）に比べ格段に速いイン
バータバッファ（約５０nsec）をＰＷＭ信号の形成に使
用するため搬送波の周波数をより高くすることが可能と
なり、これにより出力波形をより正弦波に近似させた、
より高品質の交流電力を供給することを可能ならしめ
る。

【００３６】インバータバッファ２０から出力されたＰ
ＷＭ信号は、一方はインバータ２１で反転されて一方の
第１，第２のパルス列成形回路２６，２７へ入力され、
他方はそのまま他方の第１，第２のパルス列成形回路２
８，２９へ入力される。

【００３７】次に、インバータ装置の始動開始時と通常
時とにおけるパルス列成形回路２６〜２９の動作につい
て説明する。

【００３８】まず、始動開始時の動作について説明す
る。始動開始時においては、図３の時刻ｔ₀〜ｔ₁で示す
ように、過渡抑制回路７のＮＯＲ回路７０２から出力さ
れる信号ａ（図３（ａ））は後述するように「Ｈ」レベ
ルであり、そのインバータ７０３から出力される信号
（図３（ｂ））は「Ｌ」レベルである。図３の期間Ｔ₀
は始動開始時の期間であり、時刻ｔ₁以降は通常時であ
る。上記信号ｂの時刻ｔ₀での立下りにより、ワンショ
ットマルチバイブレータ３０はトリガされ、図３（ｃ）
に示すような幅Ｔ₀（始動開始からの所定時間幅）のパ
ルスＣを出力する。

【００３９】時刻ｔ₀においては既にインバータバッフ
ァ２０からＰＷＭ信号が出力されており、このＰＷＭ信
号はインバータ２１を介してパルス列成形回路２６，２
７に入力される。回路２６に入力されたＰＷＭ信号はプ
ッシュプル増幅器２６１で増幅され、抵抗Ｒ７及びコン
デンサＣ７，Ｃ８から成る積分回路に入力され、図３
（ｄ）に示す信号ｄとなる。一方、回路２７に入力され
たＰＷＭ信号はプッシュプル増幅器２７１で増幅され、
抵抗Ｒ８及びコンデンサＣ９，Ｃ１０から成る積分回路
に入力される。この積分回路の時定数は回路２６の積分
回路の時定数よりも大きく、インバータ２７２からは図
３（ｅ）の信号ｅを反転したような信号がＮＡＮＤ回路
２７３の一方の入力端子に入力される。ＮＡＮＤ回路２
７３の他方の入力端子には信号ｃが入力されているの
で、始動開始時においてはＮＡＮＤ回路２７３からは図
（３）ｅに示す信号ｅが出力される。信号ｅを図３
（ｅ）に示すような狭い幅（すなわち広い休止期間）の
パルスとしたのは、インバータ回路９を構成する各ＦＥ
ＴＱ５，Ｑ６，Ｑ７，Ｑ８の駆動パルスのパルス幅を狭
くしてそれぞれ直列接続されているＦＥＴＱ５，Ｑ８あ
るいはＦＥＴＱ６，Ｑ７のオン動作のタイミングがラッ
プしないようにするオフ時間を長くとるためであり、こ
れにより直列接続されたＦＥＴどうしが交互にオンする
ということについてのタイミングの乱れを防止するもの
である。上記信号ｄ及びｅは回路２６のＮＡＮＤ回路２
６２の一方及び他方の入力端子に入力され、ＮＡＮＤ回
路２６２の出力はインバータ２６３に入力されているの
で、インバータ２６３から出力される信号ｆは図３
（ｆ）に示すような信号となる。信号ａは「Ｈ」レベル
であるので、ＮＡＮＤ回路２２を介してインバータ３１
から出力される信号ｇは信号ｆと同じ波形の信号とな
る。インバータ２１から出力されるＰＷＭ信号に対して
反転した信号である反転ＰＷＭ信号がパルス列成形回路
２８，２９に入力されるが、動作は回路２６，２７と同
様であるので、その説明は省略する。

【００４０】次に、回路２６〜２９の通常時の動作につ
いて説明する。時刻ｔ₁以降の通常時においては、信号
ａ及びｂは「Ｈ」及び「Ｌ」のままであるが、信号ｃは
「Ｈ」レベルから「Ｌ」レベルとなる。これにより、回
路２７，２９のＮＡＮＤ回路２７３，２９３の出力信号
ｅは「Ｈ」レベルに維持され、ＮＡＮＤ回路２６２，２
８２を介するインバータ２６３，２８３の出力信号ｆは
信号ｄの一定レベルにおけるパルス幅ＴＷを有するパル
ス信号となる。このパルス幅ＴＷは始動開始時の信号ｆ
のパルス幅ＴＷＳよりも大きい。これは、回路２７，２
９の積分回路の時定数を回路２６，２８の積分回路の時
定数よりも大きくしたことに基づくものである。時刻ｔ
₁以降においては、インバータ回路９の駆動信号は十分
に安定状態であるので、広いパルス幅としても駆動信号
のラップを生じることはなく、ＦＥＴの同時オンは発生
しない。なお、通常時においても、インバータ３１，３
２から出力される信号ｇは信号ｆと同じ波形の信号であ
る。

【００４１】インバータ３１から出力されたＰＷＭ信号
は、プッシュプル増幅器２４でプッシュプル増幅され、
その後低周波成分カット用のコンデンサＣ４へ供給され
る。このコンデンサＣ４を通過する直前の信号は基準レ
ベルに対し振幅一定のＰＷＭ信号であるが、この信号の
平均電圧（積分値）は、正弦波発振器１４からの正弦波
と同一の周期で変化しており、従ってこのＰＷＭ信号は
当該正弦波と同一の周波数（商用周波数）成分を含んで
いる。

【００４２】コンデンサＣ４は低周波信号、即ち本実施
例における商用周波数信号を通さず、高周波信号である
ＰＷＭ搬送周波数信号のみを通すので、ＰＷＭ信号がコ
ンデンサＣ４を通過後は、第２図ｅに示すように、商用
周波数成分とは逆相にパルス列全体が上下して平均電圧
が常時零であるパルス信号列に変換される。この平均電
圧が常時零であるパルス信号列がパルストランスＡ，Ｃ
の各一次コイルＬ３，Ｌ４に供給される。従ってパルス
トランスＡ，Ｃを構成するトランスコアには、商用周波
数成分による磁気飽和の悪影響がほとんどなくなり、Ｐ
ＷＭ搬送周波数で磁気飽和しない程度の小形サイズのも
ので構成することが可能となる。

【００４３】パルストランスＡの２次コイル（図１Ｂ）
から出力したパルス信号（第２図ｅに示す信号とほぼ同
じ）は、双方向電圧規制回路であるツェナーダイオード
Ｄ５，Ｄ６の各降伏電圧と比較され、当該出力パルス信
号が正極方向又は負極方向においてこれら各降伏電圧を
越えたときにツェナーダイオードＤ５又はＤ６が導通し
て出力パルス信号の電圧規制を行なうとともに、コンデ
ンサＣ６が充放電され、コンデンサＣ６の両端には、出
力パルス信号が正極方向又は負極方向において各降伏電
圧を越えた分による平均電圧（これは商用周波数を有す
る）が現れる。従って、ＦＥＴＱ５のゲート・ソース間
には、商用周波数を有するコンデンサＣ６の両端電圧
と、パルストランスＡの２次コイルから出力したパルス
信号とが重畳した信号、即ちコンデンサＣ４を通過前の
ＰＷＭ信号（第２図ｄ）が復調される。ＦＥＴＱ５は、
ＰＷＭ信号の正極パルス信号がゲート端子に入力されて
いる間に対応して導通する。

【００４４】なお、コンデンサＣ６の定数はＦＥＴＱ５
のゲート容量に対し十分大きな値、抵抗Ｒ５の定数は、
パルストランスＡの二次側コイルとコンデンサＣ６とが
共振しないＱに抑えることのできる値を選定する。抵抗
Ｒ６はＦＥＴＱ５のスイッチング速度を調整するもので
あり、またダイオードＤ１１は、ＦＥＴＱ５のゲート端
子に加えられていた電圧が低下された時にそれまでにＦ
ＥＴＱ５のゲート容量に蓄えられた電荷を急速に放電さ
せてＦＥＴＱ５を即座に非導通にするためのものであ
る。また、ツェナーダイオードＤ６は、特にパルストラ
ンスＡの二次コイルからのキックバック電圧によって発
生するＦＥＴＱ５の基準電位の上昇を阻止する機能を有
している。

【００４５】パルストランスＣの２次コイルから出力し
たパルス信号も上述のパルストランスＡの２次コイルか
ら出力したパルス信号と全く同様に処理され、従ってＦ
ＥＴＱ７のスイッチングはＦＥＴＱ５と同じタイミング
で行なわれることになり、従ってＰＷＭ信号の正極パル
ス入力時にＦＥＴＱ５及びＱ７が導通して平滑回路４か
ら直流電流が出力回路１０へ供給される。

【００４６】次に、ＮＡＮＤ回路２３から出力された反
転ＰＷＭ信号は、上記プッシュプル増幅器２４からＦＥ
ＴＱ５，Ｑ７までの信号回路と同様の信号処理が行なわ
れ、ＦＥＴＱ６，Ｑ８はこの反転ＰＷＭ信号に応じてス
イッチング制御される。但し、上記プッシュプル増幅器
２４からＦＥＴＱ５，Ｑ７までの回路に加わるＰＷＭ信
号とは位相が反転されたＰＷＭ信号が入力するため、Ｆ
ＥＴＱ５，Ｑ７が導通しているときにはＦＥＴＱ６，Ｑ
８が非導通となり、ＦＥＴＱ５，Ｑ７が非導通となって
いるときにはＦＥＴＱ６，Ｑ８が導通するようにスイッ
チング制御される。

【００４７】以上のように、出力波形及び出力電流に基
づきフィードバック補正された商用周波数の正弦波を高
周波の三角波でパルス幅変調し、このパルス幅変調信号
に基づきインバータ回路９でスイッチング制御が行なわ
れ、その後出力回路１０で搬送周波数成分がカットさ
れ、ほぼ正弦波に近似した商用周波数の交流電力が出力
端子１１，１２から負荷に供給される。

【００４８】次に、本実施例に記載したインバータ回路
９の始動開始時の駆動信号について、本案のような駆動
信号の休止期間を長くする機能を有していない場合を図
４を用いて説明する。ここでは駆動信号の下限を０Ｖ以
下、例えば−５Ｖにクランプするようにして、それぞれ
直列接続されたＦＥＴＱ５，Ｑ８あるいはＦＥＴＱ６，
Ｑ７の駆動信号がラップすることがあってもそのラップ
位置が０Ｖ以下となるようにして同時にオン信号があら
われないようにしている。時刻ｔ₀の駆動信号の立上り
時点においてはインバータ回路９のコンデンサＣ６には
電荷は充電されておらずその両端電圧は零である。この
ため、コンデンサＣ６、ダイオードＤ５，Ｄ１１，抵抗
Ｒ６が互いに接続されている接続点Ｎ１の電位は実線で
示すＦＥＴＱ５の駆動信号のように、各パルス信号ごと
に下限が徐々に−５Ｖへシフトしていくことになり、通
常時においては電位零以下であるべき時刻ｔｘにおいて
も実線で示すＦＥＴＱ５の駆動信号は正電位となってい
る。このため、時刻ｔｘにおいてすでに立ち上がって正
電位となっている点線で示すＦＥＴＱ８の駆動信号とＦ
ＥＴＱ５の駆動信号との同時正電位というラップ現象を
生じ、ＦＥＴＱ５とＱ８の同時オンが生じる可能性があ
る。この同時正電位のラップ現象は、図４においては、
時刻ｔｙでも生じ、時刻ｔｚに至って同時負電位でラッ
プすることとなり、ＦＥＴの同時オンは生じなくなる。
本実施例においては、始動開始時、駆動パルスのパルス
幅を回路２７，２９で狭くすることとしたので、上述し
たような同時正電位のラップを生じることがない。また
このようなラップは、始動開始直後のコンデンサＣ６へ
の充放電の不安定さに起因する信号の乱れに起因して、
多少バラツキをもってあらわれるが、このバラツキを休
止期間の幅内で吸収することができる。また、通常時に
おいては、回路２６，２８の積分回路により、駆動パル
スのパルス幅をＰＷＭ信号のパルス幅より若干狭くした
程度としても、信号の下限が−５Ｖにクランプされて、
ラップ位置が０Ｖ以下に維持されるため正電位でのラッ
プは防止される。なお、通常時においても休止期間を長
くして駆動パルスのパルス幅を狭くすると、高速スイッ
チングのためＦＥＴにサージが発生しやすくなり、これ
を避けるためには負荷電流の値を小さくせざるを得ない
という新たな問題が生じることになるが、本案において
は、通常運転に入った後は休止区間を狭めてスイッチン
グ動作によるサージ電圧の発生を抑制して、効率よいイ
ンバータ出力を得ることができる。

【００４９】次に図１Ａの過渡抑制回路７の作動を説明
する。

【００５０】エンジン始動直後は交流発電機の出力電圧
が低いため、定電圧供給装置５を構成する定電圧回路５
ａの入力端の電圧は低く、従って始動当初、ツェナーダ
イオードＤ１の降伏電圧（定格運転時の回転数より低い
値に設定したエンジン回転数の設定値に相当）を越える
ことはなく、ツェナーダイオードＤ１は非導通である。
そのため反転比較器７０１の反転端子（−）は低レベル
（「Ｌ」レベル）であり、反転比較器７０１の出力は高
レベル（「Ｈ」レベル）となる。

【００５１】ＮＯＲ回路７０２は入力側の少なくとも一
方に高レベル信号が入力すれば低レベル信号を出力する
ので、ＮＯＲ回路７０２の出力信号ａ（図３（ａ）参
照）は、反転比較器７０１の高レベル出力または保護装
置８の高レベル出力で低レベルとなる。

【００５２】この低レベル信号ａがインバータ７０３で
反転されて高レベル信号となり、トランジスタＱ３を導
通してコンデンサＣ２を放電させる。従ってトランジス
タＱ４は非導通となり、コンデンサＣ１と抵抗Ｒ１との
接続点Ｋの電位は低レベルとなる。

【００５３】従ってサイリスタ制御回路６のトランジス
タＱ１は非導通となり、トランジスタＱ２は導通とな
り、ブリッジ整流回路３の各サイリスタのゲートには低
レベル信号が供給される。これにより、各サイリスタは
導通せず、ブリッジ整流回路３は整流出力を供給しな
い。即ち、エンジン回転数が設定値以下であるか、また
は保護が必要な状態が検出されたときにはブリッジ整流
回路３は整流出力を供給しないようにされ、これにより
エンジン始動時におけるインバータ回路の不安定動作が
抑制されるとともに過負荷による過電流状態等の、保護
が必要とされる状態が検出された時の出力供給も停止さ
れる。

【００５４】次に、エンジン始動後、交流発電機の出力
電圧が徐々に上昇し、定電圧回路５ａの入力端の電圧が
高くなり、ツェナーダイオードＤ１の降伏電圧を越える
と、即ちエンジン回転数が設定値を越えるとツェナーダ
イオードＤ１は導通し、反転比較器７０１の反転端子
（−）は高レベルに転じ、反転比較器７０１の出力は低
レベルとなる。

【００５５】このとき保護が必要な状態が検出されてい
なければ、ＮＯＲ回路７０２の出力信号ａは高レベルに
転じ（図３（ａ）参照）、インバータ７０３の出力信号
ｂは低レベルとなる。従ってトランジスタＱ３は非導通
となり、コンデンサＣ２は抵抗Ｒ７を介して充電され
る。この充電によりコンデンサＣ２の正極側電位は、コ
ンデンサＣ２の容量及び抵抗Ｒ７の抵抗値で決まる時定
数に基づき徐々に上昇する。コンデンサＣ２の正極側電
位の上昇によりトランジスタＱ４が導通するが、このト
ランジスタＱ４の導通によりトランジスタＱ４のエミッ
タ電位が上昇してトランジスタＱ４のベース電位より高
くなるようなことがあればトランジスタＱ４は非導通に
転じるので、Ｋ点の電位はコンデンサＣ２の正極側電位
より僅か低い値に常時維持されることになる。従ってＫ
点の電位は、エンジン回転数が設定値を越えた時点以
降、コンデンサＣ２の容量及び抵抗Ｒ７の抵抗値で決ま
る時定数に基づき徐々に上昇することとなる。

【００５６】従って、トランジスタＱ１のベース・エミ
ッタ間電圧は徐々に上昇してトランジスタＱ１は徐々に
導通し、トランジスタＱ２は徐々に非導通となり、ブリ
ッジ整流回路３の各サイリスタに入力するゲート電圧は
徐々に上昇し、徐々に導通角を広げていくことになる。
そして最終的にＫ点電位が略定電圧供給装置５の正極出
力電位に至り、各サイリスタのゲート電圧は抵抗Ｒ１と
抵抗Ｒ２との接続点の電位を所定値に維持するための所
定のフィードバック制御入力値に至る。

【００５７】斯くして、たとえエンジン始動のとき出力
端子１１，１２に負荷が接続されたままの状態であって
もブリッジ整流回路３の各サイリスタに急激に電流が突
入することを防止できるものである。それと同時に、ブ
リッジ整流回路３の各サイリスタに入力するゲート電圧
が徐々に上昇するように制御されることにより、平滑回
路４の直流出力はエンジン始動後徐々に上昇し、これに
よりインバータ回路９の各ＦＥＴに対して急激な電圧変
化が加わることも防止される。こうした防止効果は、エ
ンジン始動時に出力端子１１，１２に接続されている負
荷が大きい程大きく、特に負荷が短絡状態にある場合に
はサイリスタやＦＥＴに対する悪影響の抑制効果が極め
て大きい。

【００５８】

【考案の効果】以上説明したように、本考案は、直列接
続されたＦＥＴを交互に駆動することにより直流電源回
路の出力をスイッチング制御するスイッチング装置と、
正弦波状の入力信号をその振幅に応じてパルス幅変調し
てＰＷＭ信号を出力するパルス幅変調回路と、このパル
ス幅変調回路から出力されるＰＷＭ信号をパルストラン
スを介して前記スイッチング装置の前記各ＦＥＴのゲー
ト端子に供給して前記各ＦＥＴをスイッチング動作させ
るゲート制御回路と、前記スイッチング装置のスイッチ
ング動作に基づいて正弦波状の交流電力を出力する出力
回路とを有するインバータ装置において、前記ゲート制
御回路は、前記パルストランスの一次側に接続され、入
力する前記ＰＷＭ信号から低周波成分を除いて前記パル
ストランスの一次側に供給する低周波成分カット用コン
デンサと、前記パルストランスの二次側に接続され、前
記パルス幅変調回路から出力されるＰＷＭ信号を復調す
る復調用コンデンサと、前記ＰＷＭ信号のパルス列に休
止期間を設定する第１のパルス列成形回路と、前記休止
期間よりも長い休止期間を設定する第２のパルス列成形
回路とを備え、前記復調用コンデンサにより復調された
ＰＷＭ信号に基づいて前記各ＦＥＴを交互にスイッチン
グ動作させることにより、前記出力回路から正弦波状の
交流電力を出力するように構成すると共に、始動開始か
らの所定時間のみ前記第２のパルス列成形回路から出力
されるパルスに基づいて前記各ＦＥＴを駆動するように
したので、始動開始時直後におけるインバータ回路を構
成するＦＥＴの駆動信号の乱れを許容して交互にオンさ
せつづけるというスイッチング動作の乱れを抑制するこ
とができる。また、通常運転に入った後は、休止区間を
狭めてスイッチング動作によるサージ電圧の発生を抑制
して効率よいインバータ出力を得ることができる。

【図面の簡単な説明】

【図１】本考案に係るインバータ装置を含むエンジン発
電機の全体構成図である。

【図２】インバータ装置の各部における信号波形のタイ
ムチャートである。

【図３】本考案に係るインバータ装置を構成するパルス
列成形回路における信号波形のタイムチャートである。

【図４】インバータ回路のＦＥＴ駆動パルスを示すタイ
ムチャートである。

【符号の説明】

９ インバータ回路（スイッチング装置） ２０ インバータバッファ ２６，２８ 第１のパルス列成形回路 ２７，２９ 第２のパルス列成形回路 ３０ ワンショットマルチバイブレータ Ｃ４，Ｃ５ 低周波成分カット用コンデンサ Ｃ６ 復調用コンデンサ

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 直列接続されたＦＥＴを交互に駆動する
   ことにより直流電源回路の出力をスイッチング制御する
   スイッチング装置と、正弦波状の入力信号をその振幅に
   応じてパルス幅変調してＰＷＭ信号を出力するパルス幅
   変調回路と、このパルス幅変調回路から出力されるＰＷ
   Ｍ信号をパルストランスを介して前記スイッチング装置
   の前記各ＦＥＴのゲート端子に供給して前記各ＦＥＴを
   スイッチング動作させるゲート制御回路と、前記スイッ
   チング装置のスイッチング動作に基づいて正弦波状の交
   流電力を出力する出力回路とを有するインバータ装置に
   おいて、前記ゲート制御回路は、前記パルストランスの
   一次側に接続され、入力する前記ＰＷＭ信号から低周波
   成分を除いて前記パルストランスの一次側に供給する低
   周波成分カット用コンデンサと、前記パルストランスの
   二次側に接続され、前記パルス幅変調回路から出力され
   るＰＷＭ信号を復調する復調用コンデンサと、前記ＰＷ
   Ｍ信号のパルス列に休止期間を設定する第１のパルス列
   成形回路と、前記休止期間よりも長い休止期間を設定す
   る第２のパルス列成形回路とを備え、前記復調用コンデ
   ンサにより復調されたＰＷＭ信号に基づいて前記各ＦＥ
   Ｔを交互にスイッチング動作させることにより、前記出
   力回路から正弦波状の交流電力を出力するように構成す
   ると共に、始動開始からの所定時間のみ前記第２のパル
   ス列成形回路から出力されるパルスに基づいて前記各Ｆ
   ＥＴを駆動することを特徴とするインバータ装置。