JPH0539195U - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH0539195U JPH0539195U JP9260491U JP9260491U JPH0539195U JP H0539195 U JPH0539195 U JP H0539195U JP 9260491 U JP9260491 U JP 9260491U JP 9260491 U JP9260491 U JP 9260491U JP H0539195 U JPH0539195 U JP H0539195U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- winding
- output
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 パルストランスによってインバータ回路の駆
動信号を伝達するにあたって、一次側と二次側の結合イ
ンピーダンスが小さく、波形歪等がなく安定した信号伝
達のできるように工夫したインバータ装置を提供するこ
と。 【構成】 インバータ装置に用いるパルストランスは、
ボビン(T1)の外周に二次側巻線(T2)、一次側巻
線(T3)、二次側巻線(T4)の順に重ねて巻装さ
れ、巻装後の一次側巻線(T3)と二次側巻線(T4)
の巻幅が略等しくなるような線径を有している。
動信号を伝達するにあたって、一次側と二次側の結合イ
ンピーダンスが小さく、波形歪等がなく安定した信号伝
達のできるように工夫したインバータ装置を提供するこ
と。 【構成】 インバータ装置に用いるパルストランスは、
ボビン(T1)の外周に二次側巻線(T2)、一次側巻
線(T3)、二次側巻線(T4)の順に重ねて巻装さ
れ、巻装後の一次側巻線(T3)と二次側巻線(T4)
の巻幅が略等しくなるような線径を有している。
Description
【0001】
本考案は、インバータ装置に係り、特に、パルストランスにより昇圧したPW M信号によってブリッジ型インバータ回路をスイッチング制御するインバータ装 置に関する。
【0002】
近年、携帯用の交流電源装置には、出力周波数を安定化させるためにインバー タ装置を使用することが多くなってきており、例えばエンジンで駆動される交流 発電機によって商用周波数の交流電力を出力する携帯用電源装置においては、エ ンジンを回転数の高い領域にて運転させて発電機から高出力の交流電流を得、こ の交流電流を一旦直流に変換した後、インバータ装置により商用周波数の交流に 変換して出力するようにした装置が、実開昭59−132398号公報等によっ て知られている。
【0003】 ところで、このような交流電源装置において、その使用用途によっては出力波 形をできるだけ正弦波に近似したものにしたいという要請があり、この要請に応 えるべく上記インバータ装置にパルス幅変調(PWM)方式を採用した交流電源 装置も検討され始めている(特開昭60−82098号公報)。
【0004】 このような交流電源装置においてFETから成るブリッジ回路等でインバータ 装置を構成する場合は、各FETのソース電位が同一でなくなるため、ゲート・ ソース間電圧であるゲート信号を付加するに際し、パルストランス等を利用して ゲート信号を電源電圧から絶縁した形で伝達することが行われている。
【0005】 このようなパルストランスでは、PWM変調した信号を昇圧して伝達するため には、一次側巻線の巻数よりも二次側巻線の巻数を多くしなければならない。ま た、このときの一次側巻線の径と二次側巻線の径とを設定するにあたっては、こ のパルストランスの機能としては単なる信号伝達で十分であるため、一次側巻線 の径と二次側巻線の径とは略同一でよい。
【0006】
しかしながら、パルストランスの一次側巻線と二次側巻線を同一径(例えば、 直径0.26mm)として、図3に示すように、ボビンT1の外周に、二次側巻 線T2,一次側巻線T3,二次側巻線T4の順に、絶縁テープT5を各巻線間に 挟みながら、重ねて巻装した場合は、昇圧のために一次側巻線の巻数(例えば、 15回)よりも二次側巻線の巻数(例えば、往復50回)を多くしなければなら ず、同図に示すように、一次側巻線T3はボビンT1の中程で必用巻数を終了し てしまう。このため、一次側巻線部に空隙が生じ、このため二次側巻線T2,T 4に一次側巻線T3に支配されない磁路が生じてしまう。したがって、一次側と 二次側との結合インピーダンスが増大し、信号の伝達に波形の歪等の不都合が生 じる。
【0007】 また、図4のように、ボビンT1を絶縁テープT5により縦方向に分割し、二 次側巻線T2,T4で一次側巻線T3を縦方向に挟み込むような構成にしても、 一次側と二次側の結合インピーダンスは大きく、外乱の影響も受け易い。
【0008】 本考案は、従来のインバータ装置のこのような不都合な点を解消するためにな されたものであり、一次側と二次側の結合インピーダンスが小さく、波形歪等が なく安定した信号伝達のできるように工夫したインバータ装置を提供することを 目的とする。
【0009】
本考案のインバータ装置は、上述した課題を解決するために、直流電源回路と 、該直流電源回路の出力をスイッチング制御するブリッジ型インバータ回路と、 所定周波数の正弦波基準信号をパルス幅変調してPWM信号を出力するパルス幅 変調回路と、該パルス幅変調回路から出力されるPWM信号を前記ブリッジ型イ ンバータ回路の前記スイッチング動作の制御信号として昇圧して伝達するパルス トランスとを備えたインバータ装置において、前記パルストランスは、前記パル ス幅変調回路側を一次側、前記ブリッジ型インバータ回路側を二次側とし、巻装 後の巻幅が一次側と二次側とで略等しくなるような線径の一次側巻線及び二次側 巻線を、ボビンの外周に、二次側、一次側、二次側の順に重ねて巻装して成るこ とを特徴とする。
【0010】
本考案のインバータ装置においては、パルストランスの一次側巻線と二次側巻 線との巻装後の巻幅が略等しく、二次側、一次側、二次側の順に重ねてボビンの 外周に巻装したので、一次側巻線と二次側巻線の接触面積が大きく、二次側巻線 に一次側巻線に支配されない磁路が存在しない。このことにより、一次側と二次 側の結合インピーダンスは小さくなり、その結果波形歪等の発生しない安定した 信号伝達が可能となる。
【0011】
以下、図面を参照しながら本考案の一実施例を説明する。
【0012】 図1は、本考案のインバータ装置の一実施例に用いられるパルストランスの半 分を示す断面図であり、図2は、図1のパルストランスのコイルの接続関係を示 す図である。
【0013】 図1において、このパルストランスは、ボビンT1の外周に二次側巻線T2、 一次側巻線T3、二次側巻線T4の順にコイルが重ねて巻装されている。一次側 巻線T3の線径は直径0.5mm、二次側巻線T2,T4の線径は直径0.26 mmである。また、一次側巻線T3はボビンの周囲に15回巻回されており、二 次側巻線T2,T4は、それぞれ往復して50回巻回されている。このように巻 回する事により一次側巻線T3と二次側巻線T2,T4の巻装後のボビンT1の 高さ方向の巻幅が略等しくなっている。さらに、図2に示すように、二次側巻線 T2,T4はそれぞれ独立した閉回路を形成する。
【0014】 図5及び図6は、本実施例のインバータ装置を使用した携帯用交流電源装置の の全体的構成を示す回路図である。
【0015】 図5において、1,2はそれぞれ交流発電機の固定子に独立して巻装された出 力巻線であり、1は三相出力巻線、2は単相出力巻線である。また、回転子(図 示せず)には多極の永久磁石の磁極が形成されており、エンジン(図示せず)に よって回転駆動されるように構成されている。三相出力巻線1の出力端は3つの サイリスタと3つのダイオードとで構成されるブリッジ整流回路3に接続され、 ブリッジ整流回路3の出力端は平滑回路4に接続される。そしてこのブリッジ整 流回路3と平滑回路4とで直流電源回路が構成されている。
【0016】 単相補助巻線2の出力端は、正負両極出力端子E,Fを有する定電圧供給装置 5に接続される。定電圧供給装置5は2組の整流回路、平滑回路、定電圧回路5 aから成り、単相補助巻線2からの一の方向の電流に対しては一方の組の各回路 が働き、反対の方向の電流に対しては他方の組の各回路が働き、これによって出 力端子E,Fにそれぞれ正負の定電圧が出力される。
【0017】 6はサイリスタ制御回路であり、電源入力側の一端が定電圧供給装置5の正極 出力端子Eに接続され、他端が平滑回路4の正極側端子とともに接地される。サ イリスタ制御回路6の信号入力端は平滑回路4の負極側端子に、信号出力端はブ リッジ整流回路3の各サイリスタのゲート入力回路に接続される。
【0018】 したがって、三相出力巻線1から出力された三相交流電力はブリッジ整流回路 3で整流され、続く平滑回路4で平滑されて直流電力に変換されると共に、平滑 回路4での直流電圧の変動がサイリスタ制御回路6で検出され、その検出信号に 基づいてブリッジ整流回路3の各サイリスタの導通を制御することにより平滑回 路4の出力電圧が安定に維持されるようなフィードバック制御が行われている。
【0019】 以上のサイリスタ制御回路による制御動作に関する詳細な説明は、本出願人に よる特願平1−230908号及び実願平1−85360号に開示されているの でここでは省略する。
【0020】 次にインバータ装置について説明する。
【0021】 平滑回路4の出力端はインバータ7に接続される。インバータ7は、スイッチ ング装置である4つのFET(電界効果トランジスタ)Q1〜Q4から成るブリ ッジ回路で構成される。FETQ1〜Q4の各ゲート端子に接続される駆動信号 回路に関しては後述する。
【0022】 インバータ7の出力端(FETQ1,Q4の接続点及びFETQ2,Q3の接 続点)は出力回路であるローパスフィルタ8を介して負荷(図示せず)が接続さ れる出力端子9,9’に接続される。ローパスフィルタ8は、負荷に対してコイ ルL1,L2が直列になるように、コンデンサC1が並列になるように接続され 、インバータ7の出力のうちの低周波分(本実施例では商用周波数)の交流電流 を通過させることにより、出力端子9,9’から負荷へ商用周波数の電力を供給 するように構成されている。
【0023】 ローパスフィルタ8のコンデンサC1の両端Gは、それぞれ図6に示した抵抗 R1,R2の直列回路及び抵抗R3,R4の直列回路の各一端に接続される。一 方これら抵抗直列回路の各他端は定電圧供給装置5の正極出力端子Eに接続され る。抵抗R1,R2の接続点及び抵抗R3,R4の接続点はそれぞれ抵抗R10 ,R11を介して差動アンプ101のプラス側入力端子及びマイナス側入力端子 に接続されるとともに、上記2つの接続点間には高周波成分カット用のコンデン サC2が接続される。差動アンプ101を構成するオペアンプのプラス側入力端 子は高周波成分カット用のコンデンサC3を介して接地される。
【0024】 102は商用周波数、例えば50Hzまたは60Hzの正弦波を発生する正弦 波発振器である。この正弦波発振器102の出力及び差動アンプ101の出力は それぞれ差動アンプ103のマイナス側入力端子及びプラス側入力端子に接続さ れる。
【0025】 104は矩形波発振器であり、この矩形波発振器104で発振される矩形波の 周期は、後述のインバータバッファ106の応答時間、約50nsecより大き い値に設定する。この値は従来のコンパレータの応答時間、約1μsecに比べ 格段に速いものであり、したがって当該矩形波の周波数は従来のPWM搬送波( 三角波)の周波数よりも格段に高く設定することができる。
【0026】 矩形波発振器104の出力端は積分回路105に接続される。積分回路105 の出力端と差動アンプ103の出力端とは互いに接続されて重畳信号形成回路を 構成し、インバータバッファ106に接続される。インバータバッファ106は 所定のしきい値(スレッシュホルドレベル)を有し、当該しきい値を超えたレベ ルの信号が入力したときは低レベルの信号を出力し、一方当該しきい値以下のレ ベルの信号が入力したときは高レベルの信号を出力するものであり、ゲート端子 からの入力信号に対し固定されたしきい値を有する、例えばC−MOSゲートの スレッシュホルドレベルを有するバッファ用のICで構成する。
【0027】 インバータバッファ106の出力端子はNAND回路107の一方の入力端に 接続される。
【0028】 矩形波発振器104の出力端は、さらにインバータバッファ108を介して微 分回路110に、及び2連のインバータバッファ109を介して微分回路111 にそれぞれ接続される。微分回路110は、入力端と出力端との間に設けたカッ プリング用のコンデンサC4と、このコンデンサC4の出力端と定電圧供給装置 5の負極出力端子Fとの間に設けた、ダイオードD1(アノードを負極出力端子 F側に向けた)と抵抗R5との並列回路から構成される。なお、微分回路111 も微分回路110とまったく同様に配置されたカップリング用のコンデンサC5 、ダイオードD2、抵抗R6とから構成されている。
【0029】 微分回路110の出力端はインバータバッファ112を経てNAND回路10 7の他方の入力端に接続される。NAND回路107の出力端はNAND回路1 14の一方の入力端に接続される。微分回路111の出力端はインバータバッフ ァ113を経てNAND回路114の他方の入力端に接続される。
【0030】 NAND回路114の出力端は2連のインバータバッファ115を経て、トラ ンジスタQ5,Q6から成るプッシュプル増幅器116に接続される。プッシュ プル増幅器116のトランジスタQ5のコレクタは定電圧供給装置5の正極出力 端子Eに、トランジスタQ6のコレクタは定電圧供給装置5の負極出力端子Fに 接続される。
【0031】 プッシュプル増幅器116の出力端(トランジスタQ5,Q6のエミッタどう しの接続点)はダイオードD3のアノードとダイオードD4のカソードとの接続 点に接続される。ダイオードD3のカソードは定電圧供給装置5の正極出力端子 Eに、ダイオードD4のアノードは定電圧供給装置5の負極出力端子Fに接続さ れる。ダイオードD3,D4は、図1,2でその構成について述べた、パルスト ランスAで発生するサージを吸収するためのものである。
【0032】 ダイオードD3のアノードとダイオードD4のカソードとの接続点は、低周波 成分カット用のコンデンサC6を介してパルストランスAの一次側コイルL3の 一端に接続される。この一次側コイルL3の他端は定電圧供給装置5の負極出力 端子Fに接続される。コンデンサC6は、周波数の高いPWM搬送周波数信号の みを通し、低周波成分は通さないような定数値に設定される。
【0033】 またNAND回路114の出力端は、インバータバッファ117を経た後、上 記同様、トランジスタQ7,Q8から成るプッシュプル増幅器118に接続され 、プッシュプル増幅器118の出力端はダイオードD5のアノードとダイオード D6のカソードとの接続点に接続される。この接続点は、上述のコンデンサC6 と同様にPWM搬送周波数信号のみを通し、低周波成分は通さないような定数値 に設定されたコンデンサC7を介してパルストランスBの一次側コイルL4の一 端に接続される。
【0034】 図5に戻り、FETQ1〜Q4の各ゲート端子に接続される駆動信号回路につ いて説明する。パルストランスAの二次側のコイルL5の一端は、抵抗R7、復 調用のコンデンサC8、抵抗R8とダイオードD7との並列回路を経てFETQ 1のゲート端子に接続される、一方パルストランスAの二次側のコイルL5の他 端はFETQ1のソース端子に接続される。コンデンサC8と、抵抗R8,ダイ オードD7から成る並列回路との接続点は、ツェナーダイオードD8,D9を介 してパルストランスAの二次側のコイルL5の前記他端に接続される。ダイオー ドD7はアノードがFETQ1のゲート端子側になるように、またツェナーダイ オードD8,D9は互いのアノードどうしが向き合うように接続される。
【0035】 パルストランスAのもう一つの二次側コイルL6及びパルストランスBの二次 側コイルL7,L8と、対応する各FETQ3,Q2,Q4のゲート端子との間 にも、パルストランスAの二次側コイルL5とFETQ1のゲート端子との間に 設けられた回路とまったく同様な回路が設けられる。
【0036】 以上のように構成されたインバータ装置(インバータ7、ローパスフィルタ8 及び図6の回路装置)の作動を図7に示す信号波形を参照しながら以下に説明す る。
【0037】 インバータ7のFETQ1,Q3及びFETQ2,Q4のゲート端子には後述 するパルス幅変調(PWM)信号が入力され、このPWM信号に応じてFETQ 1,Q3及びFETQ2,Q4を交互に導通させることにより平滑回路4の出力 をスイッチング制御してローパスフィルタ8へ出力する。ローパスフィルタ8は 高周波成分をカットして商用周波数の交流電力を出力端子9,9’から負荷に供 給する。
【0038】 出力端子9に現れる出力電圧の波形と出力端子9’に現れる出力電圧の波形は 、それぞれが電圧分割抵抗R1,R2及びR3,R4を経た後、差動アンプ10 1にて比較され、その差、すなわち出力電圧の波形の歪みあるいはオフセット成 分を検出し、この検出信号を増幅して差動アンプ103に出力する。出力端子9 ,9’に現れる出力電圧の波形どうしを比較するため、出力電圧の波形の歪みが 精度よく検出できる。なお、コンデンサC2,C3により当該差信号から高周波 成分が除かれるとともに、コンデンサC3は差動アンプ103に加わる外乱をも 除去する。
【0039】 差動アンプ103は正弦波発振器102から入力される商用周波数の正弦波信 号と差動アンプ101から入力される直流分のフィードバック信号によって振幅 基準レベルを補正された商用周波数の正弦波信号(図7b”)を出力する。この 補正された正弦波信号に基づき後述のようにPWM信号をつくるため、インバー タバッファ106のしきい値のバラツキ等に起因して発生する前記出力電圧の波 形の歪み及びオフセット成分を減少させることが可能となる。
【0040】 矩形波発振器104から出力された矩形波信号は積分回路105で積分されて 三角波信号(図7b’)が形成される。この三角波信号b’と差動アンプ103 からの補正された正弦波信号b”とが重畳されて重畳信号(図7b)が形成され 、インバータバッファ106に入力される。インバータバッファ106では、し きい値(図7bに示す破線)を超えるレベルの信号が入力したときには低レベル の信号を出力し、一方しきい値以下のレベルの信号が入力したときには高レベル の信号を出力する(図7c)。この出力パルス列信号cは、三角波信号b’を搬 送波とし、正弦波信号b”によりパルス幅変調されたパルス幅変調(PWM)信 号となる。
【0041】 次に、このパルス幅変調信号cからNAND回路114の出力信号iにいたる までの説明をする。
【0042】 矩形波発振器104から出力された矩形波信号aは、インバータバッファ10 8で反転された後、微分回路110で微分処理され、微分信号dとなる。すなわ ち、矩形波信号aの立ち下がり時には抵抗R5を経てコンデンサC4が充電され 、正の立ち上がりの微分出力が現れ、矩形波信号aの立ち上がり時にはダイオー ドD1を経てコンデンサC4が放電されて負側の微分出力が現れる。
【0043】 微分回路110からの出力信号はインバータバッファ112で、しきい値を基 準に反転増幅されて、正の微分出力が前記しきい値より大きい間だけ低レベルの 矩形波信号eとなる。このときインバータバッファ112の出力信号eとインバ ータバッファ106の出力信号cとがNAND回路107に入力され、NAND 回路107は入力される両信号が高レベルの間だけ低レベルの矩形波信号hを出 力する。
【0044】 さらに、矩形波発振器104から出力された矩形波信号aは、2連のインバー タバッファ109を経た後、微分回路111で微分処理され、矩形波信号aの立 ち上がりで正の微分出力が現れ、立ち下がりで負の微分出力が現れる微分信号f となる。この微分信号fはインバータバッファ113でしきい値を基準に反転増 幅され、正の微分出力部分で低レベルの矩形波信号gとなる。微分回路111及 びインバータバッファ113での信号処理動作は前述の微分回路110及びイン バータバッファ112での動作と同様である。
【0045】 NAND回路114へは、NAND回路107の出力信号hとインバータバッ ファ113の出力信号gとが入力し、NAND回路114は、両入力信号が高レ ベルのとき低レベルの矩形波信号(PWM信号)iを出力する。
【0046】 このNAND回路114から出力されたPWM信号iは、2連のインバータバ ッファ115を経た後、プッシュプル増幅器116でプッシュプル増幅され、そ の後低周波成分カット用のコンデンサC6へ供給される。このコンデンサC6を 通過する直前の信号は、基準レベルに対し振幅一定のPWM信号であるがこの信 号の平均電圧(積分値)は、正弦波発振器102からの正弦波と同一の周期で変 化しており、したがってこのPWM信号は当該正弦波と同一の周波数(商用周波 数)成分を含んでいる。
【0047】 コンデンサC6は低周波信号、すなわち本実施例における商用周波数信号を通 さず、高周波信号であるPWM搬送周波数信号のみを通すので、PWM信号がコ ンデンサC6を通過後は、図7jに示すように、商用周波数成分とは逆相にパル ス列全体が上下して平均電圧が常時零であるパルス信号列がパルストランスAの 一次側コイルL3に供給される。したがって、パルストランスAを構成するトラ ンスコアには、商用周波数成分による磁気飽和の悪影響がほとんどなくなり、P WM搬送周波数で磁気飽和しない程度の小形サイズのもので構成することが可能 となる。
【0048】 また、上述したように、パルストランスAは、一次側コイルL3と二次側コイ ルL5,L6のボビンへの巻装後の巻幅が略等しく巻かれているので、結合イン ピーダンスが小さく、良好な信号伝達が可能となり、波形歪み等が生じない。
【0049】 かくして、良好に信号伝達され、パルストランスAの二次側コイルL5から出 力したパルス信号(図7jに示す信号とほぼ同じ)は、双方向電圧規制回路であ るツェナーダイオードD8,D9の各降伏電圧と比較され、当該出力パルス信号 が正極方向または負極方向においてこれら各降伏電圧を超えたときにツェナーダ イオードD8またはD9が導通して出力パルス信号の電圧規制を行うとともに、 コンデンサC8が充放電され、コンデンサC8の両端には、出力パルス信号が正 極方向または負極方向において各降伏電圧を超えた分による平均電圧(これは商 用周波数を有する)が現れる。したがって、FETQ1のゲート・ソース間には 、商用周波数を有するコンデンサC8の両端電圧と、パルストランスAの二次側 コイルL5から出力したパルス信号とが重畳した信号、すなわちコンデンサC6 を通過前のPWM信号(図7c)が復調される。FETQ1は、PWM信号の正 極パルス信号がゲート端子に入力されている間に対応して導通する。
【0050】 なお、コンデンサC8の定数はFETQ1のゲート容量に対し十分大きな値、 抵抗R7の定数は、パルストランスAの二次側コイルL5とコンデンサC8とが 共振しないQに抑えることのできる値を選定する。抵抗R8はFETQ1のスイ ッチング速度を調整するものであり、またダイオードD7は、FETQ1のゲー ト端子に加えられていた電圧が低下されたときにそれまでにFETQ1のゲート 容量に蓄えられた電荷を急速に放電させてFETQ1を即座に非導通にするため のものである。また、ツェナーダイオードD9は、特にパルストランスAの二次 側コイルL5からのキックバック電圧によって発生するFETQ1の基準電位の 上昇を阻止する機能を有している。
【0051】 パルストランスAの二次側コイルL6から出力したパルス信号も上述の二次側 コイルL5から出力したパルス信号とまったく同様に処理され、FETQ3のス イッチングはFETQ1と同じタイミングで行われることになる。したがってP WM信号の正極パルス入力時にFETQ1及びQ3が導通して平滑回路4から直 流電流がローパスフィルタ8へ供給される。
【0052】 次に、NAND回路114から出力されたPWM信号は、インバータバッファ 117を経た後、上記プッシュプル増幅器116からFETQ1,Q3までの信 号処理回路と同様の信号処理が行われ、FETQ2,Q4はこのPWM信号に応 じてスイッチング制御される。但し、インバータバッファ117を経るためPW M信号は、上記プッシュプル増幅器116からFETQ1,Q3までの回路に加 わるPWM信号とは位相が反転された信号となっており、したがってFETQ1 ,Q3が導通しているときにはFETQ2,Q4が非導通となり、FETQ1, Q3が非導通となっているときにはFETQ2,Q4が導通するようにスイッチ ング制御される。
【0053】 以上のように、商用周波数の正弦波を高周波の三角波信号で変調したPWM信 号に基づきインバータ7のスイッチング制御が行われ、その後インバータ7のス イッチング出力に含まれる搬送周波数成分がローパスフィルタ8で除かれ、ほぼ 正弦波に近似した商用周波数の交流電流が出力端子9,9’から負荷に供給され る。そして、パルス幅変調回路から出力されるPWM信号をブリッジ型インバー タ回路へ昇圧伝達するパルストランスA,Bの一次側コイルL3,L4と二次側 コイルL5,L6及びL7,L8のボビンへの巻装後の巻幅が略等しくされてい るので、一次側コイルL3,L4と二次側コイルL5,L6及びL7,L8の結 合インピーダンスが小さく良好な信号伝達がなされる。
【0054】
本考案のインバータ装置においては、以上説明したように、パルストランスを 、パルス幅変調回路側を一次側、ブリッジ型インバータ回路側を二次側とし、巻 装後の巻幅が一次側と二次側とで略等しくなるような線径の一次側巻線及び二次 側巻線を、ボビンの外周に、二次側、一次側、二次側の順に重ねて巻装したので 、一次側巻線部に空隙が生ぜず、二次側巻線には一次側巻線に支配されない磁路 が生じない。これにより、パルストランスの一次側と二次側の結合インピーダン スが小さく、波形歪等が生ぜず、安定した信号伝達ができる。
【図1】本考案のインバータ装置に用いるパルストラン
スの一実施例の半分を示す断面図である。
スの一実施例の半分を示す断面図である。
【図2】図1のパルストランスの巻線の接続関係を示す
図である。
図である。
【図3】従来のインバータ装置に用いるパルストランス
の一例の半分を示す断面図である。
の一例の半分を示す断面図である。
【図4】従来のインバータ装置に用いるパルストランス
の他の例の半分を示す断面図である。
の他の例の半分を示す断面図である。
【図5】本考案のインバータ装置の一実施例の回路構成
の一部を示す回路図である。
の一部を示す回路図である。
【図6】本考案のインバータ装置の一実施例の回路構成
の他の部分を示す回路図である。
の他の部分を示す回路図である。
【図7】本考案のインバータ装置の一実施例の回路の各
部の波形を示す波形図である。
部の波形を示す波形図である。
T1 ボビン T2,T4,L5,L6,L7,L8 二次側コイル T3,L3,L4 一次側コイル 5 定電圧供給装置 6 サイリスタ制御回路 7 インバータ
Claims (1)
- 【請求項1】 直流電源回路と、該直流電源回路の出力
をスイッチング制御するブリッジ型インバータ回路と、
所定周波数の正弦波基準信号をパルス幅変調してPWM
信号を出力するパルス幅変調回路と、該パルス幅変調回
路から出力されるPWM信号を前記ブリッジ型インバー
タ回路の前記スイッチング動作の制御信号として昇圧し
て伝達するパルストランスとを備えたインバータ装置に
おいて、前記パルストランスは、前記パルス幅変調回路
側を一次側、前記ブリッジ型インバータ回路側を二次側
とし、巻装後の巻幅が一次側と二次側とで略等しくなる
ような線径の一次側巻線及び二次側巻線を、ボビンの外
周に、二次側、一次側、二次側の順に重ねて巻装して成
ることを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991092604U JP2565475Y2 (ja) | 1991-10-16 | 1991-10-16 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1991092604U JP2565475Y2 (ja) | 1991-10-16 | 1991-10-16 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0539195U true JPH0539195U (ja) | 1993-05-25 |
JP2565475Y2 JP2565475Y2 (ja) | 1998-03-18 |
Family
ID=14059056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1991092604U Expired - Fee Related JP2565475Y2 (ja) | 1991-10-16 | 1991-10-16 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2565475Y2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006579A (ja) * | 2016-07-01 | 2018-01-11 | Tdk株式会社 | コイル部品およびパルストランス |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3086794U (ja) * | 2001-12-18 | 2002-07-05 | 再元 陳 | 高所枝鋏 |
-
1991
- 1991-10-16 JP JP1991092604U patent/JP2565475Y2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3086794U (ja) * | 2001-12-18 | 2002-07-05 | 再元 陳 | 高所枝鋏 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018006579A (ja) * | 2016-07-01 | 2018-01-11 | Tdk株式会社 | コイル部品およびパルストランス |
Also Published As
Publication number | Publication date |
---|---|
JP2565475Y2 (ja) | 1998-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6687137B1 (en) | Resonant switching power supply circuit with voltage doubler output | |
US9735695B2 (en) | Method and apparatus for wireless transmission of line frequency, line voltage alternating current | |
US5166870A (en) | Pulse width-modulation control device for invertor devices | |
US5047911A (en) | Device for a unipolarly operated electrical circuit component | |
JP2688660B2 (ja) | インバータ装置 | |
US5309345A (en) | Invertor device | |
JP2565475Y2 (ja) | インバータ装置 | |
JP2934689B2 (ja) | インバータ装置 | |
JP2934679B2 (ja) | インバータ装置 | |
JP2986200B2 (ja) | インバータ装置 | |
JP2688661B2 (ja) | インバータ装置 | |
JP2977604B2 (ja) | インバータ制御式エンジン発電機 | |
JP3319072B2 (ja) | 電力増幅器 | |
JPH06121597A (ja) | インバータ制御式発電機 | |
JPS6013486Y2 (ja) | 電位治療器用交流高電圧発生装置 | |
JP2555306B2 (ja) | 電圧共振型のdc−acコンバ−タ | |
JP2934691B2 (ja) | インバータ装置 | |
JP2557365Y2 (ja) | インバータ装置 | |
JP2742820B2 (ja) | 電源装置 | |
JPH065393U (ja) | インバータ装置 | |
JPS602706Y2 (ja) | テレビジヨン受像機 | |
JP2934690B2 (ja) | インバータ装置 | |
JP3886239B2 (ja) | 電源装置 | |
JPS628147Y2 (ja) | ||
JPH09261961A (ja) | 力率改善コンバータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |