JP2742820B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2742820B2 JP2742820B2 JP22454189A JP22454189A JP2742820B2 JP 2742820 B2 JP2742820 B2 JP 2742820B2 JP 22454189 A JP22454189 A JP 22454189A JP 22454189 A JP22454189 A JP 22454189A JP 2742820 B2 JP2742820 B2 JP 2742820B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- converter transformer
- voltage
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Developing For Electrophotography (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明の、電子写真方式のプリンター、複写機等の画
像形成装置に用いて好適な電源装置に関するものであ
る。
像形成装置に用いて好適な電源装置に関するものであ
る。
従来、この種の画像形成装置において、現像バイアス
用電源は、低周波の交流出力用昇圧トランスを使用し、
該トランスにDC−DCコンバータを結合して、前記トラン
スの交流出力に直流電圧を重畳するように構成したもの
が一般的である。
用電源は、低周波の交流出力用昇圧トランスを使用し、
該トランスにDC−DCコンバータを結合して、前記トラン
スの交流出力に直流電圧を重畳するように構成したもの
が一般的である。
しかしながら、上記のような従来の現像バイアス用電
源装置にあっては、低周波の交流用昇圧トランスを使用
しているので、コンバータトランスが大型になり、可聴
帯域の雑音が発生すると共にデューティ比を50％より大
幅に変えようとしてもトランスの偏磁の為不可能である
等の問題点を有していた。
源装置にあっては、低周波の交流用昇圧トランスを使用
しているので、コンバータトランスが大型になり、可聴
帯域の雑音が発生すると共にデューティ比を50％より大
幅に変えようとしてもトランスの偏磁の為不可能である
等の問題点を有していた。
本発明は、このような問題点に着目してなされたもの
で、低周波の交流昇圧トランスが不要となり、小型で、
可聴帯域の雑音も発生せず、出力のデューティ比を自由
に設定でき、また、交流振幅の安定した出力が得られる
電源装置を得ることを目的としている。
で、低周波の交流昇圧トランスが不要となり、小型で、
可聴帯域の雑音も発生せず、出力のデューティ比を自由
に設定でき、また、交流振幅の安定した出力が得られる
電源装置を得ることを目的としている。
本発明の電源装置は、次のように構成したものであ
る。
る。
a.低周波数の発振信号を発生する第１の発振回路と、高
周波数の発振信号を発生する第２の発振回路と、前記第
１の発振回路の出力で変調された前記第２の発振回路の
出力によって一次側が駆動されるコンバータトランスと
を備え、該コンバータトランスの二次側の整流出力とグ
ランドとの間に前記第１の発振回路の出力で駆動される
電子スイッチをシリーズ接続し、前記コンバータトラン
スの電子スイッチでスイッチングされた整流出力の所定
レベルの電位を、クランプ用ダイオードとクランプ用コ
ンデンサで所定の直流レベルにクランプして給電するよ
うにした。
周波数の発振信号を発生する第２の発振回路と、前記第
１の発振回路の出力で変調された前記第２の発振回路の
出力によって一次側が駆動されるコンバータトランスと
を備え、該コンバータトランスの二次側の整流出力とグ
ランドとの間に前記第１の発振回路の出力で駆動される
電子スイッチをシリーズ接続し、前記コンバータトラン
スの電子スイッチでスイッチングされた整流出力の所定
レベルの電位を、クランプ用ダイオードとクランプ用コ
ンデンサで所定の直流レベルにクランプして給電するよ
うにした。
b.前記ａの電源装置において、第１の発振回路は、略10
％〜45％の間のデューティ比を持つ発振信号を出力する
ことを特徴とするようにした。
％〜45％の間のデューティ比を持つ発振信号を出力する
ことを特徴とするようにした。
c.前記ａまたはｂの電源装置において、コンバータトラ
ンスの二次側の整流出力の振幅成分を検出して、該検出
力が所定値になるように第１の発振回路のデューティ比
を制御するようにした。
ンスの二次側の整流出力の振幅成分を検出して、該検出
力が所定値になるように第１の発振回路のデューティ比
を制御するようにした。
d.前記ａまたはｂの電源装置において、コンバータトラ
ンスの二次側の整流出力の振幅成分を検出して該検出出
力が所定値になるようにコンバータトランスの一次側の
電源電圧を制御するようにした。
ンスの二次側の整流出力の振幅成分を検出して該検出出
力が所定値になるようにコンバータトランスの一次側の
電源電圧を制御するようにした。
e.前記ａまたはｂの電源装置において、コンバータトラ
ンスの二次側の整流出力の振幅成分を検出して、該検出
出力が所定値になるように電子スイッチの短絡タイミン
グを制御するようにした。
ンスの二次側の整流出力の振幅成分を検出して、該検出
出力が所定値になるように電子スイッチの短絡タイミン
グを制御するようにした。
f.前記ａないしｅ何れかの電源装置において、電子スイ
ッチは、高耐圧のトランジスタ或はFETを用いるように
した。
ッチは、高耐圧のトランジスタ或はFETを用いるように
した。
g.前記ｆの電源装置において、トランジスタ或はFETと
整流出力側との間に抵抗をシリーズ接続し、トランジス
タのコレクタ或はFETのドレスン電圧の振幅成分が所定
値になるように該トランジスタのベース電流或はFETの
ゲート電圧を制御するようにした。
整流出力側との間に抵抗をシリーズ接続し、トランジス
タのコレクタ或はFETのドレスン電圧の振幅成分が所定
値になるように該トランジスタのベース電流或はFETの
ゲート電圧を制御するようにした。
h.前記ｆの電源装置において、複数の電子スイッチは、
高耐圧のトランジスタの互いのコレクタとエミッタを接
続し、それぞれのベースにコンバータの二次側の整流出
力を抵抗で分圧した略等しい電圧を印加するようにする
と共に、エミッタをグランド間に挿入したトランジスタ
のベースに低周波の駆動信号を印加するようにした。
高耐圧のトランジスタの互いのコレクタとエミッタを接
続し、それぞれのベースにコンバータの二次側の整流出
力を抵抗で分圧した略等しい電圧を印加するようにする
と共に、エミッタをグランド間に挿入したトランジスタ
のベースに低周波の駆動信号を印加するようにした。
i.前記ｆの電源装置において、複数の電子スイッチは、
高耐圧のFETの互いのドレインとソースを接続し、それ
ぞれのゲートにコンバータトランスの二次側の整流出力
を抵抗で分圧した略等しい電圧を印加するようにすると
共に、ソースをグランド間に挿入したFETのゲートに低
周波数の駆動信号を印加するようにした。
高耐圧のFETの互いのドレインとソースを接続し、それ
ぞれのゲートにコンバータトランスの二次側の整流出力
を抵抗で分圧した略等しい電圧を印加するようにすると
共に、ソースをグランド間に挿入したFETのゲートに低
周波数の駆動信号を印加するようにした。
j.前記コンバータトランスの二次側の整流出力のグラン
ド用バイアス電源を、該コンバータトランスの二次側の
整流出力から形成するようにした。
ド用バイアス電源を、該コンバータトランスの二次側の
整流出力から形成するようにした。
本発明の電源装置においては、高周波のコンバータト
ランスが使用でき、このコンバータトランスの一次側の
駆動信号に、低周波で変調をかけ、該インバータトラン
スの二次側の整流出力を低周波でグランド間に短絡する
ようにしている。このため、低周波の交流用昇圧トラン
スが不要となり、出力のデューティ比も自由に設定でき
る。また、得られた低周波の高圧出力は、コンデンサと
ダイオードのクランプ回路によって所定値にクランプさ
れた後、所定負荷に供給される。
ランスが使用でき、このコンバータトランスの一次側の
駆動信号に、低周波で変調をかけ、該インバータトラン
スの二次側の整流出力を低周波でグランド間に短絡する
ようにしている。このため、低周波の交流用昇圧トラン
スが不要となり、出力のデューティ比も自由に設定でき
る。また、得られた低周波の高圧出力は、コンデンサと
ダイオードのクランプ回路によって所定値にクランプさ
れた後、所定負荷に供給される。
第１図は本発明に係る電源装置の基本構成図である。
第２図にその各部の電圧波形を示す。第１の発振回路１
の低周波f1の出力信号は、繰返し周波数数100Hzから数1
0K Hz迄の範囲で、デューティ20％の矩形波であり、第
２の発振回路２の高周波f2の出力信号は、繰返し周波数
数10K Hz以上でデューティ50％の矩形波である。そし
て、f1の低周波信号で変調されたf2の高周波信号によっ
てコンバータトランスT1の一次側のスイッチングトラン
ジスタQ1が変調回路３を介して駆動される。ここで、＋
Vccの電源と接続されたコンバータトランスT1は、高周
波駆動の為、十分小型にすることが可能である。
第２図にその各部の電圧波形を示す。第１の発振回路１
の低周波f1の出力信号は、繰返し周波数数100Hzから数1
0K Hz迄の範囲で、デューティ20％の矩形波であり、第
２の発振回路２の高周波f2の出力信号は、繰返し周波数
数10K Hz以上でデューティ50％の矩形波である。そし
て、f1の低周波信号で変調されたf2の高周波信号によっ
てコンバータトランスT1の一次側のスイッチングトラン
ジスタQ1が変調回路３を介して駆動される。ここで、＋
Vccの電源と接続されたコンバータトランスT1は、高周
波駆動の為、十分小型にすることが可能である。
また、電子スイッチ４は、発振回路１の出力で低レベ
ルのタイミングで閉じられる。同時に、このタイミング
でコンバータトランスT1の一次側のスイッチグトランジ
スタQ1は、遮断状態に保たれる。すなわち、コンバータ
トランスT1の整流用ダイオードD1及び抵抗R1を介した整
流出力が、上記低周波信号の整流用ダイオードD1が遮断
される位相でグランドに短絡される。そして、スイッチ
ングトランジスタQ1が例えば50K Hzの周波数で駆動して
いる状態で、整流用ダイオードD1のカソードには第２図
に示す＋V1の電圧が得られ、この電圧がクランプ用コン
デンサC1で平滑される為、電子スイッチ４の出力は、第
２図に示すようになる。ここで得られた出力はクランプ
用コンデンサC1を通して出力端子P1に送出されるが、ク
ランプ用ダイオードD2が正方向のピーク時に導通して、
−VEとなるバイアス用のクランプ用電源５にクランプさ
れる為、出力端子はP1には出力振幅がV1,正方向のピー
ク値が−VEの出力が得られ、この出力が現像バイアス用
として現像ローラに供給される。
ルのタイミングで閉じられる。同時に、このタイミング
でコンバータトランスT1の一次側のスイッチグトランジ
スタQ1は、遮断状態に保たれる。すなわち、コンバータ
トランスT1の整流用ダイオードD1及び抵抗R1を介した整
流出力が、上記低周波信号の整流用ダイオードD1が遮断
される位相でグランドに短絡される。そして、スイッチ
ングトランジスタQ1が例えば50K Hzの周波数で駆動して
いる状態で、整流用ダイオードD1のカソードには第２図
に示す＋V1の電圧が得られ、この電圧がクランプ用コン
デンサC1で平滑される為、電子スイッチ４の出力は、第
２図に示すようになる。ここで得られた出力はクランプ
用コンデンサC1を通して出力端子P1に送出されるが、ク
ランプ用ダイオードD2が正方向のピーク時に導通して、
−VEとなるバイアス用のクランプ用電源５にクランプさ
れる為、出力端子はP1には出力振幅がV1,正方向のピー
ク値が−VEの出力が得られ、この出力が現像バイアス用
として現像ローラに供給される。
なお、第１の発振回路１の発振信号は略10％〜45％の
デューティ比を持たせるようにしてもよい。
デューティ比を持たせるようにしてもよい。
第３図は本発明の第１実施例を示す回路図である。図
中、Q2,Q31は、複数個シリーズ接続する電子スイッチ４
に用いられたトランジスタであり、トランジスタQ2のコ
レクタ，エミッタ間の絶対最大定格を整流用ダイオード
D1の整流出力がオーバーした時、ダイオードD1の出力電
圧をR31,R32で1/2に分圧してトランジスタQ31のベース
に加え、トランジスタQ2,Q31のコレクタ，エミッタ間に
上記出力の1/2の電圧が印加されるようにしている。そ
して、トランジスタQ2がオフの時、トランジスタQ31の
ベースにはダイオードD1の整流出力の1/2の電圧が印加
される。この時、トランジスタQ2遮断されている為、エ
ミッタには電流は流れないが、エース，エミッタ接合ダ
イオードでトランジスタQ31のエミッタはベース電圧と
ほぼ同電位となる。この為、トランジスタQ2,Q31のコレ
クタ，エミッタはそれぞれダイオードD1の整流出力1/2
ずつを分担する。そして、トランジスタQ2が発振回路１
の出力でオンされると、トランジスタQ31は元々ベース
が順バイアスされているのでただちに導通する。ダイオ
ードD31はトランジスタQ31のベース，エミッタ接合が逆
バイアスされるを阻止する為のダイオードである。
中、Q2,Q31は、複数個シリーズ接続する電子スイッチ４
に用いられたトランジスタであり、トランジスタQ2のコ
レクタ，エミッタ間の絶対最大定格を整流用ダイオード
D1の整流出力がオーバーした時、ダイオードD1の出力電
圧をR31,R32で1/2に分圧してトランジスタQ31のベース
に加え、トランジスタQ2,Q31のコレクタ，エミッタ間に
上記出力の1/2の電圧が印加されるようにしている。そ
して、トランジスタQ2がオフの時、トランジスタQ31の
ベースにはダイオードD1の整流出力の1/2の電圧が印加
される。この時、トランジスタQ2遮断されている為、エ
ミッタには電流は流れないが、エース，エミッタ接合ダ
イオードでトランジスタQ31のエミッタはベース電圧と
ほぼ同電位となる。この為、トランジスタQ2,Q31のコレ
クタ，エミッタはそれぞれダイオードD1の整流出力1/2
ずつを分担する。そして、トランジスタQ2が発振回路１
の出力でオンされると、トランジスタQ31は元々ベース
が順バイアスされているのでただちに導通する。ダイオ
ードD31はトランジスタQ31のベース，エミッタ接合が逆
バイアスされるを阻止する為のダイオードである。
また、コンバータトランスT1の二次側の整流出力を分
圧用抵抗R2,R3、ダイオードD3及び平滑用コンデンサC2
を通して誤差増幅器６に入力し、端子P2から入力された
所定の基準電圧と比較することで該整流出力の振幅成分
を検出し、その結果によりPWM回路７を介してコンバー
タトランスT1の一次側を制御している。これにより、安
定した出力を供給することができる。
圧用抵抗R2,R3、ダイオードD3及び平滑用コンデンサC2
を通して誤差増幅器６に入力し、端子P2から入力された
所定の基準電圧と比較することで該整流出力の振幅成分
を検出し、その結果によりPWM回路７を介してコンバー
タトランスT1の一次側を制御している。これにより、安
定した出力を供給することができる。
ここで、上記トランジスタQ2,Q31に代えて高耐圧のFE
Tを使用してもよい。この時、FETのドレインの電圧成分
が所定値になるように該FETのゲート電圧を制御する。
また、FETの互いのドレインとソースを接続し、それぞ
れのゲートにコンバータトランスT1の二次側の整流出力
をシリーズ接続した抵抗R31,R32で分圧した略等しい電
圧を印加する。これにより安定した出力が得られる。
Tを使用してもよい。この時、FETのドレインの電圧成分
が所定値になるように該FETのゲート電圧を制御する。
また、FETの互いのドレインとソースを接続し、それぞ
れのゲートにコンバータトランスT1の二次側の整流出力
をシリーズ接続した抵抗R31,R32で分圧した略等しい電
圧を印加する。これにより安定した出力が得られる。
また、上記整流出力の振幅成分の検出出力が所定値に
なるように、第１の発振回路１の発振出力のデューティ
比を制御するようにしてもよい。
なるように、第１の発振回路１の発振出力のデューティ
比を制御するようにしてもよい。
第４図は本発明の第２実施例を示す回路図である。こ
の実施例は、前述の整流出力の振幅成分を検出し、その
検出が所定値に安定するようにしたものであり、ここで
は、単に電子スイッチ４の出力を単に抵抗R2,R3、ダイ
オードD3及びコンデンサC2により分圧、整流、平滑し
て、誤差増幅器６で端子P2に入力された外部電圧と比較
し、PWM回路７のパルス幅を制御するようにしている。
この時、PWM回路７の繰返し周波数は、略50K Hzとす
る。そして、PWM回路７の出力は、第３実施例と同様に
低周波パルスで変調回路３で変調された後、スイッチン
グトランジスタQ1を駆動する。
の実施例は、前述の整流出力の振幅成分を検出し、その
検出が所定値に安定するようにしたものであり、ここで
は、単に電子スイッチ４の出力を単に抵抗R2,R3、ダイ
オードD3及びコンデンサC2により分圧、整流、平滑し
て、誤差増幅器６で端子P2に入力された外部電圧と比較
し、PWM回路７のパルス幅を制御するようにしている。
この時、PWM回路７の繰返し周波数は、略50K Hzとす
る。そして、PWM回路７の出力は、第３実施例と同様に
低周波パルスで変調回路３で変調された後、スイッチン
グトランジスタQ1を駆動する。
第５図は本発明の第３実施例を示す図である。この実
施例は、第４図の実施例と同様、出力の振幅を所定値に
安定化するようにしたものであるが、PWM回路を用いる
代りにコンバータトランスT1の一次側の供給電圧を制御
するようにしている。このように一次側の電源電圧を制
御しても、安定した出力が選られる。
施例は、第４図の実施例と同様、出力の振幅を所定値に
安定化するようにしたものであるが、PWM回路を用いる
代りにコンバータトランスT1の一次側の供給電圧を制御
するようにしている。このように一次側の電源電圧を制
御しても、安定した出力が選られる。
第６図は本発明の第４実施例を示す回路図である。こ
の実施例は、電子スイッチ４として、高耐圧のトランジ
スタQ2を用いたものである。なお、この高耐圧のトラン
ジスタQ2に代えて高耐圧のFETを用いても全く同じ回路
で置き換えることが可能である。
の実施例は、電子スイッチ４として、高耐圧のトランジ
スタQ2を用いたものである。なお、この高耐圧のトラン
ジスタQ2に代えて高耐圧のFETを用いても全く同じ回路
で置き換えることが可能である。
第７図は本発明の第５実施例を示す回路図である。こ
の実施例では、出力の振幅を所定値に安定化する為に、
電子スイッチ４のトランジスタQ2のベース電流を制御し
てる。すなわち、第２図に示す発振回路１の出力の低レ
ベルのタイミングに於いて、ダイオードD4,抵抗R5を介
してトランジスタQ2にベース電流を流し、誤差増幅器６
の出力レベルの如何にかかわらず該トランジスタQ2を導
通して、そのコレクタ電圧を零に保っている。また、第
２図に示す発振回路１の出力の高レベルのタイミングで
は、ダイオードD4は遮断状態になるので、トランジスタ
Q2のベース電流は誤差増幅器６の出力によって制御さ
れ、抵抗R1の電位降下によって、出力振幅は一定に保た
れる。このようにトランジスタQ2の短絡タイミングを制
御しても、安定化した出力が得られる。図中、８はイン
バータ（反転器）、D4はダイオード、R5は抵抗である。
第８図は本発明の第６実施例を示す回路図である。この
実施例は、クランプ用電源５をコンバータトランスT1の
二次側の整流出力であるスイッチ４の出力から形成する
ようにしたものである。ここでは、振幅検出回路を構成
する抵抗R2とダイオードD3の接続点より倍電圧整流回路
を構成するダイオードD5,D6を介して−VEのクランプ用
電源５を得ている。
の実施例では、出力の振幅を所定値に安定化する為に、
電子スイッチ４のトランジスタQ2のベース電流を制御し
てる。すなわち、第２図に示す発振回路１の出力の低レ
ベルのタイミングに於いて、ダイオードD4,抵抗R5を介
してトランジスタQ2にベース電流を流し、誤差増幅器６
の出力レベルの如何にかかわらず該トランジスタQ2を導
通して、そのコレクタ電圧を零に保っている。また、第
２図に示す発振回路１の出力の高レベルのタイミングで
は、ダイオードD4は遮断状態になるので、トランジスタ
Q2のベース電流は誤差増幅器６の出力によって制御さ
れ、抵抗R1の電位降下によって、出力振幅は一定に保た
れる。このようにトランジスタQ2の短絡タイミングを制
御しても、安定化した出力が得られる。図中、８はイン
バータ（反転器）、D4はダイオード、R5は抵抗である。
第８図は本発明の第６実施例を示す回路図である。この
実施例は、クランプ用電源５をコンバータトランスT1の
二次側の整流出力であるスイッチ４の出力から形成する
ようにしたものである。ここでは、振幅検出回路を構成
する抵抗R2とダイオードD3の接続点より倍電圧整流回路
を構成するダイオードD5,D6を介して−VEのクランプ用
電源５を得ている。
第９図は本発明の第７実施例を示す回路図である。こ
の実施例は、コンバーラトンスT1の二次側の出力を倍電
圧整流した例であり、ダイオードD6及びコンザンサC5を
コンバータトランスT1の一次巻線に接続している。
の実施例は、コンバーラトンスT1の二次側の出力を倍電
圧整流した例であり、ダイオードD6及びコンザンサC5を
コンバータトランスT1の一次巻線に接続している。
なお、上記各実施例における低周波の第１の発振回路
１の具体例として例えば、第10図に示すような回路で、
端子P3に加えられた外部電圧を変化することにより、発
振出力のデューティ比を容易に制御することができる。
図中、9,10はコンパレータを示し、抵抗R7とコンデンサ
C6の接続点の電圧波形はそれらのCR時定数より決定さ
れ、また各コンパレータ9,10の出力波形は図示のように
なる。
１の具体例として例えば、第10図に示すような回路で、
端子P3に加えられた外部電圧を変化することにより、発
振出力のデューティ比を容易に制御することができる。
図中、9,10はコンパレータを示し、抵抗R7とコンデンサ
C6の接続点の電圧波形はそれらのCR時定数より決定さ
れ、また各コンパレータ9,10の出力波形は図示のように
なる。
また、電子スイッチ４の具合例としては、第11図に示
すように、ダイオードD1の整流出力を抵抗R31,R32,R33
で1/3ずつ分圧し、トランジスタQ2,Q31,Q32にダイオー
ドD1の整流出力の1/3ずつを分担させるようにすること
ができる。更に第12図に示すようにトランジスタQ31,Q3
2のエミッタに電力消費が問題にならない程度の高抵抗R
35,R36をグランド間に挿入し、スイッチングスピードを
改善させることもできる。
すように、ダイオードD1の整流出力を抵抗R31,R32,R33
で1/3ずつ分圧し、トランジスタQ2,Q31,Q32にダイオー
ドD1の整流出力の1/3ずつを分担させるようにすること
ができる。更に第12図に示すようにトランジスタQ31,Q3
2のエミッタに電力消費が問題にならない程度の高抵抗R
35,R36をグランド間に挿入し、スイッチングスピードを
改善させることもできる。
以上、各実施例について説明したが、本発明の現像バ
イアス用電源装置は、上記のような構成とすることによ
り、次のような利点が得られる。
イアス用電源装置は、上記のような構成とすることによ
り、次のような利点が得られる。
I.低周波の交流用昇圧トランスを削除でき、大幅な小型
化、コストダウンが図られ、信頼性も向上する。
化、コストダウンが図られ、信頼性も向上する。
II.可聴帯域のノイズを完全に無くすことができる。
III.従来不可能であった50％以外の交流出力のデューテ
ィ比を自由に設定することが可能となり、且つ可変する
ことも容易になった。
ィ比を自由に設定することが可能となり、且つ可変する
ことも容易になった。
IV.第４図〜第７図の実施例では、交流振幅の安定化が
非常に得られる。
非常に得られる。
V.第９図の実施例によれば、振幅安定化された出力の一
部を倍電圧整流して、クランプ用電源を得ている為、ク
ランプ電源そのものも安定化される。従って、振幅と直
流レベルの双方共安定した出力が容易に得られる。
部を倍電圧整流して、クランプ用電源を得ている為、ク
ランプ電源そのものも安定化される。従って、振幅と直
流レベルの双方共安定した出力が容易に得られる。
VI.第３図及び第11図，第12図のように構成することに
より、スイッチング素子の電圧定格に制限されることな
く、高電圧出力が得られる。また、高耐圧の制限の為に
電流定格、電力定格やhFEの低いトランジスタを使う必
要がないので、高電力負荷に対して高速の出力応答設計
が可能となる。
より、スイッチング素子の電圧定格に制限されることな
く、高電圧出力が得られる。また、高耐圧の制限の為に
電流定格、電力定格やhFEの低いトランジスタを使う必
要がないので、高電力負荷に対して高速の出力応答設計
が可能となる。
VII.また、第12図のように電子スイッチを構成すること
により、トランジスタQ31,Q32は常時活性状態にあるの
で、トランジスタQ2のオン時に第３図及び第11図の例に
対して高速の応答が可能となる。この時、トランジスタ
Q2はグランド間でベース駆動可能であるので、通常の高
速ベース駆動技術が適用可能である。
により、トランジスタQ31,Q32は常時活性状態にあるの
で、トランジスタQ2のオン時に第３図及び第11図の例に
対して高速の応答が可能となる。この時、トランジスタ
Q2はグランド間でベース駆動可能であるので、通常の高
速ベース駆動技術が適用可能である。
以上のように、本発明によれば、低周波の交流用昇圧
トランスが不要となり、小型で可聴帯域の雑音も発生せ
ず、出力デューティ比を自由に設定でき、また、交流振
幅の安定した出力が得られるという効果がある。
トランスが不要となり、小型で可聴帯域の雑音も発生せ
ず、出力デューティ比を自由に設定でき、また、交流振
幅の安定した出力が得られるという効果がある。
第１図は本発明に係る現像バイアス用電源装置の基本構
成図、第２図は第１図の回路の各部の電圧波形図、第３
図は本発明の第１実施例を示す回路図、第４図は本発明
の第２実施例を示す回路図、第５図は本発明の第３実施
例を示す回路図、第６図は本発明の第４実施例を示す回
路図、第７図は本発明の第５実施例を示す回路図、第８
図は本発明の第６実施例を示す回路図、第９図は本発明
の第７実施例を示す回路図、第10図は第１の発振回路の
具体例を示す構成図、第11図及び第12図は電子スイッチ
の具体例を示す構成図である。 １……第１の発振回路 ２……第２の発振回路 ３……変調回路 ４……電子スイッチ ５……クランプ用電源 ６……誤差増幅器 ７……PWM回路 T1……コンバータトランス Q1……スイッチングトランジスタ D1……整流用ダイオード C1……クランプ用コンデンサ D2……クランプ用ダイオード Q2……高耐圧のトランジスタ
成図、第２図は第１図の回路の各部の電圧波形図、第３
図は本発明の第１実施例を示す回路図、第４図は本発明
の第２実施例を示す回路図、第５図は本発明の第３実施
例を示す回路図、第６図は本発明の第４実施例を示す回
路図、第７図は本発明の第５実施例を示す回路図、第８
図は本発明の第６実施例を示す回路図、第９図は本発明
の第７実施例を示す回路図、第10図は第１の発振回路の
具体例を示す構成図、第11図及び第12図は電子スイッチ
の具体例を示す構成図である。 １……第１の発振回路 ２……第２の発振回路 ３……変調回路 ４……電子スイッチ ５……クランプ用電源 ６……誤差増幅器 ７……PWM回路 T1……コンバータトランス Q1……スイッチングトランジスタ D1……整流用ダイオード C1……クランプ用コンデンサ D2……クランプ用ダイオード Q2……高耐圧のトランジスタ
Claims (10)
- 【請求項１】低周波数の発振信号を発生する第１の発振
回路と、高周波数の発振信号を発生する第２の発振回路
と、前記第１の発振回路の出力で変調された前記第２の
発振回路の出力によって一次側が駆動されるコンバータ
トランスとを備え、該コンバータトランスの二次側の整
流出力とグランドとの間に前記第１の発振回路の出力で
駆動される電子スイッチをシリーズ接続し、前記コンバ
ータトランスの電子スイッチでスイッチングされた整流
出力の所定レベルの電位を、クランプ用ダイオードとク
ランプ用コンデンサで所定の直流レベルにクランプして
給電することを特徴とする電源装置。 - 【請求項２】前記第１の発振回路は、略10％〜45％の間
のデューティ比を持つ発振信号を出力することを特徴と
する請求項１記載の電源装置。 - 【請求項３】前記コンバータトランスの二次側の整流出
力の振幅成分を検出して、該検出力が所定値になるよう
に第１の発振回路のデューティ比を制御することを特徴
とする請求項１または２記載の電源装置。 - 【請求項４】前記コンバータトランスの二次側の整流出
力の振幅成分を検出して該検出出力が所定値になるよう
にコンバータトランスの一次側の電源電圧を制御するこ
とを特徴とする請求項１または２記載の電源装置。 - 【請求項５】前記コンバータトランスの二次側の整流出
力の振幅成分を検出して、該検出出力が所定値になるよ
うに電子スイッチの短絡タイミングを制御することを特
徴とする請求項１または２記載の電源装置。 - 【請求項６】前記電子スイッチは、高耐圧のトランジス
タ或はFETを用いることを特徴とする請求項１ないし５
何れか記載の電源装置。 - 【請求項７】前記トランジスタ或はFETと整流出力側と
の間に抵抗をシリーズ接続し、トランジスタのコレクタ
或はFETのドレスン電圧の振幅成分が所定値になるよう
に該トランジスタのベース電流或はFETのゲート電圧を
制御することを特徴とする請求項６記載の電源装置。 - 【請求項８】前記複数の電子スイッチは、高耐圧のトラ
ンジスタの互いのコレクタとエミッタを接続し、それぞ
れのベースにコンバータの二次側の整流出力を抵抗で分
圧した略等しい電圧を印加するようにすると共に、エミ
ッタをグランド間に挿入したトランジスタのベースに低
周波の駆動信号を印加するようにしたことを特徴とする
請求項６記載の電源装置。 - 【請求項９】前記複数の電子スイッチは、高耐圧のFET
の互いのドレインとソースを接続し、それぞれのゲート
にコンバータトランスの二次側の整流出力を抵抗で分圧
した略等しい電圧を印加するようにすると共に、ソース
をグランド間に挿入したFETのゲートに低周波数の駆動
信号を印加するようにしたことを特徴とする請求項６記
載の電源装置。 - 【請求項１０】前記コンバータトランスの二次側の整流
出力のグランド用バイアス電源を、該コンバータトラン
スの二次側の整流出力から形成することを特徴とする請
求項１または９何れか記載の電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22454189A JP2742820B2 (ja) | 1989-09-01 | 1989-09-01 | 電源装置 |
| US07/414,274 US5173847A (en) | 1988-09-30 | 1989-09-29 | PWM power supply with synchronous rectifier and synchronizing oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22454189A JP2742820B2 (ja) | 1989-09-01 | 1989-09-01 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389858A JPH0389858A (ja) | 1991-04-15 |
| JP2742820B2 true JP2742820B2 (ja) | 1998-04-22 |
Family
ID=16815415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22454189A Expired - Fee Related JP2742820B2 (ja) | 1988-09-30 | 1989-09-01 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2742820B2 (ja) |
-
1989
- 1989-09-01 JP JP22454189A patent/JP2742820B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0389858A (ja) | 1991-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0471421B1 (en) | Stabilizing power source apparatus | |
| US6246593B1 (en) | Topology-independent synchronous rectifier commutation circuit | |
| US10784859B2 (en) | Transformer based gate drive circuit | |
| US8724345B2 (en) | Self power source apparatus | |
| JPH0357713B2 (ja) | ||
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| JP2742820B2 (ja) | 電源装置 | |
| JP2018007345A (ja) | 絶縁ゲート型半導体素子駆動装置 | |
| JP2816719B2 (ja) | 現像バイアス用電源装置 | |
| JP2934689B2 (ja) | インバータ装置 | |
| JP2977604B2 (ja) | インバータ制御式エンジン発電機 | |
| JP3268118B2 (ja) | 直流安定化電源装置 | |
| JP3366588B2 (ja) | 同期整流コンバータ | |
| CA2356187A1 (en) | A synchronous flyback converter | |
| JP3171578B2 (ja) | スイッチング電源及び同期整流回路 | |
| JP2740476B2 (ja) | Ｆｅｔ整流回路 | |
| JPH066967A (ja) | 自己消孤型素子の駆動回路 | |
| JP2565475Y2 (ja) | インバータ装置 | |
| JPS58175972A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP2723263B2 (ja) | 電源装置 | |
| JP2557365Y2 (ja) | インバータ装置 | |
| JP3377128B2 (ja) | スイッチング電源装置 | |
| JPH039711B2 (ja) | ||
| JPH0683573B2 (ja) | 共振コンバータおよびその制御方法 | |
| JPH04322162A (ja) | 電圧共振コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |