JP2556155B2 - Method for manufacturing semiconductor device - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に半導体装
置におけるコンタクトホールの製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a contact hole in a semiconductor device.

〔従来の技術〕[Conventional technology]

配線あるいは電極として用いられる多結晶シリコン膜
の下部の半導体基板に多結晶シリコン膜と絶縁膜を介し
て形成された拡散層と、多結晶シリコン膜の上部に絶縁
膜を介して形成される導電層とを接続するためのコンタ
クトホールを形成する場合、多結晶シリコン膜を避けて
このコンタクトホールを形成するには、従来、工程順縦
断面図第３図（ａ），（ｂ）に示すような方法がとられ
ている。A diffusion layer formed on a semiconductor substrate below a polycrystalline silicon film used as a wiring or an electrode via a polycrystalline silicon film and an insulating film, and a conductive layer formed above the polycrystalline silicon film via an insulating film In the case of forming a contact hole for connecting with, the conventional method for forming this contact hole while avoiding the polycrystalline silicon film is as shown in FIGS. 3 (a) and 3 (b). The method is taken.

まず、ｐ型シリコン基板１上に、リソグラフィ技術と
イオン注入技術とを用いてｎ型拡散層２を形成し、酸化
シリコン膜４を形成する。次に、多結晶シリコン膜を堆
積し、これに燐を拡散してｎ型にした後、リソグラフィ
技術を用いて多結晶シリコン膜５をパターンニングす
る。なお、このパターンニングは、後工程で形成するコ
ンタクトホールから、多結晶シリコン膜５が所望の間隔
を有するように、行なう必要がある。次に、酸化シリコ
ン膜17を形成する〔第３図（ａ）〕。First, the n-type diffusion layer 2 is formed on the p-type silicon substrate 1 by using the lithography technique and the ion implantation technique, and the silicon oxide film 4 is formed. Next, a polycrystalline silicon film is deposited, phosphorus is diffused into the polycrystalline silicon film to make it n-type, and then the polycrystalline silicon film 5 is patterned by using a lithography technique. Note that this patterning needs to be performed so that the polycrystalline silicon film 5 has a desired distance from a contact hole formed in a later step. Next, a silicon oxide film 17 is formed [FIG. 3 (a)].

次に、リソグラフィ技術を用いて、ｎ型拡散層２が露
出するようにコンタクトホール６を形成する。続いて、
タングステンシリサイド膜９をスパッタ法，リソグラフ
ィ技術により形成する〔第３図（ｂ）〕。Next, a contact hole 6 is formed by lithography so that the n-type diffusion layer 2 is exposed. continue,
The tungsten silicide film 9 is formed by the sputtering method and the lithography technique [FIG. 3 (b)].

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上述した従来技術によるコンタクトホールの形成方法
は、多結晶シリコン膜５とコンタクトホール６とを別々
のリソグラフィ技術を用いてパターンニングしているた
め、多結晶シリコン膜５とコンタクトホール６との間の
目合せマージンが必要となり、高集積度化の妨げとなっ
ている。In the above-described method of forming a contact hole according to the conventional technique, the polycrystalline silicon film 5 and the contact hole 6 are patterned by using different lithography techniques, so that the contact between the polycrystalline silicon film 5 and the contact hole 6 is reduced. An alignment margin is required, which hinders high integration.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の半導体装置の製造方法は、 半導体基板に設けられた拡散層上に、この拡散層と接
続しない多結晶シリコン膜が絶縁膜を介して形成され、
この拡散層と接続する導電層が多結晶シリコン膜上に別
の絶縁膜を介して形成されるとき、この拡散層と導電層
とを接続するためのコンタクトホールを形成するに際し
て、 拡散層と多結晶シリコン膜の間の絶縁膜を窒化シリコ
ン膜と第１の絶縁膜で形成し、不純物を添加した多結晶
シリコン膜を堆積，形成し、多結晶シリコン膜を貫通し
窒化シリコン膜に到るコンタクトホールを形成し、 熱酸化によりコンタクトホール底面の窒化シリコン膜
表面には薄い第１の酸化シリコン膜，多結晶シリコン膜
表面には厚い第２の酸化シリコン膜を形成し、第1,第２
の酸化シリコン膜の膜厚の差を利用したエッチングによ
り第２の酸化シリコン膜は大部分残して第１の酸化シリ
コン膜を除去し、 導電層を堆積，形成し、上述のコンタクトホールによ
り拡散層と導電層とを接続する工程を有している。A method for manufacturing a semiconductor device according to the present invention is a method in which a polycrystalline silicon film that is not connected to the diffusion layer is formed on a diffusion layer provided on a semiconductor substrate via an insulating film,
When the conductive layer connected to this diffusion layer is formed on the polycrystalline silicon film via another insulating film, when the contact hole for connecting this diffusion layer and the conductive layer is formed, The insulating film between the crystalline silicon films is formed of the silicon nitride film and the first insulating film, the impurity-doped polycrystalline silicon film is deposited and formed, and the polycrystalline silicon film is penetrated to reach the silicon nitride film. A hole is formed, and a thin first silicon oxide film is formed on the surface of the silicon nitride film on the bottom surface of the contact hole by thermal oxidation, and a thick second silicon oxide film is formed on the surface of the polycrystalline silicon film.
The second silicon oxide film is largely removed by etching using the difference in the thickness of the silicon oxide film, the first silicon oxide film is removed, and a conductive layer is deposited and formed. And a conductive layer are connected to each other.

〔実施例〕 次に本発明について図面を参照して説明する。EXAMPLES Next, the present invention will be described with reference to the drawings.

第１図（ａ）〜（ｅ）は、本発明の一実施例の工程順
縦断面図である。FIGS. 1A to 1E are longitudinal cross-sectional views in order of the processes of one embodiment of the present invention.

まず、ｐ型シリコン基板１上にリソグラフィ技術とイ
オン注入技術とを用いて砒素を不純物としたｎ型拡散層
２を形成する。次に、約1000Åの窒化シリコン膜を成長
した後、リソグラフィ技術を用いてパターンニングして
窒化シリコン膜３を形成する。次に、約3000Åの酸化シ
リコン膜３（第１の絶縁膜）を形成する。続いて、多結
晶シリコン膜５を約5000Å成長し、導電性を持たせるた
めに燐を拡散する〔第１図（ａ）〕。First, the n-type diffusion layer 2 having arsenic as an impurity is formed on the p-type silicon substrate 1 by using the lithography technique and the ion implantation technique. Next, a silicon nitride film having a thickness of about 1000 Å is grown, and then patterned using a lithography technique to form a silicon nitride film 3. Next, a silicon oxide film 3 (first insulating film) of about 3000 Å is formed. Then, the polycrystalline silicon film 5 is grown to about 5000 Å, and phosphorus is diffused to have conductivity [Fig. 1 (a)].

次に、リソグラフィ技術を用いて、窒化シリコン膜３
が露出するようにコンタクトホール６を形成する〔第１
（ｂ）〕。Next, the silicon nitride film 3 is formed by using the lithography technique.
The contact hole 6 is formed to expose the
(B)].

次に、酸素雰囲気中で850℃,60分の熱酸化を行うこと
により、多結晶シリコン膜５の表面に3500Å程度の酸化
シリコン膜８（第２の酸化シリコン膜）を形成する。こ
の際、コンタクトホール６の底面の窒化シリコン膜３上
には、30Å程度の酸化シリコン膜７（第１の酸化シリコ
ン膜）が形成される〔第１図（ｃ）〕。Next, thermal oxidation is performed at 850 ° C. for 60 minutes in an oxygen atmosphere to form a silicon oxide film 8 (second silicon oxide film) of about 3500 Å on the surface of the polycrystalline silicon film 5. At this time, a silicon oxide film 7 (first silicon oxide film) of about 30 Å is formed on the silicon nitride film 3 on the bottom surface of the contact hole 6 [FIG. 1 (c)].

次に、等方性酸化膜エッチングにより、多結晶シリコ
ン膜５上の酸化シリコン膜８が3400Å程度になるまでエ
ッチングすると同時に、窒化シリコン膜３上の酸化シリ
コン膜７を除去する〔第１図（ｄ）〕。Next, isotropic oxide film etching is performed until the silicon oxide film 8 on the polycrystalline silicon film 5 reaches about 3400 Å, and at the same time, the silicon oxide film 7 on the silicon nitride film 3 is removed [see FIG. d)].

次に、窒化膜エッチングにより、コンタクトホール６
底面の窒化シリコン膜３を除去する。続いて、タングス
テンシリサイド膜９（導電層）をスパッタ法，リソグラ
フィ技術により形成する〔第１図（ｅ）〕。以上の工程
により、本実施例によるコンタクトホールを製造するこ
とができる。Next, contact holes 6 are formed by etching the nitride film.
The silicon nitride film 3 on the bottom surface is removed. Then, a tungsten silicide film 9 (conductive layer) is formed by a sputtering method and a lithography technique [FIG. 1 (e)]. Through the above steps, the contact hole according to this embodiment can be manufactured.

なお、多結晶シリコン膜５を堆積し、燐拡散を行なっ
た後、もしくは、燐拡散，パターンニングを行なった
後、第２の絶縁膜として酸化シリコン膜あるいは窒化シ
リコン膜を堆積し、その後の工程は、上述の一実施例と
同様に行なう製造方法もある。この方法では、多結晶シ
リコン膜５とタングステンシリサイド９との間の層間絶
縁膜の膜厚を厚くでき、多結晶シリコン膜５とタングス
テンシリサイド９との間の配線間容量を低減することが
できる。After depositing the polycrystalline silicon film 5 and performing phosphorus diffusion, or phosphorus diffusion and patterning, depositing a silicon oxide film or a silicon nitride film as a second insulating film, and the subsequent steps. There is also a manufacturing method which is performed in the same manner as the above-mentioned one embodiment. According to this method, the film thickness of the interlayer insulating film between the polycrystalline silicon film 5 and the tungsten silicide 9 can be increased, and the inter-wiring capacitance between the polycrystalline silicon film 5 and the tungsten silicide 9 can be reduced.

また、第２の絶縁膜として、酸化シリコン膜を用いた
場合、コンタクトホール６開口後の熱酸化により、第２
の絶縁膜としての酸化シリコン膜は熱酸化膜とほぼ同等
の特性を有することになり、高信頼性の層間絶縁膜とな
る。Further, when a silicon oxide film is used as the second insulating film, the second oxide is formed by thermal oxidation after opening the contact hole 6.
The silicon oxide film as the insulating film has substantially the same characteristics as the thermal oxide film, and becomes a highly reliable interlayer insulating film.

次に、本発明の一実施例をダイナミックRAMのメモリ
セルの製造に適用した場合の工程順縦断面図を第２図
（ａ）〜（ｄ）に示す。Next, FIGS. 2A to 2D are vertical cross-sectional views in order of steps when one embodiment of the present invention is applied to manufacturing a memory cell of a dynamic RAM.

まず、ｐ型シリコン基板１を選択酸化することによ
り、約6000Åのフィールド酸化膜10を形成する。次に、
熱酸化を行ない、300Å程度のゲート酸化膜11を形成す
る。多結晶シリコン膜を約4000Å成長し、リソグラフィ
技術を用いてゲート電極12を形成する。次に、ゲート電
極12をマスクとしたセルフアライン方式により砒素をイ
オン注入して、ｎ型不純物層よりなるソース13,ドレイ
ン14を形成する。約1000Åの窒化シリコン膜を成長した
後、リソグラフィ技術を用いてパターンニングし、窒化
シリコン膜３を形成する。次に、約3000Åの酸化シリコ
ン膜４（第１の絶縁膜）を堆積した後、リソグラフィ技
術を用いてソース13が露出するようにコンタクトホール
を形成する。続いて、多結晶シリコン膜を約4000Å成長
した後、これに燐を拡散して導電性を持たせ、リソグラ
フィ技術を用いて所定の形状に加工し、多結晶シリコン
膜15を形成する〔第２図（ａ）〕。First, the p-type silicon substrate 1 is selectively oxidized to form a field oxide film 10 of about 6000Å. next,
Thermal oxidation is performed to form a gate oxide film 11 of about 300Å. A polycrystalline silicon film is grown by about 4000Å, and the gate electrode 12 is formed by using the lithography technique. Next, arsenic is ion-implanted by a self-alignment method using the gate electrode 12 as a mask to form a source 13 and a drain 14 made of an n-type impurity layer. After a silicon nitride film having a thickness of about 1000Å is grown, patterning is performed using a lithography technique to form a silicon nitride film 3. Next, after depositing a silicon oxide film 4 (first insulating film) of about 3000 Å, a contact hole is formed by lithography so that the source 13 is exposed. Then, after growing about 4000 Å of a polycrystalline silicon film, phosphorus is diffused in the polycrystalline silicon film to make it conductive and processed into a predetermined shape by using a lithography technique to form a polycrystalline silicon film 15 [second (A)].

次に、熱酸化を行ない、多結晶シリコン膜15の表面に
150Å程度の酸化シリコン膜からなる容量絶縁膜16を形
成する。続いて、多結晶シリコン膜５を約5000Å成長
し、導電性を持たせるために燐を拡散する。次に、リソ
グラフィ技術を用いて、窒化シリコン膜３が露出するよ
うにコンタクトホール６を形成する〔第２図（ｂ）〕。Next, thermal oxidation is performed, and the surface of the polycrystalline silicon film 15 is
A capacitance insulating film 16 made of a silicon oxide film having a thickness of about 150 Å is formed. Then, the polycrystalline silicon film 5 is grown to about 5000 Å, and phosphorus is diffused to make it conductive. Next, a contact hole 6 is formed by lithography so that the silicon nitride film 3 is exposed [FIG. 2 (b)].

次に、酸素雰囲気中で850℃,60分の熱酸化を行なうこ
とにより、多結晶シリコン膜５の表面に約3500Åの酸化
シリコン膜８（第２の酸化シリコン膜）を形成する。こ
の際、コンタクトホール６の底面の窒化シリコン膜３上
には、30Å程度の酸化シリコン膜７（第１の酸化シリコ
ン膜）が形成される〔第２図（ｃ）〕。Next, thermal oxidation is performed at 850 ° C. for 60 minutes in an oxygen atmosphere to form a silicon oxide film 8 (second silicon oxide film) of about 3500 Å on the surface of the polycrystalline silicon film 5. At this time, a silicon oxide film 7 (first silicon oxide film) of about 30 Å is formed on the silicon nitride film 3 on the bottom surface of the contact hole 6 [FIG. 2 (c)].

次に、等方性酸化膜エッチングにより、多結晶シリコ
ン膜５上の酸化シリコン膜８が3400Å程度になるまでエ
ッチングすると同時に、窒化シリコン膜３上の酸化シリ
コン膜７を除去する。続いて、窒化膜エッチングによ
り、コンタクトホール６底面の窒化シリコン膜３を除去
する。次に、約3000Åのタングステンシリサイド膜をス
パッタ法により堆積し、リソグラフィ技術により所定の
形状に加工し、ディジット線18（導電層）を形成する
〔第２図（ｄ）〕。Next, the isotropic oxide film etching is performed until the silicon oxide film 8 on the polycrystalline silicon film 5 reaches about 3400 Å and, at the same time, the silicon oxide film 7 on the silicon nitride film 3 is removed. Then, the silicon nitride film 3 on the bottom surface of the contact hole 6 is removed by nitride film etching. Then, a tungsten silicide film of about 3000 Å is deposited by the sputtering method and processed into a predetermined shape by the lithography technique to form the digit line 18 (conductive layer) [FIG. 2 (d)].

本発明の一実施例を適用したダイナミックRAMのメモ
リセルは、多結晶シリコン膜５とコンタクトホール６と
の目合せマージンが不要となるため、大幅に高集積度化
を図ることができる。また、キャパシタの下部電極を形
成する多結晶シリコン膜15を、コンタクトホール６の方
向に伸ばして面積を拡大することにより、キャパシタの
容量を増大させることができる。In the memory cell of the dynamic RAM to which the embodiment of the present invention is applied, the alignment margin between the polycrystalline silicon film 5 and the contact hole 6 is unnecessary, and therefore the degree of integration can be significantly increased. Further, the capacity of the capacitor can be increased by extending the polycrystalline silicon film 15 forming the lower electrode of the capacitor in the direction of the contact hole 6 to increase the area.

なお、本実施例では、拡散層上に窒化シリコン膜を用
いたが、熱酸化の時点で多結晶シリコン膜上に形成され
る酸化シリコン膜との膜厚差が十分とれる材料であれ
ば、窒化シリコン膜以外でもよい。In this embodiment, the silicon nitride film is used on the diffusion layer, but if the material has a sufficient film thickness difference from the silicon oxide film formed on the polycrystalline silicon film at the time of thermal oxidation, it is nitrided. It may be other than the silicon film.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、多結晶シリコン膜のパ
ターンニングを行なった後、多結晶シリコン膜とのマー
ジンをとらずにコンタクトホールのエッチングを行なっ
ても、コンタクトホールを埋める導電層と多結晶シリコ
ン膜との絶縁は保たれる構造に作成することができる。As described above, according to the present invention, after the polycrystalline silicon film is patterned, even if the contact hole is etched without taking a margin with the polycrystalline silicon film, the conductive layer and the polycrystalline layer filling the contact hole are formed. The insulation with the silicon film can be formed in a structure that can be maintained.

このことから、配線あるいは電極として用いられる多
結晶シリコン膜の下部の半導体基板に絶縁膜を介して形
成された拡散層と、多結晶シリコン膜の上部に絶縁膜を
介して形成される導電層とを接続するためのコンタクト
ホールを形成する場合においても、多結晶シリコン膜と
コンタクトホールとの目合せマージンは不要となり、こ
の結果、半導体装置の高集積度化を図る上で、本発明の
寄与は大きなものとなる。From this, a diffusion layer formed on the semiconductor substrate below the polycrystalline silicon film used as a wiring or an electrode via the insulating film, and a conductive layer formed above the polycrystalline silicon film via the insulating film. Even in the case of forming a contact hole for connecting with each other, the alignment margin between the polycrystalline silicon film and the contact hole becomes unnecessary, and as a result, the contribution of the present invention in achieving high integration of the semiconductor device is It will be big.

【図面の簡単な説明】[Brief description of drawings]

第１図（ａ）〜（ｅ）は本発明の一実施例の工程順縦断
面図、第２図（ａ）〜（ｄ）は本発明の一実施例をダイ
ナミックRAMに適用したときの工程順縦断面図、第３図
（ａ），（ｂ）は従来の半導体装置の製造方法を示す工
程順縦断面図である。 １……ｐ型シリコン基板、２……ｎ型拡散層、３……窒
化シリコン膜、4,7,8,17……酸化シリコン膜、5,15……
多結晶シリコン膜、６……コンタクトホール、９……タ
ングステンシリサイド膜、10……フィールド酸化膜、11
……ゲート酸化膜、12……ゲート電極、13……ソース、
14……ドレイン、16……容量絶縁膜、18……ディジット
線。1A to 1E are longitudinal sectional views in order of steps of an embodiment of the present invention, and FIGS. 2A to 2D are steps when an embodiment of the present invention is applied to a dynamic RAM. 3A and 3B are process vertical cross-sectional views showing a conventional method for manufacturing a semiconductor device. 1 ... p-type silicon substrate, 2 ... n-type diffusion layer, 3 ... silicon nitride film, 4,7,8,17 ... silicon oxide film, 5,15 ...
Polycrystalline silicon film, 6 ... Contact hole, 9 ... Tungsten silicide film, 10 ... Field oxide film, 11
...... Gate oxide film, 12 …… Gate electrode, 13 …… Source,
14 …… drain, 16 …… capacitive insulating film, 18 …… digit line.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】第１導電型半導体基板上に第２導電型拡散
層を形成する工程と、 少なくとも前記第２導電型拡散層上の１部に窒化シリコ
ン膜を形成する工程と、 少なくとも前記窒化シリコン膜，前記第２導電型拡散層
を１部含む表面に、第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に、不純物を導入することにより導
電性を持たせた多結晶シリコン膜を形成する工程と、 前記多結晶シリコン膜に、前記窒化シリコン膜にまで到
達するコンタクトホールを形成する工程と、 酸素を含む雰囲気での熱酸化により、前記コンタクトホ
ール底面の前記窒化シリコン膜上には第１の酸化シリコ
ン膜を、前記多結晶シリコン膜の表面には第２の酸化シ
リコン膜を形成する工程と、 前記第１の酸化シリコン膜をエッチング除去する工程
と、 前記コンタクトホール底面の前記窒化シリコン膜を除去
する工程と、 前記コンタクトホールを含む前記第２の酸化シリコン膜
上に導電層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。1. A step of forming a second conductivity type diffusion layer on a first conductivity type semiconductor substrate; a step of forming a silicon nitride film at least on a part of the second conductivity type diffusion layer; A step of forming a first insulating film on a surface including a silicon film and a part of the second conductive type diffusion layer; and a step of adding conductivity to the first insulating film by introducing impurities. A step of forming a crystalline silicon film, a step of forming a contact hole reaching the silicon nitride film in the polycrystalline silicon film, and a step of thermally oxidizing the silicon nitride film on the bottom surface of the contact hole by thermal oxidation in an atmosphere containing oxygen. Forming a first silicon oxide film on the film, forming a second silicon oxide film on the surface of the polycrystalline silicon film, removing the first silicon oxide film by etching, A method of manufacturing a semiconductor device, comprising: a step of removing the silicon nitride film on the bottom surface of the contact hole; and a step of forming a conductive layer on the second silicon oxide film including the contact hole. 【請求項２】前記多結晶シリコン膜を形成した後、前記
多結晶シリコン膜上に第２の絶縁膜を堆積する工程を有
することを特徴とする請求項１記載の半導体装置の製造
方法。2. The method of manufacturing a semiconductor device according to claim 1, further comprising the step of depositing a second insulating film on the polycrystalline silicon film after forming the polycrystalline silicon film.