JP2554192B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JP2554192B2 JP2554192B2 JP2162334A JP16233490A JP2554192B2 JP 2554192 B2 JP2554192 B2 JP 2554192B2 JP 2162334 A JP2162334 A JP 2162334A JP 16233490 A JP16233490 A JP 16233490A JP 2554192 B2 JP2554192 B2 JP 2554192B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- algaas
- substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は光通信用レーザ、光計測用レーザとして供せ
られる半導体レーザの製造方法に関するものである。
られる半導体レーザの製造方法に関するものである。
（従来の技術） 光通信分野や光計測分野に用いられる半導体レーザで
は信頼性が厳しく要請されることや低電力が必須である
ことから埋め込み型（BH Buried Heterostructure）半
導体レーザが広く用いられている。第１の従来例として
BHレーザの代表的な構造の断面図を第10図に示す。その
製造工程を以下に記す。ｎ−GaAs（ｎ−InP:なお以下の
説明では、InP基板を用いた場合のクラッド層、活性
層、埋め込み層、コンタクト層、バッファー層、及び電
流ブロック層をGaAs基板を用いた場合の各部材に対応さ
せて括弧内に示す）基板71にｎ−AlGaAs（ｎ−InP）ク
ラッド層72、アンドープAlGaAs（GaInPAs）活性層73、
ｐ−AlGaAs（ｐ−InP）クラッド層74を連続して積層し
たダブルヘテロ（DH Double Hetero）構造に活性層幅が
1.5μｍになるように前記ｎ−GaAs（ｎ−InP）基板に達
するまで〔011〕逆メサ方向にエッチしてメサストライ
プを形成する。次にメサエッチマスク（SiO2等）を残し
たままこのメサストライプの両側にｐ−AlGaAs（ｐ−In
P）埋め込み層75、ｎ−AlGaAs（ｎ−InP）埋め込み層76
の埋め込み成長をおこない、その後、メサエッチマスク
を除去してｐ−AlGaAs（ｐ−InP）クラッド層77、ｐ−G
aAs（ｐ−GaInPAs）コンタクト層78を積層する。70,79
は各々ｎ側、ｐ側電極である。
は信頼性が厳しく要請されることや低電力が必須である
ことから埋め込み型（BH Buried Heterostructure）半
導体レーザが広く用いられている。第１の従来例として
BHレーザの代表的な構造の断面図を第10図に示す。その
製造工程を以下に記す。ｎ−GaAs（ｎ−InP:なお以下の
説明では、InP基板を用いた場合のクラッド層、活性
層、埋め込み層、コンタクト層、バッファー層、及び電
流ブロック層をGaAs基板を用いた場合の各部材に対応さ
せて括弧内に示す）基板71にｎ−AlGaAs（ｎ−InP）ク
ラッド層72、アンドープAlGaAs（GaInPAs）活性層73、
ｐ−AlGaAs（ｐ−InP）クラッド層74を連続して積層し
たダブルヘテロ（DH Double Hetero）構造に活性層幅が
1.5μｍになるように前記ｎ−GaAs（ｎ−InP）基板に達
するまで〔011〕逆メサ方向にエッチしてメサストライ
プを形成する。次にメサエッチマスク（SiO2等）を残し
たままこのメサストライプの両側にｐ−AlGaAs（ｐ−In
P）埋め込み層75、ｎ−AlGaAs（ｎ−InP）埋め込み層76
の埋め込み成長をおこない、その後、メサエッチマスク
を除去してｐ−AlGaAs（ｐ−InP）クラッド層77、ｐ−G
aAs（ｐ−GaInPAs）コンタクト層78を積層する。70,79
は各々ｎ側、ｐ側電極である。
また、BHレーザの第２の従来例（公開特許公報64−25
590）を第11図に図示する。ｎ−GaAs（ｎ−InP）基板81
に〔011〕逆メサ方向に適当な深さ（２μｍ）のメサス
トライプをエッチする。この基板81上に、有機金属気相
エピタキシャル成長法にてｎ−GaAs（ｎ−InP）バッフ
ァー層82、ｎ−AlGaAs（ｎ−InP）クラッド層83、アン
ドープAlGaAs（GaInPAs）活性層84、ｐ−AlGaAs（ｐ−I
nP）クラッド層85を成長させる。この時、成長条件を適
当に選べば、ストライプ上のDHは断面が三角形状とな
る。更にｎ−AlGaAs（ｎ−InP）埋め込み層86、ｐ−AlG
aAs（ｐ−InP）クラッド層87を86,87の両層の接合位置
が活性層84の近傍になるように厳密な層厚制御を行いな
がら、順次成長させる。次にｐ−GaAs（ｐ−GaInPAs）
コンタクト層88を成長させる。89,90は各々ｎ側、ｐ側
電極である。
590）を第11図に図示する。ｎ−GaAs（ｎ−InP）基板81
に〔011〕逆メサ方向に適当な深さ（２μｍ）のメサス
トライプをエッチする。この基板81上に、有機金属気相
エピタキシャル成長法にてｎ−GaAs（ｎ−InP）バッフ
ァー層82、ｎ−AlGaAs（ｎ−InP）クラッド層83、アン
ドープAlGaAs（GaInPAs）活性層84、ｐ−AlGaAs（ｐ−I
nP）クラッド層85を成長させる。この時、成長条件を適
当に選べば、ストライプ上のDHは断面が三角形状とな
る。更にｎ−AlGaAs（ｎ−InP）埋め込み層86、ｐ−AlG
aAs（ｐ−InP）クラッド層87を86,87の両層の接合位置
が活性層84の近傍になるように厳密な層厚制御を行いな
がら、順次成長させる。次にｐ−GaAs（ｐ−GaInPAs）
コンタクト層88を成長させる。89,90は各々ｎ側、ｐ側
電極である。
これらのBHレーザでは埋め込み層がpn逆バイアスにな
り、電流がメサ部に集中し、活性層幅も１〜1.5μｍと
狭いので、低閾値で横モードも安定な発振が得られる。
り、電流がメサ部に集中し、活性層幅も１〜1.5μｍと
狭いので、低閾値で横モードも安定な発振が得られる。
（発明が解決しようとする課題） しかしながら、上記の低閾値、安定な単一横モード発
振が得られるBHレーザを作製するためには第１の従来例
では活性層幅を1.5μｍ以下にするようにエッチしなけ
ればならず、制御良くエッチするのは困難である。さら
に第１の実施例では結晶成長が３回も必要であることか
ら、プロセスが複雑になる。また、活性層の側面がメサ
エッチにより酸化され、結晶品質が劣化することも懸念
される。また第２の従来例では成長回数が１回で済む利
点はあるが、第１の従来例と同様基板に約２μｍの深い
メサをエッチせねば、ならない。歩留り良く深いメサを
基板全体にエッチするのは困難である。さらにpn両AlGa
As（InP）電流ブロック層の接合部を活性層の近傍に制
御良く配置するものも困難である。またこの構造ではメ
サ上にDHを形成するためメサ部が他の領域に比べ高くな
りプレーナー化できず、素子をエピ層側でマウントする
ことが困難であった。
振が得られるBHレーザを作製するためには第１の従来例
では活性層幅を1.5μｍ以下にするようにエッチしなけ
ればならず、制御良くエッチするのは困難である。さら
に第１の実施例では結晶成長が３回も必要であることか
ら、プロセスが複雑になる。また、活性層の側面がメサ
エッチにより酸化され、結晶品質が劣化することも懸念
される。また第２の従来例では成長回数が１回で済む利
点はあるが、第１の従来例と同様基板に約２μｍの深い
メサをエッチせねば、ならない。歩留り良く深いメサを
基板全体にエッチするのは困難である。さらにpn両AlGa
As（InP）電流ブロック層の接合部を活性層の近傍に制
御良く配置するものも困難である。またこの構造ではメ
サ上にDHを形成するためメサ部が他の領域に比べ高くな
りプレーナー化できず、素子をエピ層側でマウントする
ことが困難であった。
上記のプロセスの問題点は製造工程の再現性を乏しく
させ、歩留りを低下させる原因となっていた。本発明は
上記の点に鑑み、プロセス上問題とならない精度で幅の
狭い活性層を再現良く形成し、しかも２回の結晶成長に
よってDH、埋め込みの両方を再現よく形成出来る半導体
レーザの製造方法を提供するものである。
させ、歩留りを低下させる原因となっていた。本発明は
上記の点に鑑み、プロセス上問題とならない精度で幅の
狭い活性層を再現良く形成し、しかも２回の結晶成長に
よってDH、埋め込みの両方を再現よく形成出来る半導体
レーザの製造方法を提供するものである。
（課題を解決するための手段） 上記問題点を解決するために、本発明の半導体レーザ
の製造方法は（100）面を有する第１の導電型のGaAs（I
nP）基板上に第２の導電型または半絶縁（抵抗率〜１×
106Ωcm）のAlXGa1-XAs（前記InPに格子整合した（AlXG
a1-X）0.47In0.53As）を積層し、前記積層基板に〈01
1〉方向にチャンネルを前記基板に達するまでエッチ
し、チャンネルの底面の前記基板に、MOCVD法により選
択的に第１の導電型のAlGaAs（InP）クラッド層、AlGaA
s（GaInPAs）活性層、第２の導電型のAlGaAs（InP）ク
ラッド層なるダブルヘテロを側面が｛111｝面で囲まれ
て断面形が三角形または台形となるように結晶成長させ
る工程と前記｛111｝面で囲まれた三角形状または台形
状のダブルヘテロの外側の領域にAlGaAs（InP）半絶縁
層またはpn逆バイアス多層または第２の導電型のAlGaAs
（InP）により埋め込み成長させる工程からなる。
の製造方法は（100）面を有する第１の導電型のGaAs（I
nP）基板上に第２の導電型または半絶縁（抵抗率〜１×
106Ωcm）のAlXGa1-XAs（前記InPに格子整合した（AlXG
a1-X）0.47In0.53As）を積層し、前記積層基板に〈01
1〉方向にチャンネルを前記基板に達するまでエッチ
し、チャンネルの底面の前記基板に、MOCVD法により選
択的に第１の導電型のAlGaAs（InP）クラッド層、AlGaA
s（GaInPAs）活性層、第２の導電型のAlGaAs（InP）ク
ラッド層なるダブルヘテロを側面が｛111｝面で囲まれ
て断面形が三角形または台形となるように結晶成長させ
る工程と前記｛111｝面で囲まれた三角形状または台形
状のダブルヘテロの外側の領域にAlGaAs（InP）半絶縁
層またはpn逆バイアス多層または第２の導電型のAlGaAs
（InP）により埋め込み成長させる工程からなる。
（作 用） 発明者らはGaAs（InP）基板状にAlXGa1-XAs（AlXGa
1-X）0.47In0.53Asを積層し、〈011〉逆メサ方向に基板
に達するまでチャンネルをエッチしたウエハー上にMOCV
D法にてAlGaAs（InP）を成長させると、開始時点から成
長条件で決まるある段階までGaAs（InP）が露出してい
るチャンネルの底には成長するがAlXGa1-XAs（（AlXGa
1-X）0.47In0.53As）上には全く成長しない現象を発見
した。この現象の実施例として〔011〕逆メサ方向にチ
ャンネルをエッチした場合を第１図に示す。第１図から
判るようにAlXGa1-XAs;x＝0.6（（AlXGa1-X）0.47In
0.53As;x＝0.6）の上では最初の30分間は全く成長して
いない。〔01〕順メサ方向にチャンネルをエッチした
場合の例を第２図に示す。第１図と同様に成長初期には
アルミを含むチャンネル外の層には成長しない。この現
象は以下のように解釈される。すなわちAlGaAs（AlGaIn
As）を成長して一旦大気中にさらすとその表面では組成
元素のアルミが酸素と結合して酸化膜が形成される。酸
化膜の形成されたAlGaAs（AlGaInAs）とチャンネルの底
面にGaAs（InP）基板が露出しているウエハーの上にMOC
VD成長を行うと初期にはアルミの酸化膜のためAlGaAs
（AlGaInAs）上では殆ど成長が進まない。このため成長
速度を律速する有機金属はGaAs（InP）上に拡散してい
き、通常に比べ大きい速度で成長する。一方、AlGaAs上
ではアルシンAsH3（フォスヒンPH3）が分解してできる
水素イオンH+により酸化膜が漸次還元されていく。従っ
てAlGaAs（AlGaInAs）全面で酸化膜が還元されればGaAs
（InP）と等速度で成長が始まる。第１図の実験例では
全面が還元されるのに約30分間を要したと解釈できる。
更に従来より知られているように、｛111｝Ｂ面上の成
長速度は（100面）に比べ非常に小さいので成長するに
つれ｛111｝Ｂ面が現れてくる。そして｛111｝Ｂ面と
（100）面とのなす角度54.7゜で精度よく成長される。
従って、従来例のBHレーザのメサ幅１〜1.5μｍに比べ
２倍の３μｍのチャンネル幅を決めれば活性層の幅は精
度、再現性共に良く決定される。また成長初期の段階で
の成長速度差からチャンネル内のみ選択的にDHを形成で
きるのでチャンネル内外の全層厚の差異を小さくするこ
とができるので素子を作製した場合の段差によるマウン
ト不良の問題が無くなる。更にGaAs（InP）基板上のAlG
aAs（AlGaInAs）を半絶縁性とすることにより、埋め込
み層をpn逆バイアスを利用した多層構造としなくとも、
基板と異なる導電型のAlGaAs（InP）単層で十分電流を
閉じ込めることができる。
1-X）0.47In0.53Asを積層し、〈011〉逆メサ方向に基板
に達するまでチャンネルをエッチしたウエハー上にMOCV
D法にてAlGaAs（InP）を成長させると、開始時点から成
長条件で決まるある段階までGaAs（InP）が露出してい
るチャンネルの底には成長するがAlXGa1-XAs（（AlXGa
1-X）0.47In0.53As）上には全く成長しない現象を発見
した。この現象の実施例として〔011〕逆メサ方向にチ
ャンネルをエッチした場合を第１図に示す。第１図から
判るようにAlXGa1-XAs;x＝0.6（（AlXGa1-X）0.47In
0.53As;x＝0.6）の上では最初の30分間は全く成長して
いない。〔01〕順メサ方向にチャンネルをエッチした
場合の例を第２図に示す。第１図と同様に成長初期には
アルミを含むチャンネル外の層には成長しない。この現
象は以下のように解釈される。すなわちAlGaAs（AlGaIn
As）を成長して一旦大気中にさらすとその表面では組成
元素のアルミが酸素と結合して酸化膜が形成される。酸
化膜の形成されたAlGaAs（AlGaInAs）とチャンネルの底
面にGaAs（InP）基板が露出しているウエハーの上にMOC
VD成長を行うと初期にはアルミの酸化膜のためAlGaAs
（AlGaInAs）上では殆ど成長が進まない。このため成長
速度を律速する有機金属はGaAs（InP）上に拡散してい
き、通常に比べ大きい速度で成長する。一方、AlGaAs上
ではアルシンAsH3（フォスヒンPH3）が分解してできる
水素イオンH+により酸化膜が漸次還元されていく。従っ
てAlGaAs（AlGaInAs）全面で酸化膜が還元されればGaAs
（InP）と等速度で成長が始まる。第１図の実験例では
全面が還元されるのに約30分間を要したと解釈できる。
更に従来より知られているように、｛111｝Ｂ面上の成
長速度は（100面）に比べ非常に小さいので成長するに
つれ｛111｝Ｂ面が現れてくる。そして｛111｝Ｂ面と
（100）面とのなす角度54.7゜で精度よく成長される。
従って、従来例のBHレーザのメサ幅１〜1.5μｍに比べ
２倍の３μｍのチャンネル幅を決めれば活性層の幅は精
度、再現性共に良く決定される。また成長初期の段階で
の成長速度差からチャンネル内のみ選択的にDHを形成で
きるのでチャンネル内外の全層厚の差異を小さくするこ
とができるので素子を作製した場合の段差によるマウン
ト不良の問題が無くなる。更にGaAs（InP）基板上のAlG
aAs（AlGaInAs）を半絶縁性とすることにより、埋め込
み層をpn逆バイアスを利用した多層構造としなくとも、
基板と異なる導電型のAlGaAs（InP）単層で十分電流を
閉じ込めることができる。
（実施例） 以下、本発明の５件の実施例について図面を参照しな
がら説明する。第３図は本発明の実施例に於ける半導体
レーザ装置の断面図である。第３図に於いて11はｎ−Ga
As（ｎ−InP）基板、12は半絶縁性（SI Semi Insurat
e）のSI−AlGaAs（Si−AlGaInAs）電流ブロック層、13
はｎ−AlGaAs（ｎ−InP）クラッド層、14はアンドープA
lGaAs（GaInPAs）活性層、15はｐ−AlGaAs（ｐ−InP）
クラッド層、16はｐ−AlGaAs（ｐ−InP）埋め込み層、1
7はｐ−GaAs（ｐ−GaInPAs）コンタクト層、18はｎ側電
極、19はｐ側電極である。尚、12の電流ブロック層はSI
−AlGaAs（SI−AlGaInAs）ではなく、ｐ−AlGaAs（ｐ−
AlGaInAs）でも良い。
がら説明する。第３図は本発明の実施例に於ける半導体
レーザ装置の断面図である。第３図に於いて11はｎ−Ga
As（ｎ−InP）基板、12は半絶縁性（SI Semi Insurat
e）のSI−AlGaAs（Si−AlGaInAs）電流ブロック層、13
はｎ−AlGaAs（ｎ−InP）クラッド層、14はアンドープA
lGaAs（GaInPAs）活性層、15はｐ−AlGaAs（ｐ−InP）
クラッド層、16はｐ−AlGaAs（ｐ−InP）埋め込み層、1
7はｐ−GaAs（ｐ−GaInPAs）コンタクト層、18はｎ側電
極、19はｐ側電極である。尚、12の電流ブロック層はSI
−AlGaAs（SI−AlGaInAs）ではなく、ｐ−AlGaAs（ｐ−
AlGaInAs）でも良い。
第４図はその具体的な作製工程を示している。（10
0）のｎ−GaAs（ｎ−InP）基板11の上にMOCVDにてバナ
ジウムＶ（鉄Fe）をドープして半絶縁性とした層厚0.5
μｍのSI−AlXGa1-XAs;x＝0.3（SI−（AlXGa1-X）0.47I
n0.53As;x＝0.6）電流ブロック層12を成長させ、〔01
1〕逆メサ方向に基板に達するまで３μｍ幅のチャンネ
ルをエッチする（ａ）。次に、MOCVDにてチャンネル内
の層厚0.5μｍのSeドープｎ−AlXGa1-XAs;x＝0.5（Siド
ープｎ−InP）クラッド層13、禁制帯幅0.78μｍ（1.3μ
ｍ）の0.1μｍのアンドープAlGaAs（GaInPAs）活性層1
4、0.5μｍのZnドープｐ−AlXGa1-XAs;x＝0.5（Znドー
プｐ−InP）クラッド層15を順次成長させた。この時の
基板温度は750（650）℃でV/III＝60（200）、76torrの
減圧で行った。両クラッド層のキャリア濃度は１×1018
である。DH多層膜に於いて、成長速度の面方位の依存性
から｛111｝Ｂ面上の成長は起こらず、側面の｛111｝Ｂ
面と成長方向の上面の（100）面で囲まれた台形となり
さらに成長を進めると三角形となる領域が形成される。
この上記三角形の底角は｛111｝Ｂ面と（100）面のなす
角であるため、常に54.7゜と精度よく成長がおこる。従
って、活性層幅より広く制御が容易なチャンネル幅の精
度で活性層の幅を再現性よく制御できる（ｂ）。次に三
角形領域の両側をZnドープｐ−AlXGa1-XAs;x＝0.5（ｐ
−InP）埋め込み層（キャリア濃度１×1018）16で埋め
込み成長し、さらにZnドープｐ−GaAs（ｐ−GaInPAs）
コンタクト層（キャリア濃度１×1019）17を積層する。
上記埋め込み成長は選択性を無くしメサ上を平坦にする
ためMOCVDにて成長する場合は常圧として面指数の選択
性をなくして成長を行う。またLPE法にても成長でき、
この場合は成長速度の面指数選択性は全く無いので成長
面を平坦化が容易に出来る（ｃ）。このように、DH構造
と埋め込み層を異なった成長条件または成長装置で行う
ことにより、第３図に示した特長ある構造を２回の成長
で作製できる。最後にｐ側にAu/Zn電極19,n側にAu/Ge電
極18を形成する（ｄ）。
0）のｎ−GaAs（ｎ−InP）基板11の上にMOCVDにてバナ
ジウムＶ（鉄Fe）をドープして半絶縁性とした層厚0.5
μｍのSI−AlXGa1-XAs;x＝0.3（SI−（AlXGa1-X）0.47I
n0.53As;x＝0.6）電流ブロック層12を成長させ、〔01
1〕逆メサ方向に基板に達するまで３μｍ幅のチャンネ
ルをエッチする（ａ）。次に、MOCVDにてチャンネル内
の層厚0.5μｍのSeドープｎ−AlXGa1-XAs;x＝0.5（Siド
ープｎ−InP）クラッド層13、禁制帯幅0.78μｍ（1.3μ
ｍ）の0.1μｍのアンドープAlGaAs（GaInPAs）活性層1
4、0.5μｍのZnドープｐ−AlXGa1-XAs;x＝0.5（Znドー
プｐ−InP）クラッド層15を順次成長させた。この時の
基板温度は750（650）℃でV/III＝60（200）、76torrの
減圧で行った。両クラッド層のキャリア濃度は１×1018
である。DH多層膜に於いて、成長速度の面方位の依存性
から｛111｝Ｂ面上の成長は起こらず、側面の｛111｝Ｂ
面と成長方向の上面の（100）面で囲まれた台形となり
さらに成長を進めると三角形となる領域が形成される。
この上記三角形の底角は｛111｝Ｂ面と（100）面のなす
角であるため、常に54.7゜と精度よく成長がおこる。従
って、活性層幅より広く制御が容易なチャンネル幅の精
度で活性層の幅を再現性よく制御できる（ｂ）。次に三
角形領域の両側をZnドープｐ−AlXGa1-XAs;x＝0.5（ｐ
−InP）埋め込み層（キャリア濃度１×1018）16で埋め
込み成長し、さらにZnドープｐ−GaAs（ｐ−GaInPAs）
コンタクト層（キャリア濃度１×1019）17を積層する。
上記埋め込み成長は選択性を無くしメサ上を平坦にする
ためMOCVDにて成長する場合は常圧として面指数の選択
性をなくして成長を行う。またLPE法にても成長でき、
この場合は成長速度の面指数選択性は全く無いので成長
面を平坦化が容易に出来る（ｃ）。このように、DH構造
と埋め込み層を異なった成長条件または成長装置で行う
ことにより、第３図に示した特長ある構造を２回の成長
で作製できる。最後にｐ側にAu/Zn電極19,n側にAu/Ge電
極18を形成する（ｄ）。
第５図は第２の実施例である。第３図と同様にDH構造
を積層した後、埋め込み層としてSI−AlGaAs（SI−In
P）31を用いる。このときは埋め込み層31はDH層の断面
三角形状の頂上を越えないように成長させる。またこの
頂上を越えないようにするため上記三角形の頂上部に高
アルミ混晶比のｐ−AlXGa1-XAs;x≧0.7（ｐ−（AlXGa
1-X）0.47In0.53As;x≧0.7）30付設し、31の成長速度を
極端に小さくすればここで成長が中断し、制御性よく埋
め込み層の成長をとめることができる。30の三角形頂上
付近の成長速度は十分速いのでチャンネル外平坦部では
30は殆ど成長しない。31に引き続いてｐ−AlGaAs（ｐ−
InP）クラッド層32を積層する。
を積層した後、埋め込み層としてSI−AlGaAs（SI−In
P）31を用いる。このときは埋め込み層31はDH層の断面
三角形状の頂上を越えないように成長させる。またこの
頂上を越えないようにするため上記三角形の頂上部に高
アルミ混晶比のｐ−AlXGa1-XAs;x≧0.7（ｐ−（AlXGa
1-X）0.47In0.53As;x≧0.7）30付設し、31の成長速度を
極端に小さくすればここで成長が中断し、制御性よく埋
め込み層の成長をとめることができる。30の三角形頂上
付近の成長速度は十分速いのでチャンネル外平坦部では
30は殆ど成長しない。31に引き続いてｐ−AlGaAs（ｐ−
InP）クラッド層32を積層する。
第６図は第３図の実施例である。第３図と同様にDH構
造を積層した後、埋め込み層としてｐ−AlGaAs（ｐ−In
P）41、ｎ−AlGaAs（ｎ−InP）42のpn逆バイアス層を用
いる。この後、ｐ−AlGaAs（ｐ−InP）クラッド層32を
積層する。このとき41層は活性層14の直上まで成長し、
42層はDH層の三角形の頂上を越えないようにする。
造を積層した後、埋め込み層としてｐ−AlGaAs（ｐ−In
P）41、ｎ−AlGaAs（ｎ−InP）42のpn逆バイアス層を用
いる。この後、ｐ−AlGaAs（ｐ−InP）クラッド層32を
積層する。このとき41層は活性層14の直上まで成長し、
42層はDH層の三角形の頂上を越えないようにする。
また第５図、第６図の実施例では12電流ブロック層は
半絶縁性、ｎ型、ｐ型を問わない。
半絶縁性、ｎ型、ｐ型を問わない。
第５図、第６図の実施例では埋め込み層31,42をDH層
の三角形の頂上を越えて成長し、クラッド層32を成長せ
ず、直接にコンタクト層18を積層し、その後Znを拡散し
てストライプ状電極としても良い。
の三角形の頂上を越えて成長し、クラッド層32を成長せ
ず、直接にコンタクト層18を積層し、その後Znを拡散し
てストライプ状電極としても良い。
第７図は第４図の実施例である。第７図において51は
ｎ−GaAs（ｎ−InP）基板、52はSI−AlGaAs（SI−AlGaI
nAs）電流ブロック層、53はｎ−AlGaAs（ｎ−InP）クラ
ッド層、54はアンドープAlGaAs（アンドープGaInPAs）
活性層、55はｐ−AlGaAs（ｐ−InP）クラッド層、56は
Ｐ−AlGaAs（ｐ−InP）埋め込み層、57はｐ−GaAs（ｐ
−GaInPAs）コンタクト層、58はｎ側電極、59はｐ側電
極である。尚、52の電流ブロック層はｐ−AlGaAs（ｐ−
AlGaInAs）でも良い。
ｎ−GaAs（ｎ−InP）基板、52はSI−AlGaAs（SI−AlGaI
nAs）電流ブロック層、53はｎ−AlGaAs（ｎ−InP）クラ
ッド層、54はアンドープAlGaAs（アンドープGaInPAs）
活性層、55はｐ−AlGaAs（ｐ−InP）クラッド層、56は
Ｐ−AlGaAs（ｐ−InP）埋め込み層、57はｐ−GaAs（ｐ
−GaInPAs）コンタクト層、58はｎ側電極、59はｐ側電
極である。尚、52の電流ブロック層はｐ−AlGaAs（ｐ−
AlGaInAs）でも良い。
第８図にその具体的な製作工程を示す。（100）のｎ
−GaAs（ｎ−InP）基板51に、MOCVDにてSI−AlXGa1-XA
s;x＝0.3（SI−AlXGa1-X）0.47In0.53As;x＝0.6）52を
成長させ、〔011〕順メサ方向に基板に達するまで２μ
ｍ幅のチャンネルをエッチする（ａ）。次にMOCVDにて
チャンネル内の層厚0.5μｍのSeドープｎ−AlGaAs（Si
ドープｎ−InP）クラッド層53、アンドープ0.1μｍのAl
GaAs（GaInPAs）活性層54、0.5μｍのｐ−AlGaAs（ｐ−
InP）クラッド層55を順次成長させる。この時の成長条
件等は第３図の実施例と等しい。DH多層膜に於いて、成
長速度の面方位の依存性から｛111｝Ａ面、｛111｝Ｂ面
の成長速度が遅く断面形状は全体で６角形となる（この
事実は例えば1985年応用物理学会結晶工学分科会第２回
結晶工学シンポジウムにて発表された香門浩一氏らの論
文に記載されている）。｛111｝Ａ面と｛111｝Ｂ面のな
す角度は70.6゜で精度良く成長がおこる。従ってチャン
ネル幅を精度良く決めれば活性層は自動的に決まり、再
現性よく制御できる（ｂ）。次に六角形領域の両側をZn
ドープｐ−AlGaAs（ｐ−InP）埋め込み層（キャリア濃
度１×1018）56で埋め込み、Znドープｐ−GaAs（ｐ−Ga
InPAs）コンタクト層（キャリア濃度１×1019）57を積
層する。その後、ｎ側電極Au/Zn58、ｐ側電極Au/Ge59を
蒸着する（ｃ）。
−GaAs（ｎ−InP）基板51に、MOCVDにてSI−AlXGa1-XA
s;x＝0.3（SI−AlXGa1-X）0.47In0.53As;x＝0.6）52を
成長させ、〔011〕順メサ方向に基板に達するまで２μ
ｍ幅のチャンネルをエッチする（ａ）。次にMOCVDにて
チャンネル内の層厚0.5μｍのSeドープｎ−AlGaAs（Si
ドープｎ−InP）クラッド層53、アンドープ0.1μｍのAl
GaAs（GaInPAs）活性層54、0.5μｍのｐ−AlGaAs（ｐ−
InP）クラッド層55を順次成長させる。この時の成長条
件等は第３図の実施例と等しい。DH多層膜に於いて、成
長速度の面方位の依存性から｛111｝Ａ面、｛111｝Ｂ面
の成長速度が遅く断面形状は全体で６角形となる（この
事実は例えば1985年応用物理学会結晶工学分科会第２回
結晶工学シンポジウムにて発表された香門浩一氏らの論
文に記載されている）。｛111｝Ａ面と｛111｝Ｂ面のな
す角度は70.6゜で精度良く成長がおこる。従ってチャン
ネル幅を精度良く決めれば活性層は自動的に決まり、再
現性よく制御できる（ｂ）。次に六角形領域の両側をZn
ドープｐ−AlGaAs（ｐ−InP）埋め込み層（キャリア濃
度１×1018）56で埋め込み、Znドープｐ−GaAs（ｐ−Ga
InPAs）コンタクト層（キャリア濃度１×1019）57を積
層する。その後、ｎ側電極Au/Zn58、ｐ側電極Au/Ge59を
蒸着する（ｃ）。
第９図は本発明に係る第５の実施例である。ｎ−GaAs
（ｎ−InP）基板にDHを積層したあと半絶縁性のSI−AlG
aAs（SI−IInP）61、ｎ−AlGaAs（ｎ−InP）コンタクト
層62を順次積層する。この後、コンタクト層62を通して
ｐ−AlGaAs（ｐ−InP）クラッド層に達するまでZn63を
拡散させる。尚、第９図の実施例では52の層は半絶縁型
でもｐ型でもよく、61の導電型はｎ型でもよい。また61
が半絶縁型であれば、52はｎ型でもよい。
（ｎ−InP）基板にDHを積層したあと半絶縁性のSI−AlG
aAs（SI−IInP）61、ｎ−AlGaAs（ｎ−InP）コンタクト
層62を順次積層する。この後、コンタクト層62を通して
ｐ−AlGaAs（ｐ−InP）クラッド層に達するまでZn63を
拡散させる。尚、第９図の実施例では52の層は半絶縁型
でもｐ型でもよく、61の導電型はｎ型でもよい。また61
が半絶縁型であれば、52はｎ型でもよい。
（発明の効果） 本発明は（100）GaAs（InP）基板にAlXGa1-XAs（（Al
XGa1-X）0.47In0.53As）を積層した後、〈011〉方向に
チャンネルをエッチし、MOCVD法にて選択成長を行うこ
とにより、プロセス上問題にならない精度で幅の狭い活
性層を再現良く形成でき、さらに埋め込み層も成長条件
を変えるだけでDHに引き続き成長可能であるので、２回
の成長でBHレーザを作製できる。しかもエピ面の平坦性
も良好でマウント不良の問題も無い。したがって、プロ
セスが簡略化し、特性が良好で、信頼性の高い半導体レ
ーザ装置が高歩留りでえることができる。
XGa1-X）0.47In0.53As）を積層した後、〈011〉方向に
チャンネルをエッチし、MOCVD法にて選択成長を行うこ
とにより、プロセス上問題にならない精度で幅の狭い活
性層を再現良く形成でき、さらに埋め込み層も成長条件
を変えるだけでDHに引き続き成長可能であるので、２回
の成長でBHレーザを作製できる。しかもエピ面の平坦性
も良好でマウント不良の問題も無い。したがって、プロ
セスが簡略化し、特性が良好で、信頼性の高い半導体レ
ーザ装置が高歩留りでえることができる。
第１図（ａ）〜（ｄ）及び第２図（ａ）〜（ｄ）は本発
明の作用を説明するための成長特性図、第３図、第５
図、第６図、第７図及び第９図は本発明の実施例を示す
断面図、第４図（ａ）〜（ｄ）は第３図に示した実施例
の具体的な製造工程を示す図、第８図（ａ）〜（ｃ）は
第７図に示した実施例の具体的な製造工程を示す図、第
10図及び第11図は従来例を示す図である。 11……ｎ−GaAs（ｎ−InP）基板 12……SI−AlGaAs（SI−AlGaInAs）電流ブロック層 13……ｎ−AlGaAs（ｎ−InP）クラッド層 14……AlGaAs（GaInPAs）活性層 15……ｐ−AlGaAs（ｐ−InP）クラッド層 16……ｐ−AlGaAs（ｐ−InP）埋め込み層 17……ｐ−GaAs（ｐ−GaInPAs）コンタクト層 18……ｎ側電極 19……ｐ側電極 30……ｐ−AlGaAs（ｐ−AlGaInAs）層 31……SI−AlGaAs（SI−InP）埋め込み層 41……ｐ−AlGaAs（ｐ−InP）埋め込み層 42……ｎ−AlGaAs（ｎ−InP）埋め込み層 51……ｎ−GaAs（ｎ−InP）基板 52……SI−AlGaAs（SI−AlGaInAs）電流ブロック層 53……ｎ−AlGaAs（ｎ−InP）クラッド層 54……AlGaAs（GaInPAs）活性層 55……ｐ−AlGaAs（ｐ−InP）クラッド層 56……ｐ−AlGaAs（ｐ−InP）埋め込み層 57……ｐ−GaAs（ｐ−GaInPAs）コンタクト層 58……ｎ側電極 59……ｐ側電極 61……SI−AlGaAs（SI−InP） 62……ｎ−GaAs（ｎ−GaInPAs）コンタクト層 63……ストライプ電極用Zn拡散層
明の作用を説明するための成長特性図、第３図、第５
図、第６図、第７図及び第９図は本発明の実施例を示す
断面図、第４図（ａ）〜（ｄ）は第３図に示した実施例
の具体的な製造工程を示す図、第８図（ａ）〜（ｃ）は
第７図に示した実施例の具体的な製造工程を示す図、第
10図及び第11図は従来例を示す図である。 11……ｎ−GaAs（ｎ−InP）基板 12……SI−AlGaAs（SI−AlGaInAs）電流ブロック層 13……ｎ−AlGaAs（ｎ−InP）クラッド層 14……AlGaAs（GaInPAs）活性層 15……ｐ−AlGaAs（ｐ−InP）クラッド層 16……ｐ−AlGaAs（ｐ−InP）埋め込み層 17……ｐ−GaAs（ｐ−GaInPAs）コンタクト層 18……ｎ側電極 19……ｐ側電極 30……ｐ−AlGaAs（ｐ−AlGaInAs）層 31……SI−AlGaAs（SI−InP）埋め込み層 41……ｐ−AlGaAs（ｐ−InP）埋め込み層 42……ｎ−AlGaAs（ｎ−InP）埋め込み層 51……ｎ−GaAs（ｎ−InP）基板 52……SI−AlGaAs（SI−AlGaInAs）電流ブロック層 53……ｎ−AlGaAs（ｎ−InP）クラッド層 54……AlGaAs（GaInPAs）活性層 55……ｐ−AlGaAs（ｐ−InP）クラッド層 56……ｐ−AlGaAs（ｐ−InP）埋め込み層 57……ｐ−GaAs（ｐ−GaInPAs）コンタクト層 58……ｎ側電極 59……ｐ側電極 61……SI−AlGaAs（SI−InP） 62……ｎ−GaAs（ｎ−GaInPAs）コンタクト層 63……ストライプ電極用Zn拡散層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 厚主 文弘 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 坂根 千登勢 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 奥村 敏之 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 菅原 聰 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭61−284988（ＪＰ，Ａ) 特開 昭64−55887（ＪＰ，Ａ) 特開 平１−293687（ＪＰ，Ａ)
Claims (2)
- 【請求項１】（100）面を有する第１導電型のGaAs基板
上に、第２導電型又は半絶縁性のAlXGa1-XAsからなる積
層物を形成する第１の工程と、 前記積層物の一部を、〈011〉方向に、前記基板面に達
するまでエッチングしてチャンネルを形成する第２の工
程と、 前記積層物上と前記基板上における初期成長速度の差を
利用して、前記チャンネル内に、側面が｛111｝面で囲
まれた、第１導電型のAlGaAsクラッド層,AlGaAs活性
層，第２導電型のAlGaAsクラッド層からなるダブルヘテ
ロ構造を、MOCVD法により選択的に積層する第３の工程
と、 前記ダブルヘテロ構造上に埋め込み層を形成する第４の
工程と、を含んでなることを特徴とする半導体レーザの
製造方法。 - 【請求項２】（100）面を有する第１導電型のInP基板上
に、第２導電型又は半絶縁性の（AlXGa1-X）0.47In0.53
Asからなる積層物を形成する第１の工程と、 前記積層物の一部を、〈011〉方向に、前記基板面に達
するまでエッチングしてチャンネルを形成する第２の工
程と、 前記積層物上と前記基板上における初期成長速度の差を
利用して、前記チャンネル内に、側面が｛111｝面で囲
まれた、第１導電型のInPクラッド層,GaInPAs活性層，
第２導電型のInPクラッド層からなるダブルヘテロ構造
を、MOCVD法により選択的に積層する第３の工程と、 前記ダブルヘテロ構造上に埋め込み層を形成する第４の
工程と、を含んでなることを特徴とする半導体レーザの
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162334A JP2554192B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体レーザの製造方法 |
| US07/625,169 US5070510A (en) | 1989-12-12 | 1990-12-10 | Semiconductor laser device |
| EP90313536A EP0433051B1 (en) | 1989-12-12 | 1990-12-12 | A semiconductor laser device and a method of producing the same |
| DE69032451T DE69032451T2 (de) | 1989-12-12 | 1990-12-12 | Halbleiterlaser und Verfahren zur Herstellung desselben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162334A JP2554192B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0453287A JPH0453287A (ja) | 1992-02-20 |
| JP2554192B2 true JP2554192B2 (ja) | 1996-11-13 |
Family
ID=15752576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2162334A Expired - Fee Related JP2554192B2 (ja) | 1989-12-12 | 1990-06-20 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554192B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100921616B1 (ko) | 2008-10-31 | 2009-10-15 | 오세기 | 표시성 라이트 바가 구비된 행거 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284988A (ja) * | 1985-06-11 | 1986-12-15 | Sharp Corp | 半導体レ−ザ素子 |
| JPS6455887A (en) * | 1987-08-26 | 1989-03-02 | Nec Corp | Manufacture of semiconductor laser |
| JPH01293687A (ja) * | 1988-05-23 | 1989-11-27 | Fuji Electric Co Ltd | 半導体レーザ装置の製造方法 |
-
1990
- 1990-06-20 JP JP2162334A patent/JP2554192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0453287A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208821A (en) | Buried heterostructure lasers using MOCVD growth over patterned substrates | |
| US5336635A (en) | Manufacturing method of semiconductor laser of patterned-substrate type | |
| JPH0878788A (ja) | 半導体層の製造方法、半導体レーザの製造方法、及び半導体レーザ | |
| KR0153585B1 (ko) | 메사 스트라이프 구조를 가진 반도체 레이저 및 그의 제조방법 | |
| EP0264225B1 (en) | A semiconductor laser device and a method for the production of the same | |
| US5270246A (en) | Manufacturing method of semiconductor multi-layer film and semiconductor laser | |
| US4333061A (en) | Terraced substrate semiconductor laser | |
| EP0160490B1 (en) | A semiconductor laser | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JPH07254750A (ja) | 半導体レーザ | |
| JPH1187764A (ja) | 半導体発光装置とその製造方法 | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JPH0677588A (ja) | 半導体レーザ及びその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPH1098234A (ja) | 半導体レーザ，及びその製造方法 | |
| JP3451818B2 (ja) | 半導体レーザー | |
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH05226767A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JP2814124B2 (ja) | 埋込み形半導体発光素子 | |
| JPS6252984A (ja) | 自己整合電流狭窄型半導体発光素子 | |
| JP2908480B2 (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |