JP2546986B2 - 半導体ウエ−ハ及びその製造方法 - Google Patents
半導体ウエ−ハ及びその製造方法Info
- Publication number
- JP2546986B2 JP2546986B2 JP60269838A JP26983885A JP2546986B2 JP 2546986 B2 JP2546986 B2 JP 2546986B2 JP 60269838 A JP60269838 A JP 60269838A JP 26983885 A JP26983885 A JP 26983885A JP 2546986 B2 JP2546986 B2 JP 2546986B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- blocking film
- peripheral surface
- semiconductor wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種半導体装置の基板等として用いられる半
導体ウエーハの製造方法、特にオートドープ防止用のブ
ロッキング膜の除去に特徴を有する半導体ウエーハの製
造方法及びその実施に使用する装置に関する。
導体ウエーハの製造方法、特にオートドープ防止用のブ
ロッキング膜の除去に特徴を有する半導体ウエーハの製
造方法及びその実施に使用する装置に関する。
通常エピタキシャルウエーハは不純物を高濃度にドー
プしてｐ型、或いはｎ型のいずれかの導電型を備えるよ
う構成されることが多い。
プしてｐ型、或いはｎ型のいずれかの導電型を備えるよ
う構成されることが多い。
例えば、導電型をｐ型とする場合には不純物としてボ
ロン（Ｂ）等が、またｎ型とする場合にはリン（Ｐ），
アンチモン（Sb），ヒ素（As）等が夫々シリコンウエー
ハに高濃度にドープされる。しかしこのようなドープさ
れたウエーハ上にシリコンをエピタキシャル成長させる
べくウエーハを高温（1000〜1200℃）に加熱したような
場合、B,P,Sb,As等が基板ウエーハから飛び出し、エピ
タキシャル成長層中に入る、所謂オートドープ現象が発
生して電気的特性を変化させてしまうことが知られてい
る。
ロン（Ｂ）等が、またｎ型とする場合にはリン（Ｐ），
アンチモン（Sb），ヒ素（As）等が夫々シリコンウエー
ハに高濃度にドープされる。しかしこのようなドープさ
れたウエーハ上にシリコンをエピタキシャル成長させる
べくウエーハを高温（1000〜1200℃）に加熱したような
場合、B,P,Sb,As等が基板ウエーハから飛び出し、エピ
タキシャル成長層中に入る、所謂オートドープ現象が発
生して電気的特性を変化させてしまうことが知られてい
る。
ウエーハからのB,P,Sb,As等の飛び出しは表面側はエ
ピタキシャル成長層の形成によって抑制されるので、主
としてウエーハの周面及び裏面側からである。そこで従
来にあってはこの部分にオートドープを防止するために
ブロッキング膜としてSiO2及び／又はSi3N4等の膜を形
成する方法が採られている。
ピタキシャル成長層の形成によって抑制されるので、主
としてウエーハの周面及び裏面側からである。そこで従
来にあってはこの部分にオートドープを防止するために
ブロッキング膜としてSiO2及び／又はSi3N4等の膜を形
成する方法が採られている。
第７図は従来のウエーハにエピタキシャル層を形成す
る過程の説明図であり、第７図（イ）に示す如く円板形
ウエーハ１の周縁部を取扱い時の欠損等を防止するため
上，下から面取りして周面を傾斜面1a,1b及びこの間の
弧状部1cからなるよう形成し、化学的エッチングにてダ
メージ層を除去した後、常圧CVD法，熱酸化法にてウエ
ーハ１にブロッキング膜を形成する。第７図（ロ）は常
圧CVD法に依って、また第７図（ロ′）は熱酸化法に依
ってSiO2及び／又はSi3N4製のブロッキング膜を１又は
２層積層形成した場合を夫々示している。常圧CVD法に
依った場合、ブロッキング膜はウエーハ１の主面では薄
くなり、熱酸化法に依った場合は全面に亘って略一様な
厚さとなる。
る過程の説明図であり、第７図（イ）に示す如く円板形
ウエーハ１の周縁部を取扱い時の欠損等を防止するため
上，下から面取りして周面を傾斜面1a,1b及びこの間の
弧状部1cからなるよう形成し、化学的エッチングにてダ
メージ層を除去した後、常圧CVD法，熱酸化法にてウエ
ーハ１にブロッキング膜を形成する。第７図（ロ）は常
圧CVD法に依って、また第７図（ロ′）は熱酸化法に依
ってSiO2及び／又はSi3N4製のブロッキング膜を１又は
２層積層形成した場合を夫々示している。常圧CVD法に
依った場合、ブロッキング膜はウエーハ１の主面では薄
くなり、熱酸化法に依った場合は全面に亘って略一様な
厚さとなる。
ブロッキング膜２の形成が終了すると、ウエーハ１の
主面にポリッシングを施し、主面上に形成されたブロッ
キング膜２を研磨除去すると共に主面を鏡面に仕上げ
る。これによって第７図（ハ）に示す如く裏側全面及び
周面のうち主面側の傾斜面1aの略半分を除く部分にブロ
ッキング膜２を付着させたウエーハ１を得る。このよう
なウエーハ１の主面に第７図（ニ）に示す如くエピタキ
シャル層３を形成する。
主面にポリッシングを施し、主面上に形成されたブロッ
キング膜２を研磨除去すると共に主面を鏡面に仕上げ
る。これによって第７図（ハ）に示す如く裏側全面及び
周面のうち主面側の傾斜面1aの略半分を除く部分にブロ
ッキング膜２を付着させたウエーハ１を得る。このよう
なウエーハ１の主面に第７図（ニ）に示す如くエピタキ
シャル層３を形成する。
ところで上述の如くして得たブロッキング膜２を有す
るウエーハ１を用いてその主面上にシリコンのエピタキ
シャル成長を行うと、たしかにウエーハ１の主面にエピ
タキシャル層３が形成されてゆく過程ではウエーハ１の
周面及び裏面にはブロッキング膜２が形成されているた
め、ウエーハ１からエピタキシャル層３へのオートドー
プは著しく抑制され、エピタキシャル層３自体の品質の
向上を図れる。
るウエーハ１を用いてその主面上にシリコンのエピタキ
シャル成長を行うと、たしかにウエーハ１の主面にエピ
タキシャル層３が形成されてゆく過程ではウエーハ１の
周面及び裏面にはブロッキング膜２が形成されているた
め、ウエーハ１からエピタキシャル層３へのオートドー
プは著しく抑制され、エピタキシャル層３自体の品質の
向上を図れる。
第８図はブロッキング膜を形成した場合（実線）と形
成しない場合（破線）とにおけるオートドープの程度を
SR（スプレディングレジスタンス）の検査結果として示
すグラフであり、横軸にエピタキシャル層表面からの深
さを、また縦軸に不純物濃度（対数任意単位）をとって
示してあり、エピタキシャル層における不純物濃度はブ
ロッキング膜を形成することによって格段に低減せしめ
られていることが解る。
成しない場合（破線）とにおけるオートドープの程度を
SR（スプレディングレジスタンス）の検査結果として示
すグラフであり、横軸にエピタキシャル層表面からの深
さを、また縦軸に不純物濃度（対数任意単位）をとって
示してあり、エピタキシャル層における不純物濃度はブ
ロッキング膜を形成することによって格段に低減せしめ
られていることが解る。
しかし反面においては第７図（ニ）からも明らかなよ
うにウエーハ１の主面へのエピタキシャル成長過程で、
反応ガス中のシリコンがポリシリコンとしてブロッキン
グ膜２、特にウエーハ１の周面部上に多数塊粒状に生成
され、この塊粒状シリコン3aが半導体デバイス（製品）
の製品過程でブロッキング膜の表面から脱落し、エピタ
キシャル層３表面等に付着して汚染の原因となり、歩留
を低下させるという問題があった。
うにウエーハ１の主面へのエピタキシャル成長過程で、
反応ガス中のシリコンがポリシリコンとしてブロッキン
グ膜２、特にウエーハ１の周面部上に多数塊粒状に生成
され、この塊粒状シリコン3aが半導体デバイス（製品）
の製品過程でブロッキング膜の表面から脱落し、エピタ
キシャル層３表面等に付着して汚染の原因となり、歩留
を低下させるという問題があった。
第９図（イ）は第７図（ニ）のVII−VII線方向からみ
た模式的部分平面図、第９図（ロ）は第７図（ニ）のVI
I′−VII′線方向からみた模式的部分側面図である。こ
れからわかるように周面のブロッキング膜表面にはSiの
塊粒状物が多数生成されている。
た模式的部分平面図、第９図（ロ）は第７図（ニ）のVI
I′−VII′線方向からみた模式的部分側面図である。こ
れからわかるように周面のブロッキング膜表面にはSiの
塊粒状物が多数生成されている。
本願発明者等はSiの塊粒状物が周面のブロッキング膜
上に形成されることに着目して、ウエーハの周面、更に
はオートドープの影響が許容できる範囲内で裏面のブロ
ッキング膜を可及的に広範囲に除去することによってSi
塊粒状物の生成が殆どなく、これに起因する汚染を防止
出来て、歩留の大幅な向上を図り得ることを知見した。
上に形成されることに着目して、ウエーハの周面、更に
はオートドープの影響が許容できる範囲内で裏面のブロ
ッキング膜を可及的に広範囲に除去することによってSi
塊粒状物の生成が殆どなく、これに起因する汚染を防止
出来て、歩留の大幅な向上を図り得ることを知見した。
この発明の目的はそのようなウエーハを得るのに必要
なブロッキング膜の除去に特徴を有する半導体ウエーハ
の製造方法及びその実施に使用する装置を提供すること
を目的とする。
なブロッキング膜の除去に特徴を有する半導体ウエーハ
の製造方法及びその実施に使用する装置を提供すること
を目的とする。
本発明に係る半導体ウエーハの製造方法は、周面に傾
斜面を有する円盤状のウエーハにオートドープ防止用の
ブロッキング膜を形成し、該ブロッキング膜の一部を除
去して裏面にのみ残留させた半導体ウエーハを製造する
過程において、周面にブロッキング膜を有する状態のウ
エーハを円盤中心回りに回転し、エッチング液含浸物を
その周面に摺接させて周面のブロッキング膜を除去する
ことを特徴とする。
斜面を有する円盤状のウエーハにオートドープ防止用の
ブロッキング膜を形成し、該ブロッキング膜の一部を除
去して裏面にのみ残留させた半導体ウエーハを製造する
過程において、周面にブロッキング膜を有する状態のウ
エーハを円盤中心回りに回転し、エッチング液含浸物を
その周面に摺接させて周面のブロッキング膜を除去する
ことを特徴とする。
この方法の実施に使用する装置は、エッチング液を含
浸させた不織布を内蔵し、ウエーハの周面に臨ませるべ
き開口を有することを特徴とする。
浸させた不織布を内蔵し、ウエーハの周面に臨ませるべ
き開口を有することを特徴とする。
またもう一つの方法は、周面に傾斜面を有する円盤状
のウエーハにオートドープ防止用のブロッキング膜を形
成し、該ブロッキング膜の一側を除去して裏面にのみ残
留させた半導体ウエーハを製造する過程において、周面
にブロッキング膜を有する状態のウエーハを円盤中心回
りに回転しつつ、砥石を前記周面に接触させてウエーハ
の主面，裏面方向に移動させることを特徴とする。
のウエーハにオートドープ防止用のブロッキング膜を形
成し、該ブロッキング膜の一側を除去して裏面にのみ残
留させた半導体ウエーハを製造する過程において、周面
にブロッキング膜を有する状態のウエーハを円盤中心回
りに回転しつつ、砥石を前記周面に接触させてウエーハ
の主面，裏面方向に移動させることを特徴とする。
この方法の実施に使用する装置は、ウエーハを固定し
て回転させるチャックと、該チャックに固定されたウエ
ーハの周面に接触可能であり、ウエーハの主面，裏面方
向に移動できる砥石とを備えることを特徴とする。
て回転させるチャックと、該チャックに固定されたウエ
ーハの周面に接触可能であり、ウエーハの主面，裏面方
向に移動できる砥石とを備えることを特徴とする。
以下本発明をその実施例を示す図面に基づき具体的に
説明する。第１図は本発明によって製造された半導体ウ
エーハ（以下本発明品という）の断面構造図であり、図
中１はSi製の半導体ウエーハ（以下単にウエーハとい
う）を示している。ウエーハ１の周面は上，下から周縁
部の面取りをして傾斜面1a,1b及びこの両傾斜面1a,1bの
外端縁を結ぶ略円弧状をなす弧状部1cからなり、また裏
面には下側の傾斜面1bの端縁部から０〜5mm、例えば3mm
程度中心側に寄って位置までを除く裏側全面にブロッキ
ング膜２が付着せしめられている。ブロッキング膜はSi
O2（又はSi3N4）製であって厚さは0.1〜１μｍ程度であ
る。このブロッキング膜２の形成域は必ずしも上述の範
囲に限るものではなく、Siの塊粒状物が形成され易いウ
エーハの周面、即ち傾斜面1a,1b及び弧状部1c、を除く
ウエーハ１の裏側であって、オートドープの影響が許容
できる範囲であればよい。なおブロッキング膜２の領域
を過小にするとオートドープ現象が発生して電気特性を
変えてしまうことになるので好ましくない。
説明する。第１図は本発明によって製造された半導体ウ
エーハ（以下本発明品という）の断面構造図であり、図
中１はSi製の半導体ウエーハ（以下単にウエーハとい
う）を示している。ウエーハ１の周面は上，下から周縁
部の面取りをして傾斜面1a,1b及びこの両傾斜面1a,1bの
外端縁を結ぶ略円弧状をなす弧状部1cからなり、また裏
面には下側の傾斜面1bの端縁部から０〜5mm、例えば3mm
程度中心側に寄って位置までを除く裏側全面にブロッキ
ング膜２が付着せしめられている。ブロッキング膜はSi
O2（又はSi3N4）製であって厚さは0.1〜１μｍ程度であ
る。このブロッキング膜２の形成域は必ずしも上述の範
囲に限るものではなく、Siの塊粒状物が形成され易いウ
エーハの周面、即ち傾斜面1a,1b及び弧状部1c、を除く
ウエーハ１の裏側であって、オートドープの影響が許容
できる範囲であればよい。なおブロッキング膜２の領域
を過小にするとオートドープ現象が発生して電気特性を
変えてしまうことになるので好ましくない。
ブロッキング膜２の材質はSiO2膜のみに限るものでは
なく、Si3N4膜、或いはSiO2,Si3N4夫々を材料とする２
つの膜を積層形成して構成してもよい。
なく、Si3N4膜、或いはSiO2,Si3N4夫々を材料とする２
つの膜を積層形成して構成してもよい。
第２図は上記した本発明品の製造工程を示す模式図で
あり、先ず第２図（イ）に示す如く、ウエーハ１はその
周囲を面取りして傾斜面1a,1b及び弧状部1cを形成して
おき、これに第２図（ロ），（ロ′）に示す如くブロッ
キング膜２を付着せしめる。例えば常圧CVD法に依る場
合はウエーハ１の主面1dを下側にして反応炉内のパッド
（図示せず）上に配置し、ウエーハ１を加熱して上側に
向けた下面及び傾斜面1a,1b,弧状部1cを含む周面にSiO2
（及び／又はSi3N4）を所要厚さ（0.1〜1.0μｍ）に付
着せしめる。常圧CVD法による場合はパッドとウエーハ
１の主面1dとの間には僅かであるが、隙間が形成される
ためブロッキング膜22は第２図（ロ）に示す如くウエー
ハ１の裏面，周面は勿論、主面1dにも薄く形成されるこ
ととなる。
あり、先ず第２図（イ）に示す如く、ウエーハ１はその
周囲を面取りして傾斜面1a,1b及び弧状部1cを形成して
おき、これに第２図（ロ），（ロ′）に示す如くブロッ
キング膜２を付着せしめる。例えば常圧CVD法に依る場
合はウエーハ１の主面1dを下側にして反応炉内のパッド
（図示せず）上に配置し、ウエーハ１を加熱して上側に
向けた下面及び傾斜面1a,1b,弧状部1cを含む周面にSiO2
（及び／又はSi3N4）を所要厚さ（0.1〜1.0μｍ）に付
着せしめる。常圧CVD法による場合はパッドとウエーハ
１の主面1dとの間には僅かであるが、隙間が形成される
ためブロッキング膜22は第２図（ロ）に示す如くウエー
ハ１の裏面，周面は勿論、主面1dにも薄く形成されるこ
ととなる。
なお、常圧CVD法に代えて熱酸化法によって形成して
もよく、この場合は第２図（ロ′）に示す如くウエーハ
１の全表面にわたって略均一にブロッキング膜２が形成
されることとなる。
もよく、この場合は第２図（ロ′）に示す如くウエーハ
１の全表面にわたって略均一にブロッキング膜２が形成
されることとなる。
ブロッキング膜２の形成を終了した基板１は第２図
（ハ），（ハ′）に示す如くウエーハ１の少なくとも傾
斜面1a,1b及び弧状部1cを含む周面、又はこれを越えて
更にウエーハ１の裏面の周縁部、即ち端縁部から中心側
へ０〜5mmの範囲に形成されているブロッキング膜２を
除去する。第3,4図は上述した部分のブロッキング膜２
の除去方法を示す模式図であり、第３図は化学エッチン
グ法、第４図は機械研磨法による場合を示している。
（ハ），（ハ′）に示す如くウエーハ１の少なくとも傾
斜面1a,1b及び弧状部1cを含む周面、又はこれを越えて
更にウエーハ１の裏面の周縁部、即ち端縁部から中心側
へ０〜5mmの範囲に形成されているブロッキング膜２を
除去する。第3,4図は上述した部分のブロッキング膜２
の除去方法を示す模式図であり、第３図は化学エッチン
グ法、第４図は機械研磨法による場合を示している。
第３図はウエーハ１を回転駆動軸11のチャック12に固
定し、駆動軸11回りに回転させつつウエーハ１の周面を
含む除去すべきブロッキング膜２表面に、エッチング液
を浸み込ませた不織布13を内蔵するヘッド14を押し当て
てウエーハ１の周面及び一部表，裏面にわたるブロッキ
ング膜２を除去し、第２図（ハ）に示す如く周面及び周
縁部を除く主面，裏面にブロッキング膜２を残したウエ
ーハ１を得る。
定し、駆動軸11回りに回転させつつウエーハ１の周面を
含む除去すべきブロッキング膜２表面に、エッチング液
を浸み込ませた不織布13を内蔵するヘッド14を押し当て
てウエーハ１の周面及び一部表，裏面にわたるブロッキ
ング膜２を除去し、第２図（ハ）に示す如く周面及び周
縁部を除く主面，裏面にブロッキング膜２を残したウエ
ーハ１を得る。
第４図に示す機械的研磨法はウエーハ１を同じく回転
駆動軸11のチャック12に固定し、ウエーハ１を回転させ
つつポリッシング砥石15をウエーハ１の周面における傾
斜面1a,弧状部1c,傾斜面1b、更に主面，裏面の周縁部に
わたるよう移動させてブロッキング膜２を除去するよう
になっている。
駆動軸11のチャック12に固定し、ウエーハ１を回転させ
つつポリッシング砥石15をウエーハ１の周面における傾
斜面1a,弧状部1c,傾斜面1b、更に主面，裏面の周縁部に
わたるよう移動させてブロッキング膜２を除去するよう
になっている。
次に裏面及び主面にブロッキング膜２を付着させた状
態のウエーハ１の主面1d側に鏡面加工を施し、主面1dに
形成されているブロッキング膜２を除去すると共に、主
面1dを鏡面に仕上げて第１図に示す如き本発明品を得
る。なお上述の実施例ではウエーハ１の周面に対するブ
ロッキング膜の除去を行った後、主面1dに対する鏡面加
工を行う場合につき説明したが、先に主面1dに対する鏡
面加工を施すこととしてもよい。
態のウエーハ１の主面1d側に鏡面加工を施し、主面1dに
形成されているブロッキング膜２を除去すると共に、主
面1dを鏡面に仕上げて第１図に示す如き本発明品を得
る。なお上述の実施例ではウエーハ１の周面に対するブ
ロッキング膜の除去を行った後、主面1dに対する鏡面加
工を行う場合につき説明したが、先に主面1dに対する鏡
面加工を施すこととしてもよい。
第５図は上述の如くして得た第１図に示す如きウエー
ハ１の主面1d上にエピタキシャル層を積層形成した状態
の模式的断面図であり、図中３はエピタキシャル層を示
している。他の部分は第１図に示す実施例と同じであ
り、対応する部分には同じ番号を付して説明を省略す
る。
ハ１の主面1d上にエピタキシャル層を積層形成した状態
の模式的断面図であり、図中３はエピタキシャル層を示
している。他の部分は第１図に示す実施例と同じであ
り、対応する部分には同じ番号を付して説明を省略す
る。
第６図（イ）は第５図に示す如き本発明品の周縁部を
Ｖ−Ｖ線方向からみた模式的部分平面図、第６図（ロ）
は同じく本発明品の主面にエピタキシャル成長層を形成
した状態の周面をＶ′−Ｖ′線方向からみた模式的部分
側面図を示している。
Ｖ−Ｖ線方向からみた模式的部分平面図、第６図（ロ）
は同じく本発明品の主面にエピタキシャル成長層を形成
した状態の周面をＶ′−Ｖ′線方向からみた模式的部分
側面図を示している。
これら各図面から明らかなように、従来品にあっては
第９図（ロ）に示す如く塊粒状シリコン3aがウエーハ周
面に多数形成されているが、本発明品には第６図（ロ）
に示す如くSi塊粒が全く生成されていないことが解る。
第９図（ロ）に示す如く塊粒状シリコン3aがウエーハ周
面に多数形成されているが、本発明品には第６図（ロ）
に示す如くSi塊粒が全く生成されていないことが解る。
以上の如き本発明によればウエーハ周面及びその近傍
のブロッキング膜を確実に除去することができる。従っ
てエピタキシャル成長を行う過程で反応ガスがウエーハ
周面と接触してもSi塊粒が生成されることがなく、従っ
て半導体デバイスの製造工程において塊粒状シリコンが
ウエーハ表面から脱落しウエーハ主面に付着して汚染の
原因となることがないという優れた効果が得られる。
のブロッキング膜を確実に除去することができる。従っ
てエピタキシャル成長を行う過程で反応ガスがウエーハ
周面と接触してもSi塊粒が生成されることがなく、従っ
て半導体デバイスの製造工程において塊粒状シリコンが
ウエーハ表面から脱落しウエーハ主面に付着して汚染の
原因となることがないという優れた効果が得られる。
第１図は本発明品の断面図、第２図は本発明方法の製造
過程を示す説明図、第3,4図はウエーハに形成したブロ
ッキング膜の除去方法の実施状態を示す模式図、第５図
は第１図に示すウエーハ上にエピタキシャル層を形成し
たときの断面図、第６図（イ）は第５図のＶ−Ｖ線方向
からみた膜式的部分平面図、第６図（ロ）は第５図の
Ｖ′−Ｖ′線方向からみた模式的部分側面図、第７図は
従来品の製造工程を示す説明図、第８図はウエーハから
エピタキシャル層への不純物の拡散状態を示すグラフ、
第９図（イ）は第７図（ニ）のVII−VII線方向からみた
模式的部分平面図、第９図（ロ）は第７図（ニ）のVI
I′−VII′線方向からみた模式的部分側面図である。 １……ウエーハ、1a,1b……傾斜面、1c……弧状部 ２……ブロッキング膜、３……エピタキシャル層
過程を示す説明図、第3,4図はウエーハに形成したブロ
ッキング膜の除去方法の実施状態を示す模式図、第５図
は第１図に示すウエーハ上にエピタキシャル層を形成し
たときの断面図、第６図（イ）は第５図のＶ−Ｖ線方向
からみた膜式的部分平面図、第６図（ロ）は第５図の
Ｖ′−Ｖ′線方向からみた模式的部分側面図、第７図は
従来品の製造工程を示す説明図、第８図はウエーハから
エピタキシャル層への不純物の拡散状態を示すグラフ、
第９図（イ）は第７図（ニ）のVII−VII線方向からみた
模式的部分平面図、第９図（ロ）は第７図（ニ）のVI
I′−VII′線方向からみた模式的部分側面図である。 １……ウエーハ、1a,1b……傾斜面、1c……弧状部 ２……ブロッキング膜、３……エピタキシャル層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−79780（ＪＰ，Ａ) 特開 昭58−95819（ＪＰ，Ａ) 特公 昭49−15989（ＪＰ，Ｂ２)
Claims (4)
- 【請求項１】周面に傾斜面を有する円盤上のウエーハに
オートドープ防止用のブロッキング膜を形成し、該ブロ
ッキング膜の一部を除去して裏面にのみ残留させた半導
体ウエーハを製造する過程において、 周面にブロッキング膜を有する状態のウエーハを円盤中
心回りに回転し、エッチング液含浸物をその周面に摺接
させて周面のブロッキング膜を除去することを特徴とす
る半導体ウエーハの製造方法。 - 【請求項２】請求項１記載の半導体ウエーハ製造方法の
実施に使用する装置であって、エッチング液を含浸させ
た不織布を内蔵し、ウエーハの周面に臨ませるべき開口
を有することを特徴とする半導体ウエーハの製造装置。 - 【請求項３】周面に傾斜面を有する円盤上のウエーハに
オートドープ防止用のブロッキング膜を形成し、該ブロ
ッキング膜の一側を除去して裏面にのみ残留させた半導
体ウエーハを製造する過程において、 周面にブロッキング膜を有する状態のウエーハを円盤中
心回りに回転しつつ、砥石を前記周面に接触させてウエ
ーハの主面，裏面方向に移動させることを特徴とする半
導体ウエーハの製造方法。 - 【請求項４】請求項３記載の半導体ウエーハ製造方法の
実施に使用する装置であって、ウエーハを固定して回転
させるチャックと、該チャックに固定されたウエーハの
周面に接触可能であり、ウエーハの主面，裏面方向に移
動できる砥石とを備えることを特徴とする半導体ウエー
ハの製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60269838A JP2546986B2 (ja) | 1985-11-29 | 1985-11-29 | 半導体ウエ−ハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60269838A JP2546986B2 (ja) | 1985-11-29 | 1985-11-29 | 半導体ウエ−ハ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62128520A JPS62128520A (ja) | 1987-06-10 |
| JP2546986B2 true JP2546986B2 (ja) | 1996-10-23 |
Family
ID=17477886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60269838A Expired - Fee Related JP2546986B2 (ja) | 1985-11-29 | 1985-11-29 | 半導体ウエ−ハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546986B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03145720A (ja) * | 1989-10-31 | 1991-06-20 | Oki Electric Ind Co Ltd | 化合物半導体の成長方法及びこれに使用するシリコン基板 |
| JPH05251371A (ja) * | 1992-07-20 | 1993-09-28 | Rohm Co Ltd | 半導体装置の製造方法 |
| JP3336866B2 (ja) * | 1996-08-27 | 2002-10-21 | 信越半導体株式会社 | 気相成長用シリコン単結晶基板の製造方法 |
| JP3949941B2 (ja) * | 2001-11-26 | 2007-07-25 | 株式会社東芝 | 半導体装置の製造方法および研磨装置 |
| JP2004152920A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法及び半導体製造工程の管理方法 |
| JP2008109125A (ja) * | 2006-09-29 | 2008-05-08 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコン単結晶基板及びその製造方法 |
| US8241423B2 (en) | 2006-09-29 | 2012-08-14 | Sumco Techxiv Corporation | Silicon single crystal substrate and manufacture thereof |
| JP5083252B2 (ja) * | 2009-03-13 | 2012-11-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5445075B2 (ja) * | 2009-11-27 | 2014-03-19 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| JP5245180B2 (ja) * | 2009-12-01 | 2013-07-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP5287796B2 (ja) * | 2010-05-31 | 2013-09-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP5757088B2 (ja) * | 2011-01-05 | 2015-07-29 | 株式会社Sumco | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ |
| DE112012005302T5 (de) * | 2012-01-19 | 2014-09-11 | Shin-Etsu Handotai Co., Ltd. | Verfahren zur Fertigung eines Epitaxialwafers |
| JP5891851B2 (ja) | 2012-02-29 | 2016-03-23 | 株式会社Sumco | シリコンウェーハの表面に形成された酸化膜の除去方法 |
| JP2013191889A (ja) * | 2013-06-21 | 2013-09-26 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979780A (ja) * | 1972-12-08 | 1974-08-01 | ||
| JPS52144269A (en) * | 1976-05-27 | 1977-12-01 | Mitsubishi Metal Corp | Method of chamfering single crystal wafers |
| JPS5895819A (ja) * | 1981-12-02 | 1983-06-07 | Toshiba Corp | 半導体ウエ−ハ |
-
1985
- 1985-11-29 JP JP60269838A patent/JP2546986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62128520A (ja) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546986B2 (ja) | 半導体ウエ−ハ及びその製造方法 | |
| US4925809A (en) | Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor | |
| KR950003227B1 (ko) | 반도체기판의 제조방법 및 그 기판으로 구성된 반도체장치의 제조방법 | |
| JPH0636413B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH0697666B2 (ja) | マルチレベル・エピタキシャル構造を用いた半導体デバイス構造体及びその製造方法 | |
| JPH0817163B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US5225235A (en) | Semiconductor wafer and manufacturing method therefor | |
| JPH06112120A (ja) | 半導体エピタキシャル基板の製造方法 | |
| US3041213A (en) | Diffused junction semiconductor device and method of making | |
| US5214001A (en) | Method of manufacturing semiconductor device having planar single crystal semiconductor surface | |
| US7675091B2 (en) | Semiconductor wafer and method of fabricating the same | |
| WO1993001617A1 (en) | Method for the manufacture of a semiconductor component | |
| JP2535957B2 (ja) | 半導体基板 | |
| JPH0563439B2 (ja) | ||
| JP2535645B2 (ja) | 半導体基板の製造方法 | |
| JPH06151864A (ja) | 半導体基板及びその製造方法 | |
| JP2000077372A (ja) | 気相成長用半導体ウェーハの製造方法 | |
| JPH03228379A (ja) | 太陽電池用基板 | |
| JPWO2009028399A1 (ja) | 半導体ウェーハおよびその製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| JPH0722122B2 (ja) | 半導体基体の製造方法 | |
| JP2003109991A (ja) | 膜厚測定用モニター、モニターの再生方法 | |
| JPS5828827A (ja) | 化学気相堆積膜形成装置 | |
| JPS5843524A (ja) | メサエツチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |