JP2545154B2 - コンタクト構造の形成方法 - Google Patents
コンタクト構造の形成方法Info
- Publication number
- JP2545154B2 JP2545154B2 JP2146541A JP14654190A JP2545154B2 JP 2545154 B2 JP2545154 B2 JP 2545154B2 JP 2146541 A JP2146541 A JP 2146541A JP 14654190 A JP14654190 A JP 14654190A JP 2545154 B2 JP2545154 B2 JP 2545154B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact
- polycrystalline
- resist pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 30
- 238000005530 etching Methods 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 50
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 58
- 229910004298 SiO 2 Inorganic materials 0.000 description 36
- 239000005380 borophosphosilicate glass Substances 0.000 description 27
- 238000009792 diffusion process Methods 0.000 description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 12
- 229910052785 arsenic Inorganic materials 0.000 description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000010405 reoxidation reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- -1 Arsenic ions Chemical class 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置内にコンタクト構造を形成する方
法に関し、特に微細な凹凸を有する半導体基板上にコン
タクト構造を形成する方法に関する。
法に関し、特に微細な凹凸を有する半導体基板上にコン
タクト構造を形成する方法に関する。
（従来の技術） 従来の方法によって得られる半導体装置中のコンタク
ト構造の第１の例を、半導体基板の表面に形成された拡
散領域と金属配線とを接続する場合について第５図に基
づき説明する。
ト構造の第１の例を、半導体基板の表面に形成された拡
散領域と金属配線とを接続する場合について第５図に基
づき説明する。
第５図（ａ）は従来の方法によって得られるSCC形ダ
イナミックメモリー装置の平面図、第５図（ｂ）は第５
図（ａ）におけるV b−V b線の断面図であって、トラン
スファートランジスタのドレイン拡散領域とビット線と
のコンタクト構造を示している。
イナミックメモリー装置の平面図、第５図（ｂ）は第５
図（ａ）におけるV b−V b線の断面図であって、トラン
スファートランジスタのドレイン拡散領域とビット線と
のコンタクト構造を示している。
同図において、１はSi基板、２は能動領域、３はトラ
ンスファートランジスタ、４はドレイン拡散領域、５は
分離用トレンチ、６は容量トレンチ、７はワード線多結
晶Si膜、８はワード線SiO2膜であって、ワード線多結晶
Si膜７とワード線SiO2膜８とによってワード線９が構成
されている。また、同図において、10はサイドウォール
絶縁膜、11は下地SiO2膜、13はBPSG膜、14はコンタクト
孔、16はビット線多結晶Si膜、17はタングステンシリサ
イド膜（以下、WSix膜と記す）であって、ビット線多結
晶Si膜16とWSix膜17とによってピット線18が構成されて
いる。
ンスファートランジスタ、４はドレイン拡散領域、５は
分離用トレンチ、６は容量トレンチ、７はワード線多結
晶Si膜、８はワード線SiO2膜であって、ワード線多結晶
Si膜７とワード線SiO2膜８とによってワード線９が構成
されている。また、同図において、10はサイドウォール
絶縁膜、11は下地SiO2膜、13はBPSG膜、14はコンタクト
孔、16はビット線多結晶Si膜、17はタングステンシリサ
イド膜（以下、WSix膜と記す）であって、ビット線多結
晶Si膜16とWSix膜17とによってピット線18が構成されて
いる。
以下、従来の第１の方法として、前記第１の例に係る
コンタクト構造の形成方法を第６図（ａ）〜（ｃ）に基
づき説明する。
コンタクト構造の形成方法を第６図（ａ）〜（ｃ）に基
づき説明する。
まず、第６図（ａ）に示すように、表面に凹凸部を有
し表面下に拡散領域２が形成されるSi基板１の上に、下
地SiO2膜11及びBPSG膜13からなる膜を堆積する。この場
合、下地SiO2膜11は、BPSG膜13からSi基板１へのホウ素
及びリンの拡散を抑制する目的で堆積されるものであ
る。
し表面下に拡散領域２が形成されるSi基板１の上に、下
地SiO2膜11及びBPSG膜13からなる膜を堆積する。この場
合、下地SiO2膜11は、BPSG膜13からSi基板１へのホウ素
及びリンの拡散を抑制する目的で堆積されるものであ
る。
次に、第６図（ｂ）に示すように、コンタクト孔レジ
ストパターン21をマスクとして反応性イオンエッチング
を行なうことにより下地SiO2膜11及びBPSG膜13にコンタ
クト孔14を開孔し、拡散領域２が形成されるSi基板１の
表面をコンタクト孔14の底部に露出させる。
ストパターン21をマスクとして反応性イオンエッチング
を行なうことにより下地SiO2膜11及びBPSG膜13にコンタ
クト孔14を開孔し、拡散領域２が形成されるSi基板１の
表面をコンタクト孔14の底部に露出させる。
次に、第６図（ｃ）に示すように、コンタクト孔レジ
ストパターン21を除去した後、コンタクト孔14底部に露
出したSi基板１の表面残留物を例えばバッファードフッ
酸溶液中でエッチングすることにより除去し、しかる
後、コンタクト孔14の内部にビット線多結晶Si膜16を例
えばCVD法により堆積する。この場合、露出したSi基板
１の表面の再酸化を抑制するため、基板挿入時の反応管
内の温度を300℃程度以下に冷却しておくか、若しくは
基板挿入時の反応管中への酸素混入が抑制された減圧CV
D装置を用いる。
ストパターン21を除去した後、コンタクト孔14底部に露
出したSi基板１の表面残留物を例えばバッファードフッ
酸溶液中でエッチングすることにより除去し、しかる
後、コンタクト孔14の内部にビット線多結晶Si膜16を例
えばCVD法により堆積する。この場合、露出したSi基板
１の表面の再酸化を抑制するため、基板挿入時の反応管
内の温度を300℃程度以下に冷却しておくか、若しくは
基板挿入時の反応管中への酸素混入が抑制された減圧CV
D装置を用いる。
次に、ビット線多結晶Si膜16の表面の酸化膜を例えば
バッファードフッ酸溶液中でエッチングすることにより
除去した後、ビット線多結晶Si膜16の上にWSix膜17を堆
積する。
バッファードフッ酸溶液中でエッチングすることにより
除去した後、ビット線多結晶Si膜16の上にWSix膜17を堆
積する。
次に、多結晶Si膜16とWSix膜17とからなる膜中に砒素
を注入し、レジストパターンを用いてビット線18のパタ
ーンにパターンニングする。その後、例えば900℃、30
分の条件で熱処理を行なうことにより、ビット線18に接
触したSi基板１の表面領域に砒素を拡散してドレイン拡
散領域４を形成することにより、第５図のコンタクト構
造を得る。
を注入し、レジストパターンを用いてビット線18のパタ
ーンにパターンニングする。その後、例えば900℃、30
分の条件で熱処理を行なうことにより、ビット線18に接
触したSi基板１の表面領域に砒素を拡散してドレイン拡
散領域４を形成することにより、第５図のコンタクト構
造を得る。
第７図は、従来の第１の方法によって得られるSCC形
ダイナミックメモリー装置内のトランスファートランジ
スタのドレイン拡散領域とビット線とのコンタクト構造
の第２の例を示す断面図であって、前記第１の例に示す
コンタクト構造において、コンタクト孔14側のサイドウ
ォール絶縁膜10を小さくし、コンタクト孔14の寸法を加
工が容易になる程度に拡大したものである。
ダイナミックメモリー装置内のトランスファートランジ
スタのドレイン拡散領域とビット線とのコンタクト構造
の第２の例を示す断面図であって、前記第１の例に示す
コンタクト構造において、コンタクト孔14側のサイドウ
ォール絶縁膜10を小さくし、コンタクト孔14の寸法を加
工が容易になる程度に拡大したものである。
第８図は、やはり従来の第１の方法によって得られる
SCC形ダイナミックメモリー装置内のトランスファート
ランジスタのドレイン拡散領域とビット線とのコンタク
ト構造の第３の例を示す断面図であって、前記第２の例
に示すコンタクト構造において、ワード線SiO2膜８のコ
ンタクト孔14側にエッチングストッパ多結晶Si膜12を設
けたものである。
SCC形ダイナミックメモリー装置内のトランスファート
ランジスタのドレイン拡散領域とビット線とのコンタク
ト構造の第３の例を示す断面図であって、前記第２の例
に示すコンタクト構造において、ワード線SiO2膜８のコ
ンタクト孔14側にエッチングストッパ多結晶Si膜12を設
けたものである。
以下、従来の第２の方法として、前記第３の例に係る
コンタクト構造の形成方法を第９図（ａ）〜（ｆ）に基
づき説明する。
コンタクト構造の形成方法を第９図（ａ）〜（ｆ）に基
づき説明する。
まず、第９図（ａ）に示すように、表面に凹凸部を有
するSi基板１の上に下地SiO2膜11を堆積する。
するSi基板１の上に下地SiO2膜11を堆積する。
次に、第９図（ｂ）に示すように、下地SiO2膜11の上
に、コンタクト孔14と対応する開孔部を有する第１コン
タクト孔レジスタパターン19を形成した後、前記開孔部
に露出した下地SiO2膜11を反応性イオンエッチングによ
り除去する。
に、コンタクト孔14と対応する開孔部を有する第１コン
タクト孔レジスタパターン19を形成した後、前記開孔部
に露出した下地SiO2膜11を反応性イオンエッチングによ
り除去する。
次に、第９図（ｃ）に示すように、第１コンタクト孔
レジストパターン19を除去した後、下地SiO2膜11の上に
エッチングストッパ多結晶Si膜12を堆積し、該多結晶Si
膜12中に砒素のイオン注入を行なう。次に、多結晶Si膜
12におけるコンタクト孔14が形成される領域にエッチン
グストッパレジストパターン20を形成する。
レジストパターン19を除去した後、下地SiO2膜11の上に
エッチングストッパ多結晶Si膜12を堆積し、該多結晶Si
膜12中に砒素のイオン注入を行なう。次に、多結晶Si膜
12におけるコンタクト孔14が形成される領域にエッチン
グストッパレジストパターン20を形成する。
次に、第９図（ｄ）に示すように、エッチングストッ
パレジストパターン20外のエッチングストッパ多結晶Si
膜12を除去した後、エッチングストッパレジストパター
ン20も除去し、しかる後、残存するエッチングストッパ
多結晶Si膜12及び下地SiO2膜11の上にBPSG膜13を堆積す
る。さらに熱処理を行なうことによりBPSG膜13を流動さ
せて、Si基板１の表面の凹凸を減少させる。このときエ
ッチングストッパ多結晶Si膜12に接触しているSi基板１
の表面領域に砒素が拡散して、Si基板１にドレイン拡散
領域４が形成される。
パレジストパターン20外のエッチングストッパ多結晶Si
膜12を除去した後、エッチングストッパレジストパター
ン20も除去し、しかる後、残存するエッチングストッパ
多結晶Si膜12及び下地SiO2膜11の上にBPSG膜13を堆積す
る。さらに熱処理を行なうことによりBPSG膜13を流動さ
せて、Si基板１の表面の凹凸を減少させる。このときエ
ッチングストッパ多結晶Si膜12に接触しているSi基板１
の表面領域に砒素が拡散して、Si基板１にドレイン拡散
領域４が形成される。
次に、第９図（ｅ）に示すように、コンタクト孔14と
対応する開孔部を有する第２コンタクト孔レジストパタ
ーン22を形成した後、前記開孔部に露出するBPSG膜13を
除去する。この場合、エッチングストッパ多結晶Si膜12
をエッチングストッパーとして使用することが可能であ
る。すなわち、エッチングストッパ多結晶Si膜12の膜厚
をBPSG膜13の膜厚の５分の１程度以下に薄くし且つワー
ド線９間のBPSG膜13が完全に除去されるようエッチング
時間を設定した場合においても、ワード線９の上側の下
地SiO2膜11がまったくエッチングされないようにするこ
とが可能である。このようにすることにより、コンタク
ト孔14を容易に加工できる寸法に拡大しても、ビット線
18とワード線９とが短絡する不良は発生しない。
対応する開孔部を有する第２コンタクト孔レジストパタ
ーン22を形成した後、前記開孔部に露出するBPSG膜13を
除去する。この場合、エッチングストッパ多結晶Si膜12
をエッチングストッパーとして使用することが可能であ
る。すなわち、エッチングストッパ多結晶Si膜12の膜厚
をBPSG膜13の膜厚の５分の１程度以下に薄くし且つワー
ド線９間のBPSG膜13が完全に除去されるようエッチング
時間を設定した場合においても、ワード線９の上側の下
地SiO2膜11がまったくエッチングされないようにするこ
とが可能である。このようにすることにより、コンタク
ト孔14を容易に加工できる寸法に拡大しても、ビット線
18とワード線９とが短絡する不良は発生しない。
次に、第９図（ｆ）に示すように、第２コンタクト孔
レジストパターン22を除去し、コンタクト孔14に露出し
たエッチングストッパ多結晶Si膜12表面の残留物を、例
えばバッファードフッ酸溶液中でエッチングすることに
よって除去した後、ビット線多結晶Si膜16を例えば減圧
CVD法で堆積する。この場合、露出したエッチングスト
ッパ多結晶Si膜12表面の再酸化を抑制するため、基板挿
入時の反応管内の温度を300℃程度以下に冷却しておく
か、若しくは基板挿入時の反応管内への酸素混入が抑制
された減圧CVD装置を用いる。その後、ビット線多結晶S
i膜16表面の酸化膜を例えばバッファードフッ酸溶液中
でエッチングすることによって除去した後、WSix膜17を
例えばスパッタ法で堆積する。
レジストパターン22を除去し、コンタクト孔14に露出し
たエッチングストッパ多結晶Si膜12表面の残留物を、例
えばバッファードフッ酸溶液中でエッチングすることに
よって除去した後、ビット線多結晶Si膜16を例えば減圧
CVD法で堆積する。この場合、露出したエッチングスト
ッパ多結晶Si膜12表面の再酸化を抑制するため、基板挿
入時の反応管内の温度を300℃程度以下に冷却しておく
か、若しくは基板挿入時の反応管内への酸素混入が抑制
された減圧CVD装置を用いる。その後、ビット線多結晶S
i膜16表面の酸化膜を例えばバッファードフッ酸溶液中
でエッチングすることによって除去した後、WSix膜17を
例えばスパッタ法で堆積する。
次に、ビット線多結晶Si膜16とWSix膜17とからなる膜
中に砒素を注入し、レジストパターンを用いてビット線
18のパターンにパターンニングすることによって第８図
に示すコンタクト構造を得る。
中に砒素を注入し、レジストパターンを用いてビット線
18のパターンにパターンニングすることによって第８図
に示すコンタクト構造を得る。
（発明が解決しようとする課題） しかるに、半導体装置の微細化が進むにつれて微小な
凹凸を有する基板の凹部にコンタクトを形成する場合が
多くなる。例えば４ないし16メガピット以上の容量を持
つダイナミックメモリー装置［例えば布施他、第19回
固体素子、材料コンファレンス予稿集、p.11（1988年８
月、東京）］（以下、文献１という）内のトランスファ
ートランジスターのドレイン拡散領域とビット線とのコ
ンタクトは１μｍ程度以下の間隔で隣り合うワード線間
に形成する必要がある。
凹凸を有する基板の凹部にコンタクトを形成する場合が
多くなる。例えば４ないし16メガピット以上の容量を持
つダイナミックメモリー装置［例えば布施他、第19回
固体素子、材料コンファレンス予稿集、p.11（1988年８
月、東京）］（以下、文献１という）内のトランスファ
ートランジスターのドレイン拡散領域とビット線とのコ
ンタクトは１μｍ程度以下の間隔で隣り合うワード線間
に形成する必要がある。
このような場合、従来の第１の方法でコンタクトを形
成しようとすると、ビット線18とワード線９とが接触し
ないようコンタクト孔14の寸法を極めて小さくする必要
があり、加工が困難になるという問題が生じる。具体的
には、16メガビットダイナミックメモリー装置を想定し
てビット線ピッチ及びワード線ピッチをそれぞれ1.4μ
ｍ及び1.6μｍとすると、コンタクト孔14の寸法は、マ
スク合わせズレが発生した場合にもワード線９上のワー
ド線SiO2膜８がエッチングされることがないように0.4
μｍ角程度にまで微小化する必要がある。
成しようとすると、ビット線18とワード線９とが接触し
ないようコンタクト孔14の寸法を極めて小さくする必要
があり、加工が困難になるという問題が生じる。具体的
には、16メガビットダイナミックメモリー装置を想定し
てビット線ピッチ及びワード線ピッチをそれぞれ1.4μ
ｍ及び1.6μｍとすると、コンタクト孔14の寸法は、マ
スク合わせズレが発生した場合にもワード線９上のワー
ド線SiO2膜８がエッチングされることがないように0.4
μｍ角程度にまで微小化する必要がある。
とこがぐ、従来の第１の方法では、コンタクト孔14の
寸法を0.5ないし0.6μｍ程度に形成することは可能であ
るが、16メガビットダイナミックメモリー装置製造に使
用される露光装置を用いて0.4μｍ程度に加工すること
は多大な困難を伴う。
寸法を0.5ないし0.6μｍ程度に形成することは可能であ
るが、16メガビットダイナミックメモリー装置製造に使
用される露光装置を用いて0.4μｍ程度に加工すること
は多大な困難を伴う。
また、第７図に示す第２の例においては、ワード線Si
O2膜８が、コンタクト孔レジストパターン21の開孔部に
露出したBPSG膜13及び下地SiO2膜11を除去する際にエッ
チングされ、ワード線多結晶Si膜７が部分的に露出する
ため、ビット線18とワード線９とが電気的に短絡すると
いう不良が発生しやすい。
O2膜８が、コンタクト孔レジストパターン21の開孔部に
露出したBPSG膜13及び下地SiO2膜11を除去する際にエッ
チングされ、ワード線多結晶Si膜７が部分的に露出する
ため、ビット線18とワード線９とが電気的に短絡すると
いう不良が発生しやすい。
これに対して、従来の第２の方法では、ワード線SiO2
膜８がエッチングされることはないが、この方法は、エ
ッチング工程が２回必要な上に、露出したSi基板若しく
は多結晶Si膜表面の再酸化を抑制するための注意を必要
とする多結晶Si堆積工程が２回含まれており、工程がき
わめて複雑である。
膜８がエッチングされることはないが、この方法は、エ
ッチング工程が２回必要な上に、露出したSi基板若しく
は多結晶Si膜表面の再酸化を抑制するための注意を必要
とする多結晶Si堆積工程が２回含まれており、工程がき
わめて複雑である。
さらに、拡散領域４とビット線18との間にエッチング
ストッパ多結晶Si膜12が介在するため安定な電気的接続
を得ることが困難であるという新たな問題も発生する。
ストッパ多結晶Si膜12が介在するため安定な電気的接続
を得ることが困難であるという新たな問題も発生する。
前記に鑑みて、本発明は、簡易な方法により、配線同
士の接触が生じさせることなくコンタクト孔を大きくす
ることができ、これにより微細な領域におけるコンタク
ト構造の形成を可能にすることを目的とする。
士の接触が生じさせることなくコンタクト孔を大きくす
ることができ、これにより微細な領域におけるコンタク
ト構造の形成を可能にすることを目的とする。
（課題を解決するための手段） 前記の目的を達成するため、請求項（１）の発明は、
コンタクト構造の形成方法を、表面におけるコンタクト
形成領域に凹部を有する基板上に第１の絶縁膜及び第１
の導電膜を順次堆積する工程と、前記第１の導電膜の上
にコンタクト形成領域を覆うように第１のレジストパタ
ーンを形成する工程と、前記第１の導電膜に対して前記
第１のレジストパターンをマスクにして前記第１の導電
膜におけるコンタクト形成領域が残存するようにエッチ
ングを行なう工程と、前記第１のレジストパターンを除
去した後、全面に亘って第２の絶縁膜を堆積する工程
と、前記第２の絶縁膜の上にコンタクト形成領域が開口
した第２のレジストパターンを形成する工程と、前記第
２の絶縁膜に対して前記第２のレジストパターンをマス
クにし前記第１の導電膜をエッチングストッパーとする
反応性イオンエッチングを行なうことにより、前記第２
の絶縁膜におけるコンタクト形成領域を除去する工程
と、前記第２のレジストパターンを除去した後、前記第
１の導電膜に対して前記第２の絶縁膜をマスクにしてエ
ッチングを行なって、前記第１の導電膜におけるコンタ
クト形成領域を除去する工程と、前記第１の絶縁膜に対
してエッチングを行なって前記第１の絶縁膜におけるコ
ンタクト形成領域を除去する工程と、前記基板上のコン
タクト形成領域に第２の導電膜を堆積する工程とを備え
ている構成とするものである。
コンタクト構造の形成方法を、表面におけるコンタクト
形成領域に凹部を有する基板上に第１の絶縁膜及び第１
の導電膜を順次堆積する工程と、前記第１の導電膜の上
にコンタクト形成領域を覆うように第１のレジストパタ
ーンを形成する工程と、前記第１の導電膜に対して前記
第１のレジストパターンをマスクにして前記第１の導電
膜におけるコンタクト形成領域が残存するようにエッチ
ングを行なう工程と、前記第１のレジストパターンを除
去した後、全面に亘って第２の絶縁膜を堆積する工程
と、前記第２の絶縁膜の上にコンタクト形成領域が開口
した第２のレジストパターンを形成する工程と、前記第
２の絶縁膜に対して前記第２のレジストパターンをマス
クにし前記第１の導電膜をエッチングストッパーとする
反応性イオンエッチングを行なうことにより、前記第２
の絶縁膜におけるコンタクト形成領域を除去する工程
と、前記第２のレジストパターンを除去した後、前記第
１の導電膜に対して前記第２の絶縁膜をマスクにしてエ
ッチングを行なって、前記第１の導電膜におけるコンタ
クト形成領域を除去する工程と、前記第１の絶縁膜に対
してエッチングを行なって前記第１の絶縁膜におけるコ
ンタクト形成領域を除去する工程と、前記基板上のコン
タクト形成領域に第２の導電膜を堆積する工程とを備え
ている構成とするものである。
（作用） 請求項（１）の構成により、第２の絶縁膜のコンタク
ト形成領域を反応性イオンエッチングにより除去する工
程において、第１の導電膜をエッチングストッパーとし
て使用するため、配線同士の接触を生じさせることなく
コンタクト孔の寸法を大きくすることができる。
ト形成領域を反応性イオンエッチングにより除去する工
程において、第１の導電膜をエッチングストッパーとし
て使用するため、配線同士の接触を生じさせることなく
コンタクト孔の寸法を大きくすることができる。
また、請求項（１）の構成により、第２の絶縁膜のコ
ンタクト形成領域を反応性イオンエッチングによって除
去した後に、第１の導電膜及び第１絶縁膜の各コンタク
ト領域を除去し、その後、基板上のコンタクト領域に第
２の導電膜を堆積するため、第２の導電膜と基板との間
に新たな層は介在しない。
ンタクト形成領域を反応性イオンエッチングによって除
去した後に、第１の導電膜及び第１絶縁膜の各コンタク
ト領域を除去し、その後、基板上のコンタクト領域に第
２の導電膜を堆積するため、第２の導電膜と基板との間
に新たな層は介在しない。
（実施例） 以下、本発明の実施例を図面に基づいて説明する。
第１図は本発明の第１実施例によってコンタクト構造
を形成した半導体装置の第１の例を示し、第１図（ａ）
はその平面構造、第１図（ｂ）は第１図（ａ）における
I b−I b線の断面構造を各々示している。尚、第１の例
は、文献１に示すSCC形ダイナミックメモリー装置内の
トランスファートランジスタのドレイン拡散領域とビッ
ト線とのコンタクト構造である。
を形成した半導体装置の第１の例を示し、第１図（ａ）
はその平面構造、第１図（ｂ）は第１図（ａ）における
I b−I b線の断面構造を各々示している。尚、第１の例
は、文献１に示すSCC形ダイナミックメモリー装置内の
トランスファートランジスタのドレイン拡散領域とビッ
ト線とのコンタクト構造である。
第１図において、１はSi基板、２は能動領域、３はト
ランスファートランジスタ、４はドレイン拡散領域であ
って、Si基板１表面の必要な部分には分離用トレンチ５
及び容量用トレンチ６が形成されている。この場合、Si
基板１における両トレンチ5,6以外の領域が能動領域２
であって、該能動領域２にトランスファートランジスタ
３が形成されている。
ランスファートランジスタ、４はドレイン拡散領域であ
って、Si基板１表面の必要な部分には分離用トレンチ５
及び容量用トレンチ６が形成されている。この場合、Si
基板１における両トレンチ5,6以外の領域が能動領域２
であって、該能動領域２にトランスファートランジスタ
３が形成されている。
また、同図において、７はワード線多結晶Si膜、８は
ワード線SiO2膜であって、ワード線多結晶Si膜７とワー
ド線SiO2膜８とによってワード線９が構成されており、
該ワード線９は、ワード線多結晶Si膜７とワード線SiO2
膜８とを積層した膜を所定形状に加工することによって
形成されている。
ワード線SiO2膜であって、ワード線多結晶Si膜７とワー
ド線SiO2膜８とによってワード線９が構成されており、
該ワード線９は、ワード線多結晶Si膜７とワード線SiO2
膜８とを積層した膜を所定形状に加工することによって
形成されている。
また、同図において、10はサイドウォール絶縁膜、11
は下地SiO2膜、13はBPSG膜、14はコンタクト孔、16はビ
ット線多結晶Si膜、17はタングステンシリサイド膜（WS
ix膜）であって、ビット線多結晶Si膜16とWSix膜17とに
よってビット線19が構成されており、サイドウォール絶
縁膜10はトランスファートランジスタのLDD構造（Light
ly Doped Drain）を作製するために形成されている。
は下地SiO2膜、13はBPSG膜、14はコンタクト孔、16はビ
ット線多結晶Si膜、17はタングステンシリサイド膜（WS
ix膜）であって、ビット線多結晶Si膜16とWSix膜17とに
よってビット線19が構成されており、サイドウォール絶
縁膜10はトランスファートランジスタのLDD構造（Light
ly Doped Drain）を作製するために形成されている。
尚、第１図（ａ）においては、図示の都合上、容量用
トレンチ５、トランスファートランジスタ３の詳細な構
造及び容量用トレンチ５とトランスファートランジスタ
３とを接続するための構造等については省略している。
トレンチ５、トランスファートランジスタ３の詳細な構
造及び容量用トレンチ５とトランスファートランジスタ
３とを接続するための構造等については省略している。
16メガビットダイナミックメモリー装置を想定した場
合、能動領域２の寸法は0.6×2.6μｍ、ワード線９の幅
及び間隔は各々0.6及び0.8μｍ程度になる。
合、能動領域２の寸法は0.6×2.6μｍ、ワード線９の幅
及び間隔は各々0.6及び0.8μｍ程度になる。
本第１の例に係るコンタクト構造はトランスファート
ランジスタ３のドレイン拡散領域４とビット線18とを接
続するために形成されており、実際にドレイン領域４と
ビット線18とが接触する領域の寸法はワード線９に平行
な方向が0.5μｍ、垂直な方向が0.4μｍ程度であるのに
対して、コンタクト孔14の寸法はワード線９に平行な方
向が0.5μｍ、垂直な方向が1.0μｍ程度に形成される。
このためコンタクト孔14は、実際に接触領域が形成され
るワード線９間の凹部とワード線９上の凸部との両者に
わたって形成される。尚、ここで接触領域のワード線９
と垂直な方向の寸法がワード線９の間隔と比較して小さ
くなるのは、ワード線９の側部にサイドウォール絶縁膜
10が形成されているからである。
ランジスタ３のドレイン拡散領域４とビット線18とを接
続するために形成されており、実際にドレイン領域４と
ビット線18とが接触する領域の寸法はワード線９に平行
な方向が0.5μｍ、垂直な方向が0.4μｍ程度であるのに
対して、コンタクト孔14の寸法はワード線９に平行な方
向が0.5μｍ、垂直な方向が1.0μｍ程度に形成される。
このためコンタクト孔14は、実際に接触領域が形成され
るワード線９間の凹部とワード線９上の凸部との両者に
わたって形成される。尚、ここで接触領域のワード線９
と垂直な方向の寸法がワード線９の間隔と比較して小さ
くなるのは、ワード線９の側部にサイドウォール絶縁膜
10が形成されているからである。
以下、本発明の第１実施例として、前記第１の例に係
るコンタクト構造を形成する方法を第２図（ａ）〜
（ｆ）に基づき説明する。
るコンタクト構造を形成する方法を第２図（ａ）〜
（ｆ）に基づき説明する。
まず、第１図（ａ）に示すように、表面下に能動領域
２、分離用トレンチ５及び容量用トレンチ６等を有し、
表面にワード線９及びサイドウォール絶縁膜10等を形成
することによってできた凹凸部を有するSi基板１上に、
第１の絶縁膜としての下地SiO2膜11を20ないし100nm程
度の膜厚で堆積し、該下地SiO2膜11上に第１の導電膜と
してのエッチングストッパ多結晶Si膜12を20ないし100n
m程度の膜厚で堆積する。
２、分離用トレンチ５及び容量用トレンチ６等を有し、
表面にワード線９及びサイドウォール絶縁膜10等を形成
することによってできた凹凸部を有するSi基板１上に、
第１の絶縁膜としての下地SiO2膜11を20ないし100nm程
度の膜厚で堆積し、該下地SiO2膜11上に第１の導電膜と
してのエッチングストッパ多結晶Si膜12を20ないし100n
m程度の膜厚で堆積する。
次に、第２図（ｂ）に示すように、エッチングストッ
パ多結晶Si膜12上におけるコンタクト孔14が形成される
領域に第１のレジストパターンとしてのエッチングスト
ッパレジストパターン20を形成し、該レジストパターン
20以外の領域のエッチングストッパ多結晶Si膜12を除去
する。この場合、コンタクト孔14はエッチングストッパ
多結晶Si膜12が残留する領域にのみ形成することが必要
であるため、例えばエッチングストッパレジストパター
ン20を形成するためのフォトマスクを、後述のコンタク
ト孔レジストパターン21を形成するためのフォトマスク
を反転した後に遮光部を片側で0.2ないし0.5μｍ広げる
ことによって作製することが好ましい。但し本実施例の
場合には、前記の処理を行なった後にさらに角を0.2μ
ｍ取ることによって作製したフォトマスクを使用してい
る。このようにすることによりさらに加工が容易にな
る。また、エッチングストッパレジストパターン20外の
エッチングストッパ多結晶Si膜12の除去は、例えばCF4
ガスとO2ガスとを含むガス雰囲気中でプラズマエッチン
グすることによって行われる。
パ多結晶Si膜12上におけるコンタクト孔14が形成される
領域に第１のレジストパターンとしてのエッチングスト
ッパレジストパターン20を形成し、該レジストパターン
20以外の領域のエッチングストッパ多結晶Si膜12を除去
する。この場合、コンタクト孔14はエッチングストッパ
多結晶Si膜12が残留する領域にのみ形成することが必要
であるため、例えばエッチングストッパレジストパター
ン20を形成するためのフォトマスクを、後述のコンタク
ト孔レジストパターン21を形成するためのフォトマスク
を反転した後に遮光部を片側で0.2ないし0.5μｍ広げる
ことによって作製することが好ましい。但し本実施例の
場合には、前記の処理を行なった後にさらに角を0.2μ
ｍ取ることによって作製したフォトマスクを使用してい
る。このようにすることによりさらに加工が容易にな
る。また、エッチングストッパレジストパターン20外の
エッチングストッパ多結晶Si膜12の除去は、例えばCF4
ガスとO2ガスとを含むガス雰囲気中でプラズマエッチン
グすることによって行われる。
次に、エッチングストッパレジストパターン20を除去
した後、第２図（ｃ）に示すように、下地SiO2膜11及び
エッチングストッパ多結晶Si膜12の上に第２の絶縁膜と
してのBPSG膜13を200ないし800nm程度の膜厚で堆積した
後、熱処理を行なうことによってBPSG膜13を流動させて
Si基板１の表面の凹凸を減少させる。この場合、BPSG膜
13の膜厚は、ワード線９上の凸部においては薄く、ワー
ド線９間の凹部においては厚くなる。また、熱処理は例
えば900℃、30分の条件で行われる 次に、第２図（ｄ）に示すように、BPSG膜13の上に、
コンタクト孔14と対応する開孔部を有する第２のレジス
トパターンとしてのコンタクト孔レジストパターン21を
形成する。この場合、コンタクト孔14は0.5×1.0μｍ程
度の寸法を有しているため、コンタクト孔レジストパタ
ーン21はSi基板１の凹部及び凸部の両方の上に形成され
る。また、この寸法は、16メガビットダイナミックメモ
リー装置の製造での使用が予想される露光装置の解像度
から考えて、容易に形成することが可能にある。その
後、前記開孔部に露出したBPSG膜13を除去する。この工
程において、例えばCHF3ガスとO2ガスとを8:1ないし20:
1の割合で含むガス雰囲気中での反応性イオンエッチン
グを用いると、多結晶Si膜のエッチレートに対してBPSG
膜のエッチレートが５倍ないし20倍と速いため、エッチ
ングストッパ多結晶Si膜12をエッチングストッパーとし
て使用することが可能であり、また、エッチングストッ
パ多結晶Si膜12の膜厚をBPSG膜13の膜厚の５分の１程度
以下に薄くし且つワード線９間のBPSG膜13が完全に除去
されるようにエッチング時間を設定した場合において
も、ワード線９上側の下地SiO2膜11が全くエッチングさ
れないようにすることが可能である。このようにするこ
とによって、コンタクト孔レジストパターン21がワード
線９上にまで拡がっているにも拘らず、ワード線９とビ
ット線18とが短絡する不良は発生しない。
した後、第２図（ｃ）に示すように、下地SiO2膜11及び
エッチングストッパ多結晶Si膜12の上に第２の絶縁膜と
してのBPSG膜13を200ないし800nm程度の膜厚で堆積した
後、熱処理を行なうことによってBPSG膜13を流動させて
Si基板１の表面の凹凸を減少させる。この場合、BPSG膜
13の膜厚は、ワード線９上の凸部においては薄く、ワー
ド線９間の凹部においては厚くなる。また、熱処理は例
えば900℃、30分の条件で行われる 次に、第２図（ｄ）に示すように、BPSG膜13の上に、
コンタクト孔14と対応する開孔部を有する第２のレジス
トパターンとしてのコンタクト孔レジストパターン21を
形成する。この場合、コンタクト孔14は0.5×1.0μｍ程
度の寸法を有しているため、コンタクト孔レジストパタ
ーン21はSi基板１の凹部及び凸部の両方の上に形成され
る。また、この寸法は、16メガビットダイナミックメモ
リー装置の製造での使用が予想される露光装置の解像度
から考えて、容易に形成することが可能にある。その
後、前記開孔部に露出したBPSG膜13を除去する。この工
程において、例えばCHF3ガスとO2ガスとを8:1ないし20:
1の割合で含むガス雰囲気中での反応性イオンエッチン
グを用いると、多結晶Si膜のエッチレートに対してBPSG
膜のエッチレートが５倍ないし20倍と速いため、エッチ
ングストッパ多結晶Si膜12をエッチングストッパーとし
て使用することが可能であり、また、エッチングストッ
パ多結晶Si膜12の膜厚をBPSG膜13の膜厚の５分の１程度
以下に薄くし且つワード線９間のBPSG膜13が完全に除去
されるようにエッチング時間を設定した場合において
も、ワード線９上側の下地SiO2膜11が全くエッチングさ
れないようにすることが可能である。このようにするこ
とによって、コンタクト孔レジストパターン21がワード
線９上にまで拡がっているにも拘らず、ワード線９とビ
ット線18とが短絡する不良は発生しない。
次に、第２図（ｅ）に示すように、コンタクト孔14内
部に露出したエッチングストッパ多結晶Si膜12を除去す
る。この工程には例えばエッチングストッパレジストパ
ターン20を用いてエッチングストッパ多結晶Si膜12のパ
ターンニングを行なったときと同一の条件でのプラズマ
エッチングを使用することが可能である。
部に露出したエッチングストッパ多結晶Si膜12を除去す
る。この工程には例えばエッチングストッパレジストパ
ターン20を用いてエッチングストッパ多結晶Si膜12のパ
ターンニングを行なったときと同一の条件でのプラズマ
エッチングを使用することが可能である。
次に、第２図（ｆ）に示すように、コンタクト孔14内
部に露出した下地SiO2膜11を除去する。本第１実施例
は、異方性を有する反応性イオンエッチングを用いて除
去する場合を示しており、Si基板１に接した部分の下地
SiO2膜11のみが除去されている。その後、コンタクト孔
レジストパターン21を除去した後、コンタクト孔14底部
に露出したSi基板１表面の残留物を、例えばバッファー
ドフッ酸溶液中でエッチングすることにより除去し、し
かる後、第２の導電膜としてのビット線多結晶Si膜16を
例えば減圧CVD法で堆積する。この場合、露出したSi基
板１表面の再酸化を抑制するため、基板挿入時の反応管
内の温度を300℃程度以下に冷却しておくか、若しくは
基板挿入時の反応管内への酸素混入が抑制された減圧CV
D装置を用いる。その後、ビット線多結晶Si膜16の表面
の酸化膜を、例えばバッファードフッ酸溶液中でエッチ
ングすることにより除去した後、WSix膜17を例えばスパ
ッタ法で堆積する。
部に露出した下地SiO2膜11を除去する。本第１実施例
は、異方性を有する反応性イオンエッチングを用いて除
去する場合を示しており、Si基板１に接した部分の下地
SiO2膜11のみが除去されている。その後、コンタクト孔
レジストパターン21を除去した後、コンタクト孔14底部
に露出したSi基板１表面の残留物を、例えばバッファー
ドフッ酸溶液中でエッチングすることにより除去し、し
かる後、第２の導電膜としてのビット線多結晶Si膜16を
例えば減圧CVD法で堆積する。この場合、露出したSi基
板１表面の再酸化を抑制するため、基板挿入時の反応管
内の温度を300℃程度以下に冷却しておくか、若しくは
基板挿入時の反応管内への酸素混入が抑制された減圧CV
D装置を用いる。その後、ビット線多結晶Si膜16の表面
の酸化膜を、例えばバッファードフッ酸溶液中でエッチ
ングすることにより除去した後、WSix膜17を例えばスパ
ッタ法で堆積する。
次に、ビット線多結晶Si膜16とWSix膜17とからなる膜
中に砒素を注入した後、レジストパターンを用いてビッ
ト線18のパターンにパターンニングする。その後、例え
ば900℃、30分の条件で熱処理を行なうことによりビッ
ト線18に接触しているSi基板１表面領域に砒素を拡散し
てドレイン拡散領域４を形成することによって、第１の
例に係るコンタクト構造を得る。この構造においては、
接続されるビット線18とドレイン拡散領域４との間には
新たな層は介在しておらず、両者が直接に接触している
ため、良好な電気的接続を容易に得ることができる。
中に砒素を注入した後、レジストパターンを用いてビッ
ト線18のパターンにパターンニングする。その後、例え
ば900℃、30分の条件で熱処理を行なうことによりビッ
ト線18に接触しているSi基板１表面領域に砒素を拡散し
てドレイン拡散領域４を形成することによって、第１の
例に係るコンタクト構造を得る。この構造においては、
接続されるビット線18とドレイン拡散領域４との間には
新たな層は介在しておらず、両者が直接に接触している
ため、良好な電気的接続を容易に得ることができる。
尚、前記第１実施例は16メガビットのSCC形ダイナミ
ックメモリー装置内のタランスファートランジスタのド
レイン拡散領域とビット線とのコンタクト構造を形成す
る方法であったが、本発明に係るコンタクト構造の形成
方法は、16メガビット以上の容量を有するダイナミック
メモリー装置、SCC形以外のダイナミックメモリー装
置、或いはダイナミックメモリー装置以外の装置に対し
ても適用可能であることは言うまでもない。
ックメモリー装置内のタランスファートランジスタのド
レイン拡散領域とビット線とのコンタクト構造を形成す
る方法であったが、本発明に係るコンタクト構造の形成
方法は、16メガビット以上の容量を有するダイナミック
メモリー装置、SCC形以外のダイナミックメモリー装
置、或いはダイナミックメモリー装置以外の装置に対し
ても適用可能であることは言うまでもない。
また、接続される対象がドレイン拡散領域及びビット
線以外の場合にも本発明の形成方法は有用である。
線以外の場合にも本発明の形成方法は有用である。
また、前記第１実施例では、接触領域の寸法をフォト
リソグラフィーの限界以下に微細化する必要がある場合
を示したが、寸法自体がそれほど微細ではない場合、例
えばSi基板上と多結晶Si配線上に異なった深さのコンタ
クト孔を同時に開孔してコンタクト構造を形成する場合
にも、本発明のコンタクト構造の形成方法は有用であ
る。
リソグラフィーの限界以下に微細化する必要がある場合
を示したが、寸法自体がそれほど微細ではない場合、例
えばSi基板上と多結晶Si配線上に異なった深さのコンタ
クト孔を同時に開孔してコンタクト構造を形成する場合
にも、本発明のコンタクト構造の形成方法は有用であ
る。
さらに、前記第１実施例では、第１の絶縁膜として下
地SiO2膜11を、第１の導電膜として多結晶Si膜12を、第
２の絶縁膜としてBPSG膜を、第２の導電膜として多結晶
Si膜とWSix膜とを積層した膜を用いたが、各々の膜とし
て他の種類の膜を用いることも可能である。
地SiO2膜11を、第１の導電膜として多結晶Si膜12を、第
２の絶縁膜としてBPSG膜を、第２の導電膜として多結晶
Si膜とWSix膜とを積層した膜を用いたが、各々の膜とし
て他の種類の膜を用いることも可能である。
第３図は本発明の第２実施例によってコンタクト構造
を形成した半導体装置の第２の例を示し、第３図（ａ）
はその平面構造、第３図（ｂ）は第３図（ａ）における
III b−III b線の断面構造を各々示している。該第２の
例も、第１の例と同様にSCC形ダイナミックメモリー装
置内のトランスファートランジスタのドレイン拡散領域
とビット線とのコンタクト構造であるが、第１の例と異
なり、コンタクト孔14外の領域におけるエッチングスト
ッパ多結晶Si膜12は除去されておらず、スペーサSiO2膜
15でビット線18と絶縁されている点が異なっている。
を形成した半導体装置の第２の例を示し、第３図（ａ）
はその平面構造、第３図（ｂ）は第３図（ａ）における
III b−III b線の断面構造を各々示している。該第２の
例も、第１の例と同様にSCC形ダイナミックメモリー装
置内のトランスファートランジスタのドレイン拡散領域
とビット線とのコンタクト構造であるが、第１の例と異
なり、コンタクト孔14外の領域におけるエッチングスト
ッパ多結晶Si膜12は除去されておらず、スペーサSiO2膜
15でビット線18と絶縁されている点が異なっている。
以下、本発明の第２実施例として、前記第２の例に係
るコンタクト構造を形成する方法を第４図（ａ）〜
（ｆ）に基づき説明する。
るコンタクト構造を形成する方法を第４図（ａ）〜
（ｆ）に基づき説明する。
まず、第４図（ａ）に示すように、第１実施例と同様
の工程で凹凸を有するSi基板１上に、第１の絶縁膜とし
てのSiO2膜11及び第１の導電膜としてのエッチングスト
ッパ多結晶Si膜12を堆積する。
の工程で凹凸を有するSi基板１上に、第１の絶縁膜とし
てのSiO2膜11及び第１の導電膜としてのエッチングスト
ッパ多結晶Si膜12を堆積する。
次に、第４図（ｂ）に示すように、第１実施例と異な
り、エッチングストッパ多結晶Si膜12のパターンニング
を行なうこと無く、該エッチングストッパ多結晶Si膜12
の上に第２の絶縁膜としてのBPSG膜13を300ないし800nm
程度の膜厚で堆積し、その後、熱処理を行なうことによ
り該BPSG膜13を流動させてSi基板１表面の凹凸を減少さ
せる。
り、エッチングストッパ多結晶Si膜12のパターンニング
を行なうこと無く、該エッチングストッパ多結晶Si膜12
の上に第２の絶縁膜としてのBPSG膜13を300ないし800nm
程度の膜厚で堆積し、その後、熱処理を行なうことによ
り該BPSG膜13を流動させてSi基板１表面の凹凸を減少さ
せる。
次に、第４図（ｃ）に示すように、BPSG膜13の上に、
コンタクト孔14と対応する開孔部を有するレジストパタ
ーンとしてのコンタクト孔レジストパターン21を形成
し、前記開孔部に露出するBPSG膜13を反応性イオンエッ
チングによって除去する。この場合、コンタクト孔14の
寸法は第１実施例の場合と同程度であって容易に形成す
ることが可能である。また、この場合、第１実施例と同
様に、エッチングストッパ多結晶Si膜12をエッチングス
トッパーとして使用する。また、第１実施例と同条件で
反応性イオンエッチングすることにより、エッチングス
トッパ多結晶Si膜12の膜厚をBPSG膜13の膜厚の５分の１
程度以下に薄くし且つワード線９間のBPSG膜13が完全に
除去されるようエッチング時間を設定した場合において
も、ワード線９上の下地SiO2膜11が全くエッチングされ
ないようにすることが可能である。このようにすること
により、コンタクト孔14がワード線９上にまで拡がって
いるにもかかわらず、ワード線９とビット線18とが短絡
する不良は発生しない。
コンタクト孔14と対応する開孔部を有するレジストパタ
ーンとしてのコンタクト孔レジストパターン21を形成
し、前記開孔部に露出するBPSG膜13を反応性イオンエッ
チングによって除去する。この場合、コンタクト孔14の
寸法は第１実施例の場合と同程度であって容易に形成す
ることが可能である。また、この場合、第１実施例と同
様に、エッチングストッパ多結晶Si膜12をエッチングス
トッパーとして使用する。また、第１実施例と同条件で
反応性イオンエッチングすることにより、エッチングス
トッパ多結晶Si膜12の膜厚をBPSG膜13の膜厚の５分の１
程度以下に薄くし且つワード線９間のBPSG膜13が完全に
除去されるようエッチング時間を設定した場合において
も、ワード線９上の下地SiO2膜11が全くエッチングされ
ないようにすることが可能である。このようにすること
により、コンタクト孔14がワード線９上にまで拡がって
いるにもかかわらず、ワード線９とビット線18とが短絡
する不良は発生しない。
次に、第４図（ｄ）に示すように、コンタクト孔14内
部に露出したエッチングストッパ多結晶Si膜12を除去す
る。
部に露出したエッチングストッパ多結晶Si膜12を除去す
る。
次に、第４図（ｅ）に示すように、コンタクト孔レジ
ストパターン21を除去し、Si基板１の表面の全体に第３
の絶縁膜としてのスペーサSiO2膜15を20ないし200nmの
膜厚で堆積する。
ストパターン21を除去し、Si基板１の表面の全体に第３
の絶縁膜としてのスペーサSiO2膜15を20ないし200nmの
膜厚で堆積する。
次に、第４図（ｆ）に示すように、異方性を有する反
応性イオンエッチングを用いて、Si基板１に接した部位
のスペーサSiO2膜15及び下地SiO2膜11を除去した後、コ
ンタクト孔14底部に露出したSi基板１表面の残留物を、
例えばバッファードフッ酸溶液中でエッチングすること
によって除去し、しかる後、第２導電膜としてのビット
線多結晶Si膜16を例えば減圧CVD法で堆積する。この場
合、露出したSi基板１表面の再酸化を抑制するため、基
板挿入時の反応管内の温度を300℃程度以下に冷却して
おくか、若しくは基盤挿入時の反応管内への酸素混入が
抑制された減圧CVD装置を用いる。その後、ビット線多
結晶Si膜16表面の酸化膜を例えバッファードフッ酸溶液
中でエッチングして除去した後、WSix膜17を堆積する。
応性イオンエッチングを用いて、Si基板１に接した部位
のスペーサSiO2膜15及び下地SiO2膜11を除去した後、コ
ンタクト孔14底部に露出したSi基板１表面の残留物を、
例えばバッファードフッ酸溶液中でエッチングすること
によって除去し、しかる後、第２導電膜としてのビット
線多結晶Si膜16を例えば減圧CVD法で堆積する。この場
合、露出したSi基板１表面の再酸化を抑制するため、基
板挿入時の反応管内の温度を300℃程度以下に冷却して
おくか、若しくは基盤挿入時の反応管内への酸素混入が
抑制された減圧CVD装置を用いる。その後、ビット線多
結晶Si膜16表面の酸化膜を例えバッファードフッ酸溶液
中でエッチングして除去した後、WSix膜17を堆積する。
次に、ビット線多結晶Si膜16とWSix膜17とからなる膜
中に砒素を注入した後、レジストパターンを用いてビッ
ト線18のパターンにパターンニングする。その後、熱処
理を行なってビット線18と接触するSi基板１の表面領域
に砒素を拡散してドレイン拡散領域４を形成することに
より、第２の例に係るコンタクト構造を得る。この構造
においても、接続されるビット線18とドレイン拡散領域
４との間には新たな層は介在しておらず、両者が直接に
接触しているため、良好な電気的接続を容易に得ること
ができる。
中に砒素を注入した後、レジストパターンを用いてビッ
ト線18のパターンにパターンニングする。その後、熱処
理を行なってビット線18と接触するSi基板１の表面領域
に砒素を拡散してドレイン拡散領域４を形成することに
より、第２の例に係るコンタクト構造を得る。この構造
においても、接続されるビット線18とドレイン拡散領域
４との間には新たな層は介在しておらず、両者が直接に
接触しているため、良好な電気的接続を容易に得ること
ができる。
また、本第２実施例では、エッチングストッパ多結晶
Si膜12のパターンニングを行わないため、第１実施例の
場合と比較してフォトリソグラフィー工程が１回少ない
という利点がある。
Si膜12のパターンニングを行わないため、第１実施例の
場合と比較してフォトリソグラフィー工程が１回少ない
という利点がある。
また、本第２実施例は、SCC形ダイナミックメモリー
装置内のトランスファートランジスタのドレイン拡散領
域とビット線とのコンタクトの形成方法であったが、ス
タックト形のダイナミックメモリー装置内のトランスフ
ァータランジスタのドレイン拡散領域とビット線とのコ
ンタクトの形成方法に本第２実施例の方法を適用する場
合には、プレート電極として用いる多結晶Si膜を第１の
導電膜として使用することが可能であり、新たに導電膜
堆積工程を追加すること無く、本第２実施例の方法を適
用すること可能である。この場合、プレート電極とビッ
ト線との絶縁がスペーサSiO2膜15により行われるため、
メモリーセルアレイ内でのプレート電極用多結晶Si膜の
パターンニングを行なう必要がなくなり、製造工程を簡
略化することが可能であるという利点が生じる。
装置内のトランスファートランジスタのドレイン拡散領
域とビット線とのコンタクトの形成方法であったが、ス
タックト形のダイナミックメモリー装置内のトランスフ
ァータランジスタのドレイン拡散領域とビット線とのコ
ンタクトの形成方法に本第２実施例の方法を適用する場
合には、プレート電極として用いる多結晶Si膜を第１の
導電膜として使用することが可能であり、新たに導電膜
堆積工程を追加すること無く、本第２実施例の方法を適
用すること可能である。この場合、プレート電極とビッ
ト線との絶縁がスペーサSiO2膜15により行われるため、
メモリーセルアレイ内でのプレート電極用多結晶Si膜の
パターンニングを行なう必要がなくなり、製造工程を簡
略化することが可能であるという利点が生じる。
（発明の効果） 以上説明したように、請求項（１）の発明に係るコン
タクト構造の形成方法によると、第２の絶縁膜を反応性
イオンエッチングにより除去する工程において、第１の
導電膜をエッチングストッパーとして用いるため、配線
同士の接触を生じさせることなくコンタクト孔の寸法を
大きくできるので、微細な領域におけるコンタクト構造
の形成が可能である。
タクト構造の形成方法によると、第２の絶縁膜を反応性
イオンエッチングにより除去する工程において、第１の
導電膜をエッチングストッパーとして用いるため、配線
同士の接触を生じさせることなくコンタクト孔の寸法を
大きくできるので、微細な領域におけるコンタクト構造
の形成が可能である。
また、第２の絶縁膜のコンタクト形成領域を反応性イ
オンエッチングによって除去した後に、第１の導電膜及
び第１絶縁膜の各コンタクト領域を除去し、その後、基
板上のコンタクト領域に第２の導電膜を堆積するため、
第２の導電膜と基板との間に新たな層が介在することは
ないので、良好な電気的接続を簡易に得ることができ
る。
オンエッチングによって除去した後に、第１の導電膜及
び第１絶縁膜の各コンタクト領域を除去し、その後、基
板上のコンタクト領域に第２の導電膜を堆積するため、
第２の導電膜と基板との間に新たな層が介在することは
ないので、良好な電気的接続を簡易に得ることができ
る。
このため、本発明の半導体装置の製造方法は、産業上
極めて価値の高いものである。
極めて価値の高いものである。
第１図は本発明の第１実施例により得られるコンタクト
構造を有する半導体装置を示し、第１図（ａ）は平面
図、第１図（ｂ）は第１図（ａ）におけるI b−I b線断
面図、第２図（ａ）〜（ｆ）は各々本発明の第１実施例
の各工程を示す断面図、第３図は本発明の第２実施例に
より得られるコンタクト構造を有する半導体装置を示
し、第３図（ａ）は平面図、第３図（ｂ）は第３図
（ａ）におけるIII b−III b線断面図、第４図（ａ）〜
（ｆ）は各々本発明の第２実施例の各工程を示す断面
図、第５図は従来の第１の方法によって得られるコンタ
クト構造の第１の例を有する半導体装置を示し、第５図
（ａ）は平面図、第５図（ｂ）は第５図（ａ）における
V b−V b線断面図、第６図（ａ）〜（ｃ）は各々従来の
第１の方法を示す断面図、第７図は従来の第１の方法に
よって得られるコンタクト構造の第２の例を有する半導
体装置の断面図、第８図は従来の第２の方法によって得
られるコンタクト構造の第３の例を有する半導体装置の
断面図、第９図（ａ）〜（ｆ）は各々従来の第２の方法
を示す断面図である。 １……基板 ２……能動領域 ３……トランスファートランジスタ ４……ドレイン拡散領域 ５……分離用トレンチ ６……容量用トレンチ ７……ワード線多結晶Si線 ８……ワード線SiO2膜 ９……ワード線 10……サイドウォール絶縁膜 11……下地SiO2膜（第１の絶縁膜） 12……エッチングストッパ多結晶Si膜（第１の導電膜） 13……BPSG膜（第２の絶縁膜） 14……コンタクト孔 15……スペーサSiO2膜 16……ビット線多結晶Si膜（第２の導電膜） 17……WSix膜 18……ビット線 19……第１コンタクト孔レジストパターン 20……エッチストッパレジストパターン（第１のレジス
トパターン） 21……コンタクト孔レジストパターン（第２のレジスト
パターン） 22……第２コンタクト孔レジストパターン
構造を有する半導体装置を示し、第１図（ａ）は平面
図、第１図（ｂ）は第１図（ａ）におけるI b−I b線断
面図、第２図（ａ）〜（ｆ）は各々本発明の第１実施例
の各工程を示す断面図、第３図は本発明の第２実施例に
より得られるコンタクト構造を有する半導体装置を示
し、第３図（ａ）は平面図、第３図（ｂ）は第３図
（ａ）におけるIII b−III b線断面図、第４図（ａ）〜
（ｆ）は各々本発明の第２実施例の各工程を示す断面
図、第５図は従来の第１の方法によって得られるコンタ
クト構造の第１の例を有する半導体装置を示し、第５図
（ａ）は平面図、第５図（ｂ）は第５図（ａ）における
V b−V b線断面図、第６図（ａ）〜（ｃ）は各々従来の
第１の方法を示す断面図、第７図は従来の第１の方法に
よって得られるコンタクト構造の第２の例を有する半導
体装置の断面図、第８図は従来の第２の方法によって得
られるコンタクト構造の第３の例を有する半導体装置の
断面図、第９図（ａ）〜（ｆ）は各々従来の第２の方法
を示す断面図である。 １……基板 ２……能動領域 ３……トランスファートランジスタ ４……ドレイン拡散領域 ５……分離用トレンチ ６……容量用トレンチ ７……ワード線多結晶Si線 ８……ワード線SiO2膜 ９……ワード線 10……サイドウォール絶縁膜 11……下地SiO2膜（第１の絶縁膜） 12……エッチングストッパ多結晶Si膜（第１の導電膜） 13……BPSG膜（第２の絶縁膜） 14……コンタクト孔 15……スペーサSiO2膜 16……ビット線多結晶Si膜（第２の導電膜） 17……WSix膜 18……ビット線 19……第１コンタクト孔レジストパターン 20……エッチストッパレジストパターン（第１のレジス
トパターン） 21……コンタクト孔レジストパターン（第２のレジスト
パターン） 22……第２コンタクト孔レジストパターン
Claims (1)
- 【請求項１】表面におけるコンタクト形成領域に凹部を
有する基板上に、第１の絶縁膜及び第１の導電膜を順次
堆積する工程と、 前記第１の導電膜の上に、コンタクト形成領域を覆うよ
うに第１のレジストパターンを形成する工程と、 前記第１の導電膜に対して、前記第１のレジストパター
ンをマスクにして前記第１の導電膜におけるコンタクト
形成領域が残存するようにエッチングを行なう工程と、 前記第１のレジストパターンを除去した後、全面に亘っ
て第２の絶縁膜を堆積する工程と、 前記第２の絶縁膜の上に、コンタクト形成領域が開口し
た第２のレジストパターンを形成する工程と、 前記第２の絶縁膜に対して、前記第２のレジストパター
ンをマスクにし前記第１の導電膜をエッチングストッパ
ーとする反応性イオンエッチングを行なうことにより、
前記第２の絶縁膜におけるコンタクト形成領域を除去す
る工程と、 前記第２のレジストパターンを除去した後、前記第１の
導電膜に対して前記第２の絶縁膜をマスクにしてエッチ
ングを行なって、前記第１の導電膜におけるコンタクト
形成領域を除去する工程と、 前記第１の絶縁膜に対してエッチングを行なって、前記
第１の絶縁膜におけるコンタクト形成領域を除去する工
程と、 前記基板上のコンタクト形成領域に第２の導電膜を堆積
する工程とを備えていることを特徴とするコンタクト構
造の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146541A JP2545154B2 (ja) | 1990-06-04 | 1990-06-04 | コンタクト構造の形成方法 |
| US07/710,087 US5174858A (en) | 1990-06-04 | 1991-06-04 | Method of forming contact structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146541A JP2545154B2 (ja) | 1990-06-04 | 1990-06-04 | コンタクト構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0438853A JPH0438853A (ja) | 1992-02-10 |
| JP2545154B2 true JP2545154B2 (ja) | 1996-10-16 |
Family
ID=15409987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2146541A Expired - Fee Related JP2545154B2 (ja) | 1990-06-04 | 1990-06-04 | コンタクト構造の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5174858A (ja) |
| JP (1) | JP2545154B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267621A (ja) * | 1991-12-27 | 1993-10-15 | Nippon Steel Corp | 半導体装置のコンタクト構造及びその製造方法 |
| US5258096A (en) * | 1992-08-20 | 1993-11-02 | Micron Semiconductor, Inc. | Method of forming local etch stop landing pads for simultaneous, self-aligned dry etching of contact vias with various depths |
| KR960003773B1 (ko) * | 1992-08-25 | 1996-03-22 | 금성일렉트론주식회사 | 디램(DRAM) 셀(Cell) 제조방법 |
| JPH06232234A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | 光検知素子 |
| KR960009100B1 (en) * | 1993-03-02 | 1996-07-10 | Hyundai Electronics Ind | Manufacturing method of minute contact hole for highly integrated device |
| US5498562A (en) | 1993-04-07 | 1996-03-12 | Micron Technology, Inc. | Semiconductor processing methods of forming stacked capacitors |
| KR100256800B1 (ko) * | 1993-06-22 | 2000-05-15 | 김영환 | 콘택홀 제조방법 |
| US6284584B1 (en) | 1993-12-17 | 2001-09-04 | Stmicroelectronics, Inc. | Method of masking for periphery salicidation of active regions |
| US5439846A (en) * | 1993-12-17 | 1995-08-08 | Sgs-Thomson Microelectronics, Inc. | Self-aligned method for forming contact with zero offset to gate |
| US6107194A (en) * | 1993-12-17 | 2000-08-22 | Stmicroelectronics, Inc. | Method of fabricating an integrated circuit |
| US5578873A (en) * | 1994-10-12 | 1996-11-26 | Micron Technology, Inc. | Integrated circuitry having a thin film polysilicon layer in ohmic contact with a conductive layer |
| US6495470B2 (en) * | 1994-11-18 | 2002-12-17 | Intel Corporation | Contact and via fabrication technologies |
| US5480814A (en) * | 1994-12-27 | 1996-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process of making a polysilicon barrier layer in a self-aligned contact module |
| US5534451A (en) * | 1995-04-27 | 1996-07-09 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a reduced area metal contact to a thin polysilicon layer contact structure having low ohmic resistance |
| JPH0917863A (ja) * | 1995-06-29 | 1997-01-17 | Rohm Co Ltd | 半導体装置および半導体装置の配線方法 |
| US5788799A (en) * | 1996-06-11 | 1998-08-04 | Applied Materials, Inc. | Apparatus and method for cleaning of semiconductor process chamber surfaces |
| KR0183898B1 (ko) | 1996-06-28 | 1999-04-15 | 김광호 | 반도체장치 및 이를 이용한 콘택홀 형성방법 |
| KR100206404B1 (ko) * | 1996-06-29 | 1999-07-01 | 김영환 | 반도체 장치의 금속콘택구조 및 그 제조방법 |
| US5923973A (en) * | 1997-10-24 | 1999-07-13 | Vanguard International Semiconductor Corporation | Method of making greek letter psi shaped capacitor for DRAM circuits |
| US5883006A (en) * | 1997-12-12 | 1999-03-16 | Kabushiki Kaisha Toshiba | Method for making a semiconductor device using a flowable oxide film |
| JP2000058480A (ja) * | 1998-08-07 | 2000-02-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6528389B1 (en) * | 1998-12-17 | 2003-03-04 | Lsi Logic Corporation | Substrate planarization with a chemical mechanical polishing stop layer |
| US6483153B1 (en) * | 1999-10-14 | 2002-11-19 | Advanced Micro Devices, Inc. | Method to improve LDD corner control with an in-situ film for local interconnect processing |
| US6461963B1 (en) | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Utilization of disappearing silicon hard mask for fabrication of semiconductor structures |
| US6486058B1 (en) | 2000-10-04 | 2002-11-26 | Integrated Device Technology, Inc. | Method of forming a photoresist pattern using WASOOM |
| KR100408414B1 (ko) | 2001-06-20 | 2003-12-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
| CN103137548A (zh) * | 2011-11-29 | 2013-06-05 | 上海华虹Nec电子有限公司 | 改善硅接触孔刻蚀工艺窗口的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255251A (ja) * | 1988-04-04 | 1989-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5059548A (en) * | 1989-04-03 | 1991-10-22 | Hyundai Electronics Industries Co., Ltd. | Method of making a semiconductor memory device having a double stacked capacitor |
| JPH0414226A (ja) * | 1990-05-07 | 1992-01-20 | Toshiba Corp | 半導体装置の製造方法 |
-
1990
- 1990-06-04 JP JP2146541A patent/JP2545154B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-04 US US07/710,087 patent/US5174858A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438853A (ja) | 1992-02-10 |
| US5174858A (en) | 1992-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2545154B2 (ja) | コンタクト構造の形成方法 | |
| US5405799A (en) | Method of making a storage electrode of DRAM cell | |
| US6337275B1 (en) | Method for forming a self aligned contact in a semiconductor device | |
| KR960011652B1 (ko) | 스택캐패시터 및 그 제조방법 | |
| US5233212A (en) | Semiconductor device having gate electrode spacing dependent upon gate side wall insulating dimension | |
| JPS5856268B2 (ja) | 半導体装置の製造方法 | |
| US5247197A (en) | Dynamic random access memory device having improved contact hole structures | |
| US6121128A (en) | Method for making borderless wordline for DRAM cell | |
| JP2523981B2 (ja) | 半導体装置の製造方法 | |
| JPH065814A (ja) | 集積回路用コンタクト整合 | |
| JP3352114B2 (ja) | 半導体メモリセルの製造方法 | |
| JP2956880B2 (ja) | 半導体装置およびその製造方法 | |
| JP2765133B2 (ja) | 半導体装置の製造方法 | |
| KR920006754B1 (ko) | 측벽막을 갖는 반도체 장치와 그 제조방법 | |
| KR920009748B1 (ko) | 적층형 캐패시터셀의 구조 및 제조방법 | |
| US5376230A (en) | Method of manufacturing a semiconductor device | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH0319362A (ja) | 半導体メモリ及びその製造方法 | |
| US5242852A (en) | Method for manufacturing a semiconductor memory device | |
| KR20040015210A (ko) | 집적 회로 제조 방법 | |
| JPH06283681A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3076951B2 (ja) | 半導体装置の製造方法 | |
| JP3076952B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP3036299B2 (ja) | 半導体装置の製造方法 | |
| KR100213220B1 (ko) | 반도체장치의 매몰 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |