JPH01255251A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01255251A JPH01255251A JP8328688A JP8328688A JPH01255251A JP H01255251 A JPH01255251 A JP H01255251A JP 8328688 A JP8328688 A JP 8328688A JP 8328688 A JP8328688 A JP 8328688A JP H01255251 A JPH01255251 A JP H01255251A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- insulating film
- semiconductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 45
- 230000003647 oxidation Effects 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 24
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 230000002265 prevention Effects 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 16
- 239000011521 glass Substances 0.000 abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229920005591 polysilicon Polymers 0.000 abstract description 9
- 239000012212 insulator Substances 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 230000003449 preventive effect Effects 0.000 abstract 2
- 239000004411 aluminium Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004709 eyebrow Anatomy 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006388 chemical passivation reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法、特に第1導体膜と第
2導体膜の間のリーク電流を防止するセルファライン・
コンタクトの形成工程を含む半導体装置の製造方法に関
する。
2導体膜の間のリーク電流を防止するセルファライン・
コンタクトの形成工程を含む半導体装置の製造方法に関
する。
従来のセルファライン・コンタクト形成工程を、第2図
に基づいて説明する。第2図の(a)から(濁は、セル
ファライン・コンタクト形成工程フローに沿ったトラン
ジスタ形成領域lの断面図である。
に基づいて説明する。第2図の(a)から(濁は、セル
ファライン・コンタクト形成工程フローに沿ったトラン
ジスタ形成領域lの断面図である。
まず、第2図(a)に示すように、シリコン基板からな
る半導体基板5のトランジスタ形成領域lの上のシリコ
ン酸化膜3上に、例えばポリソリコン膜からなる第1導
体膜2を全面に堆積した後、第1導体1112と第2導
体膜(後述)の間のコンタクト部の分離用の例えばCV
Dシリコン酸化膜からなる絶縁膜4を全面に堆積する。
る半導体基板5のトランジスタ形成領域lの上のシリコ
ン酸化膜3上に、例えばポリソリコン膜からなる第1導
体膜2を全面に堆積した後、第1導体1112と第2導
体膜(後述)の間のコンタクト部の分離用の例えばCV
Dシリコン酸化膜からなる絶縁膜4を全面に堆積する。
そして、第2図(b)に示すようにゲート領域6以外の
絶縁膜4と第1導体膜2をエツチングする。
絶縁膜4と第1導体膜2をエツチングする。
次に、第1導体膜2の側面を保護するサイド・ウオール
を形成するために、第2図(C)に示すように例えばC
VDシリコン酸化膜からなる絶縁膜7を全面に堆積した
後、第2図(d)に示すように平坦部の絶縁体膜7を反
応性イオンエツチング(RIE)でドライ・エツチング
する。
を形成するために、第2図(C)に示すように例えばC
VDシリコン酸化膜からなる絶縁膜7を全面に堆積した
後、第2図(d)に示すように平坦部の絶縁体膜7を反
応性イオンエツチング(RIE)でドライ・エツチング
する。
そして、第2図(e)に示すように、第1導体膜2と第
2導体膜の層間絶縁膜となる例えばリンガラス膜からな
る絶縁体膜8を全面に堆積する。
2導体膜の層間絶縁膜となる例えばリンガラス膜からな
る絶縁体膜8を全面に堆積する。
次に、第2図(f)に示すように、コンタク)65域9
の絶縁体膜8をエツチングしてコンタクト領域9の半導
体基板5の表面を露出させる。
の絶縁体膜8をエツチングしてコンタクト領域9の半導
体基板5の表面を露出させる。
この時、コンタクト領域9の半導体基板5の表、面が完
全に露出していないと、例えばアルミニウム膜からなる
第2導体膜10と半導体基板5とのコンタクト抵抗が大
きくなってしまう、それを防ぐためには、この時に、オ
ーバー・エツチングをする必要がある。また、エツチン
グのパターンは半導体基板5と第21体膜10とがコン
タクトする面積よりも大きくなっており、ゲーH1域6
の上に被さっている。このため、オーバー・エツチング
をし過ぎると第1導体膜2を保護している上面の絶縁膜
4および側面の絶縁膜7の膜厚が小さくなってしまう。
全に露出していないと、例えばアルミニウム膜からなる
第2導体膜10と半導体基板5とのコンタクト抵抗が大
きくなってしまう、それを防ぐためには、この時に、オ
ーバー・エツチングをする必要がある。また、エツチン
グのパターンは半導体基板5と第21体膜10とがコン
タクトする面積よりも大きくなっており、ゲーH1域6
の上に被さっている。このため、オーバー・エツチング
をし過ぎると第1導体膜2を保護している上面の絶縁膜
4および側面の絶縁膜7の膜厚が小さくなってしまう。
そして、第2図((イ)に示すように、例えばアルミニ
ウム膜からなる第2導体膜10を全面に堆積する。
ウム膜からなる第2導体膜10を全面に堆積する。
従来の製造方法では、第2導体膜10と半導体基板5と
のコンタクト抵抗を小さくするために絶縁体膜8をオー
バー・エツチングすると、第1導体膜2を保iiシてい
る第1導体膜2の上面の絶縁膜4および側面の絶縁膜7
の膜厚が小さくなってしまう。そのため、例えばポリシ
リコン膜からなる第1導体膜2と例えばアルミニウム膜
からなる第2導体膜lOとが第1導体膜2の上面の絶縁
膜4および側面の絶縁膜7の膜厚が小さくなった部分で
第2図((2)に示すようにシゴートしてしまい、第1
導体llI2と第2導体膜10の間のリーク電′流が大
きくなるという問題があった。
のコンタクト抵抗を小さくするために絶縁体膜8をオー
バー・エツチングすると、第1導体膜2を保iiシてい
る第1導体膜2の上面の絶縁膜4および側面の絶縁膜7
の膜厚が小さくなってしまう。そのため、例えばポリシ
リコン膜からなる第1導体膜2と例えばアルミニウム膜
からなる第2導体膜lOとが第1導体膜2の上面の絶縁
膜4および側面の絶縁膜7の膜厚が小さくなった部分で
第2図((2)に示すようにシゴートしてしまい、第1
導体llI2と第2導体膜10の間のリーク電′流が大
きくなるという問題があった。
したがって、この発明の目的は、このような第1導体膜
と第2導体膜の間のリーク電流の原因となる第1導体膜
を保護しているコンタクト領域の眉間絶縁膜の膜厚の減
少のないセルファライン・コンタクト形成工程を含む半
導体装置の製造方法を徒供することである。
と第2導体膜の間のリーク電流の原因となる第1導体膜
を保護しているコンタクト領域の眉間絶縁膜の膜厚の減
少のないセルファライン・コンタクト形成工程を含む半
導体装置の製造方法を徒供することである。
この発明の半導体装置の製造方法は、所定領域上に上面
および側面を絶縁膜で覆われた第1導体膜を有する半導
体基板上に酸化阻止膜、半導体膜。
および側面を絶縁膜で覆われた第1導体膜を有する半導
体基板上に酸化阻止膜、半導体膜。
絶縁体膜を堆積する工程と、前記絶縁体膜の前記絶縁膜
の上方の一部およびその近傍を除去する工程と、前記半
導体膜の露呈した箇所を除去する工程と、酸化性雰囲気
で熱処理して前記半導体膜を酸化すると同時に前記絶縁
体膜をフローして前記酸化阻止膜の露呈面の少なくとも
前記絶縁膜の上方領域を被覆する工程と、前記酸化阻止
膜の露呈した箇所を除去する工程と、第224体膜を堆
積する工程とを含んでいる。
の上方の一部およびその近傍を除去する工程と、前記半
導体膜の露呈した箇所を除去する工程と、酸化性雰囲気
で熱処理して前記半導体膜を酸化すると同時に前記絶縁
体膜をフローして前記酸化阻止膜の露呈面の少なくとも
前記絶縁膜の上方領域を被覆する工程と、前記酸化阻止
膜の露呈した箇所を除去する工程と、第224体膜を堆
積する工程とを含んでいる。
上記製造方法により、前記絶縁体膜の前記絶縁膜の上方
の一部およびその近傍のエツチングの際には、前記半導
体膜がエツチングのストッパーとして作用するため、オ
ーバー・エンチングを行っても例えばポリシリコン膜か
らなる第1導体膜を保護しているコンタクト領域の眉間
絶縁膜である第1導体膜の上面の絶縁膜および側面の絶
a膜の膜厚が小さくなることはない。
の一部およびその近傍のエツチングの際には、前記半導
体膜がエツチングのストッパーとして作用するため、オ
ーバー・エンチングを行っても例えばポリシリコン膜か
らなる第1導体膜を保護しているコンタクト領域の眉間
絶縁膜である第1導体膜の上面の絶縁膜および側面の絶
a膜の膜厚が小さくなることはない。
次に、エツチングのストッパーとして用いた前記半導体
膜の露呈した箇所のエツチングを行うが、この際には前
記酸化阻止膜がエツチングのストッパーとして作用する
ため、オーバー・エツチングを行っても第1導体膜を保
護しているコンタクト領域の第1導体膜の上面の絶縁膜
および側面の絶縁膜の膜厚が小さくなることはない。
膜の露呈した箇所のエツチングを行うが、この際には前
記酸化阻止膜がエツチングのストッパーとして作用する
ため、オーバー・エツチングを行っても第1導体膜を保
護しているコンタクト領域の第1導体膜の上面の絶縁膜
および側面の絶縁膜の膜厚が小さくなることはない。
そして、酸化性雰囲気で熱処理を行うときに、前記半導
体膜の下には酸化のストッパーとして作用する酸化阻止
膜があるので、第1導体膜と半導体基板は酸化されず、
前記半導体膜のみが酸化される。また、この際に前記絶
縁体膜としてリンガラスまたはボロンリンガラスを用い
れば、ガラスフローも同時に行われて、前記酸化阻止膜
の露呈面および少なくとも前記絶縁膜の上方領域を被覆
するため、第1導体膜を保護しているコンタクト領域の
第1導体膜の上面の絶縁膜および側面の絶縁体膜を保護
する形状になる。この結果、コンタクト領域の半導体基
板上の前記酸化阻止膜の露呈した箇所をエツチングする
際、第1導体膜を保護しているコンタク)85域の第1
導体膜の上面の絶縁膜および側面の絶縁膜の膜厚が小さ
くなることはない。
体膜の下には酸化のストッパーとして作用する酸化阻止
膜があるので、第1導体膜と半導体基板は酸化されず、
前記半導体膜のみが酸化される。また、この際に前記絶
縁体膜としてリンガラスまたはボロンリンガラスを用い
れば、ガラスフローも同時に行われて、前記酸化阻止膜
の露呈面および少なくとも前記絶縁膜の上方領域を被覆
するため、第1導体膜を保護しているコンタクト領域の
第1導体膜の上面の絶縁膜および側面の絶縁体膜を保護
する形状になる。この結果、コンタクト領域の半導体基
板上の前記酸化阻止膜の露呈した箇所をエツチングする
際、第1導体膜を保護しているコンタク)85域の第1
導体膜の上面の絶縁膜および側面の絶縁膜の膜厚が小さ
くなることはない。
次に、前記第2導体膜の堆積を行うが、前記第1導体膜
との間には不純物や金属の拡散のストッパーとして作用
する前記酸化阻止膜と前記酸化阻止膜によって完全に保
護されている前記第1導体膜の側面の絶縁膜とがあるた
め、前記第1導体膜と前記第2導体膜とのリーク電流を
完全に防止することができる。また、ガラスフローによ
ってコンタクト91域の段差が緩和されているので、前
記第2導体膜の段切防止にも効果がある。
との間には不純物や金属の拡散のストッパーとして作用
する前記酸化阻止膜と前記酸化阻止膜によって完全に保
護されている前記第1導体膜の側面の絶縁膜とがあるた
め、前記第1導体膜と前記第2導体膜とのリーク電流を
完全に防止することができる。また、ガラスフローによ
ってコンタクト91域の段差が緩和されているので、前
記第2導体膜の段切防止にも効果がある。
この発明のセルファライン・コンタクト形成工程の一実
施例を、第1図に基づいて説明する。第1図の(a)か
ら(j)は、セルファライン・コンタクト形成工程フロ
ーに沿ったトランジスタ形成領域1の断面図である。
施例を、第1図に基づいて説明する。第1図の(a)か
ら(j)は、セルファライン・コンタクト形成工程フロ
ーに沿ったトランジスタ形成領域1の断面図である。
まず、第1図(a)に示すように、シリコン基板を実施
例とする半導体基板5のトランジスタ形成領域1の上の
シリコン酸化113の上にポリシリコン膜を実施例とす
る第1導体1II2を全面に堆積した後、第12IL体
膜と第2導体膜(後述)の間のコンタクト部の分離用の
CVDシリコン酸化膜を実施例とする絶縁膜4を全面に
堆積する。
例とする半導体基板5のトランジスタ形成領域1の上の
シリコン酸化113の上にポリシリコン膜を実施例とす
る第1導体1II2を全面に堆積した後、第12IL体
膜と第2導体膜(後述)の間のコンタクト部の分離用の
CVDシリコン酸化膜を実施例とする絶縁膜4を全面に
堆積する。
そして、第1[;!I(b)に示すようにゲー)1域6
以外の絶縁膜4と第1導体膜2をエツチングする。
以外の絶縁膜4と第1導体膜2をエツチングする。
次に、第1導体膜2の側面を保護するサイド・ウオール
を形成するために、第1図(C)に示すようにCVDシ
リコン酸化膜を実施例とする第2の絶縁膜7を全面に堆
積した後、第1図(d)に示すように平坦部の絶縁膜7
を反応性イオンエンチング(RI B)でドライ・エツ
チングする。
を形成するために、第1図(C)に示すようにCVDシ
リコン酸化膜を実施例とする第2の絶縁膜7を全面に堆
積した後、第1図(d)に示すように平坦部の絶縁膜7
を反応性イオンエンチング(RI B)でドライ・エツ
チングする。
この結果、第1導体膜2は、第1導体膜2の上面を絶縁
膜4で覆われ、側面を絶縁膜7で覆われることになる。
膜4で覆われ、側面を絶縁膜7で覆われることになる。
そして、第1図(e)に示すように、シリコン窒化膜を
実施例とする酸化阻止膜13、ポリシリコン膜を実施例
とする半導体膜11、リンガラス膜を実施例とする絶縁
体膜8を全面に順次堆積する。
実施例とする酸化阻止膜13、ポリシリコン膜を実施例
とする半導体膜11、リンガラス膜を実施例とする絶縁
体膜8を全面に順次堆積する。
次に、第1図(f)に示すように半導体膜11をエツチ
ングのストッパーとして、絶縁膜4.7の上方の一部お
よびその近傍であるコンタクト領域9の絶縁体膜8をエ
ツチングする。この時、半導体膜11と絶縁体膜8の選
択比は充分大きいので、オーバー・エツチングを行って
も半導体18111の膜厚が小さくなることはない。
ングのストッパーとして、絶縁膜4.7の上方の一部お
よびその近傍であるコンタクト領域9の絶縁体膜8をエ
ツチングする。この時、半導体膜11と絶縁体膜8の選
択比は充分大きいので、オーバー・エツチングを行って
も半導体18111の膜厚が小さくなることはない。
そして、第1図(g)に示すようにシリコン窒化膜を実
施例とする酸化阻止IIW13をエツチングのストッパ
ーとしてコンタクト部域9の半導体1tQ11の露呈し
た箇所をエツチングする。この時、酸化阻止膜13と半
導体膜11の選択比は充分大きいので、オーバー・エツ
チングを行っも酸化膜lG13の膜厚が小さくなること
はない。
施例とする酸化阻止IIW13をエツチングのストッパ
ーとしてコンタクト部域9の半導体1tQ11の露呈し
た箇所をエツチングする。この時、酸化阻止膜13と半
導体膜11の選択比は充分大きいので、オーバー・エツ
チングを行っも酸化膜lG13の膜厚が小さくなること
はない。
次に、第1図(h)に示すように酸化性の雰囲気で熱処
理を行って半導体11911をポリシリコン酸化膜12
に酸化するが、半導体膜11の下には酸化のストンパー
として酸化阻止膜13があるので、第1導体[2と半導
体基板5は酸化されない、この時、絶縁体膜8のガラス
フローも同時に行われて、第1図(5)に示す位置Bよ
りも右側に絶縁体膜8がフローされる。この結果、フロ
ーした絶縁体膜8は、酸化阻止膜13の露呈面の少な(
とも絶縁膜4,7の上方領域を被覆するため、第1導体
膜2を保護しているコンタクト領域9の層間の絶縁膜4
.7と酸化阻止膜13とを保護する形状になる。
理を行って半導体11911をポリシリコン酸化膜12
に酸化するが、半導体膜11の下には酸化のストンパー
として酸化阻止膜13があるので、第1導体[2と半導
体基板5は酸化されない、この時、絶縁体膜8のガラス
フローも同時に行われて、第1図(5)に示す位置Bよ
りも右側に絶縁体膜8がフローされる。この結果、フロ
ーした絶縁体膜8は、酸化阻止膜13の露呈面の少な(
とも絶縁膜4,7の上方領域を被覆するため、第1導体
膜2を保護しているコンタクト領域9の層間の絶縁膜4
.7と酸化阻止膜13とを保護する形状になる。
また、これによって下層の段差が軽減されるので、後工
程でアルミニウム等の配線を形成した際のショートや段
切れの防止に効果がある。また、この時、30nm程度
のポリシリコンを実施例とする半導体膜11が300n
m程度のリンガラスを実施例とする絶縁体膜8の下にあ
る場合には、900°Cで30分のパイロ酸化によって
半導体膜11は完全に熱酸化される。
程でアルミニウム等の配線を形成した際のショートや段
切れの防止に効果がある。また、この時、30nm程度
のポリシリコンを実施例とする半導体膜11が300n
m程度のリンガラスを実施例とする絶縁体膜8の下にあ
る場合には、900°Cで30分のパイロ酸化によって
半導体膜11は完全に熱酸化される。
また、層間の絶縁体膜8としてリンガラス膜よりも粘度
の低いボロンリンガラスMWを用いれば、熱酸化時の半
導体膜11の堆積膨張によるストレスの緩和の効果がさ
らに大きい。それ故、アルミニウム膜を実施例とする第
2導体膜IOとポリシリコン膜を実施例とする第1導体
膜2との間のリーク電流をさらに低減することができる
。
の低いボロンリンガラスMWを用いれば、熱酸化時の半
導体膜11の堆積膨張によるストレスの緩和の効果がさ
らに大きい。それ故、アルミニウム膜を実施例とする第
2導体膜IOとポリシリコン膜を実施例とする第1導体
膜2との間のリーク電流をさらに低減することができる
。
そして、第1図(i)に示すように酸化阻止Il*13
の露呈した箇所をエツチングするが、ゲーDI域6の酸
化阻止膜13は絶縁体膜8によって保護されているので
、従来のようにオーバー・エツチングを行っても第1導
体膜2を保護しているコンタクト領域9の眉間の第1導
体膜の上部の絶縁膜4と側面の絶縁膜7の膜厚が小さく
なることはない。
の露呈した箇所をエツチングするが、ゲーDI域6の酸
化阻止膜13は絶縁体膜8によって保護されているので
、従来のようにオーバー・エツチングを行っても第1導
体膜2を保護しているコンタクト領域9の眉間の第1導
体膜の上部の絶縁膜4と側面の絶縁膜7の膜厚が小さく
なることはない。
次に、第1図0)に示すように第2導体膜10を全面に
堆積する。この時、ガラスフローによって下層の段差が
軽減されているので、第2導体膜IOの堆積の時の配線
のンゴートや段切が防止される。
堆積する。この時、ガラスフローによって下層の段差が
軽減されているので、第2導体膜IOの堆積の時の配線
のンゴートや段切が防止される。
この発明の半導体の製造方法によれば、第1導体膜と第
2導体膜との層間の絶縁膜の膜厚を減少させることがな
いので、第1導体膜と第2導体膜との眉間のリーク電流
を大幅に低減でき、製品の歩留まりを格段に向上するこ
とができる。
2導体膜との層間の絶縁膜の膜厚を減少させることがな
いので、第1導体膜と第2導体膜との眉間のリーク電流
を大幅に低減でき、製品の歩留まりを格段に向上するこ
とができる。
第1図の(a)〜(j)は本発明の一実施例におけるト
ランジスタの製造方法を示す工程断面図、第2図の(a
)〜(濁は従来の製造方法を示す工程断面図である。 2・・・第1導体膜、4.7・・・絶縁膜、5・・・半
導体基板、8・・・絶縁体膜、10・・・第2導体膜、
11・・・半導体膜、13・・・酸化阻止膜 第1図 第1図 第1図 第2図
ランジスタの製造方法を示す工程断面図、第2図の(a
)〜(濁は従来の製造方法を示す工程断面図である。 2・・・第1導体膜、4.7・・・絶縁膜、5・・・半
導体基板、8・・・絶縁体膜、10・・・第2導体膜、
11・・・半導体膜、13・・・酸化阻止膜 第1図 第1図 第1図 第2図
Claims (1)
- 所定領域上に上面および側面を絶縁膜で覆われた第1
導体膜を有する半導体基板上に酸化阻止膜、半導体膜、
絶縁体膜を堆積する工程と、前記絶縁体膜の前記絶縁膜
の上方の一部およびその近傍を除去する工程と、前記半
導体膜の露呈した箇所を除去する工程と、酸化性雰囲気
で熱処理して前記半導体膜を酸化すると同時に前記絶縁
体膜をフローして前記酸化阻止膜の露呈面の少なくとも
前記絶縁膜の上方領域を被覆する工程と、前記酸化阻止
膜の露呈した箇所を除去する工程と、第2導体膜を堆積
する工程とを含んだことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8328688A JPH01255251A (ja) | 1988-04-04 | 1988-04-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8328688A JPH01255251A (ja) | 1988-04-04 | 1988-04-04 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01255251A true JPH01255251A (ja) | 1989-10-12 |
Family
ID=13798139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8328688A Pending JPH01255251A (ja) | 1988-04-04 | 1988-04-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01255251A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0438853A (ja) * | 1990-06-04 | 1992-02-10 | Matsushita Electric Ind Co Ltd | コンタクト構造の形成方法 |
-
1988
- 1988-04-04 JP JP8328688A patent/JPH01255251A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0438853A (ja) * | 1990-06-04 | 1992-02-10 | Matsushita Electric Ind Co Ltd | コンタクト構造の形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050111248A1 (en) | Semiconductor constructions | |
KR910001426B1 (ko) | 반도체장치의 제조방법 | |
JPS60234372A (ja) | 半導体装置の製造方法 | |
US4030952A (en) | Method of MOS circuit fabrication | |
JPS598065B2 (ja) | Mos集積回路の製造方法 | |
JPH01255251A (ja) | 半導体装置の製造方法 | |
JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
KR100374527B1 (ko) | 반도체디바이스제조방법 | |
JPH039572A (ja) | 半導体装置の製造方法 | |
JPS5923468B2 (ja) | 半導体装置の製造方法 | |
JPH0810726B2 (ja) | 半導体装置の製造方法 | |
KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
JPH0230124A (ja) | 半導体装置の製造方法 | |
US5550390A (en) | Semiconductor device and manufacturing method thereof | |
JPS62156874A (ja) | Mosトランジスタおよびその製造方法 | |
JPH0320908B2 (ja) | ||
KR0172843B1 (ko) | 반도체소자의 제조방법 | |
JPH11354650A (ja) | 半導体装置およびその製造方法 | |
JPS6068656A (ja) | 半導体装置の製造方法 | |
JPS62216268A (ja) | 半導体装置の製造方法 | |
JPS6278853A (ja) | 半導体装置の製造方法 | |
JPH0318034A (ja) | 半導体装置の製造方法 | |
JPS6181665A (ja) | 半導体領域の形成方法 | |
JPH01298758A (ja) | 半導体装置の製造方法 | |
JPS61247073A (ja) | 半導体装置の製造方法 |