JP2538358B2 - モ―タのサ―ボ装置 - Google Patents
モ―タのサ―ボ装置Info
- Publication number
- JP2538358B2 JP2538358B2 JP1309758A JP30975889A JP2538358B2 JP 2538358 B2 JP2538358 B2 JP 2538358B2 JP 1309758 A JP1309758 A JP 1309758A JP 30975889 A JP30975889 A JP 30975889A JP 2538358 B2 JP2538358 B2 JP 2538358B2
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- signal
- phase
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はモータのサーボ装置に関し、特にたとえば
8mmVTRのシリンダモータを制御する、モータのサーボ装
置に関する。
8mmVTRのシリンダモータを制御する、モータのサーボ装
置に関する。
たとえばテレビジョン学会技術報告ITEJ Technical R
eprot Vol.12,No.17,PP37〜42,VR'88−13（May,1989）
の「VTRにおけるソフトウェア・サーボ・システムの開
発」において、ソフトウェアで実現する巡回形くし形フ
ィルタが提案されている。このようなディジタルノッチ
フィルタでは、第８図に示すように、超低周波領域での
ゲインが小さくなってしまう。したがって、速度エラー
と位相エラーとを足し合わせた信号にそのようなディジ
タルノッチフィルタを適用することはできない。なぜな
ら、足し合わせた信号の直流分がなくなり、シリンダサ
ーボ系が機能しなくなるからである。したがって、従来
のVTRにおけるソフトウェアによるシリンダサーボ系で
は、第７図に示すように構成される。なお、第７図およ
び後述の実施例の説明においても、各ブロックを便宜上
「回路」とよぶが、これらのブロックの機能はサーボ用
マイクロコンピュータでソフトウェア的に処理されるも
のであることを予め指摘しておく。
eprot Vol.12,No.17,PP37〜42,VR'88−13（May,1989）
の「VTRにおけるソフトウェア・サーボ・システムの開
発」において、ソフトウェアで実現する巡回形くし形フ
ィルタが提案されている。このようなディジタルノッチ
フィルタでは、第８図に示すように、超低周波領域での
ゲインが小さくなってしまう。したがって、速度エラー
と位相エラーとを足し合わせた信号にそのようなディジ
タルノッチフィルタを適用することはできない。なぜな
ら、足し合わせた信号の直流分がなくなり、シリンダサ
ーボ系が機能しなくなるからである。したがって、従来
のVTRにおけるソフトウェアによるシリンダサーボ系で
は、第７図に示すように構成される。なお、第７図およ
び後述の実施例の説明においても、各ブロックを便宜上
「回路」とよぶが、これらのブロックの機能はサーボ用
マイクロコンピュータでソフトウェア的に処理されるも
のであることを予め指摘しておく。
第７図のサーボ装置１では、速度エラー検出回路２
は、シリンダモータ（図示せず）の周波数（FG）信号に
基づいて速度エラーを検出する。この速度エラー検出回
路２からの速度エラーデータがディジタルノッチフィル
タ３を通して重み回路４に与えられる。重み回路４では
ディジタルノッチフィルタ３を通した速度エラーデータ
に所定の重みを付して加算回路５に与える。一方、モー
タからの位相（PG）信号と基準周波数信号とに基づいて
位相エラー検出回路６で位相エラーが検出され、この回
路６からの位相エラーデータが重み回路４を経て、加算
回路５に与えられる。したがって、加算回路５では、デ
ィジタルノッチフィルタ３を通した速度エラーデータと
ディジタルノッチフィルタを通さない位相エラーデータ
とが所定の比率で加算され、それによってモータ制御信
号が得られる。
は、シリンダモータ（図示せず）の周波数（FG）信号に
基づいて速度エラーを検出する。この速度エラー検出回
路２からの速度エラーデータがディジタルノッチフィル
タ３を通して重み回路４に与えられる。重み回路４では
ディジタルノッチフィルタ３を通した速度エラーデータ
に所定の重みを付して加算回路５に与える。一方、モー
タからの位相（PG）信号と基準周波数信号とに基づいて
位相エラー検出回路６で位相エラーが検出され、この回
路６からの位相エラーデータが重み回路４を経て、加算
回路５に与えられる。したがって、加算回路５では、デ
ィジタルノッチフィルタ３を通した速度エラーデータと
ディジタルノッチフィルタを通さない位相エラーデータ
とが所定の比率で加算され、それによってモータ制御信
号が得られる。
第７図に示す従来技術においては、位相エラーデータ
をディジタルノッチフィルタでフィルタリングしないた
め、ノッチ周波数以上の周波数で位相エラーをサンプリ
ングする場合、第９図（Ｃ）に示すように、モータ制御
信号に周期的な変動成分が残ってしまう。すなわち、第
９図（Ａ）に示すように速度エラーデータをディジタル
ノッチフィルタ３でフィルタリングしても、そのノッチ
周波数と同じ周波数で位相エラーデータに生じる周期的
変動が、第９図（Ｂ）に示すようにそのまま位相エラー
データに加算されてしまう。
をディジタルノッチフィルタでフィルタリングしないた
め、ノッチ周波数以上の周波数で位相エラーをサンプリ
ングする場合、第９図（Ｃ）に示すように、モータ制御
信号に周期的な変動成分が残ってしまう。すなわち、第
９図（Ａ）に示すように速度エラーデータをディジタル
ノッチフィルタ３でフィルタリングしても、そのノッチ
周波数と同じ周波数で位相エラーデータに生じる周期的
変動が、第９図（Ｂ）に示すようにそのまま位相エラー
データに加算されてしまう。
それゆえに、この発明の主たる目的は、より完全に周
期的な変動成分を除去することができる、モータのサー
ボ装置を提供することである。
期的な変動成分を除去することができる、モータのサー
ボ装置を提供することである。
この発明は、モータの回転数に応じて周波数が変化す
る周波数信号に応答して速度エラーを検出する速度エラ
ー検出手段、モータの回転位相に応じて位相が変化する
位相信号と周波数信号のＮ倍（Ｎは１以上の整数）の第
１基準信号とに基づいて第１の位相エラーを検出する第
１位相エラー検出手段、速度エラー検出手段からの速度
エラーと第１位相エラー検出手段からの第１位相エラー
とを所定の比率で加算するための第１加算手段、第１加
算手段からの出力を受けるかつ所定の基準ノッチ周波数
を有するノッチフィルタ、位相信号と基準ノッチ周波数
の1/M（Ｍは１以上の整数）の第２基準信号とに基づい
て第２位相エラーを検出する第２位相エラー検出手段、
およびノッチフィルタの出力と第２位相エラー検出手段
からの第２位相エラーとを所定の比率で加算してモータ
を制御するモータ制御信号を得る第２加算手段を備え
る、モータのサーボ装置である。
る周波数信号に応答して速度エラーを検出する速度エラ
ー検出手段、モータの回転位相に応じて位相が変化する
位相信号と周波数信号のＮ倍（Ｎは１以上の整数）の第
１基準信号とに基づいて第１の位相エラーを検出する第
１位相エラー検出手段、速度エラー検出手段からの速度
エラーと第１位相エラー検出手段からの第１位相エラー
とを所定の比率で加算するための第１加算手段、第１加
算手段からの出力を受けるかつ所定の基準ノッチ周波数
を有するノッチフィルタ、位相信号と基準ノッチ周波数
の1/M（Ｍは１以上の整数）の第２基準信号とに基づい
て第２位相エラーを検出する第２位相エラー検出手段、
およびノッチフィルタの出力と第２位相エラー検出手段
からの第２位相エラーとを所定の比率で加算してモータ
を制御するモータ制御信号を得る第２加算手段を備え
る、モータのサーボ装置である。
第１加算手段では、ディジタルノッチフィルタを通ら
ない速度エラーおよび第１位相エラーを所定の比率で加
算し、この第１加算手段の出力がディジタルノッチフィ
ルタでフィルタリングされる。一方、そのディジタルノ
ッチフィルタのノッチ周波数の1/Mのサンプリング周波
数で第２位相エラー検出手段によって検出された第２位
相エラーが、第２加算手段においてディジタルノッチフ
ィルタの出力と加算される。第２位相エラーは、サンプ
リングによって、ディジタルノッチフィルタの基準ノッ
チ周波数およびその高次周波数でのゲインはマイナス無
限大となる。この第２位相エラーはディジタルノッチフ
ィルタでフィルタリングされない。そのために、ディジ
タルノッチフィルタの出力とともに第２加算手段に与え
られる第２位相エラーにおいては、超低周波域でのゲイ
ン低下ではない。一方、第１位相エラーはディジタルノ
ッチフィルタでフィルタリングされているため超低周波
域でのゲイン低下を生じているが、第２加算手段におい
て第２位相エラーと加算されることによって、そのよう
な超低周波域でのゲイン低下が補償される。
ない速度エラーおよび第１位相エラーを所定の比率で加
算し、この第１加算手段の出力がディジタルノッチフィ
ルタでフィルタリングされる。一方、そのディジタルノ
ッチフィルタのノッチ周波数の1/Mのサンプリング周波
数で第２位相エラー検出手段によって検出された第２位
相エラーが、第２加算手段においてディジタルノッチフ
ィルタの出力と加算される。第２位相エラーは、サンプ
リングによって、ディジタルノッチフィルタの基準ノッ
チ周波数およびその高次周波数でのゲインはマイナス無
限大となる。この第２位相エラーはディジタルノッチフ
ィルタでフィルタリングされない。そのために、ディジ
タルノッチフィルタの出力とともに第２加算手段に与え
られる第２位相エラーにおいては、超低周波域でのゲイ
ン低下ではない。一方、第１位相エラーはディジタルノ
ッチフィルタでフィルタリングされているため超低周波
域でのゲイン低下を生じているが、第２加算手段におい
て第２位相エラーと加算されることによって、そのよう
な超低周波域でのゲイン低下が補償される。
この発明によれば、第１位相エラーはディジタルノッ
チフィルタでフィルタリングされ、第２位相エラーはそ
の基準ノッチ周波数の1/Mの周波数でサンプリングされ
るためノッチ周波数成分を含まず、それらが加算される
ため、モータ制御信号に含まれる位相エラー成分からノ
ッチ周波数成分が完全に除去できる。したがって、モー
タ制御信号に周期的変動が生じないため、より安定した
サーボ特性が得られる。
チフィルタでフィルタリングされ、第２位相エラーはそ
の基準ノッチ周波数の1/Mの周波数でサンプリングされ
るためノッチ周波数成分を含まず、それらが加算される
ため、モータ制御信号に含まれる位相エラー成分からノ
ッチ周波数成分が完全に除去できる。したがって、モー
タ制御信号に周期的変動が生じないため、より安定した
サーボ特性が得られる。
この発明の上述の目的，その他の目的，特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
第１図はこの発明の一実施例を示す機能ブロック図で
ある。この実施例のサーボ装置10は、モータ（図示せ
ず）からの周波数（FG）信号に基づいて速度エラーを検
出する速度エラー検出回路12を含み、この速度エラー検
出回路12においてFG信号毎にサンプリングされた速度エ
ラーデータが重み回路14を経て加算回路16に与えられ
る。
ある。この実施例のサーボ装置10は、モータ（図示せ
ず）からの周波数（FG）信号に基づいて速度エラーを検
出する速度エラー検出回路12を含み、この速度エラー検
出回路12においてFG信号毎にサンプリングされた速度エ
ラーデータが重み回路14を経て加算回路16に与えられ
る。
また、第１位相エラー検出回路18ではモータからの位
相（PG）信号とFG信号のＮ倍（Ｎは１以上の整数：ただ
し、この実施例では「１」）の第１基準周波数信号Ref1
とに基づいて第１位相エラーを検出する。この第１位相
エラー検出回路18には、上述のFG信号が与えられ、した
がって、第１位相エラーはFG信号に応答してサンプリン
グされ、重み回路14を通して加算回路16に与えられる。
相（PG）信号とFG信号のＮ倍（Ｎは１以上の整数：ただ
し、この実施例では「１」）の第１基準周波数信号Ref1
とに基づいて第１位相エラーを検出する。この第１位相
エラー検出回路18には、上述のFG信号が与えられ、した
がって、第１位相エラーはFG信号に応答してサンプリン
グされ、重み回路14を通して加算回路16に与えられる。
8mmVTRのシリンダサーボ系に適用される場合、速度エ
ラー検出回路12におけるサンプリング周波数は360Hzで
あり、第１位相エラー検出回路18におけるサンプリング
周波数も同じ360Hzである。
ラー検出回路12におけるサンプリング周波数は360Hzで
あり、第１位相エラー検出回路18におけるサンプリング
周波数も同じ360Hzである。
重み回路14では速度エラーデータと第１位相エラーデ
ータとをたとえば8:1の比率で加算回路16に与えるため
速度エラーデータを「×８」で処理する。そして、加算
回路16では、速度エラーデータと第１位相エラーデータ
とを8:1で加算し、その出力はディジタルノッチフィル
タ20に与えられる。
ータとをたとえば8:1の比率で加算回路16に与えるため
速度エラーデータを「×８」で処理する。そして、加算
回路16では、速度エラーデータと第１位相エラーデータ
とを8:1で加算し、その出力はディジタルノッチフィル
タ20に与えられる。
このディジタルノッチフィルタ20としては、先の巡回
形くし形フィルタが利用される。そして、ディジタルノ
ッチフィルタ20の出力は重み回路22を経て、加算回路24
に与えられる。なお、8mmVTRのシリンダサーボ系に適用
される場合、ディジタルノッチフィルタ20の基本周波数
は30Hzである。
形くし形フィルタが利用される。そして、ディジタルノ
ッチフィルタ20の出力は重み回路22を経て、加算回路24
に与えられる。なお、8mmVTRのシリンダサーボ系に適用
される場合、ディジタルノッチフィルタ20の基本周波数
は30Hzである。
第２位相エラー検出回路26は、前述のPG信号と基準ノ
ッチ周波数の1/M（Ｍは１以上の整数：ただし、実施例
では「１」）の第２基準周波数信号Ref2に基づいて、第
２位相エラーを検出する。この第２位相エラー検出回路
26のサンプリング周波数は、8mmVTRのシリンダサーボ系
に適用される場合、先のディジタルノッチフィルタ20の
基本周波数と同じ30Hzに設定される。そして、この第２
位相エラー検出回路26の出力が上述の重み回路22を経て
加算回路24に与えられる。
ッチ周波数の1/M（Ｍは１以上の整数：ただし、実施例
では「１」）の第２基準周波数信号Ref2に基づいて、第
２位相エラーを検出する。この第２位相エラー検出回路
26のサンプリング周波数は、8mmVTRのシリンダサーボ系
に適用される場合、先のディジタルノッチフィルタ20の
基本周波数と同じ30Hzに設定される。そして、この第２
位相エラー検出回路26の出力が上述の重み回路22を経て
加算回路24に与えられる。
重み回路22では、ディジタルノッチフィルタ20の出力
および第２位相エラー検出回路26の出力にそれぞれ所定
の重みを付して、加算回路24に与える。この実施例の場
合、重み回路22では、ディジタルノッチフィルタの出力
と第２位相エラーとが1:1で加算されるように重み付け
する。そして、加算回路24では両入力データを加算し、
モータ制御信号（データ）を得る。この第１図に示す各
回路の機能は、実際には、第５図に示すようなサーボ用
マイクロコンピュータのソフトウェアで達成される。
および第２位相エラー検出回路26の出力にそれぞれ所定
の重みを付して、加算回路24に与える。この実施例の場
合、重み回路22では、ディジタルノッチフィルタの出力
と第２位相エラーとが1:1で加算されるように重み付け
する。そして、加算回路24では両入力データを加算し、
モータ制御信号（データ）を得る。この第１図に示す各
回路の機能は、実際には、第５図に示すようなサーボ用
マイクロコンピュータのソフトウェアで達成される。
第５図のサーボルーチンは、FG信号に応答する割り込
みルーチンとして構成される。そして、最初のステップ
S1では、速度エラーを作成し、それを図示しないRAMの
適当な領域DSPに格納する。続いて、ステップS2におい
て、第１位相エラーを作成し、そのエラーデータをRAM
の適当な領域DPH1に格納する。そして、ステップS3にお
いて、領域DSPおよびDPH1のデータを所定の比率で加算
する。すなわち、領域DSPの速度エラーデータを「×
８」し、領域DPH1の第１位相エラーデータと加算し、そ
の結果をRAMの領域DADに格納する。次いで、ステップS4
において、その領域DADのデータすなわち速度エラーデ
ータと第１位相エラーデータとの加算結果をフィルタリ
ングする。その結果を領域DAD′に格納する。
みルーチンとして構成される。そして、最初のステップ
S1では、速度エラーを作成し、それを図示しないRAMの
適当な領域DSPに格納する。続いて、ステップS2におい
て、第１位相エラーを作成し、そのエラーデータをRAM
の適当な領域DPH1に格納する。そして、ステップS3にお
いて、領域DSPおよびDPH1のデータを所定の比率で加算
する。すなわち、領域DSPの速度エラーデータを「×
８」し、領域DPH1の第１位相エラーデータと加算し、そ
の結果をRAMの領域DADに格納する。次いで、ステップS4
において、その領域DADのデータすなわち速度エラーデ
ータと第１位相エラーデータとの加算結果をフィルタリ
ングする。その結果を領域DAD′に格納する。
次のステップS5では、RAMの適当な領域RAMをインクリ
メントする。この領域RAMは、PG信号の割り込み処理に
よってクリアされる。すなわち、この領域RAMは30Hzで
クリアされる。次のステップS6では、領域RAMが「１」
であるかどうかを判断する。もし「１」であれば、次の
ステップS7において、第２位相エラーデータを作成し、
それをRAMの適当な領域DPH2に格納する。領域RAMは、
「１〜12」をカウントし、PG信号でリセットされるもの
であり、したがって領域RAMが「１」のとき第２位相エ
ラーデータを作成すれば、結果的に第２位相エラーデー
タはPG信号の周波数すなわち30Hzでサンプリングされた
ことになる。
メントする。この領域RAMは、PG信号の割り込み処理に
よってクリアされる。すなわち、この領域RAMは30Hzで
クリアされる。次のステップS6では、領域RAMが「１」
であるかどうかを判断する。もし「１」であれば、次の
ステップS7において、第２位相エラーデータを作成し、
それをRAMの適当な領域DPH2に格納する。領域RAMは、
「１〜12」をカウントし、PG信号でリセットされるもの
であり、したがって領域RAMが「１」のとき第２位相エ
ラーデータを作成すれば、結果的に第２位相エラーデー
タはPG信号の周波数すなわち30Hzでサンプリングされた
ことになる。
次のステップS8では、領域DAD′のデータと領域DPH2
のデータとを1:1で加算し、その結果を領域DAD″に格納
する。この領域DAD″のデータが、ステップS9においてP
WMのモータ制御信号として出力される。
のデータとを1:1で加算し、その結果を領域DAD″に格納
する。この領域DAD″のデータが、ステップS9においてP
WMのモータ制御信号として出力される。
第１図すなわち第５図に示す実施例によれば、第３図
において実線で示す第２位相エラーデータが、点線で示
すディジタルノッチフィルタの出力と加算される。
において実線で示す第２位相エラーデータが、点線で示
すディジタルノッチフィルタの出力と加算される。
第４図（Ａ）および第４図（Ｂ）に示すように速度エ
ラーデータと第１位相エラーデータとはディジタルノッ
チフィルタ20によってフィルタリングされるため、それ
らには、たとえばモータ偏心による30Hz成分やモータ駆
動マグネットFGコイルへの飛び込みによる120Hz成分等
の周期的変動は完全に除去される。一方、第２位相エラ
ーデータは基準ノッチ周波数30Hzでサンプリングされる
ため、同じように、この30Hzおよびその高調波成分を含
まず、第４図（Ｂ′）に示すものとなる。したがって第
４図（Ｃ）に示すように、モータ制御信号にはどんな周
期的変動成分も表れず、したがってこのサーボ特性は非
常によい。
ラーデータと第１位相エラーデータとはディジタルノッ
チフィルタ20によってフィルタリングされるため、それ
らには、たとえばモータ偏心による30Hz成分やモータ駆
動マグネットFGコイルへの飛び込みによる120Hz成分等
の周期的変動は完全に除去される。一方、第２位相エラ
ーデータは基準ノッチ周波数30Hzでサンプリングされる
ため、同じように、この30Hzおよびその高調波成分を含
まず、第４図（Ｂ′）に示すものとなる。したがって第
４図（Ｃ）に示すように、モータ制御信号にはどんな周
期的変動成分も表れず、したがってこのサーボ特性は非
常によい。
また、第２位相エラーデータはディジタルノッチフィ
ルタによってフィルタリングされていないので、第３図
の実線で示すように超低周波域におけるゲイン低下はな
く、したがってディジタルノッチフィルタ20の出力にお
いて超低周波域でゲイン低下があっても、そのゲイン低
下は補償されるので位相サーボの高域での応答性が悪化
することはない。
ルタによってフィルタリングされていないので、第３図
の実線で示すように超低周波域におけるゲイン低下はな
く、したがってディジタルノッチフィルタ20の出力にお
いて超低周波域でゲイン低下があっても、そのゲイン低
下は補償されるので位相サーボの高域での応答性が悪化
することはない。
第６図は第１図すなわち第５図実施例を8mmVTRのシリ
ンダサーボ系に適用した場合の具体的な機能ブロック図
である。この第６図において、先の第１図と同一ないし
類似の機能には同一ないし類似の参照記号を付し、重複
する説明は省略する。
ンダサーボ系に適用した場合の具体的な機能ブロック図
である。この第６図において、先の第１図と同一ないし
類似の機能には同一ないし類似の参照記号を付し、重複
する説明は省略する。
第６図に示すサーボ用マイクロコンピュータ100に含
まれる加算回路24の出力が最適ゲイン回路28によって
「×４」され、PWM回路30に与えられる。したがって、P
WM回路30からは、PWMのモータ制御信号が出力され、そ
のモータ制御信号はローパスフィルタ32を経てドライバ
34に与えられる。このドライバ34がシリンダモータ36を
制御し、このシリンダモータ36からマイクロコンピュー
タ100にFG信号およびPG信号が与えられる。
まれる加算回路24の出力が最適ゲイン回路28によって
「×４」され、PWM回路30に与えられる。したがって、P
WM回路30からは、PWMのモータ制御信号が出力され、そ
のモータ制御信号はローパスフィルタ32を経てドライバ
34に与えられる。このドライバ34がシリンダモータ36を
制御し、このシリンダモータ36からマイクロコンピュー
タ100にFG信号およびPG信号が与えられる。
FG信号およびPG信号はRFSW作成回路38に与えられ、こ
のRFSW作成回路38からのヘッド切換信号PFSWはヘッド制
御回路（図示せず）に与えられるとともに、第２位相エ
ラー検出回路26に与えられる。なお、ヘッド切換信号PF
SWは、第１位相エラー検出回路18にモータ36からの位相
信号として入力されているFG信号を用いて作成されてい
る。すなわち、第２位相エラー検出回路26は該FG信号に
基づいて動作している。また、マイクロコンピュータ10
0には図示しない同期回路から垂直同期信号Vsyncが与え
られ、この垂直同期信号Vsyncは360Hzリファレンス作成
回路40に与えられるとともに、1/2分周回路42を経てス
イッチ46の録画（Rec）側に与えられる。また、このス
イッチ46の再生（Play）側には、30Hzリファレンス作成
回路44からのリファレンス信号が与えられる。
のRFSW作成回路38からのヘッド切換信号PFSWはヘッド制
御回路（図示せず）に与えられるとともに、第２位相エ
ラー検出回路26に与えられる。なお、ヘッド切換信号PF
SWは、第１位相エラー検出回路18にモータ36からの位相
信号として入力されているFG信号を用いて作成されてい
る。すなわち、第２位相エラー検出回路26は該FG信号に
基づいて動作している。また、マイクロコンピュータ10
0には図示しない同期回路から垂直同期信号Vsyncが与え
られ、この垂直同期信号Vsyncは360Hzリファレンス作成
回路40に与えられるとともに、1/2分周回路42を経てス
イッチ46の録画（Rec）側に与えられる。また、このス
イッチ46の再生（Play）側には、30Hzリファレンス作成
回路44からのリファレンス信号が与えられる。
第１位相エラー検出回路18の基準周波数信号（リファ
レンス）Reflとしては、360Hzリファレンス作成回路40
からの360Hzが与えられる。また、第２位相エラー検出
回路26の基準周波数信号Ref2としては、30Hzが与えられ
る。録画時にはスイッチ46がRec側に切り換え、したが
って、垂直同期信号Vsyncを1/2分周回路42で分周した30
Hz信号が与えられる。再生時には30Hzリファレンス作成
回路44からの30Hz信号が与えられる。
レンス）Reflとしては、360Hzリファレンス作成回路40
からの360Hzが与えられる。また、第２位相エラー検出
回路26の基準周波数信号Ref2としては、30Hzが与えられ
る。録画時にはスイッチ46がRec側に切り換え、したが
って、垂直同期信号Vsyncを1/2分周回路42で分周した30
Hz信号が与えられる。再生時には30Hzリファレンス作成
回路44からの30Hz信号が与えられる。
第１図はこの発明の一実施例を示す機能ブロック図であ
る。 第２図は第１図実施例における第２位相エラーの特性を
示すグラフである。 第３図は第１図実施例のモータ制御信号の特性を示すグ
ラフである。 第４図は第１図実施例の各エラー信号およびモータ制御
信号を示す波形図である。 第５図は第１図実施例を達成するソフトウェアのフロー
図である。 第６図は第１図および第５図に示す実施例の具体的な適
用例を示す機能ブロック図である。 第７図は従来のシリンダサーボの一例を示す機能ブロッ
ク図である。 第８図はディジタルノッチフィルタの特性を示すグラフ
である。 第９図は第７図従来例の動作を示す波形図である。 図において、12は速度エラー検出回路、16,24は加算回
路、18は第１位相エラー検出回路、20はディジタルノッ
チフィルタ、26は第２位相エラー検出回路、36はモー
タ、100はサーボ用マイクロコンピュータを示す。
る。 第２図は第１図実施例における第２位相エラーの特性を
示すグラフである。 第３図は第１図実施例のモータ制御信号の特性を示すグ
ラフである。 第４図は第１図実施例の各エラー信号およびモータ制御
信号を示す波形図である。 第５図は第１図実施例を達成するソフトウェアのフロー
図である。 第６図は第１図および第５図に示す実施例の具体的な適
用例を示す機能ブロック図である。 第７図は従来のシリンダサーボの一例を示す機能ブロッ
ク図である。 第８図はディジタルノッチフィルタの特性を示すグラフ
である。 第９図は第７図従来例の動作を示す波形図である。 図において、12は速度エラー検出回路、16,24は加算回
路、18は第１位相エラー検出回路、20はディジタルノッ
チフィルタ、26は第２位相エラー検出回路、36はモー
タ、100はサーボ用マイクロコンピュータを示す。
Claims (1)
- 【請求項１】モータの回転数に応じて周波数が変化する
周波数信号に応答して速度エラーを検出する速度エラー
検出手段、 前記モータの回転位相に応じて位相が変化する位相信号
と前記周波数信号のＮ倍（Ｎは１以上の整数）の第１基
準信号とに基づいて第１位相エラーを検出する第１位相
エラー検出手段、 前記速度エラー検出手段からの速度エラーと前記第１位
相エラー検出手段からの第１位相エラーとを所定の比率
で加算するための第１加算手段、 前記第１加算手段からの出力を受けるかつ所定の基本ノ
ッチ周波数を有するノッチフィルタ、 前記位相信号と前記基本ノッチ周波数の1/M（Ｍは１以
上の整数）の第２基準信号とに基づいて第２位相エラー
を検出する第２位相エラー検出手段、および、 前記ノッチフィルタの出力と前記第２位相エラー検出手
段からの前記第２位相エラーとを所定の比率で加算して
前記モータを制御するためのモータ制御信号を得る第２
加算手段を備える、モータのサーボ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309758A JP2538358B2 (ja) | 1989-11-29 | 1989-11-29 | モ―タのサ―ボ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309758A JP2538358B2 (ja) | 1989-11-29 | 1989-11-29 | モ―タのサ―ボ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173378A JPH03173378A (ja) | 1991-07-26 |
| JP2538358B2 true JP2538358B2 (ja) | 1996-09-25 |
Family
ID=17996925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1309758A Expired - Fee Related JP2538358B2 (ja) | 1989-11-29 | 1989-11-29 | モ―タのサ―ボ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538358B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940001220Y1 (ko) * | 1991-12-19 | 1994-03-07 | 주식회사 금성사 | 모터의 위상제어오차 제거필터 |
-
1989
- 1989-11-29 JP JP1309758A patent/JP2538358B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03173378A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0050024B1 (en) | Tracking-error correcting system in video reproducing apparatus | |
| JP2538358B2 (ja) | モ―タのサ―ボ装置 | |
| JPH0125153B2 (ja) | ||
| US5617266A (en) | Motor stabilizing control apparatus for use with motors, including for use with a drum motor in a magnetic tape system | |
| US5239245A (en) | Method of controlling rotational speeds and phases of a drum motor and a capstan motor in a vcr | |
| JPH04249913A (ja) | デジタルノッチフィルタ | |
| EP0709951B1 (en) | Motor control system | |
| US4167027A (en) | Stabilizing circuit for phase locked loop | |
| JP3158003B2 (ja) | ディジタル同期分離回路 | |
| JP2687706B2 (ja) | ディジタル信号再生装置 | |
| JP2825171B2 (ja) | 磁気記録再生装置 | |
| JPS61276158A (ja) | サ−ボ回路 | |
| JPH03168957A (ja) | ４周波パイロット方式のトラッキング回路 | |
| JP2816051B2 (ja) | モータサーボ装置 | |
| JP2744195B2 (ja) | ビデオテープレコーダ | |
| JPS61177185A (ja) | モ−タの速度制御装置 | |
| JPH05342705A (ja) | ビデオテープレコーダのサーボ系 | |
| JPS63142559A (ja) | キヤプスタン制御装置 | |
| JPH0746873A (ja) | Ｆｇ信号逓倍装置 | |
| JPH0689486A (ja) | 磁気記録再生装置 | |
| JPH0130395B2 (ja) | ||
| JPH08180520A (ja) | モータ制御回路 | |
| JPH02254659A (ja) | 映像信号処理回路 | |
| JPH04154389A (ja) | 映像信号再生装置 | |
| JPS62110658A (ja) | トラツキングエラ−信号の作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |