JP2536724B2 - リ―ドフレ―ム型磁気抵抗効果センサの実装構造 - Google Patents

リ―ドフレ―ム型磁気抵抗効果センサの実装構造

Info

Publication number
JP2536724B2
JP2536724B2 JP5176948A JP17694893A JP2536724B2 JP 2536724 B2 JP2536724 B2 JP 2536724B2 JP 5176948 A JP5176948 A JP 5176948A JP 17694893 A JP17694893 A JP 17694893A JP 2536724 B2 JP2536724 B2 JP 2536724B2
Authority
JP
Japan
Prior art keywords
lead frame
type magnetoresistive
mounting structure
magnetoresistive effect
effect sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5176948A
Other languages
English (en)
Other versions
JPH0738048A (ja
Inventor
信生 塩入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5176948A priority Critical patent/JP2536724B2/ja
Publication of JPH0738048A publication Critical patent/JPH0738048A/ja
Application granted granted Critical
Publication of JP2536724B2 publication Critical patent/JP2536724B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、車速の検出等に用いら
れるリードフレーム型磁気抵抗効果センサの実装構造に
関する。
【０００２】
【従来の技術】従来のリードフレーム型磁気抵抗効果セ
ンサの実装構造を図２（Ａ）及び（Ｂ）に示す。中央の
外部端子用リードフレーム１の片面に増幅回路一体型磁
気抵抗効果センサ素子（ＭＲ−ＩＣ）３とＨＩＣ基板６
を実装し、ＨＩＣ基板６にコンデンサ、ツェナーダイオ
ード等の耐サージ保護用チップ部品２を半田接続する。
また、ＭＲ−ＩＣ３とＨＩＣ基板６とをそれぞれ４本の
ボンディングワイヤ４を用いて接続し、更に、ＨＩＣ基
板６と３本のリードフレーム１とをそれぞれ３本のボン
ディングワイヤ４を用いて接続する。更に、全体をエポ
キシ樹脂でモールドして、モールド成形体５を構成す
る。
【０００３】なお、この種の従来技術の文献としては、
特開昭６２−１８７７８号公報、特開昭６１−２９５６
７９号公報、特公平３−３４８７２号公報及び特開昭５
７−１４７２８９号公報を挙げることができる。
【０００４】
【発明が解決しようとする課題】上述した従来のリード
フレーム型磁気抵抗効果センサの片面回路基板実装方式
には、次の欠点があった。
【０００５】１．回路を形成するための基板の材料を必
要とし、また、回路を基板に接着するためのペースト塗
布、及び、コンデンサ、ツェナーダイオード等の耐サー
ジ保護用チップ部品の半田付の工程が、煩雑である。更
に、半田付作業の際、基板上に残留したフラックスに起
因してボンディングワイヤの接続強度にバラツキが生
じ、十分な品質保障ができなかった。
【０００６】２．ボンディングワイヤによる増幅回路一
体型磁気抵抗効果センサ素子と基板との接続ポイントの
数と、基板と外部端子用リードフレームとの接続ポイン
トの数との合計数が多くなり、このため信頼性上難点と
なっていた。
【０００７】そこで、本発明は、前記従来の技術の欠点
を改良し、増幅回路一体型磁気抵抗効果センサ素子と外
部端子用リードフレームとの接続を安定させて所要の接
続強度を確保し、また、部品点数の節減と構造の簡単化
を図るものである。
【０００８】
【課題を解決するための手段】本発明は、前記課題を解
決するため、増幅回路一体型磁気抵抗効果センサ素子
（ＭＲ−ＩＣ）と、耐サージ保護用回路部品とを有し、
部品接続回路を外部端子用リードフレームで構成し、か
つ、外部端子用リードフレームの一面側に増幅回路一体
型磁気抵抗効果センサ素子を実装し、他面側に耐サージ
保護用回路部品を実装するリードフレーム型磁気抵抗効
果センサの実装構造を構成する。
【０００９】
【実施例】本発明の一実施例の構造及び製造工程を図１
（Ａ）及び（Ｂ）を参照して説明する。
【００１０】まず、外部端子用リードフレーム１にメタ
ルマスクスクリーンを用いてクリーム半田を印刷する。
次に、自動搭載用治具パレットにリードフレーム１を３
本整列させる。
【００１１】上述の作業を一定回数繰り返した後、リー
ドフレーム１を自動搭載機用マガジンに搭載する。続い
て、マガジンラックより自動供給されたパレットに、コ
ンデンサ、ツェナーダイオード等の耐サージ保護用チッ
プ部品２を自動搭載し、半田リフロー及び洗浄を行う。
この際チップ部品２の搭載面は、中央のリードフレーム
１とリード７の裏側となる。
【００１２】更に、中央のリードフレーム１の表側に増
幅回路一体型磁気抵抗効果センサ素子（ＭＲ−ＩＣ）３
を搭載し、４本のボンディングワイヤ４を用いてＭＲ−
ＩＣ３と、３本のリードフレーム１及び１本のリード７
との間をそれぞれ接続する。中央のリードフレーム１と
左側のリードフレーム１との位置決め、及び、中央のリ
ードフレーム１とリード７との位置決めを、それぞれア
ルミニウム製の位置決め板８を用いて行う。
【００１３】最後に、全体をエポキン樹脂でモールドし
て、モールド成形体５を構成し、製造工程は、完了す
る。
【００１４】
【発明の効果】以上のように構成される本発明によれ
ば、外部端子用リードフレームにおける増幅回路一体型
磁気抵抗効果センサ素子（ＭＲ−ＩＣ）を実装する面と
逆側の面を半田接続面とすることにより、ＭＲ−ＩＣの
ワイヤボンディングの際、残留フラックスの影響を全く
避けることができるから、ボンディングワイヤの接続が
安定し、所要の接続強度を確保することができ、また、
回路基板の不要による部品点数の節減と構造の簡単化を
図ることができ、更に、コストを安価にすることができ
る。
【図面の簡単な説明】
【図１】本発明の一実施例を示し、（Ａ）は正面から見
た断面図、（Ｂ）は側面図である。
【図２】従来例を示し、（Ａ）は正面から見た断面図、
（Ｂ）は側面から見た中央部の断面図である。
【符号の説明】
１ リードフレーム ２ チップ部品 ３ ＭＲ−ＩＣ ４ ボンディングワイヤ ５ モールド成形体 ６ ＨＩＣ基板 ７ リード ８ 位置決め板

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 外部端子用リードフレームの一面側に増
    幅回路一体型磁気抵抗効果センサ素子を実装し、他面側
    に耐サージ保護用回路部品を実装し、部品接続回路を外
    部端子用リードフレームで構成することを特徴とするリ
    ードフレーム型磁気抵抗効果センサの実装構造。
JP5176948A 1993-07-16 1993-07-16 リ―ドフレ―ム型磁気抵抗効果センサの実装構造 Expired - Lifetime JP2536724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5176948A JP2536724B2 (ja) 1993-07-16 1993-07-16 リ―ドフレ―ム型磁気抵抗効果センサの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5176948A JP2536724B2 (ja) 1993-07-16 1993-07-16 リ―ドフレ―ム型磁気抵抗効果センサの実装構造

Publications (2)

Publication Number Publication Date
JPH0738048A JPH0738048A (ja) 1995-02-07
JP2536724B2 true JP2536724B2 (ja) 1996-09-18

Family

ID=16022533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5176948A Expired - Lifetime JP2536724B2 (ja) 1993-07-16 1993-07-16 リ―ドフレ―ム型磁気抵抗効果センサの実装構造

Country Status (1)

Country Link
JP (1) JP2536724B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080013298A1 (en) * 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
JP4553003B2 (ja) * 2007-12-06 2010-09-29 株式会社デンソー 電子装置及び車輪速度センサ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734034B2 (ja) * 1990-06-05 1995-04-12 旭化成工業株式会社 磁気抵抗センサーとその製造法
JPH04123477A (ja) * 1990-09-14 1992-04-23 Matsushita Electric Ind Co Ltd 磁気センサ

Also Published As

Publication number Publication date
JPH0738048A (ja) 1995-02-07

Similar Documents

Publication Publication Date Title
JPS629639A (ja) 半導体装置の製造方法
JPH0555438A (ja) 電子部品のリード端子構造
JPH065401A (ja) チップ型抵抗素子及び半導体装置
JP2536724B2 (ja) リ―ドフレ―ム型磁気抵抗効果センサの実装構造
JP2521518B2 (ja) 半導体集積回路パッケ―ジ
JPH0766356A (ja) チップ部品の実装構造
US5940686A (en) Method for manufacturing multi-chip modules utilizing direct lead attach
JPH05335437A (ja) 半導体装置
JP2500610B2 (ja) 半導体装置
JPH0513011Y2 (ja)
JPH09129796A (ja) 半導体装置
JP2711075B2 (ja) 受光装置の製造方法
JPS58191460A (ja) 電子部品
JPH0451056B2 (ja)
JP2953893B2 (ja) プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板
JP2991174B2 (ja) 半導体装置用リードフレームおよびその半導体装置の製造方法
JPH0214558A (ja) 半導体集積回路装置
JPH0222886A (ja) 混成集積回路
JPH10223822A (ja) 半導体装置
JPS61225827A (ja) 半導体素子の実装構造
JPS5933858A (ja) 混成集積回路の製造方法
JPH082977Y2 (ja) 複合部品
JPS63110661A (ja) 半導体集積回路用樹脂封止形パツケ−ジ
JP3351433B2 (ja) チップ形電子部品
JPH0555433A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070708

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 14