JP2531473B2 - 半導体メモリ装置およびその製造方法 - Google Patents

半導体メモリ装置およびその製造方法

Info

Publication number
JP2531473B2
JP2531473B2 JP4212924A JP21292492A JP2531473B2 JP 2531473 B2 JP2531473 B2 JP 2531473B2 JP 4212924 A JP4212924 A JP 4212924A JP 21292492 A JP21292492 A JP 21292492A JP 2531473 B2 JP2531473 B2 JP 2531473B2
Authority
JP
Japan
Prior art keywords
contact hole
forming
insulating layer
memory device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4212924A
Other languages
English (en)
Other versions
JPH05218332A (ja
Inventor
顯眞 趙
澤龍 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH05218332A publication Critical patent/JPH05218332A/ja
Application granted granted Critical
Publication of JP2531473B2 publication Critical patent/JP2531473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体メモリ装置およ
び製造方法に係り、特に素子の信頼性および集積度を向
上させるための半導体メモリ装置およびその製造方法に
関するものである。
【０００２】
【従来の技術】最近、ＶＬＳＩの高集積化、高機能化の
進歩が顕著で、ＭＯＳ型ＤＲＡＭにおいては１６Ｍｂ
ＤＲＡＭが量産初期に入り、研究開発の中心は６４Ｍｂ
級およびそれ以上のＤＲＡＭに移り変わりつつある。６
４Ｍｂ級およびそれ以上のＤＲＡＭ素子において、セル
サイズは約１．５μｍ2以下で極小になるので、各種３
次元キャパシタ構造あるいはＴａ2Ｏ5膜等高誘電率誘電
体膜に対する検討が推進されている。
【０００３】高集積化が進展するほどセルサイズは小さ
くなり、セルサイズの縮小はセルを構成する導電層相互
間の間隔を狭めることにより可能になる。高集積化は、
ＤＲＡＭの場合、デザインルールにより最小特徴サイズ
でレイアウトされたゲート電極等の間の間隔が、ビット
ラインをドレーン領域に接触させるためのコンタクトホ
ールや、ストリッジ電極をソース領域に接触させるため
のコンタクトホールの最小特徴サイズと同じか一層小さ
くなる現象を誘発するので素子の信頼性に悪影響を及ぼ
す。
【０００４】図１は従来技術および本発明による半導体
メモリ装置の製造方法を説明するための簡略なレイアウ
ト図で、傾いた四角形の形で形成され短い破線で限定さ
れた領域は半導体基板を活性領域および非活性領域に区
分するためのフィールド酸化膜形成のためのマスクパタ
ーンＰ１であり、基板全体にかけて上下に長い長方形で
示され実線で限定された領域はゲート電極およびワード
ライン形成のためのマスクパターンＰ２であり、中央部
に位置して内部に２本の斜線が描かれた正方形で示され
実線で限定された領域はビットラインをトランジスタの
ドレーン領域に接触させるためのコンタクトホール形成
のためのマスクパターンＰ３であり、前記マスクパター
ンＰ３と多くの小さい丸印を含み左右に長い長方形で示
され一点鎖線で限定された領域はビットライン形成のた
めのマスクパターンＰ４であり、前記マスクパターンＰ
１の左下部分に含まれその内部に１本の斜線が描かれた
正四角形で示され実線で固定された領域はストリッジ電
極をトランジスタのソース領域に接触させるためのマス
クパターンＰ５である。
【０００５】前記図１は大きさが最小のメモリセルを形
成するためのレイアウトを示し、デザインルールに基づ
いて最小特徴サイズでレイアウトされたものである。図
１でＩ、IIおよびIII （楕円形で表示）と表示された領
域は、前記レイアウトを基にしてメモリセルを製造した
とき、互いに異なる機能をもつので互いに接触してはい
けない導電層等が部分的に接触しうる可能性のある部分
を表示したものである。Ｉ部分はストリッジ電極とビッ
トライン、II部分はストリッジ電極とゲート電極、そし
てIII 部分はビットラインとゲート電極の接触可能性を
示す。
【０００６】図２は従来方法により製造された半導体メ
モリ装置の断面図で、前記図１のＡ−Ａ’線を切って見
たものである。前記図２で円形で表示されたＡ部分はビ
ットライン３０とゲート電極１８の接触部分を示したも
ので、図１のIII の部分を図示したものである。セルサ
イズを最小化するための方法で、前記ゲート電極間の間
隔とビットライン接触のためのコンタクトホールの横方
向の大きさを同一にレイアウトする。そのレイアウトに
基づいて製造されたメモリ装置は、コンタクトホール形
成のための食刻工程により前記ゲート電極の一側面がコ
ンタクトホール内面に露出されるので、図２Ａ部分に示
すようにゲート電極とビットラインの接触現象が発生す
る。互いに異なる機能をもつ導電層間の接触問題は図２
Ａ部分だけではなく、図１のＩ、IIおよびIII の部分に
共通的に発生するが、このような接触問題はメモリセル
等の正常な動作機能を阻害する主な要因として作用す
る。また、図２で円形で表示されたＢ部分は下部構造物
（図２ではトランジスタおよびビットライン３０）によ
り表面の段差がひどくなった部分を示したもので、スト
リッジ電極の形成のため導電物質を蒸着／食刻する工程
においてストリンガの発生確率が高いところである。前
記ストリンガは素子の信頼性を低下させる要因のうちの
１つとしてその表面の段差がひどいところほどその発生
の確率が高い。
【０００７】前述したような従来方法により製造された
半導体メモリ装置は導電層間の接触およびストリンガ発
生等の問題点を起こすので、６４Ｍｂおよびそれ以上に
高集積されているメモリ装置には不向きである。
【０００８】
【発明が解決しようとする課題】本発明の目的はメモリ
装置の集積度および信頼度を増加させるための半導体メ
モリ装置を提供することにある。本発明の他の目的は前
記半導体メモリ装置を製造するにおいて適切な製造方法
を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
の本発明の半導体メモリ装置は、ソース領域、ドレーン
領域およびゲート電極から構成されるトランジスタと、
第１コンタクトホールを通じて前記トランジスタのドレ
ーン領域と接触するビットラインと、第２コンタクトホ
ールを通じて前記トランジスタのソース領域と接触する
ストリッジ電極と、前記第１コンタクトホールおよび前
記第２コンタクトホールを有し、前記ビットラインの上
端よりも下方に形成され平坦化された第１絶縁層と、前
記第２コンタクトホールを有し、前記ストリッジ電極の
上端よりも下方に形成され平坦化された第２絶縁層と、
前記第１コンタクトホールの内部の側壁に形成され絶縁
物質からなる第１スペーサと、前記第２コンタクトホー
ルの内部の側壁に形成され絶縁物質からなる第２スペー
サと、前記第２コンタクトホールの内部の側壁と前記第
２スペーサとの間に介在する第２食刻阻止層と、を含む
ことを特徴とする。
【００１０】前記目的を達成するための本発明の他の半
導体メモリ装置は、ソース領域、ドレーン領域およびゲ
ート電極から構成されるトランジスタと、単一層からな
り、第１コンタクトホールを埋めるように形成され、前
記第１コンタクトホールを通じて前記トランジスタのド
レーン領域と接触するビットラインと、第２コンタクト
ホールの下部を埋め立て、下端が前記ソース領域と接触
するように形成された埋没導電層と、 下端が前記埋没導
電層と接触するように前記埋没導電層の上方に形成さ
れ、前記埋没導電層を媒介として前記ソース領域と接触
するストリッジ電極と、前記第１コンタクトホールおよ
び前記第２コンタクトホールを有し、前記ビットライン
の上端よりも下方に形成され平坦化された第１絶縁層
と、前記第２コンタクトホールを有し、前記ストリッジ
電極の上端よりも下方に形成され平坦化された第２絶縁
層と、を含むことを特徴とする。
【００１１】前記他の目的を達成するための半導体メモ
リ装置の製造方法は、第１実施例に対応するもので、ソ
ース領域、ドレーン領域およびゲート電極から構成され
るトランジスタが形成された半導体基板にその表面が平
坦化された第１絶縁層を形成する第１工程と、前記ドレ
ーン領域上の前記第１絶縁層を部分的に除去することに
より第１コンタクトホールを形成する第２工程と、前記
第１コンタクトホールの内部の側壁に絶縁物質からなる
第１スペーサを形成する第３工程と、前記第１コンタク
トホールを通じて前記ドレーン領域と接触するビットラ
インを形成する第４工程と、前記ビットラインが形成さ
れた前記半導体基板の全面にその表面が平坦化された第
２絶縁層を形成する第５工程と、前記ソース領域上の前
記第１および第２絶縁層を部分的に除去することにより
第２コンタクトホールを形成する第６工程と、前記第２
コンタクトホール内部の側壁に絶縁物質からなる第２ス
ペーサを形成する第７工程と、前記第２コンタクトホー
ルを通じて前記ソース領域と接触するストリッジ電極を
形成する第８工程と、を含むことを特徴とする。
【００１２】前記他の目的を達成するための半導体メモ
リ装置の他の製造方法は、ソース領域、ドレーン領域お
よびゲート電極から構成されるトランジスタが形成され
た半導体基板にその表面が平坦化された第１絶縁層を形
成する段階と、前記第１絶縁層が形成された前記半導体
基板の全面に第１コンタクトホールの形成のための第１
パターンが形成された物質層を形成する工程、前記第１
パターンの内部の側壁に第３スペーサを形成する工程、
および、前記第３スペーサが形成された前記半導体基板
の全面に前記第１パターンおよび前記第３スペーサを食
刻マスクとし前記半導体基板の表面を食刻終了点とした
異方性食刻を行なう工程により前記ドレーン領域上の前
記第１絶縁層を部分的に除去して第１コンタクトホール
を形成する段階と、前記第１パターンが形成された前記
物質層を除去した後、前記第１コンタクトホールを通じ
て前記ドレーン領域と接触するビットラインを形成する
段階と、前記ビットラインが形成された前記半導体基板
の全面にその表面が平坦化された第２絶縁層を形成する
段階と、前記第２絶縁層が形成された前記半導体基板の
全面に第２コンタクトホール形成のための第２パターン
が形成された物質層を形成する工程、前記第２パターン
の内部の側壁に第４スペーサを形成する工程、および、
前記第２パターンおよび前記第４スペーサを食刻マスク
とし前記半導体基板の表面を食刻終了点とした異方性食
刻を行う工程により前記ソース領域上の前記第１および
第２絶縁層を部分的に除去して第２コンタクトホールを
形成する段階と、前記第２パターンが形成された前記物
質層を除去した後、前記第２コンタクトホールを通じて
ソース領域と接触するストリッジ電極を形成する段階
と、を含むことを特徴とする。
【００１３】本発明の前記他の目的を達成するための半
導体メモリ装置のさらに他の製造方法は、第４実施例に
対応するもので、ソース領域、ドレーン領域およびゲー
ト電極から構成されるトランジスタが形成された半導体
基板にその表面が平坦化された第１絶縁層を形成する工
程と、前記ドレーン領域および前記ソース領域上の前記
第１絶縁層を部分的に除去することにより、第１コンタ
クトホールおよび第１次第２コンタクトホールを前記第
１絶縁層に形成する工程と、前記第１コンタクトホール
を通じて、前記ドレーン領域と接触するビットライン
と、前記第１次第２コンタクトホールを埋め立て前記第
１次第２コンタクトホールを通じて前記ソース領域と接
触する埋没導電層とを同時に形成する工程と、前記埋没
導電層が形成された前記半導体基板の全面にその表面が
平坦化された第２絶縁層を形成する工程と、前記埋没導
電層上の前記第２絶縁層を部分的に除去することにより
前記埋没導電層を露出させ、前記第１次第２コンタクト
ホールに接続する第２次第２コンタクトホールを前記第
２絶縁層に形成する工程と、下端が前記埋没導電層と接
触するように前記第２次第２コンタクトホールを埋め立
て、前記埋没導電層を媒介として前記ソース領域と接触
するストリッジ電極を形成する工程と、を含むことを特
徴とする。
【００１４】
【作用】本発明による半導体装置およびその製造方法に
よると、絶縁を確実にする方法、すなわちビットライン
およびストリッジ電極下部に形成される物質層の表面を
平坦化することにより表面段差によって発生するストリ
ンガを防止し、コンタクトホールの内部側壁に直接スペ
ーサを形成するか、コンタクトホールを形成し導電層間
の接触現象を防止することによりメモリ装置の信頼性を
向上させただけではなく高集積化実現に有利になるよう
にした。
【００１５】
【実施例】以下、本発明に係る実施例を添付図面に従っ
て説明する。 第１実施例 図３〜図５は本発明による半導体メモリ装置の製造方法
の第１実施例を図示した断面図である。
【００１６】まず図３を参照すると、図示しないビット
ラインをトランジスタのドレーン領域１６に接触させる
ための第１コンタクトホール５および前記第１コンタク
トホールの内部側壁に第１スペーサ４０を形成する工程
を図示したもので、フィールト酸化膜１２により活性領
域および非活性領域に区分された半導体基板１０の前記
活性領域にドレーン領域１６を共有し、それぞれ１つず
つのソース領域１４およびゲート電極１８を有する２個
のトランジスタ等を形成し、前記２個のトランジスタ等
を他の導電層等（以後の工程により形成される導電層）
から絶縁させるための目的で前記トランジスタが形成さ
れている半導体基板の全面に、例えばＨＴＯ（High Tem
perature Oxide）のような絶縁物質を約５００Å〜２０
００Å程度の厚さに付加し誘電体層２０を形成する。次
いで、その表面を平坦に形成できる絶縁物質、例えばＢ
ＰＳＧ（Boro-Phospho-Silicate Glass ）、ＴＥＯＳ
（Tetra-Ethyl-Ortho-Silicate）系酸化膜、Ｓｉ3Ｎ
4（Silicon Nitride ）、ＳＯＧ（Spin-On-Glass ）お
よびＣＶＤ（Chemical Vapor Deposition ）酸化膜等の
うちいずれか１つの物質や組み合わされた物質を約４０
０℃以下の温度で約３０００Å〜５０００Å程度の厚さ
に付加した後、約８００℃〜９００℃程度の温度でリフ
ロー（reflow）させることによりその表面が平坦な第１
絶縁層２２を形成し、図１のマスクパターンＰ３を利用
し前記誘電体層２０および第１絶縁層２２を部分的に食
刻することにより図示しないビットラインを前記ドレー
ン領域に接触させるための第１コンタクトホール５を形
成する。本発明では前記第１絶縁層を構成する物質のう
ち特にＢＰＳＧを用いる。このとき、第１コンタクトホ
ール５はその内部側壁に前記ゲート電極１８の一側面が
露出される形態で形成されるが、これは大きさが最小の
セル形成のためにレイアウトされた前記レイアウト（図
１）に基づいて工程を進行するからである。
【００１７】次いで、第１コンタクトホール５が形成さ
れている半導体基板全面にスペーサ４０形成物質を付加
する。この物質は、前記第１絶縁層２２を構成する物質
と異方性食刻率が異なる絶縁物質、例えばＣＶＤ酸化
膜、窒化物系絶縁体、不純物がドープされていない多結
晶シリコン、単結晶シリコンおよびＰＥ−ＴＥＯＳ（Pl
asma Enhance Tetra-Ethyl-Ortho Silicate ）系酸化膜
等のうちいずれか１つの物質や組み合わされた物質であ
って、これを約５００Å〜２０００Å程度の厚さに付加
した後（点線で表示された表面部分）、半導体基板全面
に異方性食刻を行なって第１コンタクトホール５の内部
側壁に第１スペーサ４０を形成する。本発明では第１ス
ペーサ４０を形成する物質のうち特にＣＶＤ酸化膜を用
いる。このとき第１スペーサ４０は第１コンタクトホー
ル５の内部側壁を包む形態で形成されるので第１コンタ
クトホール５の内部側壁に露出されているゲート電極の
一側面が以後の工程により形成されるビットラインと接
触することを防止する。これは従来方法で問題になった
導電層間の接触による素子の動作阻害現象を効果的に解
決する。
【００１８】図４Ｂを参照すると、ビットライン３０、
第２コンタクトホール７および第２スペーサ４２を形成
する工程を図示したもので、第１スペーサ４０が形成さ
れている半導体基板全面にビットライン形成のための導
電物質、例えば前記ソース領域と同じ導電形の不純物が
ドープされた多結晶シリコン３０Ａを約５００Å程度の
厚さに前記第１コンタクトホール５を埋めるように蒸着
し珪化物３０Ｂ、例えばタングステン珪化物（ＷＳｉ）
を前記多結晶シリコン上に薄く積層した後、図１の前記
マスクパターンＰ４を利用して半導体基板全面に異方性
食刻を行なうことにより前記ビットライン３０を形成す
る。このとき、前記不純物がドープされた多結晶シリコ
ンおよびタングステン珪化物は平坦な表面を有する第１
絶縁層２２上に積層されるので下部構造物の段差により
発生していたストリンガ発生を防止することができる。
【００１９】前記ストリンガは前記図２のＢ部分のよう
な表面の段差がひどい部分で発生しやすいが、これは電
気的に絶縁されなければならない導電層と導電層の間を
連結する橋の役割をするので素子の信頼性を低下させる
大きな要因として作用する。本発明の前記図４Ｂでは、
ビットライン３０の下部構造物（ビットラインが形成さ
れる前に形成され、所定の物質層で構成された構造物）
の表面を平坦化にさせた後、ビットライン３０形成のた
めの導電層を蒸着するのでストリンガ発生を防止するこ
とができる。次いで、前記ビットライン３０が形成され
ている半導体基板全面に、第１絶縁層２２を構成するた
めに前記図３で言及された物質のうちいずれか１つの物
質や組み合わされた物質（本発明では特にＢＰＳＧを用
いる）を約３０００Å〜５０００Å程度の厚さでその表
面が平坦になるように付加し第２絶縁層２４を形成した
後、図１の前記マスクパターンＰ５を利用しトランジス
タのソース領域１４上に積層されている物質等、すなわ
ち誘電体層２０、第１絶縁層２２および第２絶縁層２４
を部分的に食刻することにより第２コンタクトホール７
を形成する。このとき、図示されたように、第２コンタ
クトホール７内部側壁にゲート電極の一側面が露出され
ることが判る。
【００２０】第２スペーサ４２は第２コンタクトホール
が形成されている半導体基板全面に前記第１スペーサを
構成するため前記図３で言及された物質等のうちいずれ
か１つの物質や組み合わされた物質（本発明では特にＣ
ＶＤ酸化膜を用いる）を約５００Å〜２０００Å程度の
厚さに付加した後（点線で表示）、異方性食刻を行なう
ことにより第２コンタクトホール７の内部側壁を包む形
態で形成される。このとき、ゲート電極の露出された前
記一側面は前記第２スペーサ４２により他の導電層、例
えば以後の工程で形成されるストリッジ電極と絶縁でき
る。
【００２１】図４Ｃを参照すると、ストリッジ電極形成
のための逆パターン２８を形成する工程を図示したもの
で、第２スペーサ４２が形成されている半導体基板にス
トリッジ電極形成のための導電物質、例えば前記ソース
領域１４の導電形のようなタイプの不純物がドープされ
た多結晶シリコンを蒸着食刻する工程を何回か反復し、
第２コンタクトホール７内部を完全に埋めることにより
（第２コンタクトホールに導電物質を充填する工程）ス
トリッジ電極と前記ソース領域１４を連結する柱電極１
００ａを形成した後、半導体基板全面に食刻阻止層２６
を形成するための物質で、例えば窒化物（Nitride ）の
ような物質を約１０００Å程度の厚さに付加し、半導体
基板全面に前記逆パターン形成のための絶縁物質で、任
意の湿式食刻に対して前記食刻阻止層２６を構成する物
質とは食刻率が異なる物質２６を約６０００Å程度の厚
さに付加する。前記逆パターン２８は所定のマスクパタ
ーン（前記図１で図示していない）を利用し前記食刻阻
止層２６および逆パターン形成のための絶縁物質を部分
的に食刻することにより完成される。
【００２２】図４Ｄを参照すると、ストリッジ電極１０
０を形成する工程を図示したもので、前記逆パターン２
８が形成されている半導体基板全面にストリッジ電極１
００を構成する導電物質で、例えば前記ソース領域１４
の導電形と同様のタイプの不純物がドープされた多結晶
シリコンのような導電物質を所定の厚さに蒸着し、前記
導電物質が完全に覆われる程度の厚さにフォトレジスト
を平坦に付加した後、蒸着された前記導電物質の表面が
部分的に現われるように前記フォトレジストをエッチバ
ックすることにより前記逆パターン２８により形成され
たトレンチを埋める形態のフォトレジストパターン７２
を形成する。ストリッジ電極１００は前記フォトレジス
トパターン７２を食刻マスクとしその表面が部分的に現
われた前記導電物質を食刻することにより完成される。
【００２３】図５を参照すると、誘電体膜１１０および
プレート電極１２０を形成する工程を図示したもので、
前記フォトレジストパターンおよび逆パターン（前記図
４Ｄ中の７２および２８）を湿式食刻で除去した後、半
導体基板全面に誘電物質で、例えばＯＮＯ（Oxide/Nitr
ide/Oxide ）またはＴａＯ5（Tantalum Oxide）のよう
な誘電物質を付加することにより前記誘電体膜１１０を
形成し、前記誘電体膜が形成されている半導体基板全面
に例えば不純物がドープされた多結晶シリコンのような
物質を蒸着することにより前記プレート電極１２０を完
成する。
【００２４】前述した第１実施例によると、導電層、す
なわちビットライン３０およびストリッジ電極１００下
部に形成される物質層の表面を平坦化にすることにより
表面段差により発生するストリンガを防止し、コンタク
トホールの内部側壁にスペーサを形成し導電層間の接触
現象を防止することによりメモリ装置の信頼性を向上さ
せただけではなく高集積化実現に有利になるようにし
た。
【００２５】引き続き紹介される図面において、前記図
３〜図５で参照した符号の同一な符号は同一部分を意味
する。 第２実施例 図６は本発明による半導体メモリ装置の製造方法の第２
実施例により製造された半導体メモリを図示した断面図
である。
【００２６】図４Ｃに示すように第２絶縁層２４上に形
成された食刻阻止層２６上に、離隔層（以後の工程によ
り除去されるので前記図６では図示されていない）を形
成した後に第２コンタクトホールを形成する。次いで、
前記離隔層の表面および前記第２コンタクトホールの内
壁に食刻阻止層を形成する物質を積層したのち異方性食
刻することにより前記第２コンタクトホールの内部の側
壁に第２食刻阻止層としての食刻阻止層２６を残す。続
いて、第２コンタクトホールの内壁に第２スペーサ４２
を形成した後、ストリッジ電極１００を形成する。そし
て、湿式食刻工程により前記離隔層を除去する。これに
より、ストリッジ電極１００の下面までセルキャパシタ
ンス増加のための有効キャパシタ面積として利用するこ
とができる。第２コンタクトホールの内部側壁と第２ス
ペーサ４２の間に介在する食刻阻止層２６により、離隔
層除去のための湿式食刻工程において第２スペーサ４２
が損傷することを防止する効果がある。
【００２７】前述した第２実施例により製造されたメモ
リ装置によると、第１実施例により製造されたメモリ装
置より若干大きいセルキャパシタンスが得られる。 第３実施例 図７および図８は本発明による半導体メモリ装置の製造
方法の第３実施例を図示した断面図で、第１および第２
コンタクトホール形成方法を変えたものである。
【００２８】前記図３と同一な方法により、第１絶縁層
２２およびその下部構造物（すなわちトランジスタ）が
形成されている半導体基板全面に、パターン形成が可能
で第１絶縁層を構成する物質と異方性食刻に対してその
食刻率が異なる物質、例えば多結晶シリコンやフォトレ
ジストを約１０００Å〜３０００Å程度の厚さに蒸着し
た後、図１の前記マスクパターンＰ３を利用し前記物質
を異方性食刻することにより第１コンタクトホール形成
のためのパターン５０を形成する。次いで、異方性食刻
に対して前記第１絶縁層を構成する物質と食刻率が異な
る物質、例えば前記パターン５０を構成する物質として
多結晶シリコンを用いた場合は多結晶シリコンを、前記
パターン５０を構成する物質としてフォトレジストを用
いた場合は低温蒸着が可能な酸化膜を前記パターン５０
が形成されている半導体基板全面に約５００Å〜２００
０Å程度の厚さに付加した後、異方性食刻を行なうこと
により第３スペーサ５２を形成する。第１コンタクトホ
ール５は前記パターン５０および第３スペーサ５２を食
刻マスクにし半導体基板表面を食刻終了点にした異方性
食刻工程を行なうことにより形成される。
【００２９】第１実施例の方法では前記マスクパターン
Ｐ３を利用して第１コンタクトホールを第１絶縁層２２
および誘電体層２０に直接形成した後、そのコンタクト
ホールの内部側壁に絶縁物質からなる第１スペーサをさ
らに形成し従来の方法で問題となった誘電層間の接触問
題を解決しようとしたが、第３実施例の方法では、前記
マスクパターンＰ３を利用した第１コンタクトホール形
成のためのパターン５０を前記第１絶縁層２２上に形成
し、前記パターン５０内部側壁に第３スペーサをさらに
形成した後、前記パターン５０および第３スペーサを食
刻マスクとして利用し最小特徴サイズより小さい第１コ
ンタクトホールを前記第１絶縁層２２および誘電体層２
０に形成することにより第１実施例の第１スペーサのよ
うな絶縁効果が得られる（図７）。
【００３０】次いで、前記第１実施例でのような方法
で、ビットライン３０、第２絶縁層２４を形成した後、
前記図７で説明したような方法で、前記ソース領域上に
積層されている物質等、すなわち第２絶縁層２４、第１
絶縁層２２および誘電体層２０を部分的に除去すること
により最小特徴サイズより小さい第２コンタクトホール
を形成し、前記第１実施例で説明したような方法でスト
リッジ電極１００、誘電体膜１１０およびプレート電極
１２０を形成することにより１つのトランジスタと１つ
のキャパシタから構成されるメモリセル等が規則的な形
で半導体基板全体にかけて形成される半導体メモリ装置
を完成する（図８）。
【００３１】図９は本発明による半導体メモリ装置の製
造方法の実施例を説明するための簡略なレイアウト図
で、前記図１のレイアウト図と異なる点は、第１および
第２コンタクトホールの形成のためのマスクパターンＰ
３と、ビットラインおよび埋没導電層形成のためのマス
クパターンＰ４がそれぞれ１枚ずつのマスクに形成され
るということである。このとき、前記ビットラインおよ
び埋没導電層を１枚のマスクに形成するとき図１のＩの
部分が図９では接触されない状態にレイアウトされるこ
とが判るが、これはデザインルールにより前記マスクパ
ターン等が形成されるからである。
【００３２】第４実施例 図１０Ａ〜図１０Ｃは本発明による半導体メモリ装置の
製造方法の第４実施例を図示した断面図で、前記第１、
第２および第３実施例とは、第１および第２コンタクト
ホールを同時に形成するという点で異なる。まず、図１
０Ａを参照すると、第１コンタクトホール５および第２
コンタクトホール７と第１スペーサ４０および第２スペ
ーサ４２を形成する工程を図示したもので、前記図３Ａ
のような方法により第１絶縁層２２が形成されている半
導体基板に、図９の前記マスクパターンＰ３を利用し前
記第１絶縁層２２および誘電体層２０を部分的に食刻す
ることにより第１コンタクトホール５および第１次第２
コンタクトホール７を形成した後、前記図３で説明した
ような方法で、前記第１および第１次第２コンタクトホ
ールの内部側壁に第１スペーサ４０および第２スペーサ
４２を形成する。
【００３３】図１０Ｂを参照すると、ビットライン３０
および埋没導電層３２を形成する工程を図示したもの
で、第１スペーサ４０および第２スペーサ４２が形成さ
れている半導体基板に、導電物質、例えばソース領域１
４およびドレーン領域１６の導電形のようなタイプの不
純物がドープされた多結晶シリコンを、第１および第１
次第２コンタクトホールを完全に埋めて、第１絶縁層２
２表面に基づいて所定厚さを有するように蒸着した後、
図９の前記マスクパターンＰ４を利用して写真食刻工程
を行なうことによりビットライン３０および埋没導電層
３２を形成する。このとき、前記埋没導電層３２はスト
リッジ電極とトランジスタの前記ソース領域１４を連結
する媒介層としての役割をする。
【００３４】また、前記第１、第２および第３実施例で
は、前記第２コンタクトホールが第２絶縁層２４、第１
絶縁層２２と誘電体層２０を通じて形成されるので前記
３つの層の厚さほどホールの深さも深くなり、ホール内
に空間が生成され素子の信頼性を落とす恐れがあった
が、本実施例では前記埋没導電層３２を媒介にしストリ
ッジ電極とソース領域を連結するので空間生成確率をも
っと減らせるだけではなく、コンタクトホールを信頼性
あるように形成できる。
【００３５】図１０Ｃを参照すると、ストリッジ電極１
００、誘電体膜１１０およびプレート電極１２０を形成
する工程を図示したもので、ビットライン３０および埋
没導電層３２が形成されている半導体基板上に第２絶縁
層２４を形成し、前記埋没導電層３２とストリッジ電極
を連結するための第２次第２コンタクトホールを形成し
た後、前記第１、第２および第３実施例の方法と同様の
方法で、前記ストリッジ電極１００、誘電体層膜１１０
およびプレート電極１２０を形成する。
【００３６】前述した第４実施例の方法によると、埋没
導電層３２を媒介装置とし前記ストリッジ電極１００と
トランジスタのソース領域１４を連結することにより、
コンタクトホールで発生する恐れのある空間生成を防止
した。 第５実施例 図１１Ａ〜図１１Ｃは本発明による半導体メモリ装置の
製造方法の第５実施例を図示した断面図で、前記図９の
マスクパターンおよび前記第３実施例の方法を利用し第
１および第２コンタクトホールを形成した場合である。
【００３７】前記図３で紹介した方法と同様の方法で第
１絶縁層２２まで形成し、前記図９のマスクパターンお
よび前記図７Ａで紹介した方法を利用しコンタクトホー
ルの形成のためのパターン５４および側壁スペーサ５６
を形成した後、前記パターン５４および側壁スペーサ５
６を食刻マスクとして利用し半導体基板全面に異方性食
刻を行なうことにより、第１コンタクトホール５および
第１次第２コンタクトホール７を形成する（図１１
Ａ）。次いで、前記図１０Ｂで紹介した方法と同様の方
法でビットライン３０および埋没導電層３２を形成した
後（図１１Ｂ）、前記図１０Ｃで紹介した方法と同様の
方法でストリッジ電極１００、誘電体層膜１１０および
プレート電極１２０を形成することにより１つのトラン
ジスタと１つのキャパシタから構成されたメモリセルが
半導体基板に規則的な形で形成されたメモリ装置を完成
する。
【００３８】なお、本発明は前記実施例に限定されるも
のではなく、本発明の思想を逸脱しない範囲で種々の改
変をなしえることはもちろんである。
【００３９】
【発明の効果】以上説明したように本発明による半導体
メモリ装置の製造方法によると、導電層、すなわちビッ
トラインおよびストリッジ電極の下部に形成される物質
層の表面を平坦化することにより表面段差により発生す
るストリンガを防止し、コンタクトホールの内部側壁に
直接スペーサを形成するか、コンタクトホールを形成す
るためのパターンの側壁にスペーサを形成した後コンタ
クトホールを形成することにより導電層管の接触現象を
防止し、メモリ装置の信頼性を向上させただけではな
く、一層の高集積化を実現するという効果がある。
【図面の簡単な説明】
【図１】従来技術および本発明による半導体メモリ装置
の製造方法を説明するために図示された半導体メモリ装
置主要部の概略構成図である。
【図２】従来方法により製造された半導体メモリ装置の
断面図である。
【図３】本発明による半導体メモリ装置の製造方法の第
１実施例を図示した半導体メモリ装置主要部の断面図で
ある。
【図４】Ｂ〜Ｄは本発明による半導体メモリ装置の製造
方法の第１実施例を図示した半。導体メモリ装置主要部
の断面図である。
【図５】本発明による半導体メモリ装置の製造方法の第
１実施例を図示した半導体メモリ装置主要部の断面図で
ある。
【図６】本発明による半導体メモリ装置の製造方法の第
２実施例により製造された半導体メモリ装置主要部を図
示した断面図である。
【図７】本発明による半導体メモリ装置の製造方法の第
３実施例を図示した半導体メモリ装置主要部の断面図で
ある。
【図８】本発明による半導体メモリ装置の製造方法の第
３実施例を図示した半導体メモリ装置主要部の断面図で
ある。
【図９】本発明による半導体メモリ装置の製造方法の他
の実施例を説明するために図示された半導体メモリ装置
主要部の概略構成図である。
【図１０】Ａ〜Ｃは本発明による半導体メモリ装置の製
造方法の第４実施例を図示した半導体メモリ装置主要部
の断面図である。
【図１１】Ａ〜Ｃは本発明による半導体メモリ装置の製
造方法の第５実施例を図示した半導体メモリ装置主要部
の断面図である。
【符号の説明】
５ 第１コンタクトホール ７ 第２コンタクトホール １４ ソース領域 １６ ドレーン領域 １８ ゲート電極 ２２ 第１絶縁層 ２４ 第２絶縁層 ２６ 第１食刻阻止層 ３０ ビットライン ４２ スペーサ １００ ストリッジ電極 １１０ 誘電体膜 １２０ プレート電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−243573（ＪＰ，Ａ) 特開 平２−237059（ＪＰ，Ａ) 特開 平２−257670（ＪＰ，Ａ) 特開 平１−175756（ＪＰ，Ａ) 特開 平２−94561（ＪＰ，Ａ)

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 ソース領域、ドレーン領域およびゲート
    電極から構成されるトランジスタと、 第１コンタクトホールを通じて前記トランジスタのドレ
    ーン領域と接触するビットラインと、 第２コンタクトホールを通じて前記トランジスタのソー
    ス領域と接触するストリッジ電極と、前記第１コンタクトホールおよび前記第２コンタクトホ
    ールを有し、 前記ビットラインの上端よりも下方に形成
    され平坦化された第１絶縁層と、前記第２コンタクトホールを有し、 前記ストリッジ電極
    の上端よりも下方に形成され平坦化された第２絶縁層
    と、 前記第１コンタクトホールの内部の側壁に形成され絶縁
    物質からなる第１スペーサと、 前記第２コンタクトホールの内部の側壁に形成され絶縁
    物質からなる第２スペーサと、 前記第２コンタクトホールの内部の側壁と前記第２スペ
    ーサとの間に介在する第２食刻阻止層と、 を含むことを特徴とする半導体メモリ装置。
  2. 【請求項２】 前記ゲート電極は前記ビットラインの上
    端よりも下方に、前記ビットラインは前記ストリッジ電
    極の上端よりも下方に形成されていることを特徴とする
    請求項１記載の半導体メモリ装置。
  3. 【請求項３】 前記ストリッジ電極と前記第２絶縁層と
    の間には第１食刻阻止層、プレート電極および誘電体膜
    が介在していることを特徴とする請求項１記載の半導体
    メモリ装置。
  4. 【請求項４】 前記第１および第２絶縁層はＢＰＳＧ、
    ＴＥＯＳ系酸化膜、シリコン窒化物、ＳＯＧおよびＣＶ
    Ｄ酸化膜のうちいずれか１つの物質、またはこれらの組
    み合わされた物質で形成されたことを特徴とする請求項
    １記載の半導体メモリ装置。
  5. 【請求項５】 前記第１および第２スペーサはＣＶＤ酸
    化膜、窒化物系絶縁体、不純物がドープされていない多
    結晶シリコン、単結晶シリコンおよびＰＥ−ＴＥＯＳ系
    酸化膜等のうちいずれか１つの物質、またはこれらの組
    み合わされた物質で形成されたことを特徴とする請求項
    ４記載の半導体メモリ装置。
  6. 【請求項６】 前記第１および第２コンタクトホールに
    は前記ドレーン領域および前記ソース領域と同じ導電形
    の導電物質が埋められていることを特徴とする請求項１
    記載の半導体メモリ装置。
  7. 【請求項７】 ソース領域、ドレーン領域およびゲート
    電極から構成されるトランジスタと、 単一層からなり、第１コンタクトホールを埋めるように
    形成され、前記第１コンタクトホールを通じて前記トラ
    ンジスタのドレーン領域と接触するビットラインと、第２コンタクトホールの下部を埋め立て、下端が前記ソ
    ース領域と接触するように形成された埋没導電層と、 下端が前記埋没導電層と接触するように前記埋没導電層
    の上方に形成され、前記埋没導電層を媒介として 前記ソ
    ース領域と接触するストリッジ電極と、前記第１コンタクトホールおよび前記第２コンタクトホ
    ールを有し、 前記ビットラインの上端よりも下方に形成
    され平坦化された第１絶縁層と、前記第２コンタクトホールを有し、 前記ストリッジ電極
    の上端よりも下方に形成され平坦化された第２絶縁層
    と、 を含むことを特徴とする半導体メモリ装置。
  8. 【請求項８】 ソース領域、ドレーン領域およびゲート
    電極から構成されるトランジスタが形成された半導体基
    板にその表面が平坦化された第１絶縁層を形成する第１
    工程と、 前記ドレーン領域上の前記第１絶縁層を部分的に除去す
    ることにより第１コンタクトホールを形成する第２工程
    と、 前記第１コンタクトホールの内部の側壁に絶縁物質から
    なる第１スペーサを形成する第３工程と、 前記第１コンタクトホールを通じて前記ドレーン領域と
    接触するビットラインを形成する第４工程と、前記 ビットラインが形成された前記半導体基板の全面に
    その表面が平坦化された第２絶縁層を形成する第５工程
    と、 前記ソース領域上の前記第１および第２絶縁層を部分的
    に除去することにより第２コンタクトホールを形成する
    第６工程と、 前記第２コンタクトホール内部の側壁に絶縁物質からな
    る第２スペーサを形成する第７工程と、 前記第２コンタクトホールを通じて前記ソース領域と接
    触するストリッジ電極を形成する第８工程と、 を含むことを特徴とする半導体メモリ装置の製造方法。
  9. 【請求項９】 前記第１工程の前に、前記トランジスタ
    が形成された前記半導体基板の全面に絶縁層を形成する
    工程をさらに実施することを特徴とする請求項８記載の
    半導体メモリ装置の製造方法。
  10. 【請求項１０】 前記絶縁層を構成する物質としてＨＴ
    Ｏのような絶縁物質を用いることを特徴とする請求項９
    記載の半導体メモリ装置の製造方法。
  11. 【請求項１１】 前記第３工程は、前記第２工程を経た
    前記半導体基板の全面に任意の第１異方性食刻に対して
    前記第１絶縁層を構成する物質とその食刻率が異なる絶
    縁物質を付加する工程および前記絶縁物質を付加する工
    程を経た前記半導体基板の全面に前記第１異方性食刻を
    行なう工程で実施され、前記第７工程は、前記第６工程
    を経た前記半導体基板の全面に任意の第２異方性食刻に
    対して前記第２絶縁層を構成する物質とその食刻率が異
    なる絶縁物質を付加する工程および前記絶縁物質を付加
    する工程を経た前記半導体基板の全面に前記第２異方性
    食刻を行なう工程で実施されることを特徴とする請求項
    ８記載の半導体メモリ装置の製造方法。
  12. 【請求項１２】 前記第１および第２絶縁層を構成する
    物質として、ＢＰＳＧ、ＴＥＯＳ系酸化膜、シリコン窒
    化物、ＳＯＧおよびＣＶＤ酸化膜等のうちいずれか１つ
    の物質、または組み合わされた物質を使用することを特
    徴とする請求項１１記載の半導体メモリ装置の製造方
    法。
  13. 【請求項１３】 前記第１および第２スペーサを構成す
    る物質として、ＣＶＤ酸化膜、窒化物系絶縁体、不純物
    がドープされていない多結晶シリコン、単結晶シリコン
    およびＰＥ−ＴＥＯＳ系酸化膜等のうちいずれか１つの
    物質、または組み合わされた物質を使用することを特徴
    とする請求項１１記載の半導体メモリ装置の製造方法。
  14. 【請求項１４】 ソース領域、ドレーン領域およびゲー
    ト電極から構成されるトランジスタが形成された半導体
    基板にその表面が平坦化された第１絶縁層を形成する段
    階と、前記 第１絶縁層が形成された前記半導体基板の全面に第
    １コンタクトホールの形成のための第１パターンが形成
    された物質層を形成する工程、前記第１パターンの内部
    の側壁に第３スペーサを形成する工程、および、前記第
    ３スペーサが形成された前記半導体基板の全面に前記第
    １パターンおよび前記第３スペーサを食刻マスクとし前
    記半導体基板の表面を食刻終了点とした異方性食刻を行
    なう工程により前記ドレーン領域上の前記第１絶縁層を
    部分的に除去して第１コンタクトホールを形成する段階
    と、前記第１パターンが形成された前記物質層を除去した
    後、前記 第１コンタクトホールを通じて前記ドレーン領
    域と接触するビットラインを形成する段階と、 前記ビットラインが形成された前記半導体基板の全面に
    その表面が平坦化された第２絶縁層を形成する段階と、前記 第２絶縁層が形成された前記半導体基板の全面に第
    ２コンタクトホール形成のための第２パターンが形成さ
    れた物質層を形成する工程、前記第２パターンの内部の
    側壁に第４スペーサを形成する工程、および、前記第２
    パターンおよび前記第４スペーサを食刻マスクとし前記
    半導体基板の表面を食刻終了点とした異方性食刻を行う
    工程により前記ソース領域上の前記第１および第２絶縁
    層を部分的に除去して第２コンタクトホールを形成する
    段階と、前記第２パターンが形成された前記物質層を除去した
    後、前記 第２コンタクトホールを通じてソース領域と接
    触するストリッジ電極を形成する段階と、 を含むことを特徴とする半導体メモリ装置の製造方法。
  15. 【請求項１５】 ソース領域、ドレーン領域およびゲー
    ト電極から構成されるトランジスタが形成された半導体
    基板にその表面が平坦化された第１絶縁層を形成する工
    程と、 前記ドレーン領域および前記ソース領域上の前記第１絶
    縁層を部分的に除去することにより、第１コンタクトホ
    ールおよび第１次第２コンタクトホールを前記第１絶縁
    層に形成する工程と、 前記第１コンタクトホールを通じて前記ドレーン領域と
    接触するビットラインと、前記第１次第２コンタクトホ
    ールを埋め立て前記第１次第２コンタクトホールを通じ
    て前記ソース領域と接触する埋没導電層とを同時に形成
    する工程と、 前記埋没導電層が形成された前記半導体基板の全面にそ
    の表面が平坦化された第２絶縁層を形成する工程と、 前記埋没導電層上の前記第２絶縁層を部分的に除去する
    ことにより前記埋没導電層を露出させ、前記第１次第２
    コンタクトホールに接続する第２次第２コンタクトホー
    ルを前記第２絶縁層に形成する工程と、下端が前記埋没導電層と接触するように前記第２次第２
    コンタクトホールを埋め立て、 前記埋没導電層を媒介と
    して前記ソース領域と接触するストリッジ電極を形成す
    る工程と、 を含むことを特徴とする半導体メモリ装置の製造方法。
JP4212924A 1991-10-17 1992-08-10 半導体メモリ装置およびその製造方法 Expired - Fee Related JP2531473B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910018318A KR940006682B1 (ko) 1991-10-17 1991-10-17 반도체 메모리장치의 제조방법
KR1991P18318 1991-10-17

Publications (2)

Publication Number Publication Date
JPH05218332A JPH05218332A (ja) 1993-08-27
JP2531473B2 true JP2531473B2 (ja) 1996-09-04

Family

ID=19321415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4212924A Expired - Fee Related JP2531473B2 (ja) 1991-10-17 1992-08-10 半導体メモリ装置およびその製造方法

Country Status (6)

Country Link
US (1) US5346844A (ja)
JP (1) JP2531473B2 (ja)
KR (1) KR940006682B1 (ja)
DE (1) DE4220497B4 (ja)
GB (1) GB2260645B (ja)
TW (1) TW212248B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250457A (en) * 1992-02-19 1993-10-05 Micron Technology, Inc. Method of forming a buried bit line array of memory cells
KR950011636B1 (ko) * 1992-03-04 1995-10-07 금성일렉트론주식회사 개선된 레이아웃을 갖는 다이내믹 랜덤 액세스 메모리와 그것의 메모리셀 배치방법
KR960015122B1 (ko) * 1993-04-08 1996-10-28 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
US5536671A (en) * 1993-12-28 1996-07-16 Hyundai Electronics Industries, Co., Ltd. Method for fabricating capacitor of a semiconductor device
KR970009617B1 (en) * 1993-12-31 1997-06-14 Hyundai Electronics Ind Contact forming method of semiconductor device
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
JP3623834B2 (ja) * 1995-01-31 2005-02-23 富士通株式会社 半導体記憶装置及びその製造方法
US6744091B1 (en) 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
JP4190760B2 (ja) * 1995-01-31 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置
JPH0917968A (ja) * 1995-06-27 1997-01-17 Mitsubishi Electric Corp 半導体装置とその製造方法
US5550076A (en) * 1995-09-11 1996-08-27 Vanguard International Semiconductor Corp. Method of manufacture of coaxial capacitor for dram memory cell and cell manufactured thereby
KR0170308B1 (ko) * 1995-12-05 1999-02-01 김광호 강유전체 캐패시터의 제조방법
US5700706A (en) * 1995-12-15 1997-12-23 Micron Technology, Inc. Self-aligned isolated polysilicon plugged contacts
US5567640A (en) * 1996-01-11 1996-10-22 Vanguard International Semiconductor Corporation Method for fabricating T-shaped capacitors in DRAM cells
US5702989A (en) * 1996-02-08 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating a tub structured stacked capacitor for a DRAM cell having a central column
JP2809183B2 (ja) * 1996-03-27 1998-10-08 日本電気株式会社 半導体記憶装置の製造方法
US6168987B1 (en) * 1996-04-09 2001-01-02 Vanguard International Semiconductor Corp. Method for fabricating crown-shaped capacitor structures
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
KR100230368B1 (ko) * 1996-08-20 1999-11-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100246989B1 (ko) * 1996-09-09 2000-03-15 김영환 반도체소자의 캐패시터 형성방법
DE19640273C1 (de) * 1996-09-30 1998-03-12 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
DE19640246A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
US6395613B1 (en) * 2000-08-30 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts
KR100506101B1 (ko) * 1996-11-14 2006-04-21 텍사스 인스트루먼츠 인코포레이티드 메모리 셀 어레이 제조방법 및 메모리 셀 어레이
US5728627A (en) * 1996-11-14 1998-03-17 Samsung Electronics Co., Ltd. Methods of forming planarized conductive interconnects for integrated circuits
KR100223832B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체 소자 및 그 제조방법
US5780338A (en) * 1997-04-11 1998-07-14 Vanguard International Semiconductor Corporation Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits
US6258662B1 (en) * 1997-05-06 2001-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming cylindrical DRAM capacitors
US5796573A (en) 1997-05-29 1998-08-18 International Business Machines Corporation Overhanging separator for self-defining stacked capacitor
TW412862B (en) * 1997-06-30 2000-11-21 Hitachi Ltd Method for fabricating semiconductor integrated circuit device
JP3220066B2 (ja) * 1997-09-22 2001-10-22 九州日本電気株式会社 半導体装置およびその製造方法
US6165833A (en) * 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
US6911371B2 (en) 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6468876B2 (en) 1998-01-27 2002-10-22 Texas Instruments Incorporated Simple stack cell capacitor formation
US5989954A (en) * 1998-03-05 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a cylinder capacitor in the dram process
US5973350A (en) * 1998-04-14 1999-10-26 Texas Instruments - Acer Incorporated Stacked capacitor structure for high density DRAM cells
US5837577A (en) * 1998-04-24 1998-11-17 Vanguard International Semiconductor Corporation Method for making self-aligned node contacts to bit lines for capacitor-over-bit-line structures on dynamic random access memory (DRAM) devices
US5930625A (en) * 1998-04-24 1999-07-27 Vanguard International Semiconductor Corporation Method for fabricating a stacked, or crown shaped, capacitor structure
KR100301370B1 (ko) * 1998-04-29 2001-10-27 윤종용 디램셀커패시터의제조방법
JPH11330397A (ja) * 1998-05-20 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP3214449B2 (ja) * 1998-06-12 2001-10-02 日本電気株式会社 半導体記憶装置の製造方法
JP3139678B2 (ja) 1998-11-09 2001-03-05 日本電気株式会社 半導体記憶装置およびその製造方法
JP3466102B2 (ja) * 1999-03-12 2003-11-10 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
US6245629B1 (en) * 1999-03-25 2001-06-12 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
JP3337067B2 (ja) * 1999-05-07 2002-10-21 日本電気株式会社 円筒形キャパシタ下部電極の製造方法
US6281092B1 (en) * 1999-07-02 2001-08-28 Lsi Logic Corporation Method for manufacturing a metal-to-metal capacitor utilizing only one masking step
KR100361803B1 (ko) * 2000-06-22 2002-11-22 주식회사 케이코하이텍 패스워드 입력을 위한 시소 스위치를 갖는 잠금 시스템및 그 제어 방법
US6232168B1 (en) 2000-08-25 2001-05-15 Micron Technology, Inc. Memory circuitry and method of forming memory circuitry
US6376380B1 (en) 2000-08-30 2002-04-23 Micron Technology, Inc. Method of forming memory circuitry and method of forming memory circuitry comprising a buried bit line array of memory cells
KR100382553B1 (ko) * 2000-12-30 2003-05-09 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법
EP1386353A2 (en) * 2001-05-01 2004-02-04 Koninklijke Philips Electronics N.V. Method of manufacturing interconnections in a semiconductor device
US6423609B1 (en) 2001-05-18 2002-07-23 Micron Technology, Inc. Methods of forming capacitors on a wafer, photolithographic methods of forming capacitors on a wafer, and semiconductor wafer
US6858904B2 (en) * 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US20030042614A1 (en) * 2001-08-30 2003-03-06 Ammar Deraa Metal silicide adhesion layer for contact structures
US6798017B2 (en) * 2001-08-31 2004-09-28 International Business Machines Corporation Vertical dual gate field effect transistor
US7160788B2 (en) * 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
TWI281231B (en) * 2004-12-20 2007-05-11 Hynix Semiconductor Inc Method for forming storage node of capacitor in semiconductor device
KR100721548B1 (ko) * 2004-12-20 2007-05-23 주식회사 하이닉스반도체 반도체 소자의 캐패시터 스토리지 노드 형성방법
KR100596420B1 (ko) * 2004-12-28 2006-07-06 주식회사 하이닉스반도체 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법
JP4866652B2 (ja) * 2006-05-10 2012-02-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100792372B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP5088364B2 (ja) * 2007-03-20 2012-12-05 富士通セミコンダクター株式会社 半導体装置とその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476478A (en) * 1980-04-24 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor read only memory and method of making the same
KR930010088B1 (ko) * 1985-04-24 1993-10-14 가부시기가이샤 히다찌세이꾸쇼 반도체 기억장치와 그 제조방법
JPH01175756A (ja) * 1987-12-29 1989-07-12 Fujitsu Ltd 半導体装置およびその製造方法
JP2755591B2 (ja) * 1988-03-25 1998-05-20 株式会社東芝 半導体記憶装置
JP2680376B2 (ja) * 1988-09-30 1997-11-19 株式会社東芝 半導体記憶装置およびその製造方法
JPH02237059A (ja) * 1989-03-09 1990-09-19 Toshiba Corp 半導体記憶装置およびその製造方法
JPH02257670A (ja) * 1989-03-30 1990-10-18 Toshiba Corp 半導体記憶装置およびその製造方法
DE4135443A1 (de) * 1990-10-23 1992-04-30 Samsung Electronics Co Ltd Verfahren zum abflachen von wellungen in halbleiterbauelementen und auf diese weise hergestellte halbleiterbauelemente

Also Published As

Publication number Publication date
DE4220497A1 (de) 1993-04-22
US5346844A (en) 1994-09-13
TW212248B (ja) 1993-09-01
KR930009087A (ko) 1993-05-22
KR940006682B1 (ko) 1994-07-25
DE4220497B4 (de) 2006-07-13
GB2260645B (en) 1995-09-06
JPH05218332A (ja) 1993-08-27
GB2260645A (en) 1993-04-21
GB9213848D0 (en) 1992-08-12

Similar Documents

Publication Publication Date Title
JP2531473B2 (ja) 半導体メモリ装置およびその製造方法
US5443993A (en) Method for manufacturing a capacitor for a semiconductor device
US5284787A (en) Method of making a semiconductor memory device having improved electrical characteristics
US5789304A (en) Method of forming a capacitor
US9076757B2 (en) Methods of forming a plurality of capacitors
JPH0730077A (ja) 半導体装置およびその製造方法
JP2790110B2 (ja) 半導体装置の製造方法
JP3222944B2 (ja) Ｄｒａｍセルのキャパシタの製造方法
US20020024093A1 (en) Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same
KR100207463B1 (ko) 반도체 장치의 커패시터 제조방법
JP2741672B2 (ja) スタック形ｄｒａｍセルのキャパシタ製造方法
US6812092B2 (en) Method for fabricating transistors having damascene formed gate contacts and self-aligned borderless bit line contacts
US6281073B1 (en) Method for fabricating dynamic random access memory cell
US6548348B1 (en) Method of forming a storage node contact hole in a porous insulator layer
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
US7473954B2 (en) Bitline of semiconductor device having stud type capping layer and method for fabricating the same
JPH077088A (ja) 半導体装置のキャパシタおよびその製造方法
US7727850B2 (en) Method for forming capacitor of semiconductor device
KR19980085564A (ko) 반도체장치 및 그의 제조방법
US20040048475A1 (en) Method for forming a storage node of a capacitor
JPH0964313A (ja) 半導体装置の配線方法
US6586312B1 (en) Method for fabricating a DRAM capacitor and device made
US6580112B2 (en) Method for fabricating an open can-type stacked capacitor on an uneven surface
JP2003163283A (ja) 半導体装置の製造方法および半導体装置
KR0155790B1 (ko) 반도체 메모리장치의 커패시터 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees