TW212248B - - Google Patents

Download PDF

Info

Publication number
TW212248B
TW212248B TW081104610A TW81104610A TW212248B TW 212248 B TW212248 B TW 212248B TW 081104610 A TW081104610 A TW 081104610A TW 81104610 A TW81104610 A TW 81104610A TW 212248 B TW212248 B TW 212248B
Authority
TW
Taiwan
Prior art keywords
contact hole
memory device
layer
item
bit
Prior art date
Application number
TW081104610A
Other languages
English (en)
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW212248B publication Critical patent/TW212248B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

21224ο λ β Β 6 级漪部中央榀準工消"合作社印31 五、發明説明（1) 發明茜醫 .. 本發明係有W於一種半導》記慵装置及其製法者，尤其 有闥於具有改良可靠性及完轚性之半導體記憶装置者。 最近超大型積體装置之包装密度和性能皆已有大幅〜進步 。在M0S型DRAM方面· 16Mb者已開始大量生產*並正集¥ 注意密度64MbM上之DRAM之研究。在此等密度較高之 DRAM中，由於其單元變為十分微® (約下），乃 考《使用各種立體電容器结構或具有高介質常數之介質· 諸如Ta2〇B雇。 使構成晶格之各導»暦間距離埔小之方式，乃能製成更 小之晶格尺寸。由於更高度之完整，在DRAM中，依照設計 法則設定最小特性尺寸之W霣極間距饑*乃至低限度變為 與連接位元線至吸極區，或連接儲存霣棰至源極區之接觸 孔最小待性尺寸同樣细小。為此乃使装置可靠性降低。 鬮1所示為半導體記憶器裝置佈置圓，用顬示普通製 法及本發明之製法。在画1中以虛線所盡成之曲線區域範 画，係為一遮蔽罩圃型P1·用Μ構成埸氧化物暦’使基_ 區分為一有效匾及非有效區。由霣線使整個基體畫成若干 垂直長方形之Ε域乃為遮蔽》圏型Ρ2’用( 字姐線 > 。在基拥中央W有對角交叉方所I?定 之區域係為遮蔽S國型Ρ3*闬以構成使®晶拥之吸極區域 與位元埭相連接之接明孔。由點副嫌所副成水平長方形並 包含遮蔽*國型Ρ3所界定之^域係為用以構成位元線之通ί 賊軍圖型Ρ4°在遮一端並由具有一'對角嫌之· ® -3- k紙張尺/TiT用 Vs S 5?^箏（CNS)〒4規怙（21 〇X297公设) 8i. 4. 10,000ft (|[) (請先閱請背而之注意事項#填寫木頁) 經濟部屮央柃準灼Η工消"合作社印11 Λ 6 __ \\ β_ 五、發明説明（2) · 埭正方形所界定之區域係為遮蔽SSP5*用Μ使赭存霣棰與 雷晶體之海極區相連接。 圓1所示為用Μ嫌成為最小限度尺寸之記憶單元佈置圃 •依照其設計法則構成最小特性尺寸。在圈1中*各構· 區域I，I和霣乃表示其由於其不相同功能而不應彼此相 接觸之辱艚曆部份•但當依據此佈置鼷製成時，則彼此間 確有一部份彼此相接觸。其中·S域I係表示輿鰱存霣極 和位元線相接觸之部份，匾域II係表示與键存竃極和閛電 極相接觭之部份·而匿域I係表示與位元埭和閛《極相接 觸之部份。 Η2所示為Μ普通方法所製成之半導體記憶装置依謹1 ΑΑ’線截取之截面視_。 在圔2中，園形部份Α乃表示與位元線30和W«極18相 接《部份，顬示佈置之E域B。為使單元尺寸縮小至最 低限度，閛霣極間之距離乃予設定為與位元嫌埋接之接觸 孔真度相同。但是，在依據佈實鼸所製成之圈2記憶装置 中*閛霣«與位元線彼此相接》·為部份A ，因為W«極 之一端由於製成接《之》刻處理闞係乃顯兹於接觸孔内。 不同功能導體層之接觸問8，除部份A外通常係發生於圈 1之區域I ，Π和l中。此乃使正常浬作癱痪之主要因素 •圓肜部份B乃表示由於下方结構艄（圖2中之《晶W和位 元堍）表面《於内凹。此等部份，於澱植及蝕刻専«材枓 Μ構成《存《極之«程期間·乃有產生钿搌（str丨nger)之 高度可能。此佃脈使裝置之可靠性降低，而時常發生於有 -4 - (請先間讀背而之注意事項洱填寫木頁) 本紙張尺度边用中国S家楳毕 •81. 4. 10,000張（II) 經濟部屮央桴準><-;0:工消#合作社印31 2 i 2 Λ 4 u Λ 6 _Π6_ 五、發明説明（3 ) 嚴重内凹表面之部份° 由於依上述普通方法所製成之半導體装置在具有毈竃內 凹表面或與導體層相接觸之部份有產生细脈之問思發生* 半述»装置乃不*合於作為密度64Mb或更高之記憶裝置之 用0 •雄明述— 因此，本發明之目的乃為提供一種其密度與可靠性皆已 提升之半導體記憧裝置。 本發明之另一目的，為提供此一半導髓装置之一種製造 方法。 為達成本S明第一項目的，乃提供一棰半導體記憶装置 ，包括含有源極匾，吸極匾和閜霉極之一霣晶》·經由第 一接觸孔與《晶體之吸極區相接觸之位元線，及經由第二 接梅孔與霣晶髓源極區相接觸之儲存電極，此半導體記憧 装置更進一步包括有構成於位元線下方之第一平面化絕緣 層及構成於館存《極下方之第二平面化絕緣層。 為達成本發明之第二項目的|乃提供一種半導《3記憶裝 置之製法其所包括之步明為：在半導膀上構成第一平面化 絕緣臛•在基體上構成具有源極區，吸極區和閜電極之霣 晶體；經由使構成於吸as上之第一絕緣層部份消除之方 式而構成第一接觸孔；構成位元線 > 經由第一接觸孔與吸 極®相連接：於结果所產生之整個结構上構成第二絕緣β :經由使構成於源極®上之第一和第二絕緣《部份消除而 構成第二接觸孔；以及構成齡存眾極而經由第二接«孔與 -5 - (請先閲請背而之注意事項昇堪寫本頁) 裝- 訂 線· 本紙張尺度边用中《明家焓箏(CNS)Τ4規tft(210x297公*) 31. 4. 10,000張（ί!) Λ 6 U6 212243 五、發明説明（4 ) 源極匾相雄接。 (請先閲讀背而之注音？事項#填筠本頁) 為達成本發明第二項目的·乃提供半等體記憶装置之另 一種製法•所包括步《為：於構成具有源極區，吸極匾和 閛電檯之霣晶體之半導體基體上構成第一平面化猪緣層； 經由使構成於吸極和源極兩區之第一絕緣層部份消除方式 而構成第一接觸孔和第一届第二接觸孔；構成纆由第一接 觸孔與吸極區相連接之位元嫌，及經由第一個第二接觸孔 與源極區相接觭之埋設導電層；於结果所產生之整體结構 上構成第二平面化絕緣層；烴由使構成於埋設導轚«上之 第二鳐緣《部份濟除之方式而構成第二個第二接觸孔；及 構成經由埋我導霣醑而與源極區相連接之儲存霣極》 附亂醣賂說明 玆參照附_詳佃說明本發明較佳實施例，本發明之上述 目的及優點為益趨彰顯賨，其中： 圃1所示為半導體記憶装置佈置圈，用Μ說明普通製法 及本發明製法； 圃2所示為依普通方法所製成之半等體記憶装置之截面 視圈； «3Α至3Ε之截面視_，用Μ說明根據本發明之半導«記 Μ濟部屮央榀-f-^n工消«·合作杜印3i 例 拖 V 1 第 之 法 製 置 装 憶 圖4所示截面明•用Μ說明根據本發明之半導《記憶裝 置製法之第二《施例； Β8 5Α和5Β所示截面圓•用Μ說明根據本發明之半専體記 惕装置製法之第三*豳例： 81. 4. 10,000» (II) 本紙張尺度遴用中KS家標毕（CHS)>f 4規格（210x297公；it) Λ 6 It 6 21224ο 五、發明説明（5 ) (請先閲請背而之注意事項洱填筠本頁) _6所示佈置_ •用以說明根據本發.明之半等記憶装 置製法之另一實拖例； 酾7A · 7B和7C所示截面黼•用Μ說明根據本發明之半導 »記憶装置製法之第四《施例； 、 圓8Α，8Β和8C所示截面_，用W說明\根據本發明之半等 體記憧装置製法之第五《豳例： 級明夕註m IS昍 在附圏3A-3E中，圈3A所示步嫌為構成第一接觸孔5 ， 用Μ使位元嫌連接至《晶體之吸極區16和第一接《孔内部 側壁上之第一隔片40上。在區分為有效和無效區域之半等 體基體10之有效區域內構成具有公共吸極16和各別源極 14及«極18之各《晶《8。為使此等®晶體與（稍後步«中 所構成之）其他等髑層相絕緣，乃經由Μ諸如厚度約500Α 至2000 Α之高溫氣化物（ΗΤ0)之絕緣衬料覆蓋於構碎霣晶 «8之整届基體上之方式構成《介筲。》後乃以明璘硅酸Μ 玻璃（BPSG)，四乙基正矽酸麴（TEDS)氧化物曆，Si3fU， M濟部屮央從^XJH工消1Ϊ·合作社印1i 抽絳玻璃（spin-on-glass)(SOG) ·化學蒸汽澱積氧化物 醱中其一或其姐合用以構成均勻層之絕緣材料覆Μ達厚度 約3,0 00 Α至5,〇〇〇Α，其溫度在約400 υ >乂下。其後，此 絕緣材料於約8〇〇至900*0再度流通而構成表面均勻一致之 絕緣》22。利用·Π之雄蔽革ρ3 •使介霣》20和第一絕緣 磨22部份»刻而產生第—接觸孔5 •使位元線與吸極區相 埋接•在本發明中*構成第—絕緣解之上述諸多材料之中 ，特別使用BPSG。其中·第一接觸孔使Μ極18之一端側两 81. 10,000¾ (II) U張尺度ϋ用中娜（210X2H) 212245 Λ 6 Β6 經濟部肀央標準杓^工消伢合作社印奴 五、發明説明（6 ) 出，因其加工《程係根據佈置圈以產生.最低限度尺寸單者 而予實施。 由第一絕緣層22之猪緣材料中有不同之舍场異性«刻速 度之絕緣材料，係乃CVD氧化物曆，SUIU氯化物»，末 予摻雜之聚硅，單晶硅·和霣漿強化之乙基正矽酸騸 (PE-TEOS)氧化物層等之一或其姐合，覆Μ於構成第一接 觸孔5整届基《上，厚度約500 Α至2,0 00 A (以虚»標示 )。各向異性蝕刻係於结果所產生之结構上實施，而產生 第一隔片40於第一接觸孔5之内健I壁上。在本發明中*構 成第一隔片之各種材料中，特S!!使用CVD氧化物層。其中 •由於第一暉片之產生係用以遮蓋第一接觸孔之内侧壁. 曝R於第一接«孔'内側壁之Μ極一斓髑乃受阻隔興稍後步 «中所產生之位元嫌無法接觸。為此乃可有效防止由於各 導《暦間受到傅统方法促使之接觸•而使裝置襄作癱癀。 醐3Β所示之步骤為用Μ產生位元線30，第二接觸孔7及 第二隈Η 42。在圏3Β中，用Κ產生位元堍之導霣材料•例 如，摻雜之聚硅，其等霣係数與海極區相同•係澱積於整 倨基《上·其上構成有第一W片40.厚度達於約500 A， 直至第一接觸孔有東西***為止。硅化物，例如•硅化鎢 (WSi>薄薄遮Μ聚硅曆。利用雎蔽革？4 (晒1),於结果所 產生之结構«上實施各向異性蝕刻而產生位元嫌。其中， 摻雜聚硅和拍硅化物堆#於度均勻之第一絕緣層22上. 因此*防止下方结構之内凹而產生钿脈。 (請先閲誚背而之注意事項朴蜞寫本頁) 本紙张尺度遑用中WW家楳準(CHS)T4規格（210x297公*) 81. 4. 10,000張⑻ B6 經濟部屮央標準·XJA工消1\··合作社印製 五、發明说明（7 ) 在諸如鼷2有嚴重内凹之部份B之易·於產生妞脈。但是 细振卻使原應彼此相霣絕緣之導霣層相橋接*因此使装置 之可靠性降低° 在圈3B中*本發明乃可防止细脈之發生*因為，在位元 線30之下方結構（即構成於位元埭和材料層之前之结構）平 面化之後*乃濉稹導霣曆而構成位元線。參照麵3A說明中 所述用K構成第一絕緣層22之材料之一或其姐合被遮蓋於 構成位元嫌30之整儸结果所產生结構上，其厚度約3,000 A至5,〇〇〇 A，直至表面均勻一致為止，而使之產生第二 絕緣層24。本發明特別使用BPSG。利用圔1之遮蔽罩P5, 使材料谁•於罨晶法之源極區14，亦即霉介質曆20，第一 絕緣曆22，及第二組緣《24皆予部份牲刻而產生第二接觸 孔7 。其中，一如上述*須予注意的乃是，每一閛極之一 纗側顬》於第二接觸孔7之内倒壁。 參照_ 3A說明所述用Μ構成第一隔片之材料之一或其姐 合覆蓋於已產生有第二接觸孔之鏊倨结果所產生之结構上 ，厚度約500Α至2,000Α (以虚線表示），且以各向異性方 式蝕刻，因此產生第二隔片42。本發明中係使用CVD氧化 物蘑作為第二限片42。第二隔片之產生，覆蓋第二接觸孔 之内供壁。其中，由於第二隔片42，每一閛極之外两一端 俩皆能與另一等*»·例如，稍後產生之儲存《棰相絕緣 Ο _ 3C所示為用以產生逆向國型28以檐成儲存®極之步髁 。用以豪生雠存《«之導«材枓，例如，摻雜聚硅.而導 -9- (請先閲讀背而之注意事項#填寫木頁) 本紙尺度遑用中《國家楳卒(CNS)T4規«U210X297公没） 81. 4. 10,00〇張（N) 212243 Λ 6 Β6 經濟部屮央榀準/(ΰβ工消伢合作杜印¾. 五、發明説明（8 ) 霣係败與源極S14相同，澱積和蝕刻於產生第二隔片42之 结果產生结構體上。此步驟予Μ重複實施，直至第二接觸 孔變為完整為止（此為第二接觸孔之插塞步驟）*使之產生 縱列轚極100 a而使儲存電極與源極區14相連接。用以構成 牲刻阻播蘑26之材料•例如，氰化物，覆蓋於结果所產生 之整届结構體上，厚度約1,000 A。其後•有用K產生其 蝕刻速率與由與濕牲刻相對之牲刻阻播層所姐成之材料速 率不相同之逆向圈型之材料，覆蓋於结果所產生之整饀结 構體上厚度約6,000 A，逆向(型28係利用遮蔽里_型（ 圓1中未顯示），經由部份牲刻阻播曆26和用Μ產生逆向鬭 型之絕緣材料之方式而完成。 圓3D所示為用Κ產生髄存霣極1〇〇之步驟。構篇存霣 極之材料，例如，摻有其導電係數與源極區14相同之雑質 之聚硅，係覆蓋於產生逆向圈型28之结果所產生整届结構 體上，達於某一預定厚度。首先致抗牲刻均匀覆蓋至等霣 材料皆被捲蔽並反向触刻程度，直至所澱積導電®已部份 外》為止。依此方式實施，光致抗蝕圆型72乃經由使經由 反向鼷型28方式所產生壁體予Κ充滿之方式而產生。利用 光致抗》圔型72作為触刻遮蔽革，此部份外®之導霣材科 及被蝕刻而完成齡存霣® 1〇〇 。 H3E所示為產生霣介質曆11〇和隈棰12〇之步驟。首先. 光致抗蝕及反向蘭型（國3D中之72. 28)皆經由漉蝕刻過程 予Μ消除。霣介霣材料•例如•氧化物/氮化物/氧化物 (0Ν0)或Taa〇eS箬於结果產生之整倨结構厢上而產生笛介 -1 〇 - (請先閱讀背而之注意事項#蜞寫木頁) 裝· 訂 線· 本紙5fc尺度遑用中Β»家標1MCNS)T4規格（210x297公:《：) 81. 4. 10,000¾ (II) Λ 6 \\6 21224ο 五、發明説明（9 ) (請先閲請背而之注意事項朴填寫本頁) 質曆110。隈極120係經由濺稹，諸如接.雑之聚硅，材料之 方式完成於结果所產生轚髓结構上° 在本發明之第一項實例中·由於表面内凹之細脈係經由 使構成於導霣層，例如*位元嫌和儲存《極之下方表面平 面化之方式防止之。而且•各等電曆間之接觸在接«孔内 髑壁上產生隔片之方式而防止之。凡此皆使記植裝置可靠 性提升而有利於更高度之轚體性。 在後韻說明中提及附圈時，與國3A至3E中相同編號乃表 示相同组件。 鼸4所示截面視國係用.以說明根據本發明之半導體記憶 装置製法之第二實梅例。在園3(：中所示之姓刻阻播»26上 產生間隔暦（圔4中未顯示，因在稍後步驟消除此間隔醑） 後乃產生第二接觸孔，’因此，即使儲存《極100底部亦可 用Μ作為增加軍元容量之有玫霣容器區。蝕刻阻播層26係 間插於第二接觸孔之内簡塱與第二隔片42之間•因此，此 第二隔Η觸後乃不致被瀰式牲刻步》所m壞。 β由第二項寅豳例所製成之S憶裝置，其單元《容器， 較經由本發明另一項實豳例所製成之記憶裝置者為大。 經濟部屮央找準杓εχ工消1V·合作杜印31 麵5Α和5Β所示截面視鼷，用Μ說明根據本發明之半導聘 装置製法之第三*豳例•其產生第一和第二接觸孔之方法 不相同。 利用與麵3Α相同之方法•使烴由與構成與各向異性蝕刻 相對之第一涵蝝暦之材料蝕刻速率不相同之蝕刻速率方式 而能形成麵型之材枓•澱稹於構成第一絪蝝描22及其下方 -11- 81. 4.丨〇,〇〇〇張（丨丨) 本紙5IL尺度边用中《明家標毕（CNS)IM規怙（210x297公度） 21224ο Λ6 五、發明説明（10) 结構（亦即《晶體）之结果所產生整届结.構體上•其»度約 1,000 Α至3,0 00 Α。所澱潰材科係利用遮蔽罩Ρ3 (圔1)依 各向異性方式蝕刻*而產生用Μ產生第一接觸孔之型 50»使用其«刻速率與構成與各向異性蝕刻相對之第一絕 緣層之材料之牲刻速率不相同之衬料，例如，聚硅*畨使 用聚硅作為產生圈型50之材料，或於使用光致抗蝕刻作為 構成圈型50之材枓時，乃覆蓋於產生画型50之结果所產生 整體结構體上，其厚度約為500Α至2.000Α。其後，乃實 豳各向異性牲刻而產生第三隔片52。第一接觸孔係利用圈 型50及第三隔片52作為牲刻遮蔽罩，烴由各向異性蝕刻往 下至基鸦表面之方式而產生。 經济部屮央標準而A工消"合作杜印製 在第一寅麻例中•為使替通方法中専電層間所遭遇之麻 煩的接觸問Β獲得解決，其第一接觸孔乃係用塊蔽SP3直 接於第二絕緣層22和霣介質暦20上產生，而Μ絕緣材科製 成之第一隔片係另外產生於接W孔内側壁上。但是，為· 5Α中所示•第三項Wife例可經由利用想蔽罩Ρ3之方式產生 _型50而產生接觸孔於第一絕緣靥22上，於麵型内ft鑒上 產生第三隔片，以及利用_型50及第三隔片作為蝕刻逋蔽 苺，而產生較第一絕緣層22和霣介層20上之最小特性尺寸 尤小之第一接觸孔。 嫌後，圈5B中，位元诶30和第二絕嫌商24皆係依據與第 —*施例相同方法產生之。其後，循與圖5A所示相闞相同 方法•使堆疊於原«Ε之各種材抖，亦即第二絕緣層24. 第一絕緣層22和竃介霣層•皆予部份消除而產生較最小特 -12- 81. 4. 10,000張（II) (請先閱誚背而之注意亊項洱填寫本頁) 本紙張尺度边用中《Β家楳準（CNSiTM規«(210x297公；《：) Μ潦部屮央榀準沿Α工消1V·合作社印製 212243 Λ 6 ____η 6 _；_ 五、發明説明（11) 性尺寸尤小之第二接《孔。而且一如第—項實豳例中，構 成有餘存霣極100 ，《介質層110·和陽極120而完成半導 體，其中各具有一霣晶體和一霣容器之記植單元乃一再重 複產生於基體上》 ' 圈6所示之佈置圏，用Μ顯示本發明之半等體記憶裝置 製法之另一項霣豳例，與匾1佈置圓之美異乃為•其用Μ 構成第一和第二接觭孔遮蔽單園型Ρ3及用Κ構成位元嫌和 埋設導霉層之遮蔽g圓型皆構成於一遮蔽罩板上。其中應 序注意者乃是，如位元《和埋設導電層皆產生於一遮蔽罩 板上時*則_1之部份I並不存在於國6中*因其遮蔽單 圈型皆係依》其設計法則而產生。 圖7Α· 7B和7C所示各截面視圈•侏用Μ顯示根據本發明 之半導《記憶装置製法之第四項實ife例。與第一，第二和 第三等項實腌例不相同者，乃是此第四項寅拖例係同時產 生出第一和第二接»孔者。 首先，圖7A顯示產生第一和第二接觸孔5和7，及第一和 第二隔Η 40和42之步《。利用與圈3A相同方法，其第一絕 緣 22和《介霣》20皆侏利用遮蔽罩_型Ρ3予以部份蝕刻 •而於產生第一絕》暦22之结果整體结構體上產生出第一 及第一届第二接觸孔5和7。依與圖3/\所示相闢之相同方式 ，其第一和第二隔片40和42係構成於第一和第二接觸孔之 内惻壁上。 17Β»示位元»30和埋設導《»32之產生步味。一種導 «材料，例如摻有其導霣係數與源極14和吸極16者相同之 -13- (請先W1?背而之注意事項#填窍本頁) 裝· 訂 線- 本紙張尺度边用中明國家榀準（CNS)T4規格（210x297公;«：) 81. 4. 10,000¾ (II) 21224ο Λ 6 Π 6 级濟部屮央诈準灼员工消赀合作社印製 五、發明説明（12) 雜霣之聚硅，澱積於其上構成有第一和第二隔片40和42之 结果结構«上·直至使第一接醣孔和第一種類型之第二接 觸孔皆充滿為止》此導電材料之澱積係Μ第一絕缘臁22為 基準而具有某一預定厚度。利用圏6之遮释罩Ρ4實崮光牲 刻而產生位元嫌30和埋設等霣層32。其中，埋設等® 32之功用偽作為使霣儲存霣極輿源極14相連接之中間 層。 在第一，第二和第三«施例中，由於其第二接觸孔之構 成係貢穿第二絕緣層24，第一絕緣層22和電介質20，而且 此接觸洞由於三層之厚度而加深*在洞中乃產生空隙而可 能使装置可珥性降低。但是，在第四實施例中，由於齡存 霣極和源極係經由埋設専轚層32相連接•其產生空陳之可 能性乃大為減小，而接觸孔之構成可靠。 圖7C顬示齡存霣極100·霣介霣層110和限極120等之構 成步驟。第二絕緣曆24係構成於有位元嫌30和埋設導β β 32構成其中之结果结構體上。其後*乃產生第二«第二接 觸孔，用Μ使埋设導霣覼32與讎存霣棰相連接。一如在第 一，第二和第三項《施例相同*構成有儲存霣極100 ，《 介W 110和限極120。 在第四實腌例中•可經由使儲存霣極100與源棰區14相 迪接之方式以防止可能產生於接觸孔中空隙•同時使埋設 専霣《工作為中間謄。 _ 8Α，8Β和8C所示之《面視圓，用Κ顯示根據本發明之 半導《紀«装置製法之第五項《施例。其中•第一和第二 -14- (請先間讀背而之注意事項4蜞寫木頁) 裝· 訂 線· 本紙張尺度遑用中BB家標準(CNS)〒4規怙（210x297公;《：) 81. 4. 10,000i(t (II) 2谈4 〇 Λ 6 Β 6 五、發明説明（13) 接觸孔係利用國6之遮蔽革圈型及第三·實施例之方法構成 之0 在_ 8A中•係利用與 3A中相同方法Μ構成第一絕緣靥 22，並利用_6之遮蔽罩型及依循輿 5Α者相同方法， 產生用以構成接》孔和側壁隔片5.6之型54。利用_型― 54及儷蜃隔片56作為蝕刻遮蔽罩，於结果结構》上實豳各 向異性触刻而產生第一接觸孔5和第一儸第二接觸孔7 。 其後於福8Β中，利用與園7Β中相同方法，以構成位元線 30和埋設導霣曆32。在BI8C中，利用與JB7C中相同方法以 產生儲存霣極100，電介質層110和陽棰120 Μ使記憶裝置 完成，其中各記憶單元一再重複產生。其中，每一記憶單 元具有一®晶體和一霣容器。 如上文中詳细說明者，根據本發明半導體記憶装置之製 法，搆成於等鼋層下方之材料層，例如，位元嫌和儲存電 極皆予平面化Κ防止由於其表面内凹而產生之细脈。而且 有隔片直接構成於接觸孔或用Μ構成接觸孔之鼷型赖壁上 之後，乃產生接觸孔而防止各導《餍間之接觴。结果，本 發明乃使記懂裝置之可»性提升•而且有利於高裝置密度 之β現。 Μ濟部屮央榀準劝Π工消伢合作杜印¾ 本發明雖係參照其較佳實施例予Μ特別顧示和說明.但 凡精孀於本案技術人士當必瞭解，其中可作形狀和佃部之 各種费化，而不致适離後附銪求專利範圃之旨》和範園。 -15- 81. 4. 1〇,〇〇〇張（||) (請先ΚΙ讀背而之注意事項#填寫本頁) 本紙尺度边用中國國家焓华（CNS)T4規格（210X297公;it)

Claims (1)

  1. AT SiS^43 C7 ---------_D7 六、申請專利範園 ί·— -i»e E憧裝置.包括含有源極14,吸s 16和閘極 18之一電矗髓•經由一接_孔5而與該《晶Η之吸板區 相接觸之位元繚30,及經由第二接觸孔7而輿該《基體 滙極區14相接觸之雔存霣極100 ·該半辱體記憶装置進 一步包括有構成於該位元«下方之絕緣層22及構成於該 «存《極下方之第二平面化絕緣層24。 2. 根據申謫專利範麵第1項之半導體記憶装置*其中，該 W極係構成於該位元嫌下方，而位元埭係檐成於餘存霣 榣下方。 3. 根據申謫専利範園第1項之半導體記憶装置•其中•第 一牲刻阻播層26，限極120和電介質靨110係間插於該儲 存《極與第二絕緣餍24之間。 4. 根據申講専利範圍第1或3項之半導體記憶装置，其中 ，隔片40和42侏構成於該第一和第二接觸孔之内側壁上 〇 b. 根據申請専利範園第4項之半導賭記憶裝置，其中•第 二牲刻阻播曆係間插於該第二接《孔7内側壁與隔片 42之間。 紀浒部中央櫺苹而Η工消费八作社印製 (請先Κ1讀背面之注意事項再填寫本頁) 6 . 根據申請専利範麵第1項之半導賴記憶裝置，其中•該 第一和第二絕緣履22和24fifc M BPSG · TE0S氣化層，氮化 硅，S0G和CVD氣化物醑中之一或其組合所構成。 7. 根據申謫専利範醒第6項之半導艄記愤裝置•其中*該 等隔Η係MCVD氣化物磨·氮化物絕緣材枓*未摻雑聚 硅•單晶硅和PE-TE0S氮化物朥中之~ 3¾其姐合所構成 -16- 本紙張尺度逋用中《國家搮準（CNS)«f 4規格（210x297公釐） A7 B7 C7 D7 21224ο 六、申請專利範面 8. 根據申講専利範第1項之半等體記憶装置•其中•該 第一和第二接觸孔皆插塞有其等霣係數與該吸極和瀛極 者相同之導霣材料。 9. 根據申請専利範國第2項之半導體記憶装置•其中•埋 設導轚靨係構成於該第二接\觸孔中央•用以使該雔存電 極與源極區相連接。 10. 根據申請專利範園第9項之半導體記憶裝置.其中，該 埋設導霣層之構成係用Μ充填該第二接觸孔之下方部份 ，而該位元嫌之構成係用以充填該第一接觸孔.因此使 該埋設接觸孔和位元埭構成為單一層。 Π. —種半導體記憶装置之製法，所包括步《為： 於其上構成具有源極14，吸極16和闸極18之霣晶體之半 導Η基«上構成第一平面化絕緣層22;經由使構成於該 吸極區内之第一絕缘《部份消除之方式，構成第一接觸 孔； 構成位元嫌30而經由該第一接觴孔與該吸極|g相連接； 於结果之整届结構拥上構成第二平面化絕緣層24; 烴由使構成於該源«區上之第一和第二絕緣醑予以部份 消除方式，構成第二接觸孔7 ;及 構成雔存®極100 ，而經由該第二接觸孔與該源極區相 «接。 12.根據申請専利範國第11項之半辱厢記憶装置之一種製法 *其中•構成絕緣《之步驟係於基擗上構成®晶體之後 -17- 本紙》尺度適用中國國家標準（CNS)甲4規格（210x297公釐） (請先W讀背面之注意事項再滇寫本頁) •装. 經浒部屮央櫺準而W工消贽合作社印¾. A7 B7 C7
    六、申請專利範園 212243 經濟部屮央榡準而Η工消費合作社印奴 ’所格外實胞。 13*根據申謫專利梅圃第12項之半導體記惬装置之一種製法 ’其中*諸如HTO之絕緣材料係用Μ作為該絕緣層之材 枓。 14*根據申講専利篛圃第11項之半等體記憶装置之一種製法 ’其中，產生第一隔片之步係於產生第一接《孔步驟之 後，於第一接觸孔内側壁上格外實施，而產生第二隔片 之步»係於產生第二接觸孔步驟後，於第二接觸孔内俩 壁上格外實施。 15·根據申謫事利梅圃第14項之半等體記憶装置之一種製法 *其中，於該接觸孔内倒壁上產生第一隔片之步驟，區 分如使其一牲\刻速率與第一各向異性蝕刻相Μ之第一絕 蝝蘑者不同之絕緣材料覆蓋於结果整僩结構體上之步驟 ，及於结果整體结構體上霣施該第一各向異性蝕刻之步 «•又於該第二接觸孔内側壁上產生第二隔片之步»， 區分為使其胜刻速度與第二各向異性蝕刻相Μ之第二絕 緣β者不同之絕緣材料覆蓋於结果整體结構體上之步驟 ，及於該结果整體结構上《施該第二和向異性蝕刻之步 嫌。 16. 根據申謫専利範園第15項之半導埔記憶裝置之一棰製法 ，其中•該第一和第二絕垅麻係M BPSG * TEOS氧化物層 •氮化硅· SOG和CVD氧化物《之一或其姐合所構成。 17. 根據申講專利範園第16項之半等體記憶装置之一種製法 ，其中•該第一和第二隔片係以C V D氧化物層，氮化物 ™ 1 8 ~ 本紙ft尺度適用中Β國家梂毕（CNS>甲4規格（210x297公釐） ....................................).................^..............................t...........一.................4?' (請先閱讀背面之注意事項再滇寫本頁) 34 2 22 7 7 7 7 A B c D 六、申請專利範面 絕嫌材料，未摻雑聚硅，單晶硅和PE-TEOS氮化物層之 —或其姐合所構成之。 18.根據申講専利範園第11項之半導髓記憶装置之一種製法 •其中，產生該第一接觸孔之步驟係區分為•於其±構 成有該第一皤緣層之结果整㈣结構«上，構成有基上構 成有用Μ產生第一接觸孔之第一圈型之材料層之步》， 於該第一圈型內壁上產生第三隔片之步驟，及利用該 第一_型和第三隔片作為《刻遮蔽罩及使該基體表面視 為其蝕刻終點•而於结果结構體上實胞各向異性蝕刻之 步驟*而_成該第二接觸孔之步«係區分為*於基上構 成有該第二皤緣曆之结果鏊體结構體上·產生其上構成 有產生第二接觸孔之第二釀型之材料暦之步驟，於該第 二匾型内《壁上產生第四隔片之步《，K及利用該第二 騮型和第四隔片作為«刻遮蔽罩而使該基體之表面視為 其»刻埭黏•於结果结構Μ上寅施各向異性蝕刻之程序 ot 19. 一種半辱《記憶裝置之製法•所包括步《為： 於其上所構成《晶《具有源極，吸極和閘極之半導賵基 體上產生第一平面化婼緣《22; 經由使構成於該吸«和陽極區之第一絕緣《予K部份消 除方式而產生第一接觸孔5及第一倨第二接觸孔7: 構成位元線30·纆由該第一接Μ孔與該吸極S相接觸’ 而其埋設導®層係經由該第一届第二接《孔與該源極區 相接觸； -19- 本紙》尺度適用中BB家樣準（CNS)甲4規格（210x297公釐） ....................................)................於……·,.......................ίτ...........一................α * · - . (請先閱锖背面之注意事項再滇寫本頁) A7 R7 C7 D7 六、申請專利範園 於整體结果结構體上構成第二平面化絕緣層； 纆由使構成於該埋設導霣層上之第二絕緣層予以部份消 除方式而產生第二届接觸孔；及 構成儲存霣極，烴由該埋設等轚層與該源極區相連接。 (請先聞請背面之注意事項再滇寫本頁 .装· 把^部屮央^苹^:^工消背合作社印^ .綠_ -20- 本紙張尺度適用中國國家榫毕（CNS)甲4規格（210x297公釐）
TW081104610A 1991-10-17 1992-06-12 TW212248B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018318A KR940006682B1 (ko) 1991-10-17 1991-10-17 반도체 메모리장치의 제조방법

Publications (1)

Publication Number Publication Date
TW212248B true TW212248B (zh) 1993-09-01

Family

ID=19321415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081104610A TW212248B (zh) 1991-10-17 1992-06-12

Country Status (6)

Country Link
US (1) US5346844A (zh)
JP (1) JP2531473B2 (zh)
KR (1) KR940006682B1 (zh)
DE (1) DE4220497B4 (zh)
GB (1) GB2260645B (zh)
TW (1) TW212248B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250457A (en) * 1992-02-19 1993-10-05 Micron Technology, Inc. Method of forming a buried bit line array of memory cells
KR950011636B1 (ko) * 1992-03-04 1995-10-07 금성일렉트론주식회사 개선된 레이아웃을 갖는 다이내믹 랜덤 액세스 메모리와 그것의 메모리셀 배치방법
KR960015122B1 (ko) * 1993-04-08 1996-10-28 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
US5536671A (en) * 1993-12-28 1996-07-16 Hyundai Electronics Industries, Co., Ltd. Method for fabricating capacitor of a semiconductor device
KR970009617B1 (en) * 1993-12-31 1997-06-14 Hyundai Electronics Ind Contact forming method of semiconductor device
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
JP3623834B2 (ja) * 1995-01-31 2005-02-23 富士通株式会社 半導体記憶装置及びその製造方法
US6744091B1 (en) 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
JP4190760B2 (ja) * 1995-01-31 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置
JPH0917968A (ja) * 1995-06-27 1997-01-17 Mitsubishi Electric Corp 半導体装置とその製造方法
US5550076A (en) * 1995-09-11 1996-08-27 Vanguard International Semiconductor Corp. Method of manufacture of coaxial capacitor for dram memory cell and cell manufactured thereby
KR0170308B1 (ko) * 1995-12-05 1999-02-01 김광호 강유전체 캐패시터의 제조방법
US5700706A (en) * 1995-12-15 1997-12-23 Micron Technology, Inc. Self-aligned isolated polysilicon plugged contacts
US5567640A (en) * 1996-01-11 1996-10-22 Vanguard International Semiconductor Corporation Method for fabricating T-shaped capacitors in DRAM cells
US5702989A (en) * 1996-02-08 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating a tub structured stacked capacitor for a DRAM cell having a central column
JP2809183B2 (ja) * 1996-03-27 1998-10-08 日本電気株式会社 半導体記憶装置の製造方法
US6168987B1 (en) * 1996-04-09 2001-01-02 Vanguard International Semiconductor Corp. Method for fabricating crown-shaped capacitor structures
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
KR100230368B1 (ko) * 1996-08-20 1999-11-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100246989B1 (ko) * 1996-09-09 2000-03-15 김영환 반도체소자의 캐패시터 형성방법
DE19640273C1 (de) * 1996-09-30 1998-03-12 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
DE19640246A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
US6395613B1 (en) * 2000-08-30 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts
KR100506101B1 (ko) * 1996-11-14 2006-04-21 텍사스 인스트루먼츠 인코포레이티드 메모리 셀 어레이 제조방법 및 메모리 셀 어레이
US5728627A (en) * 1996-11-14 1998-03-17 Samsung Electronics Co., Ltd. Methods of forming planarized conductive interconnects for integrated circuits
KR100223832B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체 소자 및 그 제조방법
US5780338A (en) * 1997-04-11 1998-07-14 Vanguard International Semiconductor Corporation Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits
US6258662B1 (en) * 1997-05-06 2001-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming cylindrical DRAM capacitors
US5796573A (en) 1997-05-29 1998-08-18 International Business Machines Corporation Overhanging separator for self-defining stacked capacitor
TW412862B (en) * 1997-06-30 2000-11-21 Hitachi Ltd Method for fabricating semiconductor integrated circuit device
JP3220066B2 (ja) * 1997-09-22 2001-10-22 九州日本電気株式会社 半導体装置およびその製造方法
US6165833A (en) * 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
US6911371B2 (en) 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6468876B2 (en) 1998-01-27 2002-10-22 Texas Instruments Incorporated Simple stack cell capacitor formation
US5989954A (en) * 1998-03-05 1999-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a cylinder capacitor in the dram process
US5973350A (en) * 1998-04-14 1999-10-26 Texas Instruments - Acer Incorporated Stacked capacitor structure for high density DRAM cells
US5837577A (en) * 1998-04-24 1998-11-17 Vanguard International Semiconductor Corporation Method for making self-aligned node contacts to bit lines for capacitor-over-bit-line structures on dynamic random access memory (DRAM) devices
US5930625A (en) * 1998-04-24 1999-07-27 Vanguard International Semiconductor Corporation Method for fabricating a stacked, or crown shaped, capacitor structure
KR100301370B1 (ko) * 1998-04-29 2001-10-27 윤종용 디램셀커패시터의제조방법
JPH11330397A (ja) * 1998-05-20 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP3214449B2 (ja) * 1998-06-12 2001-10-02 日本電気株式会社 半導体記憶装置の製造方法
JP3139678B2 (ja) 1998-11-09 2001-03-05 日本電気株式会社 半導体記憶装置およびその製造方法
JP3466102B2 (ja) * 1999-03-12 2003-11-10 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
US6245629B1 (en) * 1999-03-25 2001-06-12 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
JP3337067B2 (ja) * 1999-05-07 2002-10-21 日本電気株式会社 円筒形キャパシタ下部電極の製造方法
US6281092B1 (en) * 1999-07-02 2001-08-28 Lsi Logic Corporation Method for manufacturing a metal-to-metal capacitor utilizing only one masking step
KR100361803B1 (ko) * 2000-06-22 2002-11-22 주식회사 케이코하이텍 패스워드 입력을 위한 시소 스위치를 갖는 잠금 시스템및 그 제어 방법
US6232168B1 (en) 2000-08-25 2001-05-15 Micron Technology, Inc. Memory circuitry and method of forming memory circuitry
US6376380B1 (en) 2000-08-30 2002-04-23 Micron Technology, Inc. Method of forming memory circuitry and method of forming memory circuitry comprising a buried bit line array of memory cells
KR100382553B1 (ko) * 2000-12-30 2003-05-09 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법
EP1386353A2 (en) * 2001-05-01 2004-02-04 Koninklijke Philips Electronics N.V. Method of manufacturing interconnections in a semiconductor device
US6423609B1 (en) 2001-05-18 2002-07-23 Micron Technology, Inc. Methods of forming capacitors on a wafer, photolithographic methods of forming capacitors on a wafer, and semiconductor wafer
US6858904B2 (en) * 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US20030042614A1 (en) * 2001-08-30 2003-03-06 Ammar Deraa Metal silicide adhesion layer for contact structures
US6798017B2 (en) * 2001-08-31 2004-09-28 International Business Machines Corporation Vertical dual gate field effect transistor
US7160788B2 (en) * 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
TWI281231B (en) * 2004-12-20 2007-05-11 Hynix Semiconductor Inc Method for forming storage node of capacitor in semiconductor device
KR100721548B1 (ko) * 2004-12-20 2007-05-23 주식회사 하이닉스반도체 반도체 소자의 캐패시터 스토리지 노드 형성방법
KR100596420B1 (ko) * 2004-12-28 2006-07-06 주식회사 하이닉스반도체 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법
JP4866652B2 (ja) * 2006-05-10 2012-02-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100792372B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP5088364B2 (ja) * 2007-03-20 2012-12-05 富士通セミコンダクター株式会社 半導体装置とその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476478A (en) * 1980-04-24 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor read only memory and method of making the same
KR930010088B1 (ko) * 1985-04-24 1993-10-14 가부시기가이샤 히다찌세이꾸쇼 반도체 기억장치와 그 제조방법
JPH01175756A (ja) * 1987-12-29 1989-07-12 Fujitsu Ltd 半導体装置およびその製造方法
JP2755591B2 (ja) * 1988-03-25 1998-05-20 株式会社東芝 半導体記憶装置
JP2680376B2 (ja) * 1988-09-30 1997-11-19 株式会社東芝 半導体記憶装置およびその製造方法
JPH02237059A (ja) * 1989-03-09 1990-09-19 Toshiba Corp 半導体記憶装置およびその製造方法
JPH02257670A (ja) * 1989-03-30 1990-10-18 Toshiba Corp 半導体記憶装置およびその製造方法
DE4135443A1 (de) * 1990-10-23 1992-04-30 Samsung Electronics Co Ltd Verfahren zum abflachen von wellungen in halbleiterbauelementen und auf diese weise hergestellte halbleiterbauelemente

Also Published As

Publication number Publication date
DE4220497A1 (de) 1993-04-22
US5346844A (en) 1994-09-13
KR930009087A (ko) 1993-05-22
JP2531473B2 (ja) 1996-09-04
KR940006682B1 (ko) 1994-07-25
DE4220497B4 (de) 2006-07-13
GB2260645B (en) 1995-09-06
JPH05218332A (ja) 1993-08-27
GB2260645A (en) 1993-04-21
GB9213848D0 (en) 1992-08-12

Similar Documents

Publication Publication Date Title
TW212248B (zh)
JP2956482B2 (ja) 半導体記憶装置及びその製造方法
TW308727B (en) Semiconductor memory device with capacitor (4)
TW410402B (en) Dielectric capacitor and method of manufacturing same, and dielectric memeory using same
TW492187B (en) Trench-capacitor with capacitor-electrodes and its production method
JP2930016B2 (ja) 半導体装置の製造方法
TW432691B (en) Method for forming a DRAM capacitor and capacitor made thereby
TW399323B (en) Method for forming capacitor of semiconductor device
TW406405B (en) Manufacture method of the trench-type capacitor
TW312831B (en) Manufacturing method of semiconductor memory device with capacitor(3)
TW517384B (en) Semiconductor apparatus and its manufacturing method
TW388877B (en) Semiconductor device and its manufacturing process
TW399288B (en) Structure of flash memory and the manufacturing method thereof
TW451390B (en) Method of fabricating trench for SOI merged logic DRAM
TW418531B (en) Manufacture method of capacitor of DRAM cell
TW399332B (en) The structure of flash memory cell and the manufacturing method thereof
TW399327B (en) The manufacturing method of DRAM capacitor
TW306064B (en) Semiconductor memory device with capacitor (part 6)
TW465094B (en) Method for forming memory cell of semiconductor memory device
TW379432B (en) Method of manufacturing self-aligned shield wires
TW396613B (en) Low resistance bitline structure with low bitline to bitline coupling capacitance and its methods
TW557499B (en) Method for fabricating semiconductor device
TW294840B (zh)
TW552669B (en) Process for etching polysilicon gate stacks with raised shallow trench isolation structures
TW312828B (en) Manufacturing method of semiconductor memory device with capacitor(5)