JPH05507814A - 半導体回路装置の製造方法 - Google Patents
半導体回路装置の製造方法Info
- Publication number
- JPH05507814A JPH05507814A JP91500879A JP50087991A JPH05507814A JP H05507814 A JPH05507814 A JP H05507814A JP 91500879 A JP91500879 A JP 91500879A JP 50087991 A JP50087991 A JP 50087991A JP H05507814 A JPH05507814 A JP H05507814A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- passivation layer
- glass
- conductive pad
- metal bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05671—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13084—Four-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0106—Neodymium [Nd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
熱圧着ボンディング用金属バンプおよびその製法[発明の技術分野]
本発明は、半導体構造への金属リード・ボンディングに関するものであり、詳細
には、特にビーム・リードと半導体チップの接点ランドとの熱圧着ボンディング
用の金属バンプ構造に関するものである。
[背景技術]
外部金属ビーム・リードを半導体チップ上の接点パターンに接続するのに金属バ
ンプを使用することは、当技術でよく知られている。たとえば、ビーム・リード
・ボンディング、フリップ・チップ・ボンディング、およびテープ自動ボンディ
ング(TAB)は、チップ上の配線パターンの選択した領域上に形成した金属バ
ンプを利用する、半導体チップ装着法の例である。熱圧着ボンディングでは、熱
と物理的圧力を併用して、チップ上の金属バンプを外部金属接続部に接続する。
これらの外部金属接続部は、たとえば外部チップや柔軟テープ上の、金属バンプ
と向かい合う位置に設けることができる。
図1に、従来技術によるバンプ/チップ構造が示されているが、これはチップの
故障の原因となる腐食の問題が生じる可能性がある。半導体基板10上に導電性
の接点ランド12が形成されており、これに金属バンプ14が取り付けられてい
る。
ガラス様の不動態化層16が、基板10の表面を覆っている。基板10の処理中
に、基板表面上にマスクを置き、エツチングすることにより、層16中に開口を
形成する。エツチングされた開口は、バンプ14を付着させたときバンプがちょ
うど接点ランド12の上に来るように、一般に断面がバンプ14よりも幾分大き
めに作られる。
バンプ14の構成は、クロムのボンディング層20の上にアルミニウムのペデス
タル22が付着している。次に、アルミニウムのペデスタル22の最上部の表面
上にクロムの層24が付着し、さらにその上に銅の層26および金の層28があ
る。
この構造により、露出したカラ一部分18が形成され、接点ランド12の最上部
の表面が腐食する可能性が生じる。重合体で被覆してカラー領域18を不動態化
する試みが行なわれたが、その結果は完全に満足すべきものではなかった。
半導体上の導電性ランド上にバンプを形成する他の従来技術による方法は、米国
特許第4042954号、第4427715号および第3874072号明細書
に見られる。米国特許第4042954号明細書には、Cr、AlCr、Crお
よびAuの多層遷移構造を利用して金属バンプを形成する方法が開示されている
。この遷移構造は、銅の下にニッケルを設けたバンプを、半導体チップ上のアル
ミニウムの金属パターンに接続するのに使用される。アルミニウムの金属パター
ンは、Si○2不動態化層を介してチップ上の選択された領域に接触する。
米国特許第4427715号明細書には、バンプをパッドの上で中心合せして中
間不動態化層のウィンドウを覆う、金属バンプ形成のための他の方法が開示され
ている。バンプの位置および寸法は、熱圧着ボンディングの間にバンプの周囲が
パッドの周囲からはみ出さないように、パッドに対して選択されている。この配
置により、不動態化層の亀裂による故障が防止される。
米国特許第3874072号明細書には、各種の金属による多層で構成された、
きのこ型の金属バンプを形成する方法が開示されている。簡単に言うと、ニッケ
ルのきのこ型キャップを、ニッケルおよびクロム層を介在させてアルミニウム層
に接続する。このアルミニウム層を、薄いガラスの不動態化層のウィンドウを介
してアルミニウム・パッドの上に付着させる。ニッケルのキャップの上に、金、
スズ、金の薄い層を順次形成する。
上記の諸特許には、い(つかの欠点がある。あるものは、アルミニウムのバンプ
と下層の絶縁構造との間の接続が良好でないために、あるいは接点ランドのメタ
ラジが露出しているために生じる可能性のある腐食の問題を予想していない。
またあるものは、バンプの位置ずれにより、下層の不動態化層の亀裂が生じる可
能性があることを予想していない。
要約すれば、当技術分野では、製造が安価であり、露出したメタラジによる腐食
を阻止し、最適なバンプ下の構造を維持する、熱圧着ボンディングで有用な金属
バンプ・プロセス用の方法がめられている。
したがって、本発明の一目的は、半導体チップ上での熱圧着ボンディングに使用
する、新規の改良された金属バンプを提供することにある。
本発明の他の目的は、不動態化層の亀裂を回避する相互接続用金属バンプ構造を
製造する、改良された方法を提供することにある。
本発明の他の目的は、腐食を受けやすい下層の接点メタラジを露出させる領域が
残らない、金属バンプ構造を提供することにある。
本発明の他の目的は、ガラス様の不動態化層が使用できる、金属バンプ/半導体
構造を提供することにある。
[要約]
半導体基板上の導電性バッドに接続するための構造について記述する。この構造
は、導電性バッド上に付着させた厚みが少なくとも3μmの、ガラス様の不動態
化層を備える。不動態化層は、導電性パッドの一部を露出させる開口を画定する
。金属バンプは、導電性パッドの開口中に露出した部分を覆い、さらにガラス様
の不動態化層の縁部を越えて延び、導電性パッドとガラス様の不動態化層との間
にシールを形成する。このような構造に対して後で熱圧着ボンディングを行って
も、その厚みのためにガラス様不動態化層に破損を生じることはない。
[図面の簡単な説明]
図1は、従来技術による導電性バンプ/半導体構造の断面図である。
図2は、本発明の好ましい実施例の断面図である。
図3は、熱圧着ボンディングを行った後の、図2に示す導電性バンプ/半導体構
造の断面図である。
図4は、バンプ領域を取り囲む能動回路のない領域を示す、半導体チップの一部
の平面図である。
[発明の詳細な説明]
モノリシック半導体装置の製法は周知であるので、基板10に半導体装置が既に
形成されており、チップの周辺にバッド12が設けられているものと仮定する。
図2に、半導体チップ1o上に設けた単一のバッド12の断面図を示す。バッド
12のメタラジは、いくつかの金属成分からなるものとすることができるが、チ
ップ10の表面に蒸着させたアルミニウムと銅の混合物であることが好ましい。
バッド12を付着させた後、絶縁用石英の不動態化層16を基板10の上面全体
に付着させる。石英層16の厚みの範囲は、約3〜4μmであることが好ましい
が、これより厚くてもよい。石英層16を付着させる好ましい方法はスパッタリ
ングである。
バッド12上の石英層16にマスクを重ねた後、バッド12の表面に開口をエツ
チングすることにより、開口すなわちウィンドウを形成する。石英層16を貫通
する開口をバイア・ホールと称するが、後のTABテープの内部リードへの熱圧
着ボンディングを容易にするため、これをチップの周囲に設ける。
次に、バイア・ホールと位置合わせした開口をその周囲に有するモリブデンのマ
スクを、石英不動態化層16の上に設ける。マスクの穴は、バイア・ホールを露
出させるだけでなく、各バイア・ホールを囲む肩の部分30および32も露出さ
せるよう十分に広いものとする。次にアルミニウムのバンプ構造14を、一連の
蒸着工程によりモリブデンのマスクを介して付着させる。アルミニウムのバンプ
構造14は、ランド12の露出部だけでなく、バイア・ホールの側壁および肩の
部分30,32からもはみ出して延びるクロムの接着層34を有する。クロム層
34は、厚みが約1250八であり、ランド12のメタラジにも、石英層16の
覆われた部分にも接着することが好ましい。
次に、アルミニウムのバンプのペデスタル36を、クロム層34の上に約18.
65±2.5μmの厚みに付着させた後、さらにクロム層38を付着させる。次
に、クロムと銅の複合接着促進層4oをクロム層38の上に付着させた後、約1
μmの銅の層42を付着させる。最後に、4500人の金の層44をペデスタル
の最上面に付着させて、バンプ用の接着面を形成する。
クロム層34は、アルミニウムのバンプ36と、バッド12のメタラジおよび石
英層16との間の接着を強化する。これにより、熱圧着ボンディングまたはその
後の熱サイクルの間に、バンプのせん断がクロムの中間層34の接着特性により
防止される。クロム層38は、アルミニウムのバンプ36と銅層42との間の拡
散バリアとして機能し、腐食の可能性のあるアルミニウムと銅の合金の生成を防
止する。最後に、銅とクロムの混合層40は、クロム層上への銅の接着を促進す
る。
バンプの付着後、チップ10をアンビルの上に置き、その接点をTABテープの
内部リードと位置合せする。一般に、このようなリードは、薄い金の層をメッキ
した銅製である。
次に、内部リード上にサーモードを置き、アルミニウムのバンプにリードを押し
つけ、熱、圧力および時間の組合せにより、全てのリードを一度にボンディング
する。サーモードの温度は、550〜700℃に維持し、ドウエル時間は0.3
〜0.9秒とすることが好ましい。アンビルの温度は250℃に維持する。バン
プと内部リードの間にかかる圧力は、ボンディングの間約3200kg/cm2
とすることが好ましいが、2200〜4200kg/cm2のの範囲でもよい。
バンプ14の肩3oおよび32は、接点ランド12の範囲を越えてずっと延びて
も、接点ランド12より小さくでもよい。いずれの場合も、石英層16の厚みが
、上記の条件で生じる可能性のある亀裂を防止する。
図3は、金属バンプ14への熱圧着ボンディング後の、内部リード5oの断面を
示す。ボンディングのためのアンビルとサーモードの間の移動量は、バンプ14
が元の高さの約30〜40%(6±2μm)だけ平坦化されるように調節する。
この結果、バンプは上面が平滑になり、底部が横に広がり、リード50の金層が
バンプ14の金層44と接着して、強度の高い境界面を形成する。上述の条件で
、リード1本当たり50〜80gの接着強度が容易に得られる。
バンプを石英層16の肩の部分3oおよび32を越えて延びさせる結果、石英層
16が熱圧着ボンディングの間に亀裂を生じる可能性が高くなる。アルミニウム
のバンプの変形が40%を超えない限り、アルミニウムのバンプが厚い石英の肩
の部分(厚み3μm超)を越えて延びると、応力の緩衝材として機能し、石英層
16のたわみが無視できるようになる。
石英層16が薄過ぎると、この条件下では亀裂を生じ、装置の故障の原因となる
可能性がある。
石英層16を越えてバンプが延びる結果、下層の半導体構造が熱圧着ボンディン
グの熱および応力にさらされることになる。能動半導体構造がアルミニウム・バ
ンプ14のつぶれた部分52または54の下、またはバンプ14と接点ランド1
2の下にあると、下層の能動構造に損傷が生じる可能性がある。この点に関し、
図4に、半導体チップ64の周囲(チップの隅部だけを示す)にある複数のバン
プ60.62等を示す。各バンプ60.62の下にあるチップの接点ランドの領
域は、導電性通路66を経て、能動半導体装置を含む領域68に接続されている
。導電性通路66以外に能動回路がないバンプ60,62等の間にバンド領域7
0を設ける。このようにすると、バンド領域70には能動回路がないため、熱圧
着ボンディングにより下層の能動回路が破損することが避けられる。バンプが2
0μm以上(どの方向にも)の境界により能動装置から分離されていれば、能動
装置への熱圧着ボンディングの影響が無視できることが判った。明らかに、バン
プの一部とテープ・リード材料を比較的低い温度で溶融させて、テープ・リード
をパッドに接着する相互接続の方法を選択すれば、装置パラメータに対する応力
と温度の影響は無視できる。
上記の説明は、本発明を例示するものにすぎない。当業者なら、本発明から逸脱
することな(様々な代替案および修正形を考案できよう。したがって、本発明は
、特許請求の範囲に含まれるこのような代替案、修正形および変形をすべて包含
するものである。
口0.1 日0.2
国際調査報告 、、、ア7.1゜。l’l/IMO4、
Claims (14)
- 1.半導体チップ上の導電性パッドに取り付けたボンド構造において、 上記チップの上の、上記導電性パッドの一部を露出させる開口を画定する、厚み が少なくとも約3μmのガラス様不動態化層と、 上記導電性パッドの上記開口中に露出した部分を覆い、上記ガラス様不動態化層 の縁部からはみ出して延び、さらに上記導電性パッドと上記ガラス様不動態化層 の上にシールを形成する、金属バンプと を備える構造。
- 2.さらに、上記金属バンプと、上記の露出した導電性パッドおよび上記ガラス 様不動態化層の覆われた縁部との間に介在するクロム層を備えることを特徴とす る、請求項1の構造。
- 3.上記ガラス様不動態化層が、スパッタリングにより形成した石英であること を特徴とする、請求項2の構造。
- 4.上記石英の厚みが、3〜4μmの範囲であることを特徴とする、請求項3の 構造。
- 5.上記金属バンプが、上記クロム層に接着されたアルミニウムのペデスタルを 含むことを特徴とする、請求項3の構造。
- 6.上記アルミニウムのペデスタルが、その最上面に付着されたクロム、鋼およ び金の層を有することを特徴とする、請求項5の構造。
- 7.上記金属バンプの厚みが、約16〜21μmの範囲であることを特徴とする 、請求項6の構造。
- 8.上記半導体基板に、上記金属バンプを包囲する、能動回路のない領域を設け ることを特徴とする、請求項1の構造。
- 9.半導体基板の導電性パッド上に金属バンプを形成し、これに接続する方法に おいて、 上記導電性パッドの上に所定の厚みのガラス様不動態化層を付着させる工程と、 上記不動態化層中に、上記導電性パッドの一部を露出させ、開口を形成する工程 と 上記導電性パッドの上記開口中に露出した部分と上記不動態化層の周囲縁部とを 覆う金属バンプを形成して、上記導電性パッドと上記不動態化層との間にシール を形成する工程と、上記バンプが十分に圧縮され、上記ガラス様不動態化層に圧 力をかけるように、導体を上記金属バンプに熱圧着ボンディングする工程とを含 み、 上記層の上記所定の厚みが上記圧力に耐えて上記層を破損させないようなもので あることを特徴とする方法。
- 10.上記ガラス様不動態化層の上記所定の厚みが、少なくとも約3μmである ことを特徴とする、請求項9の方法。
- 11.上記熱圧着ボンディング工程が、上記金属バンプを元の厚みの30%以上 圧縮する工程を含むことを特徴とする、請求項10の方法。
- 12.上記金属バンプを形成する前に、上記開口中と、上記ガラス様不動態化層 の周囲縁部上にクロムの層を付着させて、上記金属バンプのための接着面を形成 する工程を含むことを特徴とする、請求項11の方法。
- 13.上記金属バンプを形成する工程が、上記クロム層上に厚いアルミニウム層 を付着させた後、クロム、銅および金の薄い層を付着させる工程を含むことを特 徴とする請求項12の方法。
- 14.上記ガラス様不動態化層が、厚みが約3〜4μmの範囲の、スパッタリン グで形成した石英であることを特徴とする、請求項13の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US54217190A | 1990-06-22 | 1990-06-22 | |
US542,171 | 1990-06-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05507814A true JPH05507814A (ja) | 1993-11-04 |
JP2514291B2 JP2514291B2 (ja) | 1996-07-10 |
Family
ID=24162638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3500879A Expired - Lifetime JP2514291B2 (ja) | 1990-06-22 | 1990-11-21 | 半導体回路装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0540519B1 (ja) |
JP (1) | JP2514291B2 (ja) |
DE (1) | DE69026118T2 (ja) |
WO (1) | WO1992000604A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2075462C (en) * | 1992-01-27 | 1999-05-04 | George Erdos | Bump structure and method for bonding to a semi-conductor device |
DE4225138A1 (de) * | 1992-07-30 | 1994-02-03 | Daimler Benz Ag | Multichipmodul und Verfahren zu dessen Herstellung |
US6462414B1 (en) * | 1999-03-05 | 2002-10-08 | Altera Corporation | Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad |
US7446399B1 (en) | 2004-08-04 | 2008-11-04 | Altera Corporation | Pad structures to improve board-level reliability of solder-on-pad BGA structures |
US8288872B2 (en) * | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4427715A (en) * | 1978-07-03 | 1984-01-24 | National Semiconductor Corporation | Method of forming expanded pad structure |
JPS6345826A (ja) * | 1986-08-11 | 1988-02-26 | インターナショナル・ビジネス・マシーンズ・コーポレーシヨン | 半導体集積回路装置の接続構造 |
-
1990
- 1990-11-21 DE DE69026118T patent/DE69026118T2/de not_active Expired - Fee Related
- 1990-11-21 JP JP3500879A patent/JP2514291B2/ja not_active Expired - Lifetime
- 1990-11-21 WO PCT/US1990/006850 patent/WO1992000604A1/en active IP Right Grant
- 1990-11-21 EP EP91900560A patent/EP0540519B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1992000604A1 (en) | 1992-01-09 |
EP0540519B1 (en) | 1996-03-20 |
JP2514291B2 (ja) | 1996-07-10 |
DE69026118T2 (de) | 1996-10-02 |
EP0540519A1 (en) | 1993-05-12 |
DE69026118D1 (de) | 1996-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5059553A (en) | Metal bump for a thermal compression bond and method for making same | |
US6077726A (en) | Method and apparatus for stress relief in solder bump formation on a semiconductor device | |
JP4334647B2 (ja) | 半導体デバイス上に導電性バンプを形成する方法 | |
KR100454381B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6750135B2 (en) | Method for forming chip scale package | |
US5311404A (en) | Electrical interconnection substrate with both wire bond and solder contacts | |
US6455408B1 (en) | Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area | |
US6198169B1 (en) | Semiconductor device and process for producing same | |
EP0061593B1 (en) | Solder support pad for semiconductor devices | |
US20080169539A1 (en) | Under bump metallurgy structure of a package and method of making same | |
US20080054461A1 (en) | Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device | |
JPH0818205A (ja) | 電気めっきはんだ端子およびその製造方法 | |
KR20040012877A (ko) | 반도체 장치 및 그 제조 방법 | |
US20100117231A1 (en) | Reliable wafer-level chip-scale solder bump structure | |
US5053851A (en) | Metal bump for a thermal compression bond and method for making same | |
JPH05507814A (ja) | 半導体回路装置の製造方法 | |
US5293071A (en) | Bump structure for bonding to a semi-conductor device | |
JPH11145174A (ja) | 半導体装置およびその製造方法 | |
WO2001056081A1 (en) | Flip-chip bonding arrangement | |
JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
JPH03218644A (ja) | 回路基板の接続構造 | |
KR19980041830A (ko) | 제어된 붕괴형 칩 접속을 위한 박막 야금물 및 구조물 | |
WO2002027790A1 (en) | Barrier layers for solder joints | |
JPS60140737A (ja) | 半導体装置の製造方法 | |
JPH08222573A (ja) | 突起電極を有する電子部品及び突起電極の形成方法並びに突 起電極を有する電子部品のボンディング方法 |