JP2508259B2 - 超伝導三端子素子およびその製造方法 - Google Patents
超伝導三端子素子およびその製造方法Info
- Publication number
- JP2508259B2 JP2508259B2 JP1094537A JP9453789A JP2508259B2 JP 2508259 B2 JP2508259 B2 JP 2508259B2 JP 1094537 A JP1094537 A JP 1094537A JP 9453789 A JP9453789 A JP 9453789A JP 2508259 B2 JP2508259 B2 JP 2508259B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- superconducting
- superconductor
- terminal element
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/873—Active solid-state device
- Y10S505/874—Active solid-state device with josephson junction, e.g. squid
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/937—Single electron transistor
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、低温で機能する超伝導体を用いた素子、特
に、第１の電極に信号を印加し、第２、第３の電極から
出力を得る超伝導三端子素子とその製造方法に関する。
に、第１の電極に信号を印加し、第２、第３の電極から
出力を得る超伝導三端子素子とその製造方法に関する。
（従来の技術） 二つの超伝導体電極をトンネル障壁を介して接合した
時、ジョセフソン効果が生じることが知られている。こ
の構造の素子において、接合容量を著しく小さくし、静
電容量Ｃに貯える静電エネルギーe2/2Cがジョセフソン
結合エネルギーhIC/4Πｅより大きく、かつ熱エネルギ
ーkBTより充分大きくなると、ブロッホ振動を観測でき
ることが1985年発行の雑誌アイトリプイートランザクシ
ョンオンマグネティックス（IEEE Transaction on Magn
etics）第MAG−21巻第２号第943頁から第946頁（以下文
献１とする）もしくは1987年発行の応用物理学会誌、第
56巻第８号第1040頁から第1046頁（以下文献２とする）
に述べられている。ここで、ｅは電子の素伝荷量、ｈは
プランク定数、ICはジョセフソン接合の臨界電流値を示
す。この微細接合において、クーパー対電子が離散的に
トンネルすることが理論的に示されている。
時、ジョセフソン効果が生じることが知られている。こ
の構造の素子において、接合容量を著しく小さくし、静
電容量Ｃに貯える静電エネルギーe2/2Cがジョセフソン
結合エネルギーhIC/4Πｅより大きく、かつ熱エネルギ
ーkBTより充分大きくなると、ブロッホ振動を観測でき
ることが1985年発行の雑誌アイトリプイートランザクシ
ョンオンマグネティックス（IEEE Transaction on Magn
etics）第MAG−21巻第２号第943頁から第946頁（以下文
献１とする）もしくは1987年発行の応用物理学会誌、第
56巻第８号第1040頁から第1046頁（以下文献２とする）
に述べられている。ここで、ｅは電子の素伝荷量、ｈは
プランク定数、ICはジョセフソン接合の臨界電流値を示
す。この微細接合において、クーパー対電子が離散的に
トンネルすることが理論的に示されている。
第４図（ａ），（ｂ）は、上に説明した微細接合10
1、102および微細接合103、104をそれぞれ直列に結合
し、入力信号端子111、112から中間電極にコンデンサ10
5及び抵抗106を介して入力信号を与え、出力端子113、1
14間および出力端子115、116間から出力を得る超伝導三
端子素子の回路図を示す。第４図の超伝導三端子素子の
回路構成は、リカレフ（K.K.Likharev）等により1987年
に発行された雑誌IEEE Transaction on Magnetics第MAG
−23巻、第２号第1142頁から第1145頁（以下文献３とす
る）に記載されている単一電子トンネリングトランジス
タ回路と同一である。単一トンネリングトランジスタは
常伝導体間の微細接合を用いた場合の例であるが、超伝
導体を用いて同様な微細接合を用いた回路が示されて
る。
1、102および微細接合103、104をそれぞれ直列に結合
し、入力信号端子111、112から中間電極にコンデンサ10
5及び抵抗106を介して入力信号を与え、出力端子113、1
14間および出力端子115、116間から出力を得る超伝導三
端子素子の回路図を示す。第４図の超伝導三端子素子の
回路構成は、リカレフ（K.K.Likharev）等により1987年
に発行された雑誌IEEE Transaction on Magnetics第MAG
−23巻、第２号第1142頁から第1145頁（以下文献３とす
る）に記載されている単一電子トンネリングトランジス
タ回路と同一である。単一トンネリングトランジスタは
常伝導体間の微細接合を用いた場合の例であるが、超伝
導体を用いて同様な微細接合を用いた回路が示されて
る。
超伝導三端子素子の入出力特性として、文献２によれ
ば、入力信号端子111、112に加える入力電圧により、微
細接合101、102および微細接合103、104に電流が流れ始
める臨界電圧が変調されることが理論的に示されてい
る。この臨界電圧の変化を次段の超伝導三端子素子に入
力することにより機能回路が構成される。微細接合を用
いた超伝導三端子素子の具体的な素子構造に関する提案
は未だ見られない。前述した単一電子トンネリングトラ
ンジスタ回路に関しては、フルトン（T.A.Fulton）等に
より1987年に発行された雑誌フィジカルリビューレター
ズ（Physical Review Letters）の第59巻第１号第109頁
から112頁（以下文献４とする）に、アルミニウム電極
とアルミニウム電極間に形成される２個の微細接合を、
微小電極によって接続した構造が記載されている。単一
トンネリングトランジスタの従来例において、２個の微
細接合が直列に接続され、それぞれの端子間における単
一電子トンネリングによる電流電圧特性の変調状態を微
小電極に接続された第３の電極から測定している。
ば、入力信号端子111、112に加える入力電圧により、微
細接合101、102および微細接合103、104に電流が流れ始
める臨界電圧が変調されることが理論的に示されてい
る。この臨界電圧の変化を次段の超伝導三端子素子に入
力することにより機能回路が構成される。微細接合を用
いた超伝導三端子素子の具体的な素子構造に関する提案
は未だ見られない。前述した単一電子トンネリングトラ
ンジスタ回路に関しては、フルトン（T.A.Fulton）等に
より1987年に発行された雑誌フィジカルリビューレター
ズ（Physical Review Letters）の第59巻第１号第109頁
から112頁（以下文献４とする）に、アルミニウム電極
とアルミニウム電極間に形成される２個の微細接合を、
微小電極によって接続した構造が記載されている。単一
トンネリングトランジスタの従来例において、２個の微
細接合が直列に接続され、それぞれの端子間における単
一電子トンネリングによる電流電圧特性の変調状態を微
小電極に接続された第３の電極から測定している。
（発明が解決しようとする課題） 微細接合を用いた超伝導三端子素子の構造の具体例は
未だ提案されていない。しかし、第５図に示すような、
単一電子トンネリングトランジスタと同様な薄膜の細線
を重ねて構成される微細接合を用いた素子構造が考えら
れる。信号入力線201と、第１および第２の出力線202、
203が微小電極204に微細接合211、212およびコンデンサ
213を介して接続されている。しかし、この構成では、
微細配線の重なり部分として微細接合が形成されている
ため、接合面積の大きさが、露光時の目合わせ精度に依
存する。従って面積の制御が非常に困難である。特に、
超伝導三端子素子は、サブミクロン以下の微細接合を必
要とするため、目合わせ露光技術により、第５図の構造
の素子を、要求される精度で実現することは非常に難し
い。
未だ提案されていない。しかし、第５図に示すような、
単一電子トンネリングトランジスタと同様な薄膜の細線
を重ねて構成される微細接合を用いた素子構造が考えら
れる。信号入力線201と、第１および第２の出力線202、
203が微小電極204に微細接合211、212およびコンデンサ
213を介して接続されている。しかし、この構成では、
微細配線の重なり部分として微細接合が形成されている
ため、接合面積の大きさが、露光時の目合わせ精度に依
存する。従って面積の制御が非常に困難である。特に、
超伝導三端子素子は、サブミクロン以下の微細接合を必
要とするため、目合わせ露光技術により、第５図の構造
の素子を、要求される精度で実現することは非常に難し
い。
本発明の目的は、製造し易くかつ素子定数の制御が簡
単な超伝導三端子素子を提供することにある。又素子表
面を平坦にすることにより、接合上に形成する回路の信
頼性、再現性を上げていることである。
単な超伝導三端子素子を提供することにある。又素子表
面を平坦にすることにより、接合上に形成する回路の信
頼性、再現性を上げていることである。
（課題を解決するための手段） 本発明による超伝導三端子素子は、基板に対して有限
の面角度を有し、絶縁体中に埋込まれた第１、第２およ
び第３の超伝導体薄膜片から成り、前記第１の超伝導体
薄膜片に対して、互いの主平面が有限の角度で交わるよ
うに前記第２および第３の超伝導体薄膜片を配置し、前
記第１の超伝導体薄膜片と前記第２の超伝導体薄膜片が
エッジ部で結合すると共に、前記第１の超伝導体薄膜片
の他のエッジ部と前記第３の超伝導体薄膜片のエッジ部
が結合されて構成される。さらに本発明によれば基板に
対して有限の面角度を有し、絶縁体中に埋込まれた第
１、第２および第３の超伝導体薄膜片から成り、前記第
１の超伝導体薄膜片と前記第２および第３の超伝導体薄
膜片がそれぞれエッジ部で結合している超伝導三端子素
子において前記超伝導体薄膜片を形成する基台に隣接し
て超伝導体膜の成長を抑止する基台を設け、斜方向から
異方性を持たせて前記超伝導体薄膜片を形成することに
より製造される。
の面角度を有し、絶縁体中に埋込まれた第１、第２およ
び第３の超伝導体薄膜片から成り、前記第１の超伝導体
薄膜片に対して、互いの主平面が有限の角度で交わるよ
うに前記第２および第３の超伝導体薄膜片を配置し、前
記第１の超伝導体薄膜片と前記第２の超伝導体薄膜片が
エッジ部で結合すると共に、前記第１の超伝導体薄膜片
の他のエッジ部と前記第３の超伝導体薄膜片のエッジ部
が結合されて構成される。さらに本発明によれば基板に
対して有限の面角度を有し、絶縁体中に埋込まれた第
１、第２および第３の超伝導体薄膜片から成り、前記第
１の超伝導体薄膜片と前記第２および第３の超伝導体薄
膜片がそれぞれエッジ部で結合している超伝導三端子素
子において前記超伝導体薄膜片を形成する基台に隣接し
て超伝導体膜の成長を抑止する基台を設け、斜方向から
異方性を持たせて前記超伝導体薄膜片を形成することに
より製造される。
（作用） 本発明の超伝導三端子素子は、絶縁体中に埋込まれた
薄膜片のパターンエッジの結合部に形成される微細接合
間に流れる電流の相互作用によって動作する。より具体
的には、第１の超伝導体薄膜片に印加される電位によっ
て第２および第３の超伝導体薄膜片に流れる電流が変調
され、信号の増幅、２値の状態間のスイッチ動作を行
う。
薄膜片のパターンエッジの結合部に形成される微細接合
間に流れる電流の相互作用によって動作する。より具体
的には、第１の超伝導体薄膜片に印加される電位によっ
て第２および第３の超伝導体薄膜片に流れる電流が変調
され、信号の増幅、２値の状態間のスイッチ動作を行
う。
また本発明では、互いに結合する２つの薄膜間のエッ
ジ接合の断面積の大きさを精度良く規定するため、２つ
の薄膜片が有限の角度で交差するように配置して構成す
る。２個の微細接合を結合する第１の超伝導体は、ベー
ス電極として制御信号の入力に使用する。このベース電
極は、入力信号の損失を少なくするため、可能な限り小
さく形成し、電極の特性インピーダンスの低下を防ぐ。
信号入力線は、ベース電極にコンデンサ、もしくは抵抗
を介して接続する。２本の出力線は、微細接合を形成す
るもう一方すなわち第２、第３の超伝導体薄膜片からな
る電極にそれぞれ接続されている。
ジ接合の断面積の大きさを精度良く規定するため、２つ
の薄膜片が有限の角度で交差するように配置して構成す
る。２個の微細接合を結合する第１の超伝導体は、ベー
ス電極として制御信号の入力に使用する。このベース電
極は、入力信号の損失を少なくするため、可能な限り小
さく形成し、電極の特性インピーダンスの低下を防ぐ。
信号入力線は、ベース電極にコンデンサ、もしくは抵抗
を介して接続する。２本の出力線は、微細接合を形成す
るもう一方すなわち第２、第３の超伝導体薄膜片からな
る電極にそれぞれ接続されている。
以上のような構造を有する本発明の超伝導三端子素子
は、微細接合の断面積が、超伝導体薄膜の厚さと、結合
している薄膜の交差角度によって規定できるので、寸法
制御が容易に行える特徴を持つ。従って、回路定数の制
御が容易に行えるので、素子の製造が容易になる。さら
に本素子は表面が平坦にされているので、本素子の積層
化、他素子の積層に関しても、凹凸の影響なく行える特
徴を有する。
は、微細接合の断面積が、超伝導体薄膜の厚さと、結合
している薄膜の交差角度によって規定できるので、寸法
制御が容易に行える特徴を持つ。従って、回路定数の制
御が容易に行えるので、素子の製造が容易になる。さら
に本素子は表面が平坦にされているので、本素子の積層
化、他素子の積層に関しても、凹凸の影響なく行える特
徴を有する。
本三端子素子の製造に関しては、本発明の斜方向から
の方向性成膜と、成膜を阻止するための、基台を設ける
ことにより微細な薄膜片を製造することに特徴がある。
斜方向から超伝導体のクラスタもしくは分子を飛来さ
せ、基台の影の部分に膜を成長させないように制御する
ことにより、互いに分離された超伝導体薄膜片が容易に
形成できる。即ち、基台の影を利用して超伝導体薄膜片
を相互にセフルアラインで分離する。
の方向性成膜と、成膜を阻止するための、基台を設ける
ことにより微細な薄膜片を製造することに特徴がある。
斜方向から超伝導体のクラスタもしくは分子を飛来さ
せ、基台の影の部分に膜を成長させないように制御する
ことにより、互いに分離された超伝導体薄膜片が容易に
形成できる。即ち、基台の影を利用して超伝導体薄膜片
を相互にセフルアラインで分離する。
（実施例） 本発明の第１の実施例による超伝導三端子素子の構造
を示す斜視図を第１図に示す。
を示す斜視図を第１図に示す。
本実施例の超伝導三端子素子は、第１の超伝導体薄膜
片から成るベース電極11と、第２および第３の超伝導体
薄膜片から成る第１の出力線電極12および第２の出力線
電極13とが、それぞれ微細接合14、15により結合してい
る。ベース電極11を構成する薄膜片と、第１および第２
の出力線電極12、13を構成する薄膜片は、基板21上の絶
縁体中に埋込まれている。第１図において、Ｘ軸22、Ｙ
軸23、Ｚ軸24は直交座標系の軸方向を示し、第１〜第３
の超伝導体薄膜片を埋込んでいる絶縁体は、図を分かり
易くするため省いてある。ベース電極11、第１の出力線
電極12、第２の出力線電極13を構成する薄膜片は、本実
施例においては基板面に対してほぼ直角に近い面角度を
有している。
片から成るベース電極11と、第２および第３の超伝導体
薄膜片から成る第１の出力線電極12および第２の出力線
電極13とが、それぞれ微細接合14、15により結合してい
る。ベース電極11を構成する薄膜片と、第１および第２
の出力線電極12、13を構成する薄膜片は、基板21上の絶
縁体中に埋込まれている。第１図において、Ｘ軸22、Ｙ
軸23、Ｚ軸24は直交座標系の軸方向を示し、第１〜第３
の超伝導体薄膜片を埋込んでいる絶縁体は、図を分かり
易くするため省いてある。ベース電極11、第１の出力線
電極12、第２の出力線電極13を構成する薄膜片は、本実
施例においては基板面に対してほぼ直角に近い面角度を
有している。
本実施例の超伝導三端子は、従来リカレフ（K.K.Likh
arev）が理論的に示したと同様に動作する。即ち、ベー
ス電極11に抵抗もしくはコンデンサを介して信号を入力
する。ベース電極11の荷電量に依存して第１の出力線電
極12と第２の出力線電極13の間に流れる電流が周期的に
変調される。このことは、ゴードン・アンド・ブリーチ
・サイエンス・パブリッーシャズ（Gordon and Bereach
Sience Publishers）が昭和61年に発行したリカレフ
（Konstantin K.Lkharev）著の単行本ダイナミックスオ
ブジョセフソンジャンクショナンドサーキッツ（Dynami
cs of Josephson Junctions and Circuits）の第541頁
から第564頁に記載されている。
arev）が理論的に示したと同様に動作する。即ち、ベー
ス電極11に抵抗もしくはコンデンサを介して信号を入力
する。ベース電極11の荷電量に依存して第１の出力線電
極12と第２の出力線電極13の間に流れる電流が周期的に
変調される。このことは、ゴードン・アンド・ブリーチ
・サイエンス・パブリッーシャズ（Gordon and Bereach
Sience Publishers）が昭和61年に発行したリカレフ
（Konstantin K.Lkharev）著の単行本ダイナミックスオ
ブジョセフソンジャンクショナンドサーキッツ（Dynami
cs of Josephson Junctions and Circuits）の第541頁
から第564頁に記載されている。
本発明の第２の実施例による超伝導三端子素子の構造
を示す斜視図を第２図に示す。
を示す斜視図を第２図に示す。
本実施例の超伝導三端子素子は、超伝導薄膜片の基板
に対する面角度の大きさを除いて第１の実施例と同一の
構造である。即ち本実施例の素子は、ベース電極11、第
１および第２の出力線電極12、13、微細接合14、15を基
板21上に形成し絶縁体中に埋込まれている。各電極を形
成する超伝導体薄膜片は基板に対して60度程度の面角度
を持つ。この基板面に対する超伝導体薄膜片の面角度
は、超伝導体薄膜片を成膜させる基台の加工方法に依存
しており、加工方法の選択と加工条件の制御により所望
の値に設定する。なお、図においてＸ軸22、Ｙ軸23、Ｚ
軸24は直交座標系の軸方向を示したものである。本実施
例の素子において、ベース電極11の面は、Ｚ軸方向24か
らＸ軸方向22に約30度傾き、第１の出力線電極12と第２
の出力線電極13の面は、Ｚ軸方向24からＹ軸方向23に約
30度傾いて形成されている。
に対する面角度の大きさを除いて第１の実施例と同一の
構造である。即ち本実施例の素子は、ベース電極11、第
１および第２の出力線電極12、13、微細接合14、15を基
板21上に形成し絶縁体中に埋込まれている。各電極を形
成する超伝導体薄膜片は基板に対して60度程度の面角度
を持つ。この基板面に対する超伝導体薄膜片の面角度
は、超伝導体薄膜片を成膜させる基台の加工方法に依存
しており、加工方法の選択と加工条件の制御により所望
の値に設定する。なお、図においてＸ軸22、Ｙ軸23、Ｚ
軸24は直交座標系の軸方向を示したものである。本実施
例の素子において、ベース電極11の面は、Ｚ軸方向24か
らＸ軸方向22に約30度傾き、第１の出力線電極12と第２
の出力線電極13の面は、Ｚ軸方向24からＹ軸方向23に約
30度傾いて形成されている。
次に本発明の超伝導三端子素子の製造方法の実施例を
説明する。第３図は、本素子の製造方法を示したもので
ある。
説明する。第３図は、本素子の製造方法を示したもので
ある。
超伝導体薄膜の傾斜構造を実現するための基台31、32
は、絶縁体材料、たとえば二酸化シリコン、酸化マグネ
シウム等の絶縁体を、通常の成膜、露光、加工技術を用
いて形成する（第３図（ａ））。具体的には、シリコン
等の基板21の上に電子ビーム蒸着もしくはスパッタ成膜
により、二酸化シリコンや酸化マグネシウム等の絶縁体
を成膜する。続いて露光プロセスによりレジストマスク
を形成した後、反応性イオンエッチングで加工し、基台
31、32を形成する。この時、セルフアラインで素子とな
る超伝導薄膜片間および素子以外の部分を分離するた
め、膜の堆積を阻止する素子分離用基台33も併せて形成
する。基台31〜33の厚さと基台間の間隔34、35は基板面
もしくは基板面と平行な面に超伝導体薄膜が堆積されな
いように、次工程の入射ビームの傾きを考慮して設定さ
れる。
は、絶縁体材料、たとえば二酸化シリコン、酸化マグネ
シウム等の絶縁体を、通常の成膜、露光、加工技術を用
いて形成する（第３図（ａ））。具体的には、シリコン
等の基板21の上に電子ビーム蒸着もしくはスパッタ成膜
により、二酸化シリコンや酸化マグネシウム等の絶縁体
を成膜する。続いて露光プロセスによりレジストマスク
を形成した後、反応性イオンエッチングで加工し、基台
31、32を形成する。この時、セルフアラインで素子とな
る超伝導薄膜片間および素子以外の部分を分離するた
め、膜の堆積を阻止する素子分離用基台33も併せて形成
する。基台31〜33の厚さと基台間の間隔34、35は基板面
もしくは基板面と平行な面に超伝導体薄膜が堆積されな
いように、次工程の入射ビームの傾きを考慮して設定さ
れる。
次に基台31、32の第１および第２の出力線電極を形成
する面に超伝導体膜が堆積し、基板21上の基台31〜33の
間の領域51、52に超伝導体膜が堆積されない方向から、
超伝導体例えばニオブや、YBCO等の酸化物超伝導体等を
膜厚40nm電子ビーム蒸着する。ここでは超伝導体として
ニオブを用いている。その結果基台31、32、33の一方の
エッジを包む様に超伝導体膜41〜43が堆積される。なお
ここではニオブの入射角度は基板に対して45゜にして基
台の上面と側面に同じ膜厚で堆積されるようにした。こ
のとき素子を形成する部分以外の部分にも同様にして超
伝導体膜44が堆積する。超伝導体膜44は、基台31の影響
で間隔53だけ離れて堆積される。間隔53は間隔51、52と
ほぼ等しくなるようにビーム37の入射角と基台の高さ80
0nmが設定される。
する面に超伝導体膜が堆積し、基板21上の基台31〜33の
間の領域51、52に超伝導体膜が堆積されない方向から、
超伝導体例えばニオブや、YBCO等の酸化物超伝導体等を
膜厚40nm電子ビーム蒸着する。ここでは超伝導体として
ニオブを用いている。その結果基台31、32、33の一方の
エッジを包む様に超伝導体膜41〜43が堆積される。なお
ここではニオブの入射角度は基板に対して45゜にして基
台の上面と側面に同じ膜厚で堆積されるようにした。こ
のとき素子を形成する部分以外の部分にも同様にして超
伝導体膜44が堆積する。超伝導体膜44は、基台31の影響
で間隔53だけ離れて堆積される。間隔53は間隔51、52と
ほぼ等しくなるようにビーム37の入射角と基台の高さ80
0nmが設定される。
次に通常の露光・現像プロセスにより、第１および第
２の出力信号線となる超伝導体薄膜41、42の部分を覆う
レジストマスクを形成する。レジストマスクのエッジ
は、超伝導体薄膜が堆積されていない領域52、53に形成
されるように目合わせ露光する。従って、間隔52、53内
に目合わせできるため目合わせが容易となる。続いて、
レジストマスクの外に現れている不用の超伝導体膜43、
44を、全圧力5PaのCF4ガス中で、0.16w/cm2の高周波電
力の条件でエッチングする。この時のエッチレートは10
mm/分で、４分強で膜厚40nmのニオブ膜がエッチング除
去される。その後アセトンでレジストを除去すると第３
図（ｂ）に示すように、基台31、32の周辺部の超伝導体
膜41、42を残して除去される。
２の出力信号線となる超伝導体薄膜41、42の部分を覆う
レジストマスクを形成する。レジストマスクのエッジ
は、超伝導体薄膜が堆積されていない領域52、53に形成
されるように目合わせ露光する。従って、間隔52、53内
に目合わせできるため目合わせが容易となる。続いて、
レジストマスクの外に現れている不用の超伝導体膜43、
44を、全圧力5PaのCF4ガス中で、0.16w/cm2の高周波電
力の条件でエッチングする。この時のエッチレートは10
mm/分で、４分強で膜厚40nmのニオブ膜がエッチング除
去される。その後アセトンでレジストを除去すると第３
図（ｂ）に示すように、基台31、32の周辺部の超伝導体
膜41、42を残して除去される。
次に絶縁体としてSiO2を基台31〜33の膜厚より厚くス
パッタ法により圧力0.22Paのアルゴン中で高周波電力50
0Wの条件において、40nm/分の速度で成膜し、基台の間
の間隙を埋込む。SiO2絶縁体34の厚さは１μｍとする。
続いてポリスチレンを用いたエッチバック法により表面
を平坦にする。即ち、液状のポリスチレンをスピナーを
用いて塗布し乾燥させる。その後約180℃に昇温して30
分間ベークし、ポリスチレンを溶融させると、ポリスチ
レンの粘性と表面張力のバランスにより表面が平坦化さ
れ、先に成膜したSiO2絶縁体膜の表面の凹凸が除かれ
る。続いて、絶縁体膜とポリスチレンのエッチングレー
トが等しくなるエッチング条件、好ましくは酸素分圧0.
45Paで全圧力45PaのCF4とO2の混合ガスを用い0.16W/cm2
の高周波電力を印加して超伝導体膜41、42の表面が現れ
るまでエッチングする。
パッタ法により圧力0.22Paのアルゴン中で高周波電力50
0Wの条件において、40nm/分の速度で成膜し、基台の間
の間隙を埋込む。SiO2絶縁体34の厚さは１μｍとする。
続いてポリスチレンを用いたエッチバック法により表面
を平坦にする。即ち、液状のポリスチレンをスピナーを
用いて塗布し乾燥させる。その後約180℃に昇温して30
分間ベークし、ポリスチレンを溶融させると、ポリスチ
レンの粘性と表面張力のバランスにより表面が平坦化さ
れ、先に成膜したSiO2絶縁体膜の表面の凹凸が除かれ
る。続いて、絶縁体膜とポリスチレンのエッチングレー
トが等しくなるエッチング条件、好ましくは酸素分圧0.
45Paで全圧力45PaのCF4とO2の混合ガスを用い0.16W/cm2
の高周波電力を印加して超伝導体膜41、42の表面が現れ
るまでエッチングする。
次に基台31、32の上部に堆積したニオブ超伝導体膜4
1、42を超伝導体膜と絶縁体膜のエッチングレートが等
しくなる条件で、好ましくは酸素分圧1Paで全圧力の10P
aのCF4とO2の混合ガスを用い0.16w/cm2の高周波電力を
印加してエッチングする。基台31、32上の超伝導体薄膜
41、42が全てエッチングされた時点でエッチングを終了
すると、超伝導体薄膜片41a、42a基台31〜33と絶縁体34
中に埋込まれた第３図（ｃ）に示す構造が実現できる。
超伝導体薄膜片41a、42aをそれぞれ第１および第２の出
力線電極として用いる。続いてＹ軸と平行な側面を持つ
絶縁体から成る基台を形成し、第３図と同じプロセスに
より、絶縁体中に埋込まれた超伝導体薄片からなるベー
ス電極を形成する。第３図（ｃ）を基板と等価と考えれ
ば同一の方法で形成できることは明らかである。ベース
電極形成後も試料の表面は第３図（ｃ）に示すと同程度
の平坦さが実現されている。
1、42を超伝導体膜と絶縁体膜のエッチングレートが等
しくなる条件で、好ましくは酸素分圧1Paで全圧力の10P
aのCF4とO2の混合ガスを用い0.16w/cm2の高周波電力を
印加してエッチングする。基台31、32上の超伝導体薄膜
41、42が全てエッチングされた時点でエッチングを終了
すると、超伝導体薄膜片41a、42a基台31〜33と絶縁体34
中に埋込まれた第３図（ｃ）に示す構造が実現できる。
超伝導体薄膜片41a、42aをそれぞれ第１および第２の出
力線電極として用いる。続いてＹ軸と平行な側面を持つ
絶縁体から成る基台を形成し、第３図と同じプロセスに
より、絶縁体中に埋込まれた超伝導体薄片からなるベー
ス電極を形成する。第３図（ｃ）を基板と等価と考えれ
ば同一の方法で形成できることは明らかである。ベース
電極形成後も試料の表面は第３図（ｃ）に示すと同程度
の平坦さが実現されている。
以上説明したように、超伝導体薄片を形成する基台に
隣接して、基板面もしくはこれに相当する面に超伝導体
膜が形成されるのを阻止する基台を設ける本発明の超伝
導三端子の製造方法により、エッジ係合した超伝導三端
子阻止を絶縁体中に埋込み、かつ素子表面を平坦化した
素子が実現できる。
隣接して、基板面もしくはこれに相当する面に超伝導体
膜が形成されるのを阻止する基台を設ける本発明の超伝
導三端子の製造方法により、エッジ係合した超伝導三端
子阻止を絶縁体中に埋込み、かつ素子表面を平坦化した
素子が実現できる。
以上の説明から明らかなように、本発明の製造方法
は、基板面上もしくは基板相当面上への超伝導体膜の堆
積を阻止する基台を設けることにあり、基台の成膜・加
工および超伝導体成膜加工、さらに平坦化手法には、前
記実施例以外にも従来から知られている種々の方法を用
いることができる。例えば前述の実施例では超伝導体を
成膜するのに電子ビーム蒸着法を用いたが、基台の側面
の膜厚が制御できる方法であればよくCVD法、スパッタ
法、MBE法等も用いることができる。
は、基板面上もしくは基板相当面上への超伝導体膜の堆
積を阻止する基台を設けることにあり、基台の成膜・加
工および超伝導体成膜加工、さらに平坦化手法には、前
記実施例以外にも従来から知られている種々の方法を用
いることができる。例えば前述の実施例では超伝導体を
成膜するのに電子ビーム蒸着法を用いたが、基台の側面
の膜厚が制御できる方法であればよくCVD法、スパッタ
法、MBE法等も用いることができる。
（発明の効果） 本発明によれば、超伝導体薄膜間のエッジ接合を用い
て超伝導三端子素子が実現されているため、接合の寸法
が超伝導体膜の膜厚と交差角度によって制御でき、一桁
程度高い加工精度が得られる。さらに超伝導体薄膜片が
絶縁体中に埋込まれ表面が平坦になっているので素子の
加工精度の向上と、積層化が容易に行なえる。従って、
再現性良く、多数の三端子素子を製造でき、回路の集積
化が容易になる。
て超伝導三端子素子が実現されているため、接合の寸法
が超伝導体膜の膜厚と交差角度によって制御でき、一桁
程度高い加工精度が得られる。さらに超伝導体薄膜片が
絶縁体中に埋込まれ表面が平坦になっているので素子の
加工精度の向上と、積層化が容易に行なえる。従って、
再現性良く、多数の三端子素子を製造でき、回路の集積
化が容易になる。
一方本発明の製造方法によれば、素子間の分離と、不
用超伝導体膜の除去にセルフアラインの許容目合わせ領
域が用いられるため、加工精度の向上と微細化が容易に
行え、従って、素子製造が簡単にできる。
用超伝導体膜の除去にセルフアラインの許容目合わせ領
域が用いられるため、加工精度の向上と微細化が容易に
行え、従って、素子製造が簡単にできる。
第１図および第２図は、本発明の第１および第２の実施
例による超伝導三端子素子の構造を示す斜視図、第３図
は本発明の超伝導三端子素子製造方法の実施例を示す製
造工程図、第４図は従来の超伝導三端子素子の回路図、
第５図は従来の超伝導三端子素子の構造を示す斜視図で
ある。 11……ベース電極、12……第１の出力線電極、 13……第２の出力線電極、14,15……微細接合、 21……基板、22……Ｘ軸、23……Ｙ軸、24……Ｚ軸、 31〜33……基台、34……絶縁体、37……入射ビーム、 41〜44……超伝導体膜、 41a,42a……超伝導体薄膜片、51〜53……間隔、 101〜104……微細接合、105……コンデンサ、 106……抵抗、111,112……入力信号端子、 113〜116……出力信号端子、201……入力信号線、 202……第１の出力線、203……第２の出力線、 204……微小電極、211,212……微細接合、 213……コンデンサ。
例による超伝導三端子素子の構造を示す斜視図、第３図
は本発明の超伝導三端子素子製造方法の実施例を示す製
造工程図、第４図は従来の超伝導三端子素子の回路図、
第５図は従来の超伝導三端子素子の構造を示す斜視図で
ある。 11……ベース電極、12……第１の出力線電極、 13……第２の出力線電極、14,15……微細接合、 21……基板、22……Ｘ軸、23……Ｙ軸、24……Ｚ軸、 31〜33……基台、34……絶縁体、37……入射ビーム、 41〜44……超伝導体膜、 41a,42a……超伝導体薄膜片、51〜53……間隔、 101〜104……微細接合、105……コンデンサ、 106……抵抗、111,112……入力信号端子、 113〜116……出力信号端子、201……入力信号線、 202……第１の出力線、203……第２の出力線、 204……微小電極、211,212……微細接合、 213……コンデンサ。
Claims (2)
- 【請求項１】基板に対して有限の面角度を有し、絶縁体
中に埋込まれた第１、第２および第３の超伝導体薄膜片
から成る超伝導素子において前記第１の超伝導体薄膜片
に対して、互いの主平面が有限の角度で交わるように前
記第２および第３の超伝導体薄膜片を配置し、前記第１
の超伝導体薄膜片と前記第２の超伝導体薄膜片がエッジ
部で結合すると共に、前記第１の超伝導体薄膜片の他の
エッジ部と前記第３の超伝導体薄膜片のエッジ部が結合
されていることを特徴とした超伝導三端子素子。 - 【請求項２】基板に対して有限の面角度を有し、絶縁体
中に埋込まれた第１、第２および第３の超伝導体薄膜片
から成り、前記第１の超伝導体薄膜片と前記第２および
第３の超伝導体薄膜片がそれぞれエッジ部で結合してい
る超伝導三端子素子において、前記超伝導体薄膜片を形
成する基台に隣接して超伝導体膜の成長を抑止する基台
を設け、斜方向から異方性を持たせて前記超伝導体薄膜
片を形成することを特徴とする超伝導三端子素子の製造
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1094537A JP2508259B2 (ja) | 1989-04-13 | 1989-04-13 | 超伝導三端子素子およびその製造方法 |
| EP90106845A EP0394742B1 (en) | 1989-04-13 | 1990-04-10 | Superconducting three terminal device and process of fabrication thereof |
| DE69020627T DE69020627T2 (de) | 1989-04-13 | 1990-04-10 | Supraleitende Einrichtung mit drei Anschlüssen und Prozess für deren Herstellung. |
| US07/507,747 US5075736A (en) | 1989-04-13 | 1990-04-12 | Superconducting three terminal device with component members crossing at finite angles and formed of superconductor such as niobium, aluminium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1094537A JP2508259B2 (ja) | 1989-04-13 | 1989-04-13 | 超伝導三端子素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02271685A JPH02271685A (ja) | 1990-11-06 |
| JP2508259B2 true JP2508259B2 (ja) | 1996-06-19 |
Family
ID=14113071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1094537A Expired - Lifetime JP2508259B2 (ja) | 1989-04-13 | 1989-04-13 | 超伝導三端子素子およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5075736A (ja) |
| EP (1) | EP0394742B1 (ja) |
| JP (1) | JP2508259B2 (ja) |
| DE (1) | DE69020627T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69026301T2 (de) * | 1989-05-12 | 1996-09-05 | Matsushita Electric Ind Co Ltd | Supraleitende Einrichtung und deren Herstellungsverfahren |
| US5101243A (en) * | 1990-05-21 | 1992-03-31 | International Business Machines Corporation | Superconducting device structures employing anisotropy of the material energy gap |
| JP3123164B2 (ja) * | 1991-01-11 | 2001-01-09 | 株式会社日立製作所 | 超電導デバイス |
| US5401980A (en) * | 1991-09-04 | 1995-03-28 | International Business Machines Corporation | 2D/1D junction device as a Coulomb blockade gate |
| JPH05190922A (ja) * | 1992-01-09 | 1993-07-30 | Hitachi Ltd | 量子メモリ装置 |
| US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4621203A (en) * | 1984-09-10 | 1986-11-04 | Sperry Corporation | Transformer built of coupled flux shuttles |
| JPH0740101B2 (ja) * | 1985-04-23 | 1995-05-01 | 旭硝子株式会社 | 薄膜トランジスタ |
| US4831421A (en) * | 1985-10-11 | 1989-05-16 | International Business Machines Corporation | Superconducting device |
| US4768069A (en) * | 1987-03-23 | 1988-08-30 | Westinghouse Electric Corp. | Superconducting Josephson junctions |
| JPS6421974A (en) * | 1987-07-17 | 1989-01-25 | Nippon Telegraph & Telephone | Magnetic flux quantum type superconducting storage device |
-
1989
- 1989-04-13 JP JP1094537A patent/JP2508259B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-10 EP EP90106845A patent/EP0394742B1/en not_active Expired - Lifetime
- 1990-04-10 DE DE69020627T patent/DE69020627T2/de not_active Expired - Fee Related
- 1990-04-12 US US07/507,747 patent/US5075736A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0394742B1 (en) | 1995-07-05 |
| EP0394742A2 (en) | 1990-10-31 |
| DE69020627D1 (de) | 1995-08-10 |
| JPH02271685A (ja) | 1990-11-06 |
| US5075736A (en) | 1991-12-24 |
| EP0394742A3 (en) | 1991-02-06 |
| DE69020627T2 (de) | 1996-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2555775B2 (ja) | 荷電粒子ビーム偏向装置およびその製造方法 | |
| JPH036675B2 (ja) | ||
| JP2508259B2 (ja) | 超伝導三端子素子およびその製造方法 | |
| JP2616130B2 (ja) | 超伝導素子の製造方法 | |
| CA2051778C (en) | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby | |
| JP3568547B2 (ja) | ジョセフソン接合構造体 | |
| JP3231742B2 (ja) | 積層構造を用いる単電子トンネルトランジスタ | |
| JP2594934B2 (ja) | 弱結合型ジヨセフソン素子 | |
| JPS6215869A (ja) | ジヨセフソン素子の作製方法 | |
| JPS6047478A (ja) | ジヨセフソン接合素子 | |
| JPH04346277A (ja) | 層状超伝導体回路とその製造方法 | |
| US4525730A (en) | Buried junction Josephson interferometer | |
| CN219812425U (zh) | 一种超导电路结构 | |
| JPH05102547A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPH0266978A (ja) | 超伝導三端子素子 | |
| JPS6068681A (ja) | 超伝導トランジスタ | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JP2614940B2 (ja) | 超電導素子および作製方法 | |
| JP2973461B2 (ja) | 超伝導素子およびその製造方法 | |
| JP2641966B2 (ja) | 超電導素子および作製方法 | |
| JPH0256978A (ja) | 超電導素子 | |
| JP2737499B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2621819B2 (ja) | 半導体素子およびその製造方法 | |
| JPS5898926A (ja) | ジヨセフソン干渉装置 | |
| JPS59119880A (ja) | 超電導スイツチ素子 |