JP2501199B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2501199B2 JP2501199B2 JP61144990A JP14499086A JP2501199B2 JP 2501199 B2 JP2501199 B2 JP 2501199B2 JP 61144990 A JP61144990 A JP 61144990A JP 14499086 A JP14499086 A JP 14499086A JP 2501199 B2 JP2501199 B2 JP 2501199B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoelectric conversion
- semiconductor layer
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 70
- 239000004065 semiconductor Substances 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 178
- 239000003990 capacitor Substances 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 17
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 101100043444 Arabidopsis thaliana SRS1 gene Proteins 0.000 description 5
- 101100395426 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sty1 gene Proteins 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 101100400073 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SRY1 gene Proteins 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置に係り、特に基板上に、光電変
換部と、この光電変換部に対応して設けられた電荷蓄積
部と、スイッチ部と、を有する光電変換装置に関する。
換部と、この光電変換部に対応して設けられた電荷蓄積
部と、スイッチ部と、を有する光電変換装置に関する。
［従来技術］ 従来、ファクシミリ，イメージスキャナ等の読み取り
系としては、縮小光学系とCCD型センサを用いた読み取
り系が用いられていたが、近年、水素化アモルファスシ
リコン（以下、ａ−Si:Hと記す）に代表される光導電性
半導体材料の開発により、光電変換部及び信号処理部を
長尺な基板に形成し、原稿と等倍の光学系で読み取るい
わゆる密着型ラインセンサの開発がめざましい。
系としては、縮小光学系とCCD型センサを用いた読み取
り系が用いられていたが、近年、水素化アモルファスシ
リコン（以下、ａ−Si:Hと記す）に代表される光導電性
半導体材料の開発により、光電変換部及び信号処理部を
長尺な基板に形成し、原稿と等倍の光学系で読み取るい
わゆる密着型ラインセンサの開発がめざましい。
特に前記ａ−Si:Hは光電変換材料としてだけでなく、
電界効果型トランジスタの半導体材料としても用いるこ
とができるので、前記光電変換部の光導電性半導体層と
信号処理部の半導体層とを同時に形成することができる
利点を有している。
電界効果型トランジスタの半導体材料としても用いるこ
とができるので、前記光電変換部の光導電性半導体層と
信号処理部の半導体層とを同時に形成することができる
利点を有している。
第10図は従来のラインセンサの一構成例の縦断面図で
ある。
ある。
同図に示すように、基板１上には配線部2,光電変換部
3,電荷蓄積部4,スイッチ部５が設けられている。基板１
上には配線部２の下層電極配線6,電荷蓄積部４の下層電
極配線7,スイッチ部５のゲート電極をなす下層電極配線
８が形成されており、さらにこれらの下層電極配線6,7,
8上には、絶縁層９が形成されている。スイッチ部５の
絶縁層９には半導体層（ここでは、ａ−Si:H）11が形成
され、また光電変換部３の基板１上には光導電材料から
なる光導電性半導体層（ここでは、ａ−Si:H）10が形成
される。なお、ここでは前記半導体層11と前記光導電性
半導体層10とは同時に形成される。
3,電荷蓄積部4,スイッチ部５が設けられている。基板１
上には配線部２の下層電極配線6,電荷蓄積部４の下層電
極配線7,スイッチ部５のゲート電極をなす下層電極配線
８が形成されており、さらにこれらの下層電極配線6,7,
8上には、絶縁層９が形成されている。スイッチ部５の
絶縁層９には半導体層（ここでは、ａ−Si:H）11が形成
され、また光電変換部３の基板１上には光導電材料から
なる光導電性半導体層（ここでは、ａ−Si:H）10が形成
される。なお、ここでは前記半導体層11と前記光導電性
半導体層10とは同時に形成される。
下層電極配線６と上層電極配線12は絶縁層９を介して
マトリクス配線部が形成される。光導電性半導体層10と
半導体層11とは上層電極配線13によって接続されてい
る。上層電極配線13は電荷蓄積部４の絶縁層９上を通っ
て接続され、上層電極配線13と絶縁層９と下層電極配線
７とは蓄積コンデンサを形成する。上層電極配線13の半
導体層11の一端と接続される部分はドレイン電極とな
り、半導体層11の他端と接続される上層電極配線14はソ
ース電極となる。
マトリクス配線部が形成される。光導電性半導体層10と
半導体層11とは上層電極配線13によって接続されてい
る。上層電極配線13は電荷蓄積部４の絶縁層９上を通っ
て接続され、上層電極配線13と絶縁層９と下層電極配線
７とは蓄積コンデンサを形成する。上層電極配線13の半
導体層11の一端と接続される部分はドレイン電極とな
り、半導体層11の他端と接続される上層電極配線14はソ
ース電極となる。
以上が同一基板上に光電変換部と信号処理部とを形成
した場合の構成であるが、同図に示すように光電変換部
３とスイッチ部５のみに半導体層が形成されており、前
記絶縁層９と前記絶縁層９上に形成された光導電性半導
体層10及び半導体層11とはともにグロー放電法等の製造
方法によって形成され、上層電極配線，下層電極配線の
パターンニングと同様にフォトリソグラフィによりパタ
ーンニングされる。
した場合の構成であるが、同図に示すように光電変換部
３とスイッチ部５のみに半導体層が形成されており、前
記絶縁層９と前記絶縁層９上に形成された光導電性半導
体層10及び半導体層11とはともにグロー放電法等の製造
方法によって形成され、上層電極配線，下層電極配線の
パターンニングと同様にフォトリソグラフィによりパタ
ーンニングされる。
［発明が解決しようとする問題点］ しかしながら、上記従来のラインセンサにおいては、
半導体層と絶縁層のフォトエッチング工程に際し、半導
体層と絶縁層とのエッチングの選択性が非常に悪く、半
導体層のエッチングを行うと、絶縁層もエッチングされ
てしまい、絶縁不良，ピンホール等が発生し、歩留りを
著しく低下させていた。
半導体層と絶縁層のフォトエッチング工程に際し、半導
体層と絶縁層とのエッチングの選択性が非常に悪く、半
導体層のエッチングを行うと、絶縁層もエッチングされ
てしまい、絶縁不良，ピンホール等が発生し、歩留りを
著しく低下させていた。
上記問題点を解決するためには、光電変換部，電荷蓄
積部，スイッチ部，配線部等をそれぞれ全く別の成膜，
素子化プロセス工程で形成すれば良いが，ラインセンサ
の製造工程が複雑となって、工数が増え、同一基板上に
一体化して形成する利点が生かせず、コストが上昇して
しまう問題点があった。
積部，スイッチ部，配線部等をそれぞれ全く別の成膜，
素子化プロセス工程で形成すれば良いが，ラインセンサ
の製造工程が複雑となって、工数が増え、同一基板上に
一体化して形成する利点が生かせず、コストが上昇して
しまう問題点があった。
本発明の目的は製造工程が簡易で、歩留りが高く、低
コストの光電変換装置を提供することにある。
コストの光電変換装置を提供することにある。
［問題点を解決するための手段］ 上記の問題点は、基板上に、光電変換部と、この光電
変換部に対応して設けられた電荷蓄積部と、スイッチ部
と、を有する光電変換装置において、 前記光電変換部は少なくとも一対の電極、絶縁層、該
絶縁層上に設けられた半導体層及び前記電極と前記半導
体層との間に設けられたオーミックコンタクト層を、前
記電荷蓄積部は前記基板上に、電極、絶縁層、該絶縁層
上に設けられた半導体層、前記電極と前記半導体層及び
前記絶縁層を挟んで設けられた対向電極、前記半導体層
と前記対向電極との間に設けられたオーミックコンタク
ト層を、前記スイッチ部はゲート電極、該ゲート電極上
に設けられた絶縁層、該絶縁層上に設けられた半導体
層、該半導体層上にオーミックコンタクト層を介して設
けられたソース・ドレイン電極を、夫々有し、 前記光電変換部の前記絶縁層、前記半導体層、及び前
記オーミックコンタクト層の夫々は、前記電荷蓄積部の
前記絶縁層、前記半導体層、及び前記オーミックコンタ
クト層の夫々及び前記スイッチ部の前記絶縁層、前記半
導体層、及び前記オーミックコンタクト層の夫々と同時
に形成された層を利用して形成されていることを特徴と
する本発明の光電変換装置によって解決される。
変換部に対応して設けられた電荷蓄積部と、スイッチ部
と、を有する光電変換装置において、 前記光電変換部は少なくとも一対の電極、絶縁層、該
絶縁層上に設けられた半導体層及び前記電極と前記半導
体層との間に設けられたオーミックコンタクト層を、前
記電荷蓄積部は前記基板上に、電極、絶縁層、該絶縁層
上に設けられた半導体層、前記電極と前記半導体層及び
前記絶縁層を挟んで設けられた対向電極、前記半導体層
と前記対向電極との間に設けられたオーミックコンタク
ト層を、前記スイッチ部はゲート電極、該ゲート電極上
に設けられた絶縁層、該絶縁層上に設けられた半導体
層、該半導体層上にオーミックコンタクト層を介して設
けられたソース・ドレイン電極を、夫々有し、 前記光電変換部の前記絶縁層、前記半導体層、及び前
記オーミックコンタクト層の夫々は、前記電荷蓄積部の
前記絶縁層、前記半導体層、及び前記オーミックコンタ
クト層の夫々及び前記スイッチ部の前記絶縁層、前記半
導体層、及び前記オーミックコンタクト層の夫々と同時
に形成された層を利用して形成されていることを特徴と
する本発明の光電変換装置によって解決される。
［作用］ 本発明の光電変換装置は、少なくとも光電変換部と電
荷蓄積部とスイッチ部とに、絶縁層及びこの絶縁層上に
設けられた半導体層、オーミックコンタクト層を有する
ことにより、エッチング工程等の製造工程上における絶
縁層の劣化を防ぎ、信頼性を向上させることができる。
また光電変換装置の各構成部において前記絶縁層と前記
半導体層とを同時に形成することができるので、製造工
程を簡略化することができ、小型な光電変換装置を提供
することができる。更に、前記半導体層と前記オーミッ
クコンタクト層は光電変換部、電荷蓄積部及びスイッチ
部に同一工程で設けることができるため、工程数の増加
を生ずることもなく、高い歩留まりで極めて優れた特性
の光電変換装置を提供することができる。
荷蓄積部とスイッチ部とに、絶縁層及びこの絶縁層上に
設けられた半導体層、オーミックコンタクト層を有する
ことにより、エッチング工程等の製造工程上における絶
縁層の劣化を防ぎ、信頼性を向上させることができる。
また光電変換装置の各構成部において前記絶縁層と前記
半導体層とを同時に形成することができるので、製造工
程を簡略化することができ、小型な光電変換装置を提供
することができる。更に、前記半導体層と前記オーミッ
クコンタクト層は光電変換部、電荷蓄積部及びスイッチ
部に同一工程で設けることができるため、工程数の増加
を生ずることもなく、高い歩留まりで極めて優れた特性
の光電変換装置を提供することができる。
加えて、半導体層とオーミックコンタクト層を電荷蓄
積部に有することで、優れた絶縁層を保つことができ、
電荷蓄積容量のバラツキを抑えることが可能となり、そ
して、オーミックコンタクト層を設けることによって、
電荷蓄積部に蓄積される不要な電荷をなくすことが可能
になり、電荷蓄積部に蓄積される信号電荷量に余計な電
荷がのることを防ぐことが可能になるので、光電変換特
性をより一層安定させることができる。
積部に有することで、優れた絶縁層を保つことができ、
電荷蓄積容量のバラツキを抑えることが可能となり、そ
して、オーミックコンタクト層を設けることによって、
電荷蓄積部に蓄積される不要な電荷をなくすことが可能
になり、電荷蓄積部に蓄積される信号電荷量に余計な電
荷がのることを防ぐことが可能になるので、光電変換特
性をより一層安定させることができる。
本発明の光電変換装置において、更にマトリクス配線
部を設ける場合は、前記絶縁層と前記半導体層とを層間
絶縁層として用いることにより、光電変換部，電荷蓄積
部，スイッチ部，マトリクス配線部に同一工程で層間絶
縁層を形成することができる。
部を設ける場合は、前記絶縁層と前記半導体層とを層間
絶縁層として用いることにより、光電変換部，電荷蓄積
部，スイッチ部，マトリクス配線部に同一工程で層間絶
縁層を形成することができる。
［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明す
る。なお、本発明の光電変換装置の一実施例として、ラ
インセンサについて説明する。以下の説明において、第
10図に示したラインセンサと同一部材については同一番
号を付する。
る。なお、本発明の光電変換装置の一実施例として、ラ
インセンサについて説明する。以下の説明において、第
10図に示したラインセンサと同一部材については同一番
号を付する。
第１図は本発明によるラインセンサの一実施例の断面
図である。
図である。
第１図において、基板１上には配線部２の下層電極配
線6,電荷蓄積部４の下層電極配線7,スイッチ部５のゲー
ト電極たる下層電極配線８が形成されており、これらの
下層電極配線6,7,8上及びこれらの間の基板１上には絶
縁層９が形成されている。この絶縁層９上には光導電性
半導体層10が形成されており、配線部２上の絶縁層９と
光導電性半導体層10との一部は接続の為に開孔されてい
る。光導電性半導体層10上には上層電極配線12,13,14が
形成されており、上層電極配線12′と上層電極配線13と
の間の開孔部が光電変換部３の光電変換領域となる。上
層電極配線13,光導電性半導体層10,絶縁層9,下層電極配
線７は蓄積コンデンサを形成し、上層電極配線13のスイ
ッチ部５側の一端はドレイン電極となる。上層電極配線
14のスイッチ部５側の一端はソース電極となる。なお不
図示であるが、光導電性半導体層10と上層電極配線12,1
3,14との間にはドーピング層が設けられており、オーミ
ック接触が行われる。本実施例においては、配線部2,光
電変換部3,電荷蓄積部4,スイッチ部５のそれぞれに絶縁
層9,光導電性半導体層10が設けられており、同一工程で
形成される。配線部２においては、下層電極配線６と上
層電極配線12との間に絶縁層９の他に光導電性半導体層
10を設けることとなるが、下層電極配線６と上層電極配
線12との間は絶縁性が保たれていればよく、光導電性半
導体層10の存在は影響を与えない。
線6,電荷蓄積部４の下層電極配線7,スイッチ部５のゲー
ト電極たる下層電極配線８が形成されており、これらの
下層電極配線6,7,8上及びこれらの間の基板１上には絶
縁層９が形成されている。この絶縁層９上には光導電性
半導体層10が形成されており、配線部２上の絶縁層９と
光導電性半導体層10との一部は接続の為に開孔されてい
る。光導電性半導体層10上には上層電極配線12,13,14が
形成されており、上層電極配線12′と上層電極配線13と
の間の開孔部が光電変換部３の光電変換領域となる。上
層電極配線13,光導電性半導体層10,絶縁層9,下層電極配
線７は蓄積コンデンサを形成し、上層電極配線13のスイ
ッチ部５側の一端はドレイン電極となる。上層電極配線
14のスイッチ部５側の一端はソース電極となる。なお不
図示であるが、光導電性半導体層10と上層電極配線12,1
3,14との間にはドーピング層が設けられており、オーミ
ック接触が行われる。本実施例においては、配線部2,光
電変換部3,電荷蓄積部4,スイッチ部５のそれぞれに絶縁
層9,光導電性半導体層10が設けられており、同一工程で
形成される。配線部２においては、下層電極配線６と上
層電極配線12との間に絶縁層９の他に光導電性半導体層
10を設けることとなるが、下層電極配線６と上層電極配
線12との間は絶縁性が保たれていればよく、光導電性半
導体層10の存在は影響を与えない。
光電変換部３においては、光導電性半導体層10を絶縁
層９を介して基板１上に設けることとなり、光導電性半
導体10と絶縁層９の界面におけるエネルギー準位の変化
として表われるが、光導電物性の基本性能をそこなうよ
うな変化は生じない。この場合、光電変換部３の基板１
と絶縁層９との間に電極を設けて、光導電性半導体層10
の界面のエネルギー準位を制御して最適化を図ることも
可能である。
層９を介して基板１上に設けることとなり、光導電性半
導体10と絶縁層９の界面におけるエネルギー準位の変化
として表われるが、光導電物性の基本性能をそこなうよ
うな変化は生じない。この場合、光電変換部３の基板１
と絶縁層９との間に電極を設けて、光導電性半導体層10
の界面のエネルギー準位を制御して最適化を図ることも
可能である。
電荷蓄積部４においては、絶縁層９上に設けられた光
導電性半導体層10は、電荷の蓄積容量に影響を与えるこ
ととなる。この影響は容量のバイアス依存性であり、絶
縁層界面における半導体層のバンドベンディングにより
静電容量が変化するものである。しかしながら、本実施
例に用いられる電荷の充放電動作においては、このバイ
アス依存性は絶縁層９側の電極を負にバイアスすること
によりほとんど無視することができる。
導電性半導体層10は、電荷の蓄積容量に影響を与えるこ
ととなる。この影響は容量のバイアス依存性であり、絶
縁層界面における半導体層のバンドベンディングにより
静電容量が変化するものである。しかしながら、本実施
例に用いられる電荷の充放電動作においては、このバイ
アス依存性は絶縁層９側の電極を負にバイアスすること
によりほとんど無視することができる。
なお、光導電性半導体層10の膜厚は良好な光電変換部
３の光電変換特性とスイッチ部５のスイッチング特性と
が得られる値に設定される。
３の光電変換特性とスイッチ部５のスイッチング特性と
が得られる値に設定される。
次に上記ラインセンサのスイッチ部がマトリクススイ
ッチアレイによって構成された場合について説明する。
ッチアレイによって構成された場合について説明する。
第２図はマトリクススイッチアレイを有するラインセ
ンサの等価回路を示す。
ンサの等価回路を示す。
同図において、S1,S2,・・・,SN（以下、SY1と記す）
は光電変換部３を示す光センサである。C1,C2,・・・,C
N（以下、CY1と記す）は電荷蓄積部４を示す蓄積コンデ
ンサであり、光センサSY1の光電流を蓄積する。ST1,ST
2,・・・,STN（以下、STY1と記す）は蓄積コンデンサCY
1の電荷を負荷コンデンサCX1に転送する為の転送用スイ
ッチ、SR1,SR2,・・・,SRN（以下、SRY1と記す）は蓄積
コンデンサCY1の電荷をリセットする放電用スイッチで
ある。本例においては、スイッチ部５は転送用スイッチ
STY1と放電用スイッチSRY1とからなる。
は光電変換部３を示す光センサである。C1,C2,・・・,C
N（以下、CY1と記す）は電荷蓄積部４を示す蓄積コンデ
ンサであり、光センサSY1の光電流を蓄積する。ST1,ST
2,・・・,STN（以下、STY1と記す）は蓄積コンデンサCY
1の電荷を負荷コンデンサCX1に転送する為の転送用スイ
ッチ、SR1,SR2,・・・,SRN（以下、SRY1と記す）は蓄積
コンデンサCY1の電荷をリセットする放電用スイッチで
ある。本例においては、スイッチ部５は転送用スイッチ
STY1と放電用スイッチSRY1とからなる。
これらの光センサSY1、蓄積コンデンサCY1、転送用ス
イッチSTY1及び放電用スイッチSRY1はそれぞれ一列アレ
イ状に配置され、Ｎ×Ｍにブロック分けされる。アレイ
状に設けられた転送用スイッチSTY1,放電用スイッチSRY
1のゲート電極はマトリクス配線部15に接続される。転
送用スイッチSTY1のゲート電極は他のブロックの同順位
の転送用スイッチのゲート電極とそれぞれ共通に接続さ
れ、放電用スイッチSRY1のゲート電極は各ブロック内の
次の順位の転送用スイッチのゲート電極に循環して接続
される。
イッチSTY1及び放電用スイッチSRY1はそれぞれ一列アレ
イ状に配置され、Ｎ×Ｍにブロック分けされる。アレイ
状に設けられた転送用スイッチSTY1,放電用スイッチSRY
1のゲート電極はマトリクス配線部15に接続される。転
送用スイッチSTY1のゲート電極は他のブロックの同順位
の転送用スイッチのゲート電極とそれぞれ共通に接続さ
れ、放電用スイッチSRY1のゲート電極は各ブロック内の
次の順位の転送用スイッチのゲート電極に循環して接続
される。
マトリクス配線部15の共通線（ゲート駆動線G1,G2,・
・・,GN）はゲート駆動部16によりドライブされる。一
方信号出力は引出し線18（信号出力線D1,D2,・・・,D
M）から信号処理部17に接続される。
・・,GN）はゲート駆動部16によりドライブされる。一
方信号出力は引出し線18（信号出力線D1,D2,・・・,D
M）から信号処理部17に接続される。
第３図は上記ラインセンサの動作を示すタイミングチ
ヤート図である。
ヤート図である。
ゲート駆動線（G1,G2,・・・,GN）にはゲート駆動部1
6から順次選択パルス（VG1,VG2,VG3,・・・,VGN）が印
加される。まず、ゲート駆動線G1が選択されると、転送
用スイッチST1がON状態となり、蓄積コンデンサC1に蓄
積された電荷が負荷コンデンサCX1に転送される。次に
ゲート駆動線G2が選択されると、転送用スイッチST2がO
N状態となり、蓄積コンデンサC2に蓄積された電荷が負
荷コンデンサCX1に転送され、同時に放電用スイッチSR1
により蓄積コンデンサC1の電荷がリセットされる。以下
同様にして、G3,G4,・・・,GNについても選択されて読
み取り動作が行われる。なお図中、VC1,VC2,・・・,VCN
は蓄積コンデンサCY1の電位の変化を示す。これらの動
作は各ブロックごとに行われ、各ブロックの信号出力VX
1,VX2,・・・,VXMは信号処理部17の入力D1,D2,・・・,D
Mに送られ、シリアル信号に変換されて出力される。
6から順次選択パルス（VG1,VG2,VG3,・・・,VGN）が印
加される。まず、ゲート駆動線G1が選択されると、転送
用スイッチST1がON状態となり、蓄積コンデンサC1に蓄
積された電荷が負荷コンデンサCX1に転送される。次に
ゲート駆動線G2が選択されると、転送用スイッチST2がO
N状態となり、蓄積コンデンサC2に蓄積された電荷が負
荷コンデンサCX1に転送され、同時に放電用スイッチSR1
により蓄積コンデンサC1の電荷がリセットされる。以下
同様にして、G3,G4,・・・,GNについても選択されて読
み取り動作が行われる。なお図中、VC1,VC2,・・・,VCN
は蓄積コンデンサCY1の電位の変化を示す。これらの動
作は各ブロックごとに行われ、各ブロックの信号出力VX
1,VX2,・・・,VXMは信号処理部17の入力D1,D2,・・・,D
Mに送られ、シリアル信号に変換されて出力される。
第４図は上記ラインセンサの斜視図を示す。
第４図において、１は基板であり、この基板１上には
マトリクス配線部15、光電変換部３、光電変換部３の出
力電荷を蓄積する電荷蓄積部４、電荷蓄積部４の電荷を
信号処理IC21に転送するアレイ状に設けられた転送用ス
イッチ19、電荷蓄積部４にリセットをかけるアレイ状に
設けられた放電用スイッチ20が形成されている。転送用
スイッチ19,放電用スイッチ20はＮ×Ｍにブロック分け
されており、転送用スイッチ19のドレイン電極はそれぞ
れに対応する電荷蓄積部４に接続され、ソース電極は各
ブロック毎に一本にまとめられ、不図示の負荷コンデン
サと信号処理IC21に接続される。一方各ブロックのゲー
ト電極は各ブロック内の同じ順位のゲート電極線が共通
につながるように、マトリクス配線部15に接続される。
このマトリクス配線部15の共通電極はゲートドライブIC
22に接続される。信号処理IC21はスイッチアレイ，シフ
トレジスタ，バッファアンプ等で構成され、引出し線18
に転送された信号の読み出し、リセットを行う。またこ
の信号処理IC21は引出し線18の配線長を最小とするよう
に、基板１の中央付近に配置している。なお、この引出
し線18の線間にはグランドの電位を持つ不図示のシール
ドパターンが配置されている。
マトリクス配線部15、光電変換部３、光電変換部３の出
力電荷を蓄積する電荷蓄積部４、電荷蓄積部４の電荷を
信号処理IC21に転送するアレイ状に設けられた転送用ス
イッチ19、電荷蓄積部４にリセットをかけるアレイ状に
設けられた放電用スイッチ20が形成されている。転送用
スイッチ19,放電用スイッチ20はＮ×Ｍにブロック分け
されており、転送用スイッチ19のドレイン電極はそれぞ
れに対応する電荷蓄積部４に接続され、ソース電極は各
ブロック毎に一本にまとめられ、不図示の負荷コンデン
サと信号処理IC21に接続される。一方各ブロックのゲー
ト電極は各ブロック内の同じ順位のゲート電極線が共通
につながるように、マトリクス配線部15に接続される。
このマトリクス配線部15の共通電極はゲートドライブIC
22に接続される。信号処理IC21はスイッチアレイ，シフ
トレジスタ，バッファアンプ等で構成され、引出し線18
に転送された信号の読み出し、リセットを行う。またこ
の信号処理IC21は引出し線18の配線長を最小とするよう
に、基板１の中央付近に配置している。なお、この引出
し線18の線間にはグランドの電位を持つ不図示のシール
ドパターンが配置されている。
第５図は上記ラインセンサの部分構成平面図を示す。
同図において、15はマトリクス配線部、３は光電変換
部、４は電荷蓄積部、19は転送用スイッチ、20は電荷蓄
積部４の電荷をリセットする放電用スイッチ、18は転送
用スイッチの信号出力を信号処理ICに接続する引出し
線、23は転送用スイッチ19によって転送される電荷を蓄
積し、読み出すための負荷コンデンサである。
部、４は電荷蓄積部、19は転送用スイッチ、20は電荷蓄
積部４の電荷をリセットする放電用スイッチ、18は転送
用スイッチの信号出力を信号処理ICに接続する引出し
線、23は転送用スイッチ19によって転送される電荷を蓄
積し、読み出すための負荷コンデンサである。
本実施例では光電変換部3,転送用スイッチ19及び放電
用スイッチ20を構成する光導電性半導体層としてａ−S
i:H膜が用いられ、絶縁層としてグロー放電による窒化
シリコン膜（SiNH）が用いられている。
用スイッチ20を構成する光導電性半導体層としてａ−S
i:H膜が用いられ、絶縁層としてグロー放電による窒化
シリコン膜（SiNH）が用いられている。
なお、第５図においては、煩雑さを避けるために、上
下二層の電極配線のみ示し、上記光導電性半導体層及び
絶縁層は図示していない。また上記光導電性半導体層及
び絶縁層は光電変換部3,電荷蓄積部4,転送用スイッチ19
及び放電用スイッチ20に形成されているほか、上層電極
配線と基板との間にも形成されている。さらに上層電極
配線と光導電性半導体層との界面にはn+にドープされた
ａ−SiH層が形成され、オーミック接合がとられてい
る。
下二層の電極配線のみ示し、上記光導電性半導体層及び
絶縁層は図示していない。また上記光導電性半導体層及
び絶縁層は光電変換部3,電荷蓄積部4,転送用スイッチ19
及び放電用スイッチ20に形成されているほか、上層電極
配線と基板との間にも形成されている。さらに上層電極
配線と光導電性半導体層との界面にはn+にドープされた
ａ−SiH層が形成され、オーミック接合がとられてい
る。
また、本実施例のラインセンサの配線パターンにおい
ては、各光電変換部から出力される信号経路はすべて他
の配線と交差しないように配線されており、各信号成分
間のクロストーク並びにゲート電極配線からの誘導ノイ
ズ等の発生を防いでいる。
ては、各光電変換部から出力される信号経路はすべて他
の配線と交差しないように配線されており、各信号成分
間のクロストーク並びにゲート電極配線からの誘導ノイ
ズ等の発生を防いでいる。
第６図は第５図の部分縦断面図であり、第６図（ａ）
はＡ−Ａ′断面図，第６図（ｂ）はＢ−Ｂ′断面図，第
６図（ｃ）はＣ−Ｃ′断面図である。
はＡ−Ａ′断面図，第６図（ｂ）はＢ−Ｂ′断面図，第
６図（ｃ）はＣ−Ｃ′断面図である。
第６図（ａ）は光電変換部３の縦断面図を示し、24は
転送用スイッチ19のゲート電極に接続される下層電極配
線、９は絶縁層、10は光導電性半導体層、12,13は上層
電極配線である。入射した光はａ−Si:Hたる光導電性半
導体層10の導電率を変化させ、くし状に対向する上層電
極配線12,13間に流れる電流を変化させる。
転送用スイッチ19のゲート電極に接続される下層電極配
線、９は絶縁層、10は光導電性半導体層、12,13は上層
電極配線である。入射した光はａ−Si:Hたる光導電性半
導体層10の導電率を変化させ、くし状に対向する上層電
極配線12,13間に流れる電流を変化させる。
第６図（ｂ）は電荷蓄積部４の縦断面図を示し、電荷
蓄積部４は下層電極配線７と，この下層電極配線７上に
形成された絶縁層９と光導電性半導体層10との誘電体
と，光導電性半導体層10上に形成された上層電極配線13
とから構成される。この電荷蓄積部４の構造はいわゆる
MISコンデンサ（Metal−Insulater−Semiconductor）と
同じ構造である。バイアス条件は正負いずれでも、用い
ることができるが、下層電極配線７を常に負にバイアス
する状態で用いることにより、安定な容量と周波数特性
を得ることができる。
蓄積部４は下層電極配線７と，この下層電極配線７上に
形成された絶縁層９と光導電性半導体層10との誘電体
と，光導電性半導体層10上に形成された上層電極配線13
とから構成される。この電荷蓄積部４の構造はいわゆる
MISコンデンサ（Metal−Insulater−Semiconductor）と
同じ構造である。バイアス条件は正負いずれでも、用い
ることができるが、下層電極配線７を常に負にバイアス
する状態で用いることにより、安定な容量と周波数特性
を得ることができる。
第６図（ｃ）は転送用スイッチ19及び放電用スイッチ
20の縦断面図を示し、転送用スイッチ19は、ゲート電極
たる下層電極配線24と、ゲート絶縁層をなす絶縁層９
と、光導電性半導体層10と、ソース電極たる上層電極配
線14と、ドレイン電極たる上層電極配線13とから構成さ
れる。放電用スイッチ20のゲート絶縁層及び光導電性半
導体層は前記絶縁層９及び光導電性半導体層10と同一層
であり、ソース電極は前記上層電極配線13、ゲート電極
は下層電極配線27、ドレイン電極は上層電極配線26であ
る。転送用スイッチ19及び放電用スイッチ20は薄膜電界
効果トランジスタ（TFT）を構成する。
20の縦断面図を示し、転送用スイッチ19は、ゲート電極
たる下層電極配線24と、ゲート絶縁層をなす絶縁層９
と、光導電性半導体層10と、ソース電極たる上層電極配
線14と、ドレイン電極たる上層電極配線13とから構成さ
れる。放電用スイッチ20のゲート絶縁層及び光導電性半
導体層は前記絶縁層９及び光導電性半導体層10と同一層
であり、ソース電極は前記上層電極配線13、ゲート電極
は下層電極配線27、ドレイン電極は上層電極配線26であ
る。転送用スイッチ19及び放電用スイッチ20は薄膜電界
効果トランジスタ（TFT）を構成する。
前述したように、上層電極配線13,14,26と光導電性半
導体層10との界面には、ａ−Si:Hのn+層が介在し、オー
ミック接触を形成している。
導体層10との界面には、ａ−Si:Hのn+層が介在し、オー
ミック接触を形成している。
なお、通常TFTの上部はパッシベーション膜（SiNH、S
iO2、シリコン系，有機系樹脂等）が形成されるが、第
６図（ｃ）においては図示していない。
iO2、シリコン系，有機系樹脂等）が形成されるが、第
６図（ｃ）においては図示していない。
以上のように本発明によるラインセンサは、光電変換
部，蓄積電荷部，転送用スイッチ，放電用スイッチ，マ
トリクス配線部の各構成部のすべてが光導電性半導体層
と絶縁層の積層構造を有するので、各部を同一プロセス
により同時形成することができる。
部，蓄積電荷部，転送用スイッチ，放電用スイッチ，マ
トリクス配線部の各構成部のすべてが光導電性半導体層
と絶縁層の積層構造を有するので、各部を同一プロセス
により同時形成することができる。
第７図は本発明によるラインセンサの他の実施例を示
す部分平面図である。
す部分平面図である。
本実施例のラインセンサは、基板１側から光を照射
し、光電変換部３に接触させた原稿の反射光を直接光電
変換部３が読み取る、いわゆるレンズレスタイプの光電
変換装置である。
し、光電変換部３に接触させた原稿の反射光を直接光電
変換部３が読み取る、いわゆるレンズレスタイプの光電
変換装置である。
光電変換部３には基板側より入射される照明光を遮光
する遮光層25が設けられる。さらに原稿を照らすための
照明窓28が設けられる。
する遮光層25が設けられる。さらに原稿を照らすための
照明窓28が設けられる。
第８図は第７図の部分縦断面図であり、第８図（ａ）
はＤ−Ｄ′断面図，第８図（ｂ）はＥ−Ｅ′断面図であ
る。
はＤ−Ｄ′断面図，第８図（ｂ）はＥ−Ｅ′断面図であ
る。
第８図（ａ）に示すように、照明窓28は上層電極配線
12の中の一部が開口されて形成されている。この照明窓
28は下層電極配線によって形成されてもよい。
12の中の一部が開口されて形成されている。この照明窓
28は下層電極配線によって形成されてもよい。
第８図（ｂ）に示すように、遮光層25は下層電極配線
によって形成される。この遮光層25は通常負のバイアス
電圧が印加され、暗電流が十分小さくなるように制御さ
れる。
によって形成される。この遮光層25は通常負のバイアス
電圧が印加され、暗電流が十分小さくなるように制御さ
れる。
第９図に第４図に示した引出し線18の部分平面図を示
す。
す。
同図において、隣接する各ブロックの引出し線18の間
にグランドパターン29を配置している。このグランドパ
ターン29により、隣接する引出し線間の容量結合による
クロストークを回避することができる。引出し線18とグ
ランドパターン29の間に生ずる線間容量は負荷コンデン
サの一部として動作する。各ブロックの引出し線の配線
長の長さの違いによる容量の違いは、負荷コンデンサ部
23の面積を調整することにより、各ブロックの負荷コン
デンサの実効容量を一定にしている。30は引出し線18と
接続される引出し端子である。
にグランドパターン29を配置している。このグランドパ
ターン29により、隣接する引出し線間の容量結合による
クロストークを回避することができる。引出し線18とグ
ランドパターン29の間に生ずる線間容量は負荷コンデン
サの一部として動作する。各ブロックの引出し線の配線
長の長さの違いによる容量の違いは、負荷コンデンサ部
23の面積を調整することにより、各ブロックの負荷コン
デンサの実効容量を一定にしている。30は引出し線18と
接続される引出し端子である。
本実施例の回路構成では、マトリクス配線をスイッチ
部のゲート電極側で行い、各ブロック内の転送用スイッ
チのソース電極は一本にまとめられているが、本発明の
実施態様はこの回路構成に限られず、ソース電極側でマ
トリクス配線を行った構成等の種々の回路構成に応用す
ることができる。
部のゲート電極側で行い、各ブロック内の転送用スイッ
チのソース電極は一本にまとめられているが、本発明の
実施態様はこの回路構成に限られず、ソース電極側でマ
トリクス配線を行った構成等の種々の回路構成に応用す
ることができる。
［発明の効果］ 以上詳細に説明したように、本発明による光電変換装
置によれば、少なくとも光電変換部，蓄積電荷部，スイ
ッチ部に絶縁層及びこの絶縁層上に設けられた半導体
層、オーミックコンタクト層を有することにより、 光電変換装置の各構成部を同時に形成することができ
るので、成膜，素子化プロセス等の製造工程を簡略化す
ることができ、また各構成部の基本構成が同一であるの
で、集積化に適しており、小型な光電変換装置を提供す
ることができる。特に、前記半導体層と前記オーミック
コンタクト層は光電変換部、電荷蓄積部及びスイッチ部
に同一工程で設けることができるため、工程数の増加を
生ずることもなく、高い歩留まりで極めて優れた特性の
光電変換装置を提供することができる。さらにエッチン
グ工程等の製造工程上における絶縁層の劣化をなくすこ
とができるので、電荷蓄積部及びマトリクス配線部等に
おけるコンデンサ部分のショート，容量のバラツキ、電
極配線交差部の絶縁劣化等を著しく減少させることがで
きる。
置によれば、少なくとも光電変換部，蓄積電荷部，スイ
ッチ部に絶縁層及びこの絶縁層上に設けられた半導体
層、オーミックコンタクト層を有することにより、 光電変換装置の各構成部を同時に形成することができ
るので、成膜，素子化プロセス等の製造工程を簡略化す
ることができ、また各構成部の基本構成が同一であるの
で、集積化に適しており、小型な光電変換装置を提供す
ることができる。特に、前記半導体層と前記オーミック
コンタクト層は光電変換部、電荷蓄積部及びスイッチ部
に同一工程で設けることができるため、工程数の増加を
生ずることもなく、高い歩留まりで極めて優れた特性の
光電変換装置を提供することができる。さらにエッチン
グ工程等の製造工程上における絶縁層の劣化をなくすこ
とができるので、電荷蓄積部及びマトリクス配線部等に
おけるコンデンサ部分のショート，容量のバラツキ、電
極配線交差部の絶縁劣化等を著しく減少させることがで
きる。
これらの結果として、コストダウンが可能となり、設
定自由度が高く、信頼性の優れた光電変換装置を提供す
ることができる。また、半導体層とオーミックコンタク
ト層を電荷蓄積部に有することで、優れた絶縁層を保つ
ことができ、電荷蓄積容量のバラツキを抑えることが可
能となり、そして、オーミックコンタクト層を設けるこ
とによって、電荷蓄積部に蓄積される不要な電荷をなく
すことが可能になり、電荷蓄積部に蓄積される信号電荷
量に余計な電荷がのることを防ぐことが可能になるの
で、光電変換特性をより一層安定させることができる。
定自由度が高く、信頼性の優れた光電変換装置を提供す
ることができる。また、半導体層とオーミックコンタク
ト層を電荷蓄積部に有することで、優れた絶縁層を保つ
ことができ、電荷蓄積容量のバラツキを抑えることが可
能となり、そして、オーミックコンタクト層を設けるこ
とによって、電荷蓄積部に蓄積される不要な電荷をなく
すことが可能になり、電荷蓄積部に蓄積される信号電荷
量に余計な電荷がのることを防ぐことが可能になるの
で、光電変換特性をより一層安定させることができる。
本発明の光電変換装置において、更にマトリクス配線
部を設ける場合は、前記絶縁層と前記半導体層とを層間
絶縁層として用いることにより、光電変換部と電荷蓄積
部とスイッチ部と同一工程で層間絶縁層を形成すること
ができる。
部を設ける場合は、前記絶縁層と前記半導体層とを層間
絶縁層として用いることにより、光電変換部と電荷蓄積
部とスイッチ部と同一工程で層間絶縁層を形成すること
ができる。
第１図は本発明によるラインセンサの一実施例の断面図
である。 第２図はマトリクススイッチアレイを有するラインセン
サの等価回路を示す。 第３図は上記ラインセンサの動作を示すタイミングチヤ
ート図である。 第４図は上記ラインセンサの斜視図を示す。 第５図は上記ラインセンサの部分構成平面図を示す。 第６図は第５図の部分縦断面図である。 第７図は本発明によるラインセンサの他の実施例を示す
部分平面図である。 第８図は第７図の部分縦断面図である。 第９図に第４図に示した引出し線18の部分平面図を示
す。 第10図は従来のラインセンサの縦断面図である。 １……基板 ２……配線部 ３……光電変換部 ４……電荷蓄積部 ５……スイッチ部 6,7,8……下層電極配線 ９……絶縁層 10……光導電性半導体層 12,13,14……上層電極配線
である。 第２図はマトリクススイッチアレイを有するラインセン
サの等価回路を示す。 第３図は上記ラインセンサの動作を示すタイミングチヤ
ート図である。 第４図は上記ラインセンサの斜視図を示す。 第５図は上記ラインセンサの部分構成平面図を示す。 第６図は第５図の部分縦断面図である。 第７図は本発明によるラインセンサの他の実施例を示す
部分平面図である。 第８図は第７図の部分縦断面図である。 第９図に第４図に示した引出し線18の部分平面図を示
す。 第10図は従来のラインセンサの縦断面図である。 １……基板 ２……配線部 ３……光電変換部 ４……電荷蓄積部 ５……スイッチ部 6,7,8……下層電極配線 ９……絶縁層 10……光導電性半導体層 12,13,14……上層電極配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北原 信子 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 鈴木 秀之 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭56−138968（ＪＰ，Ａ) 特開 昭60−5557（ＪＰ，Ａ) 特開 昭59−177964（ＪＰ，Ａ) 特開 昭59−138371（ＪＰ，Ａ)
Claims (3)
- 【請求項１】基板上に、光電変換部と、この光電変換部
に対応して設けられた電荷蓄積部と、スイッチ部と、を
有する光電変換装置において、 前記光電変換部は少なくとも一対の電極、絶縁層、該絶
縁層上に設けられた半導体層及び前記電極と前記半導体
層との間に設けられたオーミックコンタクト層を、 前記電荷蓄積部は前記基板上に、電極、絶縁層、該絶縁
層上に設けられた半導体層、前記電極と前記半導体層及
び前記絶縁層を挟んで設けられた対向電極、前記半導体
層と前記対向電極との間に設けられたオーミックコンタ
クト層を、 前記スイッチ部はゲート電極、該ゲート電極上に設けら
れた絶縁層、該絶縁層上に設けられた半導体層、該半導
体層上にオーミックコンタクト層を介して設けられたソ
ース・ドレイン電極を、夫々有し、 前記光電変換部の前記絶縁層、前記半導体層、及び前記
オーミックコンタクト層の夫々は、前記電荷蓄積部の前
記絶縁層、前記半導体層、及び前記オーミックコンタク
ト層の夫々及び前記スイッチ部の前記絶縁層、前記半導
体層、及び前記オーミックコンタクト層の夫々と同時に
形成された層を利用して形成されていることを特徴とす
る光電変換装置。 - 【請求項２】前記半導体層はアモルファスシリコン層で
ある特許請求の範囲第１項に記載の光電変換装置。 - 【請求項３】前記オーミックコンタクト層はアモルファ
スシリコンn+層である特許請求の範囲第１項に記載の光
電変換装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144990A JP2501199B2 (ja) | 1986-06-23 | 1986-06-23 | 光電変換装置 |
| DE3751242T DE3751242T2 (de) | 1986-01-24 | 1987-01-22 | Photoelektrischer Wandler. |
| EP87300566A EP0232083B1 (en) | 1986-01-24 | 1987-01-22 | Photoelectric conversion device |
| US07/412,586 US4931661A (en) | 1986-01-24 | 1989-09-25 | Photoelectric conversion device having a common semiconductor layer for a portion of the photoelectric conversion element and a portion of the transfer transistor section |
| US07/907,287 US5306648A (en) | 1986-01-24 | 1992-07-01 | Method of making photoelectric conversion device |
| US07/912,651 US5338690A (en) | 1986-01-24 | 1992-07-09 | Photoelectronic conversion device |
| US08/128,108 US5627088A (en) | 1986-01-24 | 1993-09-29 | Method of making a device having a TFT and a capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61144990A JP2501199B2 (ja) | 1986-06-23 | 1986-06-23 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS632377A JPS632377A (ja) | 1988-01-07 |
| JP2501199B2 true JP2501199B2 (ja) | 1996-05-29 |
Family
ID=15374912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61144990A Expired - Fee Related JP2501199B2 (ja) | 1986-01-24 | 1986-06-23 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2501199B2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56138968A (en) * | 1980-03-31 | 1981-10-29 | Canon Inc | Photoelectric converter |
| JPS5730882A (en) * | 1980-07-31 | 1982-02-19 | Suwa Seikosha Kk | Active matrix substrate |
| JPS59138371A (ja) * | 1983-01-27 | 1984-08-08 | Canon Inc | フオトセンサアレイ |
| JPS59177964A (ja) * | 1983-03-28 | 1984-10-08 | Fujitsu Ltd | イメ−ジ・センサ |
| JPS605557A (ja) * | 1983-06-24 | 1985-01-12 | Canon Inc | フオトセンサ |
| JPH0624234B2 (ja) * | 1983-10-25 | 1994-03-30 | 松下電器産業株式会社 | １次元光電変換装置 |
| JPH0650777B2 (ja) * | 1984-06-15 | 1994-06-29 | セイコー電子工業株式会社 | アクテイブマトリクス表示装置の基板 |
| JP2566130B2 (ja) * | 1984-08-28 | 1996-12-25 | セイコー電子工業株式会社 | アクテイブマトリクス表示装置用基板の製造方法 |
-
1986
- 1986-06-23 JP JP61144990A patent/JP2501199B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS632377A (ja) | 1988-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0232083B1 (en) | Photoelectric conversion device | |
| US5338690A (en) | Photoelectronic conversion device | |
| US5525813A (en) | Image sensor having TFT gate electrode surrounding the photoelectric conversion element | |
| US6069393A (en) | Photoelectric converter | |
| JPH05160379A (ja) | イメージセンサ及び画像読取装置 | |
| KR20000048110A (ko) | 고체촬상장치 및 그 제조방법 | |
| JPH022304B2 (ja) | ||
| US5160836A (en) | Image sensor including a plurality of light-receiving arrays and method of driving the same | |
| US5073828A (en) | Photoelectric conversion device | |
| JP3154850B2 (ja) | 光電変換装置及びその製造方法 | |
| JPH0730084A (ja) | ２次元密着型イメージセンサ | |
| JP2501199B2 (ja) | 光電変換装置 | |
| EP0296603A2 (en) | Photoelectric converter | |
| JPH0590557A (ja) | 光電変換装置及び情報処理装置 | |
| JPS61263156A (ja) | イメ−ジセンサ | |
| JPH0618260B2 (ja) | イメージセンサの製造方法 | |
| JPH07120766B2 (ja) | 光電変換装置の製造方法 | |
| EP0304336B1 (en) | Photoelectric conversion device and method for producing the same | |
| JP3029117B2 (ja) | 光センサ用薄膜半導体装置 | |
| JP3146509B2 (ja) | ２次元密着型イメージセンサ | |
| JP2899052B2 (ja) | 薄膜半導体装置 | |
| JPH0521780A (ja) | 固体撮像素子 | |
| JPH065834A (ja) | イメージセンサ | |
| JP3298259B2 (ja) | 電荷転送素子 | |
| JPH04367273A (ja) | カラー画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |