JP2024517197A - 表示パネル及び表示装置 - Google Patents
表示パネル及び表示装置 Download PDFInfo
- Publication number
- JP2024517197A JP2024517197A JP2023566913A JP2023566913A JP2024517197A JP 2024517197 A JP2024517197 A JP 2024517197A JP 2023566913 A JP2023566913 A JP 2023566913A JP 2023566913 A JP2023566913 A JP 2023566913A JP 2024517197 A JP2024517197 A JP 2024517197A
- Authority
- JP
- Japan
- Prior art keywords
- pixel circuit
- circuit units
- display panel
- units
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims description 53
- 229910052755 nonmetal Inorganic materials 0.000 claims description 12
- 239000010409 thin film Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011664 nicotinic acid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本願は、表示パネル及び表示装置に関する。表示パネルは、基板と、アレイ状に配列された複数の発光ユニットと、複数の第1画素回路ユニットと、複数の第2画素回路ユニットとを含む。前記基板は、表示エリアと、表示エリアを少なくとも部分的に取り囲むフレームエリアとを含む。前記複数の発光ユニットは、表示エリアに設けられる。各発光ユニットは、第1電極を含む。前記複数の第1画素回路ユニットは、アレイ状に配列され且つ表示エリアに設けられる。各第1画素回路ユニットは、複数の第1画素回路を含む。前記複数の第1画素回路は、アレイ状に配列され、且つ少なくとも1つの第1画素回路は、対応する発光ユニットの第1電極に電気的に接続される。前記複数の第2画素回路ユニットは、表示エリアに設けられる。各第2画素回路ユニットは、複数の第2画素回路を含む。前記複数の第2画素回路は、アレイ状に配列され、且つ少なくとも1つの第2画素回路は、対応する発光ユニットの第1電極に電気的に接続される。任意の隣接する2つの第1画素回路ユニットの間に第1配置隙間が形成されている。
Description
本願は、表示技術分野に関し、特に表示パネル及び表示装置に関する。
本願は、2022年1月28日に出願された、出願番号202210108272.8、名称「表示パネル及び表示装置」の中国特許出願の優先権を主張し、その全体が参照によりここに取り込まれる。
表示スクリーン技術の発展に伴い、限られた空間で表示領域を最大化するために、狭額縁表示技術が提案されている。
通常、フレームエリアの駆動回路の配置要求に制限され、かつフレキシブルスクリーンは折り曲げプロセスの制限を受ける可能性があるので、スクリーン本体のフレームをさらに小さくすることができない。そのため、市場において一部の駆動回路を表示エリア内に設置してフレームの寸法を減少させる技術が提出されていたが、この技術は、表示エリア内の画素回路の変化を引き起こし、さらにスクリーン本体の表示安定性に影響する。
これに鑑みて、表示パネル及び表示装置を提供する必要がある。
本願の一態様によれば、表示パネルが提供される。当該表示パネルは、基板と、アレイ状に配列された複数の発光ユニットと、複数の第1画素回路ユニットと、複数の第2画素回路ユニットとを含む。前記基板は、表示エリアと、表示エリアを少なくとも部分的に取り囲むフレームエリアとを含む。前記複数の発光ユニットは、表示エリアに設けられる。各発光ユニットは、第1電極を含む。前記複数の第1画素回路ユニットは、アレイ状に配列され且つ表示エリアに設けられる。各第1画素回路ユニットは、複数の第1画素回路を含む。前記複数の第1画素回路は、アレイ状に配列され、且つ少なくとも1つの第1画素回路は、対応する発光ユニットの第1電極に電気的に接続される。前記複数の第2画素回路ユニットは、表示エリアに設けられる。各第2画素回路ユニットは、複数の第2画素回路を含む。前記複数の第2画素回路は、アレイ状に配列され、且つ少なくとも1つの第2画素回路は、対応する発光ユニットの第1電極に電気的に接続される。任意の隣接する2つの第1画素回路ユニットの間に第1配置隙間が形成されている。
本願の他の態様によれば、上記の表示パネルを含む表示装置が提供される。
上記表示装置によれば、複数の第1画素回路を配置して、規律を有する複数の第1画素回路ユニットの配列を設計することで、各第1画素回路ユニットにおける隣接する2つの第1画素回路の間の間隔を小さくするが、任意の隣接する2つの第1画素回路ユニットの間の間隔を対応的に大きくすることができ、この大きくした間隔は、他の材料を添加する要求を満たし、さらに表示パネルの表示安定性を向上させることができる。
本願を理解しやすくするために、以下では関連する添付図面を参照して本願に対してより全面的に説明する。添付図面には本願の実施例が示される。しかし、本願は、多くの異なる形式で実現することができ、本明細書で説明した実施例に限らない。逆に、これらの実施例を提供する目的は、本願の開示内容に対する理解をより徹底的かつ全面的にすることである。
本願では、表示パネルの表示面に垂直な方向を第3方向と定義し、表示面に平行であり、且つ交差する2つの方向を第1方向及び第2方向と定義する。第3方向は同時に表示パネル及びその基板の厚さ方向であり、基板から発光ユニットに向かう方向である。
フレームの寸法を減少させるために、本来表示パネルのフレームエリアに位置する駆動回路を部分的に表示エリア内に設置する。
表示パネルの表示エリアにおいて、画素回路は、発光ユニットを発光させるために、発光ユニットに電気的に接続される。画素回路と発光ユニットは、通常、表示パネルの表示面に垂直な方向、即ち第3方向において1対1で対応する。表示エリアの寸法に影響することなく、駆動回路を表示エリア内に設置するために、従来の発光ユニットの寸法を維持するとともに、従来の画素回路の寸法を小さくすることができる。これにより、フレームエリアに近い領域の下方に駆動回路を配置する空間を確保し、フレームエリアの寸法を小さくすることができる。
これに加え、発明者らは研究した結果、画素回路の寸法を小さくして得られた表示エリアの空間は、表示エリア内に駆動回路を配置する需要を満たすことができるが、対応する2つの隣接する画素回路の間の間隔が大きくなり、表示の安定性に一定の影響をもたらす一方、表示エリア内のすべての画素回路がいずれも等間隔で設けられると、隣接する2つの画素回路の間の間隔が大きくなるが、この大きくなった間隔は、他の材料又は素子を設けるのに十分ではなく、さらに表示安定性を向上させることができないことを見出した。
したがって、表示安定性を向上させることが可能な表示パネル及び表示装置を提供す必要がある。図1乃至図4を参照すると、本願の少なくとも1つの実施例における表示パネル100は、基板10、複数の発光ユニット20、複数の第1画素回路ユニット30及び複数の第2画素回路ユニット40を含む。基板10は、表示エリアAAと、表示エリアを少なくとも部分的に取り囲むフレームエリアFAとを含む。表示パネル100は、表示過程において、表示エリアAA内で画像を表示するが、フレームエリアFA内で画像を表示しない。
複数の発光ユニット20は、アレイ状に配列され、且つ表示エリアAAに設けられる。各発光ユニット20は、第1電極21を含む。さらに、各発光ユニット20は、発光部22及び第2電極23をさらに含む。本願の実施例では、第1電極21は、陽極であり、第2電極23は、陰極である。発光部22は、少なくとも有機発光層を含むことができる。一実施例では、複数の発光ユニット20は、第1方向に沿って行を呈して配列され、且つ第2方向に沿って列を呈して配列される。一実施例では、第1方向は、第2方向に垂直である。
複数の第1画素回路ユニット30は、アレイ状に配列され、且つ表示エリアAAに設けられる。各第1画素回路ユニット30は、複数の第1画素回路31を含む。複数の第1画素回路31は、アレイ状に配列され、第1方向に沿って行を呈して配列され、且つ第2方向に沿って列を呈して配列され、且つ、各第1画素回路31は、発光ユニット20に電気的に接続されて、当該発光ユニット20を発光させる。具体的には、少なくとも1つの第1画素回路31は、それに対応する発光ユニット20の第1電極21に電気的に接続される。複数の第2画素回路ユニット40は、表示エリアAAに設けられる。各第2画素回路ユニット40は、複数の第2画素回路41を含む。複数の第2画素回路41は、アレイ状に配列され、第1方向に沿って行を呈して配列され、且つ第2方向に沿って列を呈して配列される。少なくとも1つの第2画素回路41は、発光ユニット20に電気的に接続されるように配置されて、当該発光ユニット20を発光させる。具体的には、少なくとも1つの第2画素回路41は、それに対応する発光ユニット20の第1電極21に電気的に接続される。いくつかの実施例では、表示パネル100において複数の発光ユニット20におけるいずれかの発光ユニット20は、1つの第1画素回路31又は1つの第2画素回路41に電気的に接続されるように配置される。いくつかの実施例では、第1画素回路ユニット30及び第2画素回路41は、並列に第3方向に垂直な同一の平面に設けられ、複数の発光ユニット20は、全体として第1画素回路ユニット30及び第2画素回路41の上方に位置する。
具体的には、第1画素回路31及び第2画素回路41は、いずれも薄膜トランジスタを含む。薄膜トランジスタは、電流出力端を有し、当該電流出力端は、発光ユニット20の第1電極21に電気的に接続される。より具体的には、第1画素回路31及び第2画素回路41における薄膜トランジスタは、いずれもソース311、ドレイン312、ゲート313及び半導体層314を含む。ソース311とドレイン312は、間隔をあけて設けられ、且つそれぞれ半導体層314に電気的に接続される。ゲート313と半導体層314は、第3方向において対向設置され且つ電気的に絶縁される。いくつかの実施形態では、薄膜トランジスタは、P型トランジスタであり、発光ユニット20の第1電極21は、ドレイン312に接続される。他のいくつかの実施形態では、薄膜トランジスタは、N型トランジスタであり、発光ユニット20の第1電極21は、ソース311に接続される。
図5を参照すると、本願の実施例では、表示パネル100は、基板10に設けられた複数本のグリッド線50及び複数本のデータ線60をさらに含む。各グリッド線50は、第1方向に沿って延在し、且つ複数本のグリッド線50は、第2方向に沿って間隔をあけて配列される。各データ線60は、第2方向に沿って延在し、且つ複数本のデータ線60は、第1方向に沿って間隔をあけて配列される。複数本のグリッド線50は、複数本のデータ線60と交差して複数の画素領域を画定して形成する。第1方向及び第2方向は、いずれも基板10に平行である。一実施例では、第1方向は、第2方向に垂直である。図2乃至図5を参照すると、各第1画素回路31は、対応的に1つの画素領域内に設けられる。各第2画素回路41は、対応的に別の画素領域内に設けられる。
本願の実施例における複数の第1画素回路ユニット30は、アレイ状に配列され、任意の隣接する2行の第1画素回路ユニット30の間、及び/又は任意の隣接する2列の第1画素回路ユニット30の間に、第1配置隙間CC1が形成される。一実施例では、複数の第1画素回路ユニット30は、第1方向に沿って行を呈して配列され、且つ第2方向に沿って列を呈して配列される。
本願の実施例では、同一の第1画素回路ユニット30において、任意の隣接する2つの第1画素回路31の基板10における正投影の間の間隔は、第1配置隙間CC1の寸法よりも小さい。このように、表示パネル100がより大きい第1配置隙間CC1の寸法を有することに有利である。
理解できるように、2つの画素回路は第1方向に隣接すると、この2つの画素回路の間に位置する配置隙間の寸法は、この配置隙間の第1方向における寸法である。2つの画素回路が第2方向に隣接すると、この2つの画素回路の間に位置する配置隙間の寸法は、この配置隙間の第2方向における寸法である。つまり、表示パネル100における画素回路は、すべて等間隔で設けられるのではなく、それぞれ異なる第1画素回路ユニット30に位置する隣接する2つの第1画素回路31の間隔は、同一の第1画素回路ユニット30に位置する隣接する2つの第1画素回路31の間隔よりも大きい。
いくつかの実施例では、同一の第1画素回路ユニット30に位置するすべての第1画素回路31は、等間隔に分布する。
本願の実施例において、複数の第1画素回路31を配置して、規律を有する複数の第1画素回路ユニット30の配列を設計することにより、各第1画素回路ユニット30における隣接する2つの第1画素回路31の間の間隔を小さくするが、任意の隣接する2行及び/又は2列の第1画素回路ユニット30の間の間隔(即ち、第1配置隙間CC1)を対応的に大きくすることができ、この大きくした間隔は、他の材料又は素子、例えば仮想の画素回路などを設けるために用いることができ、さらに表示パネル100の表示安定性を向上させる。
本願の実施例では、各第1画素回路ユニット30の基板10における正投影は、第1投影領域BB1を形成し、当該第1画素回路ユニット30に対応する複数の発光ユニット20の第1電極21は、基板10における正投影が第2投影領域を形成し、第2投影領域は、第1投影領域BB1内に位置する。第1投影領域BB1は、隣接する2つの第1画素回路31の間の隙間の基板10における正投影領域を含む。
各第2画素回路ユニット40の基板10における正投影は、第3投影領域BB2を形成し、当該第2画素回路ユニット40に対応する複数の発光ユニット20の第1電極21は、基板10における正投影が第4投影領域を形成し、第4投影領域は、第3投影領域BB2と重ね合わせず、又は部分的に重ね合わせる。第3投影領域BB2は、隣接する2つの第2画素回路41の間の隙間の基板10における正投影領域を含む。
画素回路は、寸法が小さくなると、対応する発光ユニットとの間の接続回路が変わり、多くの接続回路がすべて変わると、回路のプロセスが複雑になる恐れがあり、かつ、表示の安定性に影響をもたらす恐れもある。
本願の実施例では、第2投影領域が第1投影領域BB1内に位置するため、第1画素回路ユニット30内の第1画素回路31は、対応する発光ユニット20との間は、第1画素回路31の寸法が減少していないときの発光ユニット20との相対位置をほぼ維持することができる。このように、接続回路を変える必要がない。いくつかの実施例では、第1画素回路31の位置は、それに電気的に接続された発光ユニット20の位置と第3方向においてほぼ対応することができ、例えば、第1画素回路31の基板10における正投影は、対応する発光ユニット20の基板10における正投影と少なくとも部分的に重ね合わせる。第4投影領域が第3投影領域BB2と部分的に重ね合わせるか又は重ね合わせないため、第2画素回路ユニット40の第2画素回路41は、対応する発光ユニット20との間は、第2画素回路41の寸法が減少していないときの発光ユニット20との相対位置を維持できない。このように、接続回路もそれによって変わって、狭額縁による画素回路の寸法の縮小の需要を満たす。いくつかの実施例では、少なくとも一部の第2画素回路41の位置は、それに電気的に接続された発光ユニット20の位置と第3方向において対応せず、例えば、複数の第2画素回路41のうちの少なくとも一部の基板10における正投影は、対応する発光ユニット20の基板10における正投影とは全く重ね合わせない。本願の実施例における表示パネル100は、画素回路を第1画素回路ユニット30と第2画素回路ユニット40とに分割し、かつ、接続回路を変える必要のある画素回路を第2画素回路ユニット40に限定することにより、変える必要のある接続回路の数を減少させ、回路のプロセスを簡略化し、さらに表示の安定性を向上させることができる。
各第1画素回路31の寸法が減少するため、複数の第1画素回路31を集めて第1画素回路ユニット30を形成するために、必然的に隣接する2つの第1画素回路31の間の距離を接近させる。そのため、隣接する2つの、寸法が減少した第1画素回路31が互いに近づくと同時に、少なくとも一部又はすべての第1画素回路31の位置は、対応する発光ユニット20の位置と第3方向において少しずれが存在するが、この少しのずれは制御可能な範囲内にある。
再び図3を参照すると、いくつかの実施例では、画素回路の寸法を減少させるとともに隣接する画素回路の間隔を変えると同時に、発光ユニット20の寸法及び配列形態が変わらないため、発光ユニット20は、第2画素回路41の電流出力端と第3方向において位置ずれが生じる。いくつかの実施例では、表示パネル100は、中継金属層65をさらに含み、中継金属層65は、複数の第2画素回路41と、対応する複数の発光ユニット20の第1電極21との間に位置する。少なくとも一部の第2画素回路41は、中継金属層65を介して対応する発光ユニット20の第1電極21に電気的に接続される。具体的には、中継金属層65は、平坦化層78とソースドレイン層73との間に位置する。より具体的には、中継金属層65とソースドレイン層73は、パッシベーション層76に設けられたビアによって接続される。
一実施例では、表示エリアAAは、第1表示エリアAA1と、第1表示エリアAA1とフレームエリアFAとの間に位置する第2表示エリアAA2とを含む。複数の第1画素回路ユニット30は、第1表示エリアAA1に設けられ、複数の第2画素回路ユニット40は、第2表示エリアAA2に設けられる。フレームの寸法を減少させるために、駆動回路55は、表示エリア、例えば第2表示エリアAA2に部分的に設けられ、且つ表示エリアAAの縁に位置する。第2画素回路ユニット40の位置を第1画素回路ユニット30の位置よりもフレームエリアFA寄りに設置することにより、これによって引き起こす画素回路と発光ユニット20との相対位置の変化をできる限り第2画素回路ユニット40に限定することができ、さらに第1画素回路ユニット30間に規律的に第1放置空間CC1を形成することができる。
さらに、表示パネル100は、駆動回路55を備えている。駆動回路55は、基板10に設けられ、且つ少なくとも一部の駆動回路55は、表示エリアAA、例えば第2表示エリアAA2に設けられる。駆動回路55は、駆動信号を提供するように、第1画素回路31と第2画素回路41に電気的に接続されてもよい。具体的には、駆動回路55は、スイッチング回路、ゲート駆動回路及び発光制御回路を含む。
スイッチング回路は、データ線60を介して第1画素回路31と第2画素回路41に電気的に接続される。具体的には、各データ線60は、対応する、同一の列のすべての第1画素回路31又はすべての第2画素回路41に電気的に接続される。
ゲート駆動回路は、ゲート駆動信号を提供するように、グリッド線50における走査線を介して第1画素回路31と第2画素回路41に電気的に接続される。具体的には、各グリッド線50は、対応する同一行のすべての第1画素回路31又はすべての第2画素回路41に電気的に接続される。
発光制御回路は、発光信号を提供するように、グリッド線50における発光制御線を介して第1画素回路31と第2画素回路41に電気的に接続されてもよい。具体的には、発光制御回路とゲート駆動回路は、第2方向に沿ってグリッド線50の対向する両側に分布する。
画素回路は、グリッド線50からのゲート駆動信号に応じて、データ線60からのデータ信号を発光ユニット20に提供して、各発光ユニット20の発光を制御し、又は各発光ユニット20の輝度を制御することができる。
いくつかの実施形態では、表示エリアAAに設けられた駆動回路55の基板10における正投影は、第5投影領域を形成し、第5投影領域は、第3投影領域BB2の第1投影領域BB1から遠い一方側に位置し、且つ第4投影領域と部分的に重ね合わせる。このように、駆動回路55をフレームエリアFAの縁に近い表示エリアAAの発光ユニット20の下方に収納し、さらにフレームの寸法を小さくすることができる。
いくつかの実施例では、表示パネル100は、電源線をさらに含み、電源線は、電圧信号を提供するように、第1画素回路31、第2画素回路41及び発光ユニット20のうちの少なくとも1つに電気的に接続される。
本願における電源線は、表示エリアAA又はフレームエリアFAに設けられてもよい。いくつかの実施例では、電源線は、第1電源線、第2電源線及び第3電源線のうちの少なくとも1つを含むことができる。第1電源線は、低電圧信号(VDD)を提供するためのものであり、第2電源線は、高電圧信号(VSS)を提供するためのものであり、第3電源線は、基準電圧信号(Vref)を提供するためのものである。具体的には、第1電源線VDDは、電圧を発光ユニット20の第1電極21に印加するように、表示エリアAA内で第1画素回路31及び第2画素回路41に電気的に接続される。第2電源線VSSは、電圧を第2電極23に印加するように、フレームエリアFA内で発光ユニット20の第2電極23に電気的に接続される。第3電源線Vrefは、表示エリアAA内で第1画素回路31及び第2画素回路41に電気的に接続される。
再び図2及び図3を参照すると、いくつかの実施例では、表示パネル100は、第1仮想画素回路68をさらに含み、第1仮想画素回路68は、表示エリアAAに設けられ、具体的には第1配置隙間CC1に設けられ、第1画素回路ユニット30及び第2画素回路ユニット40と同一層に設けられる。第1仮想画素回路68は、電源線に電気的に接続される。具体的には、第1仮想画素回路68は、電源線のうちの第1電源線VDD、第2電源線VSS及び第3電源線Vrefのうちの少なくとも1つ又は任意の組み合わせに電気的に接続されてもよい。そのうちの任意の組み合わせに電気的に接続される場合、一定の規律に従って接続されてもよい。
このように、電源線に接続された第1仮想画素回路68を設置することで、伝送回路の形態を増やし、長い電源線に生じた明らかな電圧低下(IR Drop)を補償して、複数の第1画素回路31及び第2画素回路41が得る電圧が一致し、それぞれの発光ユニット20に提供する駆動電流が一致し、さらに表示パネル100の発光輝度を均一にし、表示パネル100の表示均一性を向上させる。また、第1仮想画素回路68をまとめて第1配置隙間CC1に配置することができるため、電源線との間の接続回路を簡単にすることができる。
図4に示すように、複数の発光ユニット20は、同じ寸法の小格子で4行2列に配列され、対応する第1画素回路ユニット30における複数の第1画素回路31も、同じ寸法の小格子で5行2.5列に配列されるので、第1画素回路ユニット30における余分な1行及び0.5列は、第1仮想画素回路68を配置可能な領域となる。
再び図3を参照すると、いくつかの実施例では、第1仮想画素回路68は、互いに接続された複数の第1サブ仮想画素回路681を含み、第1サブ仮想画素回路681のパターン及び形状は、第1画素回路31又は第2画素回路41のパターン及び形状と同じである。このように、第1サブ仮想画素回路681は、第1画素回路31又は第2画素回路41と同期に成形することが可能であるため、第1仮想画素回路68の製造難易度を低下させ、表示パネル100のプロセスを簡略化することができる。また、表示エリアAAにおいて、回路設計の違いによる表示ムラ(Mura)や光学的スジ不良などの問題を回避することもできる。
具体的には、第1サブ仮想画素回路681は、第3方向に積層設置された非金属層6811、第1金属層6812及び第2金属層6813を含んでもよい。
より具体的には、表示パネル100は、第3方向に沿って基板10上に順に積層設置されたアレイ層70、パッシベーション層76、平坦化層78及び発光素子層80を含むことができる。アレイ層70は、活性層71、ゲート層72及びソースドレイン層73を含む。アレイ層70は、活性層71とゲート層72との間に設けられた第1絶縁層74、及びゲート層72とソースドレイン層73との間に設けられた第2絶縁層75をさらに含む。発光素子層80は、第1電極層81、発光層82及び第2電極層83を含む。また、ソースドレイン層73には、第1画素回路31及び第2画素回路41の薄膜トランジスタのソース311及びドレイン312が形成され、活性層71には、第1画素回路31及び第2画素回路41の薄膜トランジスタの半導体層314が形成され、ゲート層72には、第1画素回路31及び第2画素回路41の薄膜トランジスタのゲート313が形成されている。第1電極層81は、発光ユニット20の第1電極21を形成し、発光層82は、発光ユニット20の発光部22を形成し、第2電極層83は、発光ユニット20の第2電極23を形成する。
非金属層6811は、活性層71と同一層に設けられ、且つ非金属層6811のパターン及び形状は、第1画素回路31又は第2画素回路41の活性層71におけるパターン及び形状とそれぞれ同じである。いくつかの実施例では、非金属層6811は、仮想半導体層を含み、第1画素回路31及び第2画素回路41の薄膜トランジスタの半導体層314と同一層に設けられ、且つパターン及び形状がそれぞれ同じである。第1金属層6812は、ゲート層72と同一層に設けられ、且つ第1金属層6812のパターン及び形状は、第1画素回路31及び第2画素回路41のゲート層72におけるパターン及び形状とそれぞれ同じである。いくつかの実施例では、第1金属層6812は、仮想ゲートを含み、第1画素回路31及び第2画素回路41の薄膜トランジスタのゲート313と同一層に設けられ、且つパターン及び形状がそれぞれ同じである。第2金属層6813は、ソースドレイン層73と同一層で設けられ、且つ第2金属層6813のパターン及び形状は、第1画素回路31及び第2画素回路41のソースドレイン層73におけるパターン及び形状とそれぞれ同じである。いくつかの実施例では、第2金属層6813は、仮想ソース及び仮想ドレインを含むことができ、仮想ソース及び仮想ドレインは、それぞれ、第1画素回路31及び第2画素回路41の薄膜トランジスタのソース311及びドレイン312と同一層に設けられ、且つパターン及び形状がそれぞれ同じである。
いくつかの実施例では、非金属層6811、第1金属層6812及び第2金属層6813は、第3方向に沿って互いに接続される。具体的には、三者を接続するように、第1絶縁層74及び第2絶縁層75にビアを開けることができる。他の実施形態では、非金属層6811と第1金属層6812は接続され、又は第1金属層6812と第2金属層6813は接続され、又は非金属層6811と第2金属層6813は接続されてもよい。
いくつかの実施例では、第1サブ仮想画素回路681は、非金属層6811、第1金属層6812及び第2金属層6813のうちの1つ又は任意の2つの組み合わせのみを含んでもよいが、ここで限定されない。
第1仮想画素回路68は、発光ユニット20を駆動する機能を有する必要がないため、第1サブ仮想画素回路681は、いずれの発光ユニット20に電気的に接続されていない。いくつかの実施例では、非金属層6811を互いに独立し且つ絶縁する2つの部分に仕切り、例えば、仮想半導体層を互いに独立し且つ絶縁する2つの部分に仕切ることができる。当該互いに独立し且つ絶縁する2つの部分は、それぞれ、第2金属層6813の仮想ソース及び仮想ドレインと、第1絶縁層74及び第2絶縁層75におけるビアを介して接続されてもよい。
他のいくつかの実施例では、第2金属層6813の仮想ソースと仮想ドレインのうちの少なくとも1つを非金属層6811に接続しなくてもよく、具体的には、第1絶縁層74と第2絶縁層75の対応するビアをなくすことで実現可能である。
図5に示すように、いくつかの実施例では、少なくとも一部の第1仮想画素回路68の配線形状は、メッシュ状を呈する。具体的には、少なくとも一部の第1仮想画素回路68の配線形状は、複数本のグリッド線50及び複数本のデータ線60の配線形状と合致する。このように、電圧低下を低減する効果を奏することが可能であり、且つスクリーンの表示効果を最適化することができる。具体的には、第1仮想画素回路68は、グリッド線50に平行な複数本の第1金属配線682と、データ線60に平行な複数本の第2金属配線683を含み、且つ複数本の第1金属配線682と複数本の第2金属配線683は、交差してメッシュ構造を形成する。より具体的には、第1金属配線682は、第2方向に平行であり、第2金属配線683は、第1方向に平行である。
一実施形態では、第1金属配線682の延在方向は、グリッド線50の延在方向と同じであり、第2金属配線683の延在方向は、データ線60の延在方向と同じである。第1金属配線682及び第2金属配線683は、電源線に電気的に接続され、グリッド線50及びデータ線60と信号源が異なるため、両者を区別するために、第1金属配線682及び第2金属配線683がグリッド線50及びデータ線60と異なる層にあるとすることができる。
いくつかの実施例では、第1金属配線682は、第1金属層6812及び第2金属層6813のうちの一方を含み、第2金属配線683は、第1金属層6812及び第2金属層6813のうちの他方を含む。具体的には、各第1金属配線682は、第1方向に沿って行を呈して配列された複数の第1金属層6812及び複数の第2金属層6813のうちの一方が順に接続されて形成され、各第2金属配線683は、第2方向に沿って列を呈して配列された複数の第1金属層6812及び複数の第2金属層6813のうちの他方が順に接続されて形成されてもよい。
いくつかの実施例では、表示パネル100の第1配置隙間CC1は、第1方向に沿って隣接する2つの第1画素回路ユニット30の間の第1サブ配置隙間、及び第2方向に沿って隣接する2つの第1画素回路ユニット30の間の第2サブ配置隙間を含む。第1サブ配置隙間の寸法は、第2サブ配置隙間の寸法と異なる。異なる隙間は、異なる寸法、数又は形態などの配線需要を満たすことができる。
いくつかの実施例では、隣接する第1画素回路ユニット30と第2画素回路ユニット40との間には、第2配置隙間CC2が形成されている。第2配置隙間CC2を設置することで、第1画素回路ユニット30と第2画素回路ユニット40との間に他の材料を設置することができ、さらに表示パネル100の表示安定性を向上させる。一実施例では、第1配置隙間の寸法CC1は、第2配置隙間CC2の寸法と等しい。このように、全体の表示パネルにおける各画素回路ユニット間の隙間の寸法が一致するように保ち、スクリーン本体の表示効果を最適化するのに有利である。
再び図2を参照すると、いくつかの実施例では、表示パネル100は、第2仮想画素回路をさらに含み、第2仮想画素回路は、隣接する2つの第2画素回路ユニット40の間に設けられ、且つ電源線に電気的に接続される。
一実施例では、複数の第2画素回路ユニット40は、複数の第1画素回路ユニット30の第1方向における一方側に位置し、且つ複数の第2画素回路ユニット40は、第2方向に沿って列を呈して配列される。第2方向において任意の隣接する2つの第2画素回路ユニット40の間には第3配置隙間CC3が形成される。任意の隣接する2列の第1画素回路ユニット30の間のすべての第1配置隙間CC1は互いに連通し、且つ対応する第3配置隙間CC3は互いに連通する。さらに、第2仮想画素回路は、第3配置隙間CC3内に設けられる。
他のいくつかの実施例では、複数の第2画素回路ユニット40は、複数の第1画素回路ユニット30の第2方向における一方側に位置し、且つ複数の第2画素回路ユニット40は、第1方向に沿って行を呈して配列される。第1方向において任意の隣接する2つの第2画素回路ユニット40の間には第4配置隙間が形成される。任意の隣接する2行の第1画素回路ユニット30の間のすべての第1配置隙間CC1は互いに連通し、且つ対応する第4配置隙間は互いに連通する。さらに、第2仮想画素回路は、第4配置隙間CC4内に設けられる。
他の実施例では、複数の第2画素回路ユニット40の配列形態は、上記2種の形態の組み合わせであってもよく、表示パネル100は、第2方向に列を呈して配列された複数の第2画素回路ユニット40を含むだけでなく、第1方向に沿って行を呈して配列された複数の第2画素回路ユニット40も含んでもよいが、ここで限定されない。このように、第1配置隙間CC1と第3配置隙間CC3及び第4配置隙間との間の連通関係が複雑になって、第1仮想画素回路68と第2仮想画素回路との間の接続関係が複雑になり、配線が複雑になることを回避できる。
当然ながら、他の実施例では、複数の第2画素回路ユニット40を連続して配列して、隣接する2つの第2画素回路ユニット40の間に形成された第3配置隙間CC3又は第4配置隙間をなくしてもよいが、ここで限定されない。
同一の第2画素回路ユニット40において、任意の隣接する2つの第2画素回路41の基板10における正投影の間の間隔は、第3配置隙間CC3又は第4配置隙間の寸法よりも小さい。
さらに、第1仮想画素回路68と第2仮想画素回路は、第1配置隙間CC1と第3配置隙間CC3又は第4配置隙間との連通箇所で接続されてもよい。このように、電源線の配線末端がフレームエリアFAのバインディングエリアであるため、第1仮想画素回路68の配線が集中する第2画素回路ユニット40から干渉を受けることを避けるために、隣接する2つの第2画素回路ユニット40の間に第3配置隙間CC3又は第4配置隙間を形成し、且つ当該第3配置隙間CC3又は第4配置隙間と第1配置隙間CC1との連通箇所で第2仮想画素回路を第1仮想画素回路68に電気的に接続する。従って、第2仮想画素回路は、集中する第2画素回路ユニット40を避けてフレームエリアFAに達する必要がなく、配線経路を簡略化する。
いくつかの実施例では、第2仮想画素回路は、互いに接続された複数の第2サブ仮想画素回路を含み、第2サブ仮想画素回路の構造形態、膜層の配置及び他の部材との接続関係は、いずれも第1仮想画素回路と同じであってもよいため、ここで繰り返し述べない。
同様の発明構想に基づいて、本願の実施例は、上記の表示パネル100を含む表示装置をさらに提供する。
具体的には、表示装置は、携帯電話端末、バイオニクス電子、電子皮膚、ウェアラブルデバイス、車載デバイス、モノのインターネットデバイスおよび人工知能デバイスなどの分野に応用することができる。表示端末は、具体的には、携帯電話、タブレット、ハンドヘルドコンピュータ、ipod(登録商標)、スマートウォッチなどのデジタルデバイスであってもよい。
上記実施例の各技術的特徴は任意に組み合わせることができ、説明を簡潔にするために、上記実施例における各技術的特徴のすべての可能な組み合わせについて説明していないが、これらの技術的特徴の組み合わせに矛盾がない限り、すべて本明細書に記載する範囲であると考えるべきである。
Claims (18)
- 表示パネルであって、
基板と、アレイ状に配列された複数の発光ユニットと、アレイ状に配列された複数の第1画素回路ユニットと、複数の第2画素回路ユニットとを含み、
前記基板は、表示エリアと、前記表示エリアを少なくとも部分的に取り囲むフレームエリアとを含み、
前記複数の発光ユニットは前記表示エリアに設けられ、各前記発光ユニットは、第1電極を含み、
前記複数の第1画素回路ユニットは前記表示エリアに設けられ、各前記第1画素回路ユニットは、複数の第1画素回路を含み、前記複数の第1画素回路は、アレイ状に配列され、且つ少なくとも1つの前記第1画素回路は、対応する発光ユニットの前記第1電極に電気的に接続され、
前記複数の第2画素回路ユニットは、前記表示エリアに設けられ、各前記第2画素回路ユニットは、複数の第2画素回路を含み、前記複数の第2画素回路は、アレイ状に配列され、且つ少なくとも1つの前記第2画素回路は、対応する発光ユニットの前記第1電極に電気的に接続され、
任意の隣接する2つの第1画素回路ユニットの間に第1配置隙間が形成されている、ことを特徴とする表示パネル。 - 同一の前記第1画素回路ユニットにおいて、任意の隣接する2つの前記第1画素回路の前記基板における正投影の間の間隔は、前記第1配置隙間の寸法よりも小さい、ことを特徴とする請求項1に記載の表示パネル。
- 隣接する前記第1画素回路ユニットと前記第2画素回路ユニットの間に第2配置隙間が形成され、前記第1配置隙間の寸法は、前記第2配置隙間の寸法と等しい、ことを特徴とする請求項1に記載の表示パネル。
- 前記複数の第1画素回路ユニットは、第1方向に沿って行を呈して配列され、且つ第2方向に沿って列を呈して配列され、
前記表示パネルの前記第1配置隙間は、前記第1方向に沿って隣接する2列の前記第1画素回路ユニットの間に位置する第1サブ配置隙間と、前記第2方向に沿って隣接する2行の前記第1画素回路ユニットの間に位置する第2サブ配置隙間を含み、
前記第1サブ配置隙間の寸法は、前記第2サブ配置隙間の寸法と異なり、
前記第1方向及び前記第2方向は、いずれも前記基板の表示面に平行であり、且つ前記第1方向は、前記第2方向に垂直である、ことを特徴とする請求項1に記載の表示パネル。 - 前記表示エリアは、第1表示エリアと、前記第1表示エリアと前記フレームエリアとの間に位置する第2表示エリアとを含み、
前記複数の第1画素回路ユニットは、前記第1表示エリアに設けられ、前記複数の第2画素回路ユニットは、前記第2表示エリアに設けられている、ことを特徴とする請求項1に記載の表示パネル。 - 各前記第1画素回路ユニットの前記基板における正投影は、第1投影領域を形成し、前記第1画素回路ユニットに対応する複数の前記発光ユニットの前記第1電極の、前記基板における正投影は第2投影領域を形成し、前記第2投影領域は、前記第1投影領域内に位置する、ことを特徴とする請求項1に記載の表示パネル。
- 各前記第2画素回路ユニットの前記基板における正投影は第3投影領域を形成し、前記第2画素回路ユニットに対応する複数の前記発光ユニットの前記第1電極の、前記基板における正投影は第4投影領域を形成し、前記第4投影領域は、前記第3投影領域と部分的に重ね合わせるか又は重ね合わせない、ことを特徴とする請求項6に記載の表示パネル。
- 前記表示パネルは、駆動回路をさらに含み、前記駆動回路は、前記基板に設けられ、且つ少なくとも一部が前記表示エリアに位置し、前記駆動回路は、駆動信号を提供するように、前記複数の第1画素回路及び前記複数の第2画素回路に電気的に接続され、
前記表示エリアに設けられた前記駆動回路の、前記基板における正投影は第5投影領域を形成し、前記第5投影領域は、前記第4投影領域と部分的に重ね合わせる、ことを特徴とする請求項7に記載の表示パネル。 - 前記表示パネルは、中継金属層をさらに含み、前記中継金属層は、前記複数の第2画素回路と、前記複数の第2画素回路に対応する複数の前記発光ユニットの前記第1電極との間に位置し、少なくとも一部の前記第2画素回路は、前記中継金属層を介して対応する前記発光ユニットの前記第1電極に電気的に接続されている、ことを特徴とする請求項7に記載の表示パネル。
- 前記複数の第1画素回路ユニットは、第1方向に沿って行を呈して配列され、且つ第2方向に沿って列を呈して配列され、
前記複数の第2画素回路ユニットは、前記複数の第1画素回路ユニットの前記第1方向における一方側に位置し、且つ前記複数の第2画素回路ユニットは、前記第2方向に沿って列を呈して配列され、前記第2方向において任意の隣接する2つの第2画素回路ユニットの間に第3配置隙間が形成され、任意の隣接する2列の第1画素回路ユニットの間のすべての前記第1配置隙間は互いに連通し、且つ対応する前記第3配置隙間と互いに連通し、
前記第1方向及び前記第2方向は、いずれも前記基板の表示面に平行であり、且つ前記第1方向は、前記第2方向に垂直である、ことを特徴とする請求項1に記載の表示パネル。 - 前記複数の第1画素回路ユニットは、第1方向に沿って行を呈して配列され、且つ第2方向に沿って列を呈して配列され、
前記複数の第2画素回路ユニットは、前記複数の第1画素回路ユニットの前記第2方向における一方側に位置し、且つ前記複数の第2画素回路ユニットは、前記第1方向に沿って行を呈して配列され、前記第1方向において任意の隣接する2つの第2画素回路ユニットの間に第4配置隙間が形成され、任意の隣接する2行の第1画素回路ユニットの間のすべての前記第1配置隙間は互いに連通し、且つ対応する前記第4配置隙間と互いに連通し、
前記第1方向及び前記第2方向は、いずれも前記基板の表示面に平行であり、且つ前記第1方向は、前記第2方向に垂直である、ことを特徴とする請求項1に記載の表示パネル。 - 前記複数の第1画素回路ユニットは、第1方向に沿って行を呈して配列され、且つ第2方向に沿って列を呈して配列され、
前記複数の第2画素回路ユニットは、前記複数の第1画素回路ユニットの第1方向における一方側に位置し、且つ前記複数の第2画素回路ユニットは、前記第2方向に沿って列を呈して配列され、前記第2方向において任意の隣接する2つの第2画素回路ユニットの間に第3配置隙間が形成され、任意の隣接する2列の第1画素回路ユニットの間のすべての前記第1配置隙間は互いに連通し、且つ対応する前記第3配置隙間と互いに連通し、また、
前記複数の第2画素回路ユニットは、前記複数の第1画素回路ユニットの前記第2方向における一方側に位置し、且つ前記複数の第2画素回路ユニットは、前記第1方向に沿って行を呈して配列され、前記第1方向において任意の隣接する2つの第2画素回路ユニットの間に第4配置隙間が形成され、任意の隣接する2行の第1画素回路ユニットの間のすべての前記第1配置隙間は互いに連通し、且つ対応する前記第4配置隙間と互いに連通し、
前記第1方向及び前記第2方向は、いずれも前記基板の表示面に平行であり、且つ前記第1方向は、前記第2方向に垂直である、ことを特徴とする請求項1に記載の表示パネル。 - 前記表示パネルは、電源線及び第1仮想画素回路をさらに含み、前記電源線は、電圧信号を提供するように、前記第1画素回路、前記第2画素回路及び前記発光ユニットのうちの少なくとも1つに電気的に接続され、前記第1仮想画素回路は、前記第1配置隙間に設けられ、且つ前記電源線に電気的に接続されている、ことを特徴とする請求項1~12のいずれか1項に記載の表示パネル。
- 少なくとも一部の前記第1仮想画素回路の配線の形状は、メッシュ状を呈する、ことを特徴とする請求項13に記載の表示パネル。
- 前記電源線によって、低電圧信号、高電圧信号又は基準電圧信号のうちの少なくとも1つを取り込むことが可能である、ことを特徴とする請求項13に記載の表示パネル。
- 前記第1仮想画素回路は、互いに接続された複数の第1サブ仮想画素回路を含み、前記第1サブ仮想画素回路のパターン及び形状は、前記第1画素回路又は前記第2画素回路のパターン及び形状と同じである、ことを特徴とする請求項13に記載の表示パネル。
- 前記第1サブ仮想画素回路は、第3方向に積層設置された非金属層、第1金属層及び第2金属層を含み、前記非金属層、前記第1金属層及び前記第2金属層のうちの少なくとも2つは、第3方向に互いに接続され、
前記第3方向は、前記基板から前記複数の発光ユニットに向かう方向である、ことを特徴とする請求項16に記載の表示パネル。 - 請求項1~17のいずれか1項に記載の表示パネルを含む、ことを特徴とする表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210108272.8A CN114512499A (zh) | 2022-01-28 | 2022-01-28 | 显示面板及显示设备 |
CN202210108272.8 | 2022-01-28 | ||
PCT/CN2022/107403 WO2023142404A1 (zh) | 2022-01-28 | 2022-07-22 | 显示面板及显示设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024517197A true JP2024517197A (ja) | 2024-04-19 |
Family
ID=81550796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023566913A Pending JP2024517197A (ja) | 2022-01-28 | 2022-07-22 | 表示パネル及び表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20240040832A1 (ja) |
EP (1) | EP4318588A4 (ja) |
JP (1) | JP2024517197A (ja) |
KR (1) | KR20230157517A (ja) |
CN (1) | CN114512499A (ja) |
WO (1) | WO2023142404A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113823214B (zh) * | 2021-10-27 | 2023-11-10 | Oppo广东移动通信有限公司 | 显示模组和显示设备 |
CN114512499A (zh) * | 2022-01-28 | 2022-05-17 | 昆山国显光电有限公司 | 显示面板及显示设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106782416B (zh) * | 2017-03-02 | 2019-12-13 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
CN109063631B (zh) * | 2018-07-27 | 2021-08-31 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN110504289B (zh) * | 2019-08-27 | 2022-08-16 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
KR20210138211A (ko) * | 2020-05-11 | 2021-11-19 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비하는 표시 장치 |
KR20220011841A (ko) * | 2020-07-21 | 2022-02-03 | 삼성디스플레이 주식회사 | 표시장치 |
CN113972237A (zh) * | 2020-07-24 | 2022-01-25 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
KR20220034952A (ko) * | 2020-09-11 | 2022-03-21 | 삼성디스플레이 주식회사 | 표시 패널 |
CN113327963A (zh) * | 2021-05-27 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示面板、显示装置和显示面板的制作方法 |
CN113539130B (zh) * | 2021-07-19 | 2023-04-11 | Oppo广东移动通信有限公司 | 显示模组和显示设备 |
CN113506539B (zh) * | 2021-07-19 | 2022-09-09 | Oppo广东移动通信有限公司 | 显示模组和显示设备 |
CN113823214B (zh) * | 2021-10-27 | 2023-11-10 | Oppo广东移动通信有限公司 | 显示模组和显示设备 |
CN114299820B (zh) * | 2021-12-29 | 2024-02-02 | 云谷(固安)科技有限公司 | 一种阵列基板以及显示面板 |
CN114512499A (zh) * | 2022-01-28 | 2022-05-17 | 昆山国显光电有限公司 | 显示面板及显示设备 |
-
2022
- 2022-01-28 CN CN202210108272.8A patent/CN114512499A/zh active Pending
- 2022-07-22 EP EP22923212.9A patent/EP4318588A4/en active Pending
- 2022-07-22 KR KR1020237037278A patent/KR20230157517A/ko active Search and Examination
- 2022-07-22 WO PCT/CN2022/107403 patent/WO2023142404A1/zh active Application Filing
- 2022-07-22 JP JP2023566913A patent/JP2024517197A/ja active Pending
-
2023
- 2023-10-13 US US18/486,408 patent/US20240040832A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20230157517A (ko) | 2023-11-16 |
WO2023142404A1 (zh) | 2023-08-03 |
EP4318588A1 (en) | 2024-02-07 |
EP4318588A4 (en) | 2024-06-26 |
US20240040832A1 (en) | 2024-02-01 |
CN114512499A (zh) | 2022-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106782416B (zh) | 一种显示面板及显示装置 | |
CN107633812B (zh) | 一种显示面板及显示装置 | |
US11581383B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
JP2024056691A (ja) | アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法 | |
CN113078174B (zh) | 阵列基板、显示面板及显示装置 | |
CN111446282B (zh) | 显示基板及显示装置 | |
JP2024517197A (ja) | 表示パネル及び表示装置 | |
CN115152030B (zh) | 显示面板及显示装置 | |
CN113471265B (zh) | 一种显示面板和显示装置 | |
US20220376003A1 (en) | Display panel and display apparatus | |
US20220199734A1 (en) | Display panel and display device | |
CN112130698B (zh) | 一种显示面板及显示装置 | |
CN111312765B (zh) | 显示装置及显示装置的制备方法 | |
CN110707095A (zh) | 显示面板 | |
CN115485847A (zh) | 显示面板及显示装置 | |
CN116403531A (zh) | 显示面板和显示装置 | |
CN114743504A (zh) | 像素电路、显示面板及显示装置 | |
CN113451371A (zh) | 具有减小的路由线电阻的大面板显示器 | |
US20240074266A1 (en) | Display panel and display device | |
US20240161692A1 (en) | Display panel | |
US20240145491A1 (en) | Array substrate, display panel and display device | |
CN115117095A (zh) | 阵列基板和显示面板 | |
CN116312384A (zh) | 显示面板及显示装置 | |
CN117957942A (zh) | 显示面板及显示装置 | |
CN118175878A (zh) | 显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231030 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231030 |