CN114512499A - 显示面板及显示设备 - Google Patents

显示面板及显示设备 Download PDF

Info

Publication number
CN114512499A
CN114512499A CN202210108272.8A CN202210108272A CN114512499A CN 114512499 A CN114512499 A CN 114512499A CN 202210108272 A CN202210108272 A CN 202210108272A CN 114512499 A CN114512499 A CN 114512499A
Authority
CN
China
Prior art keywords
pixel circuit
units
display panel
pixel
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210108272.8A
Other languages
English (en)
Inventor
刘雨生
王刚
丁立薇
米磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202210108272.8A priority Critical patent/CN114512499A/zh
Publication of CN114512499A publication Critical patent/CN114512499A/zh
Priority to JP2023566913A priority patent/JP2024517197A/ja
Priority to KR1020237037278A priority patent/KR20230157517A/ko
Priority to EP22923212.9A priority patent/EP4318588A4/en
Priority to PCT/CN2022/107403 priority patent/WO2023142404A1/zh
Priority to US18/486,408 priority patent/US20240040832A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及一种显示面板及显示设备，显示面板包括基底；阵列排布的多个发光单元，每一发光单元包括第一电极；呈阵列排布的多个第一像素电路单元，每一第一像素电路单元包括多个呈阵列排布的第一像素电路，且每一第一像素电路与一对应的发光单元的第一电极电连接；多个第二像素电路单元，每一第二像素电路单元包括呈阵列排布的多个第二像素电路，且每一第二像素电路与一对应的发光单元的第一电极电连接；任意相邻的两个第一像素电路单元之间形成第一放置间隙。通过对多个第一像素电路进行布置，以规划出具有规律的多个第一像素电路单元的排布，使任意相邻两个第一像素电路单元之间的间距对应增大，以满足添加其他材料的要求，进而提升显示稳定性。

Description

显示面板及显示设备
技术领域
本申请涉及显示技术领域，特别是涉及一种显示面板及显示设备。
背景技术
随着显示屏技术的发展，为了在有限空间最大化显示区域，提出了窄边框显示技术。
通常，受限于边框区的驱动电路的布置要求，柔性屏可能还受到折弯工艺的限制，导致屏体的边框无法进一步地做小，故市面上提出了将部分驱动电路设置于显示区内以减小边框尺寸的技术，但这造成了显示区内像素电路的改变，进而影响了屏体的显示稳定性。
发明内容
基于此，有必要提供一种显示面板及显示设备，能够提升窄边框的显示面板的显示均一性。
根据本申请的一个方面，提供一种显示面板，包括：
基底，包括显示区和至少部分围绕显示区的边框区；
阵列排布的多个发光单元，设于显示区，每一发光单元包括第一电极；
呈阵列排布的多个第一像素电路单元，设于显示区，每一第一像素电路单元包括多个第一像素电路，多个第一像素电路呈阵列排布，且每一第一像素电路与一对应的发光单元的第一电极电连接；以及
多个第二像素电路单元，设于显示区，每一第二像素电路单元包括多个第二像素电路，多个第二像素电路呈阵列排布，且每一第二像素电路与一对应的发光单元的第一电极电连接；
其中，任意相邻的两个第一像素电路单元之间形成第一放置间隙。
上述的显示面板，通过对多个第一像素电路进行布置，以规划出具有规律的多个第一像素电路单元的排布，使得每一第一像素电路单元中的相邻两个第一像素电路之间的间距减小，而任意相邻两个第一像素电路单元之间的间距对应增大，故该增大的间距，能够满足添加其他材料的要求，进而提升了显示面板的显示稳定性。
在一实施例中，在同一第一像素电路单元中，任意相邻的两个第一像素电路在基底的正投影之间的间距，小于第一放置间隙的尺寸。
在一实施例中，相邻的第一像素电路单元与第二像素电路单元之间形成有第二放置间隙；
其中，第一放置间隙的尺寸等于第二放置间隙的尺寸。
在一实施例中，多个第一像素电路单元沿第一方向排布呈行，且沿第二方向排布呈列；
显示面板包括位于沿第一方向相邻的两个第一像素电路单元之间的第一子放置间隙，以及位于沿第二方向相邻的两个第一像素电路单元之间的第二子放置间隙；
第一子放置间隙的尺寸，与第二子放置间隙的尺寸相异；
其中，第一方向及第二方向均平行于基底，且第一方向和第二方向相垂直。
在一实施例中，显示区包括第一显示区和位于第一显示区和边框区之间的第二显示区；
多个第一像素电路单元设于第一显示区，多个第二像素电路单元设于第二显示区。
在一实施例中，每一第一像素电路单元在基底的正投影形成第一投影区域，与该第一像素电路单元对应的多个发光单元的第一电极在基底的正投影形成第二投影区域；第二投影区域位于第一投影区域内；
每一第二像素电路单元在基底的正投影形成第三投影区域，与该第二像素电路单元对应的多个发光单元的第一电极在基底的正投影形成第四投影区域，第四投影区域与第三投影区域部分重叠或者不重叠。
在一实施例中，显示面板还包括驱动电路，驱动电路设于基底上，且至少部分位于显示区，驱动电路与多个第一像素电路及多个第二像素电路电连接，以提供驱动信号；
其中，设于显示区的驱动电路在基底的正投影形成第五投影区域，第五投影区域与第四投影区域部分重叠。
在一实施例中，显示面板还包括转接金属层，转接金属层位于多个第二像素电路与该多个第二像素电路对应的多个发光单元的第一电极之间，至少部分第二像素电路单元通过转接金属层与对应的发光单元的第一电极电连接。
在一实施例中，多个第一像素电路单元沿第一方向排布呈行，且沿第二方向排布呈列；
多个第二像素电路单元沿第二方向位于多个第一像素电路单元的一侧，且沿第一方向排布呈行，任意相邻两个第二像素电路单元之间形成第三放置间隙，任意相邻的两列第一像素电路单元之间的所有第一放置间隙彼此连通，且与对应的第三放置间隙沿第二方向彼此连通；和/或
多个第二像素电路单元沿第一方向位于多个第一像素电路单元的一侧，且沿第二方向排布呈列，任意相邻两个第二像素电路单元之间形成第四放置间隙，任意相邻的两行第一像素电路单元之间的所有第一放置间隙彼此连通，且与对应的第四放置间隙沿第一方向彼此连通；
其中，第一方向及第二方向均平行于基底，且第一方向与第二方向相垂直。
在一实施例中，显示面板还包括电源线及第一虚拟像素电路，电源线与第一像素电路、第二像素电路及发光单元中的至少一者电连接，以提供电压信号，第一虚拟像素电路设于第一放置间隙，且与电源线电连接。
在一实施例中，至少部分第一虚拟像素电路的布线形状呈网格状。
在一实施例中，电源线能够接入低电压信号、高电压信号或者参考电压信号中的至少一者。
在一实施例中，第一虚拟像素电路包括多个彼此相连的第一子虚拟像素电路，第一子虚拟像素电路的图案形状与第一像素电路或者第二像素电路的图案形状相同。
在一实施例中，第一子虚拟像素电路包括多个沿第三方向层叠设置的非金属走线单元、第一金属走线单元及第二金属走线单元，非金属走线单元、第一金属走线单元及第二金属走线单元中的至少两者之间沿第三方向彼此相连；
其中，第三方向为基底指向多个发光单元的方向。
根据本申请的又一方面，提供一种显示设备，包括上述的显示面板。
上述显示设备，通过对多个第一像素电路进行布置，以规划出具有规律的多个第一像素电路单元的排布，使得每一第一像素电路单元中的相邻两个第一像素电路之间的间距减小，而任意相邻两个第一像素电路单元之间的间距对应增大，故该增大的间距，能够满足添加其他材料的要求，进而提升了显示面板的显示稳定性。
附图说明
通过阅读对下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在全部附图中，用相同的附图标号表示相同的部件。在附图中：
图1为本申请一实施例中的显示面板的正面结构示意图；
图2为本申请一实施例中的显示面板中的部分结构的正面结构示意图；
图3为本申请一实施例中的显示面板的部分结构的截面结构示意图；
图4为本申请一实施例中的显示面板的发光单元与像素电路单元连接的平面示意图；
图5为本申请一实施例中的显示面板中的部分走线的示意图。
具体实施方式中的附图标号如下：
显示面板100；
基底10，显示区AA，第一投影区域BB1，第三投影区域BB2，第一放置间隙CC1，第二放置间隙CC2，边框区FA；
发光单元20，第一电极21，发光元件22，第二电极23；
第一像素电路单元30，第一像素电路31，源极311、漏极312，栅极313；
第二像素电路单元40，第二像素电路41；
栅线50；
驱动电路55；
数据线60；
转接金属层65；
第一虚拟像素电路68，第一子虚拟像素电路681，非金属走线单元6811，第一金属走线单元6812，第二金属走线单元6813，第一金属走线682，第二金属走线683；
阵列层70，有源层71，栅极层72，源漏极层73，第一绝缘层74，第二绝缘层75；
钝化层76；
平坦化层78；
发光元件层80，第一电极层81，发光层82，第二电极层83。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本申请的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
在本申请实施例的描述中，技术术语“中心”“纵向”“横向”“长度”“宽度”“厚度”“上”“下”“前”“后”“左”“右”“竖直”“水平”“顶”“底”“内”“外”“顺时针”“逆时针”“轴向”“径向”“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。
在本申请实施例的描述中，除非另有明确的规定和限定，技术术语“相连”“连接”“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；也可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。
正如背景技术所言，为了进一步地减小边框尺寸，现有技术中将位于显示面板的边框区的驱动电路，部分设置于显示区内。
由于像素电路单元与发光单元之间通常在垂直于显示面板的方向上是一一对应的，为了使驱动电路收至显示区内，而又不影响显示区的尺寸，现有技术维持了原来发光单元的尺寸，但缩小了原来像素电路单元的尺寸，故像素电路的整体尺寸缩小了，进而能够在靠近边框区的区域下方留出放置驱动电路的空间，进一步地减小了边框区的尺寸。
经发明人研究发现，虽然缩小了像素电路尺寸能够满足驱动电路在显示区内的放置，但使得对应的相邻两个像素电路之间的间距增大，从而对显示的稳定性造成了一定影响，但由于每相邻两个像素电路之间间距均相同，使得该增大的间距不足以满足添加其他材料的要求，进而无法提升显示稳定性。
因此，有必要提供一种能够提升显示稳定性的显示面板及显示设备。
图1示出了本申请一实施例中的显示面板的正面结构示意图；图2示出了本申请一实施例中的显示面板的部分结构的正面结构示意图；图3示出了本申请一实施例中的显示面板的部分结构的截面结构示意图。
参阅附图，本申请至少一实施例中的显示面板100，包括基底10、多个发光单元20、多个第一像素电路单元30及多个第二像素电路单元40。
基底10包括显示区AA和至少部分围绕显示区的边框区FA，显示面板100在显示过程中，其可在显示区AA内进行图像显示，而在边框区FA内不显示图像。
多个发光单元20呈阵列排布设于显示区AA，每一发光单元20包括第一电极21。进一步地，发光单元20还包括发光部22及第二电极23。在本申请的实施例中，第一电极为阳极，第二电极为阴极。
多个第一像素电路单元30设于显示区AA，每一第一像素电路单元30包括多个第一像素电路31，多个第一像素电路31呈阵列排布，且每一第一像素电路31与一对应的发光单元20的第一电极21电连接；多个第二像素电路单元40设于显示区AA，每一第二像素电路单元40包括多个第二像素电路41，多个第二像素电路41呈阵列排布，且每一第二像素电路41与一对应的发光单元20的第一电极21电连接。具体地，发光单元20位于第一像素电路单元30及第二像素电路41的上方。
具体地，第一像素电路31和第二像素电路41均包括驱动薄膜晶体管，驱动薄膜晶体管具有电流输出端，该电流输出端与发光单元20的第一电极21电连接。更具体地，第一像素电路31和第二像素电路41中的驱动薄膜晶体管均包括源极311、漏极312及栅极313。在本申请的实施方式中，驱动薄膜晶体管为P型晶体管，发光单元20的第一电极21与漏极312相连，在其他实施方式中，驱动薄膜晶体管为N型晶体管，发光单元20的第一电极21与源极311相连。
在本申请的实施例中，显示面板100还包括设于基底10上的多根栅线50和多根数据线60(图5示出)，每一栅线50沿第一方向延伸，且多根栅线50沿第二方向间隔排布，每一数据线60沿第二方向延伸，且多根数据线60沿第一方向间隔排布，多根栅线50与多根数据线60交叉以界定形成多个像素区域，其中，第一方向及第二方向均平行于基底10设置，且第一方向与第二方向相交，优选地，第一方向与第二方向垂直。每一第一像素电路31和每一第二像素电路41对应设于一像素区域内。
本申请的多个第一像素电路单元30呈阵列排布，任意相邻的两个第一像素电路单元30之间形成第一放置间隙CC1。优选地，多个第一像素电路单元30沿第一方向排布呈行，且沿第二方向排布呈列。
需要指出的是，在本申请的实施例中，在同一第一像素电路单元30中，任意相邻的两个第一像素电路31在基底10的正投影之间的间距，小于第一放置间隙CC1的尺寸。如此，可有利于增大第一放置间隙的尺寸。
本申请通过对多个第一像素电路31进行布置，以规划出具有规律的多个第一像素电路单元30的排布，使得每一第一像素电路单元30中的相邻两个第一像素电路31之间的间距减小，而任意相邻两个第一像素电路单元30之间的间距对应增大，故该增大的间距，能够满足添加其他材料的要求，进而提升了显示面板100的显示稳定性。
具体到本申请的实施例中，每一第一像素电路单元30在基底10的正投影形成第一投影区域BB1，与该第一像素电路单元30对应的多个发光单元20的第一电极21在基底10的正投影形成第二投影区域，第二投影区域位于第一投影区域BB1内。需要指出的是，第一投影区域BB1包括相邻两个第一像素电路31之间的间隙在基底10的正投影区域。
每一第二像素电路单元40在基底10的正投影形成第三投影区域BB2，与该第二像素电路单元40对应的多个发光单元20的第一电极21朝向基底10的投影形成第四投影区域，第四投影区域与第三投影区域BB2不重叠或者部分重叠。同样的，第三投影区域BB2也包括了相邻两个第二像素电路41之间的间隙在基底10的正投影区域。
现有技术中，由于像素电路单元的尺寸缩小，使得其与对应的发光单元之间的连接线路发生了改变，并且这种改变并非单个的像素电路单元与对应一个发光单元之间的一条连接线路，而是大量的连接线路均发生了改变，这不仅造成线路工艺变得复杂，也同样对显示的稳定性造成了影响。
本申请由于第二投影区域位于第一投影区域BB1内，故第一像素电路单元30内的第一像素电路31与对应的发光单元20之间保持了原来电路对应的位置，无需改变连接线路，而第四投影区域与第三投影区域BB2仅部分重叠或者不重叠，故第二像素电路单元40的第二像素电路41与对应的发光单元20之间没有维持原来电路对应的位置，改变了连接线路，以满足因窄边框带来的像素电路尺寸缩小的需求。因此，本申请的显示面板100，通过将像素电路划分成第一像素电路单元30和第二像素电路单元40，并将需要改变连接线路的像素电路集中至第二像素电路单元40，故减小了需作改变的连接线路的数量，简化了线路工艺，进而提高了显示的稳定性。
需要指出的是，由于每一第一像素电路31的尺寸减小，故本申请为了集中多个第一像素电路31形成对应一第一像素电路单元30，必然会拉进相邻的两个第一像素电路31之间的距离，故至少部分或者全部的第一像素电路31与对应的发光单元20之间，相较于原来的连接位置，会存在少许偏差，但该少许偏差在可控范围内。
请再次参阅图3，由于发光单元20的尺寸及排布方式不发生变化，也即发光单元20的第一电极21位置与现有技术一致，故与第二像素电路41的电流输出端在第三方向上存在错位，其中，第三方向为基底10指向多个发光单元20的方向，因此，在本申请的实施方式中，显示面板100还包括转接金属层65，转接金属层65位于多个像素电路40与该多个第二像素电路单元40对应的多个发光单元20的第一电极21之间，至少部分第二像素电路41通过转接金属层65与对应的发光单元20的第一电极21电连接。具体地，转接金属层65位于下述的平坦化层78与源漏极层73之间，更具体地，转接金属层65与源漏极层73开设于钝化层76之间的过孔连接。
请再次参阅图3，在一优选的实施例中，显示区AA包括第一显示区AA1和位于第一显示区AA1和边框区FA之间的第二显示区AA2，多个第一像素电路单元30设于第一显示区AA1，多个第二像素电路单元40设于第二显示区AA2。因更改连接线路的源头实际是将驱动电路55部分设置于显示区边缘所致，故使第二像素电路单元40的位置相较第一像素电路单元30的位置更靠近边框区FA设置，能够在靠近源头处快速地阻断这种改变，进而让第一像素电路单元30有足够的面积呈规律地形成第一放置空间CC1。
进一步地，显示面板100包括驱动电路55，驱动电路55设于基板10上，且至少部分驱动电路55设于显示区AA，驱动电路55能够与第一像素电路31、第二像素电路41电连接，以提供驱动信号。具体地，驱动电路55包括开关电路、栅极驱动电路和发光控制电路。
其中，开关电路通过数据线60与第一像素电路31和第二像素电路41电连接。具体地，每一数据线60与对应同一列的所有第一像素电路31或者所有第二像素电路41电连接。
栅极驱动电路通过栅线50中的扫描线与第一像素电路31和第二像素电路41电连接，用于提供栅极驱动信号。具体地，每一栅线50与对应同一行的所有第一像素电路31或者所有第二像素电路41电连接。
发光控制电路也可通过栅线50中的发光控制线与第一像素电路31和第二像素电路41电连接，用于提供发光信号。具体地，发光控制电路与栅极驱动电路沿第二方向分布于相对的两侧。
像素驱动电路用于响应于来自栅线50的栅极驱动信号和来自数据线60的数据信号提供至发光单元20，以控制每个发光单元20的发射，或者可以控制每个发光单元20的亮度。
在一些实施方式中，设于显示区AA的驱动电路55在基底10的正投影形成第五投影区域，第五投影区域位于第三投影区域BB2远离第一投影区域BB1的一侧，且与第四投影区域部分重叠。如此，可使得驱动电路55收至靠近边框区FA边缘的显示区AA的发光单元20的下方，进而缩小边框尺寸。
在一些实施例中，显示面板100还包括电源线(图未示)，电源线与第一像素电路31、第二像素电路41及发光单元20中的至少一者电连接，以提供电压信号。
本申请的电源线可设于显示区AA或者边框区FA。具体到本申请的实施方式中，电源线可以包括第一电源线、第二电源线和第三电源线中的至少一者，第一电源线用于提供低电压信号(VDD)，第二电源线用于提供高电压电压信号(VSS)，第三电源线用于提供参考电压信号(Vref)。具体地，第一电源线VDD与第一像素电路31及第二像素电路41在显示区AA内电连接，以施加电压至发光单元20的第一电极21，第二电源线VSS与发光单元20的第二电极23在边框区FA内电连接，以施加电压至第二电极23。第三电源线Vref与第一像素电路31及第二像素电路41在显示区AA内电连接。
请在此参阅图2和图3，在一些实施例中，显示面板100还包括第一虚拟像素电路68，第一虚拟像素电路68设于第一放置间隙CC1，且与电源线电连接。可以理解，本申请的第一虚拟像素电路68设于显示区AA。具体地，第一虚拟像素电路68可与电源线中的第一电源线、第二电源线和第三电源线中的至少一者或任意组合电连接，需要说明的是，当与其中任意组合电连接时，可按照一定规律进行连接。
如此，通过设置与电源线连接的第一虚拟像素电路68，以增加输送线路的方式，弥补较长的电源线上产生的明显的电压降(IR Drop)，使得多个第一像素电路31和第二像素电路41获得的电压一致，而对各自的发光单元20提供的驱动电流一致，进而使得显示面板100的发光亮度均匀，提升了显示面板100的显示均一性。另外，第一虚拟像素电路68能够集中放置在第一放置间隙CC1，可使其与电源线之间的连接线路变得简单。
如图4所示，多个发光单元20按照同尺寸的小方格排列成4行2列，而对应的第一像素电路单元30中的多个第一像素电路31也使用相同尺寸的小方格排列成5行2.5列，因此，第一像素电路单元30中多出的1行和0.5列即为能够放置第一虚拟像素电路68的区域。
请再次参阅图3，在一些实施例中，第一虚拟像素电路68包括多个彼此相连的第一子虚拟像素电路681，第一子虚拟像素电路681的图案形状与第一像素电路31或者第二像素电路41的图案形状相同。如此，第一子虚拟像素电路681可与第一像素电路31或者第二像素电路41同步成形，故降低第一虚拟像素电路68的制作难度，简化了显示面板100的工艺流程。另外，也可使得显示区AA不会出现因涉及差异导致的显示亮痕或暗痕(Mura)和光学条纹不良等问题。
具体地，第一子虚拟像素电路681包括沿第三方向层叠设置的非金属走线单元6811、第一金属走线单元6812及第二金属走线单元6813，其中，第三方向为基底10指向多个发光单元20的方向，第一方向、第二方向及第三方向两两垂直。
更具体地，显示面板100包括沿第三方向层叠设置于基底10上的阵列层70、钝化层76、平坦化层78及发光元件层80，阵列层70包括有源层71、栅极层72和源漏极层73，阵列层70还包括设于有源层71与栅极层72之间的第一绝缘层74、栅极层72与源漏极层73之间的第二绝缘层75。发光元件层80包括第一电极层81、发光层82及第二电极层83。其中，有源层71及源漏极层73形成有第一像素电路31和第二像素电路41的源极311及漏极312，栅极层72形成有第一像素电路31和第二像素电路41的栅极313。
非金属走线单元6811与有源层71同层设置，且非金属走线单元6811的图案形状与第一像素电路31或者第二像素电路41在有源层71的图案形状相同，第一金属走线单元6812与栅极层72同层设置，且第一金属走线单元6812的图案形状与第一像素电路31和第二像素电路41在栅极层72的图案形状相同，第二金属走线单元6813与源漏极层73同层设置，且第二金属走线单元6813的图案形状与第一像素电路31和第二像素电路41在源漏极层73的图案形状相同。
进一步地，非金属走线单元6811、第一金属走线单元6812及第二金属走线单元6813之间沿第三方向彼此相连。具体地，可在第一绝缘层74和第二绝缘层75上开设过孔，以使三者相连，在其他实施方式中，也可以是非金属走线单元6811与第一金属走线单元6812相连，或者第一金属走线单元6812与第二金属走线单元6813相连，或者非金属走线单元6811与第二金属走线单元6813相连。
还需要指出的是，第一子虚拟像素电路681也可仅包括非金属走线单元6811、第一金属走线单元6812及第二金属走线单元6813中的一者或者任意两者的组合，在此不作限制。
由于第一虚拟像素电路68不需要具有驱动发光单元20的功能，因此，在一些实施例中，可在非金属走线单元6811上作隔断，以使其分隔成两个独立的部分而分别与第一金属走线单元6812对应源极311及漏极312的走线部分相连，具体地，可通过在第一绝缘层74对应的过孔处进行部分填补实现。
在另一些实施例中，也可使第一金属走线单元6812对应源极311及漏极312其中之一的走线部分不与非金属走线单元6811相连，具体地，可通过取消第二绝缘层75的对应的过孔实现。
如图5所示，在一些实施例中，至少部分第一虚拟像素电路68的布线形状呈网格状。具体地，至少部分第一虚拟像素电路68的布线形状与多条栅线50及多条数据线60的布线形状相吻合。如此，可达到降低电压降的效果，且能优化屏体显示效果。具体地，第一虚拟像素电路68包括与栅线50平行的多条第一金属走线682和与数据线60平行的多条第二金属走线683，且多条第一金属走线682与多条第二金属走线683相交以形成网格结构。更具体地，第一金属走线682与第二方向平行，第二金属走线683与第一方向平行。
在一优选的实施方式中，第一金属走线682的延伸方向与栅线50的延伸方向重合，第二金属走线683的延伸方向与数据线60的延伸方向重合。由于第一金属走线682、第二金属走线683要与电源线电连接，与栅线50及数据线60的信号源不同，因此，为了区分两者，可设置第一金属走线682及第二金属走线683与栅线50及数据线60不同层。
具体到本申请的实施方式中，第一金属走线682包括第一金属走线单元6812及第二金属走线单元6813其中之一，第二金属走线6813包括第一金属走线单元6812及第二金属走线单元6813其中之另一，具体地，第一金属走线682可由多个第一金属走线单元6812及多个第二金属走线单元6813其中之一依次相连形成，第二金属走线6813可由多个第一金属走线单元6812及多个第二金属走线单元6813其中之另一依次相连形成。
一些实施例中，显示面板100包括位于沿第一方向相邻的两个第一像素电路单元30之间的第一子放置间隙，以及位于沿第二方向相邻的两个第一像素电路单元30之间的第二子放置间隙，第一子放置间隙与第二子放置间隙的尺寸相异。相异设置的不同的间隙能够满足不同尺寸、数量或形态等的走线需求。
一些实施例中，相邻的第一像素电路单元30与第二像素电路单元40之间形成有第二放置间隙CC2。通过设置第二放置间隙CC2，能够使第一像素电路单元30与第二像素电路单元40之间也能够满足添加其他材料的要求，进而提升了显示面板100的显示稳定性。具体到本申请的实施例中，第一放置间隙的尺寸CC1等于第二放置间隙CC2的尺寸。如此，可使得整个显示面板中的各像素电路单元之间的间隙尺寸保持一致，有利于优化屏体显示效果。
请再次参阅图2，在一些实施例中，显示面板100还包括第二虚拟像素电路，第二虚拟像素电路设于相邻的两个第二像素电路单元40之间，且与电源线电连接。
具体到本申请的实施例中，多个第二像素电路单元40沿第二方向位于多个第一像素电路单元30的一侧，且沿第一方向排布呈行，任意相邻两个第二像素电路单元40之间形成第三放置间隙，任意相邻的两列第一像素电路单元30之间的所有第一放置间隙CC1彼此连通，且与对应的第三放置间隙沿第二方向彼此连通。进一步地，第二虚拟像素电路设于第三放置间隙内。
在另一些实施例中，也可使多个第二像素电路单元40沿第一方向位于多个第一像素电路单元30的一侧，且沿第二方向排布呈列，任意相邻两个第二像素电路单元40之间形成第四放置间隙CC4，任意相邻的两行第一像素电路单元30之间的所有第一放置间隙CC1彼此连通，且与对应的第四放置间隙CC4沿第一方向彼此连通。进一步地，第二虚拟像素电路设于第四放置间隙CC4内。在其他实施例中，多个第二像素电路单元40的排布方式也可以是上述两种方式的组合形式，在此不作限制。如此，可避免第一放置间隙CC1与第三放置间隙和第四放置间隙CC4之间连通关系复杂，而造成第一虚拟像素电路68与第二虚拟像素电路之间的连接关系复杂，造成走线复杂。
当然，在其他实施例中，也可设置多个第二像素电路单元40连续排布，而取消相邻两个第二像素电路单元40之间形成的第三放置间隙或者第四放置间隙CC3，在此不作限制。
需要指出的是，在同一第二像素电路单元40中，任意相邻的两个第二像素电路41在基底10的正投影之间的间距，小于第三放置间隙或者第四放置间隙CC3的尺寸。
更进一步地，第一虚拟像素电路68与第二虚拟像素电路可在第一放置间隙CC1与第三放置间隙或者第四放置间隙CC3的连通处相连。如此，由于电源线的走线末端是边框区FA的绑定区，故为了避免第一虚拟像素电路68的走线受到集中的第二像素电路单元40的干扰，在相邻两个第二像素电路单元40之间形成第三放置间隙或第四放置间隙CC3，并在该第三放置间隙或第四放置间隙CC3与第一放置间隙的连通处将第二虚拟像素电路与第一虚拟像素电路68电连接，因此，第二虚拟像素电路不用绕过集中的第二像素电路单元40至边框区FA，简化了走线路径。
在一些实施例中，第二虚拟像素电路包括多个彼此连接的第二子虚拟像素电路，第二子虚拟像素电路的结构形式、布置膜层及与其他部件之间的连接关系均可与第一虚拟像素电路相同，在此不再赘述。
基于同样的发明构思，本申请还提供一种显示设备，包括上述的显示面板100。
具体地，显示设备可以应用于手机终端、仿生电子、电子皮肤、可穿戴设备、车载设备、物联网设备及人工智能设备等领域。显示终端具体可为手机、平板、掌上电脑、ipod、智能手表等数码设备。
本申请的显示设备，对多个第一像素电路31进行布置，以规划出具有规律的多个第一像素电路单元30的排布，使得每一第一像素电路单元30中的相邻两个第一像素电路31之间的间距减小，而任意相邻两个第一像素电路单元30之间的间距对应增大，故该增大的间距，能够满足添加其他材料的要求，进而提升了显示面板100的显示稳定性。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种显示面板，其特征在于，包括：
基底，包括显示区和至少部分围绕所述显示区的边框区；
阵列排布的多个发光单元，设于所述显示区，每一所述发光单元包括第一电极；
呈阵列排布的多个第一像素电路单元，设于所述显示区，每一所述第一像素电路单元包括多个第一像素电路，所述多个第一像素电路呈阵列排布，且每一所述第一像素电路与一对应的所述发光单元的所述第一电极电连接；以及
多个第二像素电路单元，设于所述显示区，每一所述第二像素电路单元包括多个第二像素电路，所述多个第二像素电路呈阵列排布，且每一所述第二像素电路与一对应的所述发光单元的所述第一电极电连接；
其中，任意相邻的两个所述第一像素电路单元之间形成第一放置间隙。
2.根据权利要求1所述的显示面板，其特征在于，在同一所述第一像素电路单元中，任意相邻的两个所述第一像素电路在所述基底的正投影之间的间距，小于所述第一放置间隙的尺寸。
3.根据权利要求1所述的显示面板，其特征在于，相邻的所述第一像素电路单元与所述第二像素电路单元之间形成有第二放置间隙；
其中，所述第一放置间隙的尺寸等于所述第二放置间隙的尺寸。
4.根据权利要求1所述的显示面板，其特征在于，所述多个第一像素电路单元沿第一方向排布呈行，且沿第二方向排布呈列；
所述显示面板包括位于沿第一方向相邻的两个所述第一像素电路单元之间的第一子放置间隙，以及位于沿第二方向相邻的两个所述第一像素电路单元之间的第二子放置间隙；
所述第一子放置间隙的尺寸，与所述第二子放置间隙的尺寸相异；
其中，所述第一方向及所述第二方向均平行于所述基底，且所述第一方向和所述第二方向相垂直。
5.根据权利要求1所述的显示面板，其特征在于，所述显示区包括第一显示区和位于所述第一显示区和所述边框区之间的第二显示区；
所述多个第一像素电路单元设于所述第一显示区，所述多个第二像素电路单元设于所述第二显示区。
6.根据权利要求1所述的显示面板，其特征在于，每一所述第一像素电路单元在所述基底的正投影形成第一投影区域，与该所述第一像素电路单元对应的多个所述发光单元的所述第一电极在所述基底的正投影形成第二投影区域；所述第二投影区域位于所述第一投影区域内；
每一所述第二像素电路单元在所述基底的正投影形成第三投影区域，与该所述第二像素电路单元对应的多个所述发光单元的所述第一电极在所述基底的正投影形成第四投影区域，所述第四投影区域与所述第三投影区域部分重叠或者不重叠。
7.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括驱动电路，所述驱动电路设于所述基底上，且至少部分位于所述显示区，所述驱动电路与所述多个第一像素电路及所述多个第二像素电路电连接，以提供驱动信号；
其中，设于所述显示区的所述驱动电路在所述基底的正投影形成第五投影区域，所述第五投影区域与所述第四投影区域部分重叠。
8.根据权利要求6所述的显示面板，其特征在于，所述显示面板还包括转接金属层，所述转接金属层位于所述多个第二像素电路与该所述多个第二像素电路对应的多个所述发光单元的所述第一电极之间，至少部分所述第二像素电路单元通过所述转接金属层与对应的所述发光单元的所述第一电极电连接。
9.根据权利要求1所述的显示面板，其特征在于，所述多个第一像素电路单元沿第一方向排布呈行，且沿第二方向排布呈列；
多个所述第二像素电路单元沿所述第二方向位于所述多个第一像素电路单元的一侧，且沿所述第一方向排布呈行，任意相邻两个所述第二像素电路单元之间形成第三放置间隙，任意相邻的两列所述第一像素电路单元之间的所有所述第一放置间隙彼此连通，且与对应的所述第三放置间隙沿所述第二方向彼此连通；和/或
多个所述第二像素电路单元沿所述第一方向位于所述多个第一像素电路单元的一侧，且沿所述第二方向排布呈列，任意相邻两个所述第二像素电路单元之间形成第四放置间隙，任意相邻的两行所述第一像素电路单元之间的所有所述第一放置间隙彼此连通，且与对应的所述第四放置间隙沿第一方向彼此连通；
其中，所述第一方向及所述第二方向均平行于所述基底，且所述第一方向与所述第二方向相垂直。
10.根据权利要求1～9任一项所述的显示面板，其特征在于，所述显示面板还包括电源线及第一虚拟像素电路，所述电源线与所述第一像素电路、所述第二像素电路及所述发光单元中的至少一者电连接，以提供电压信号，所述第一虚拟像素电路设于所述第一放置间隙，且与所述电源线电连接。
11.根据权利要求10所述的显示面板，其特征在于，至少部分所述第一虚拟像素电路的布线形状呈网格状。
12.根据权利要求10所述的显示面板，其特征在于，所述电源线能够接入低电压信号、高电压信号或者参考电压信号中的至少一者。
13.根据权利要求10所述的显示面板，其特征在于，所述第一虚拟像素电路包括多个彼此相连的第一子虚拟像素电路，所述第一子虚拟像素电路的图案形状与所述第一像素电路或者所述第二像素电路的图案形状相同。
14.根据权利要求13所述的显示面板，其特征在于，所述第一子虚拟像素电路包括多个沿第三方向层叠设置的非金属走线单元、第一金属走线单元及第二金属走线单元，所述非金属走线单元、所述第一金属走线单元及所述第二金属走线单元中的至少两者之间沿第三方向彼此相连；
其中，所述第三方向为所述基底指向所述多个发光单元的方向。
15.一种显示设备，其特征在于，包括如权利要求1～14任一项所述的显示面板。
CN202210108272.8A 2022-01-28 2022-01-28 显示面板及显示设备 Pending CN114512499A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202210108272.8A CN114512499A (zh) 2022-01-28 2022-01-28 显示面板及显示设备
JP2023566913A JP2024517197A (ja) 2022-01-28 2022-07-22 表示パネル及び表示装置
KR1020237037278A KR20230157517A (ko) 2022-01-28 2022-07-22 디스플레이 패널 및 디스플레이 설비
EP22923212.9A EP4318588A4 (en) 2022-01-28 2022-07-22 DISPLAY SCREEN AND DISPLAY DEVICE
PCT/CN2022/107403 WO2023142404A1 (zh) 2022-01-28 2022-07-22 显示面板及显示设备
US18/486,408 US20240040832A1 (en) 2022-01-28 2023-10-13 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210108272.8A CN114512499A (zh) 2022-01-28 2022-01-28 显示面板及显示设备

Publications (1)

Publication Number Publication Date
CN114512499A true CN114512499A (zh) 2022-05-17

Family

ID=81550796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210108272.8A Pending CN114512499A (zh) 2022-01-28 2022-01-28 显示面板及显示设备

Country Status (6)

Country Link
US (1) US20240040832A1 (zh)
EP (1) EP4318588A4 (zh)
JP (1) JP2024517197A (zh)
KR (1) KR20230157517A (zh)
CN (1) CN114512499A (zh)
WO (1) WO2023142404A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023071560A1 (zh) * 2021-10-27 2023-05-04 Oppo广东移动通信有限公司 显示模组和显示设备
WO2023142404A1 (zh) * 2022-01-28 2023-08-03 昆山国显光电有限公司 显示面板及显示设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109063631A (zh) * 2018-07-27 2018-12-21 武汉天马微电子有限公司 一种显示面板及显示装置
CN110504289A (zh) * 2019-08-27 2019-11-26 武汉天马微电子有限公司 一种显示面板和显示装置
CN113506539A (zh) * 2021-07-19 2021-10-15 Oppo广东移动通信有限公司 显示模组和显示设备
CN113644094A (zh) * 2020-05-11 2021-11-12 三星显示有限公司 显示面板和显示设备
CN113823214A (zh) * 2021-10-27 2021-12-21 Oppo广东移动通信有限公司 显示模组和显示设备
CN114170964A (zh) * 2020-09-11 2022-03-11 三星显示有限公司 显示面板
CN114299820A (zh) * 2021-12-29 2022-04-08 云谷（固安）科技有限公司 一种阵列基板以及显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106782416B (zh) * 2017-03-02 2019-12-13 上海天马微电子有限公司 一种显示面板及显示装置
KR20220011841A (ko) * 2020-07-21 2022-02-03 삼성디스플레이 주식회사 표시장치
CN113972237A (zh) * 2020-07-24 2022-01-25 京东方科技集团股份有限公司 一种显示面板及显示装置
CN113327963A (zh) * 2021-05-27 2021-08-31 京东方科技集团股份有限公司 显示面板、显示装置和显示面板的制作方法
CN113539130B (zh) * 2021-07-19 2023-04-11 Oppo广东移动通信有限公司 显示模组和显示设备
CN114512499A (zh) * 2022-01-28 2022-05-17 昆山国显光电有限公司 显示面板及显示设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109063631A (zh) * 2018-07-27 2018-12-21 武汉天马微电子有限公司 一种显示面板及显示装置
CN110504289A (zh) * 2019-08-27 2019-11-26 武汉天马微电子有限公司 一种显示面板和显示装置
CN113644094A (zh) * 2020-05-11 2021-11-12 三星显示有限公司 显示面板和显示设备
CN114170964A (zh) * 2020-09-11 2022-03-11 三星显示有限公司 显示面板
CN113506539A (zh) * 2021-07-19 2021-10-15 Oppo广东移动通信有限公司 显示模组和显示设备
CN113823214A (zh) * 2021-10-27 2021-12-21 Oppo广东移动通信有限公司 显示模组和显示设备
CN114299820A (zh) * 2021-12-29 2022-04-08 云谷（固安）科技有限公司 一种阵列基板以及显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023071560A1 (zh) * 2021-10-27 2023-05-04 Oppo广东移动通信有限公司 显示模组和显示设备
WO2023142404A1 (zh) * 2022-01-28 2023-08-03 昆山国显光电有限公司 显示面板及显示设备

Also Published As

Publication number Publication date
US20240040832A1 (en) 2024-02-01
KR20230157517A (ko) 2023-11-16
WO2023142404A1 (zh) 2023-08-03
EP4318588A1 (en) 2024-02-07
JP2024517197A (ja) 2024-04-19
EP4318588A4 (en) 2024-06-26

Similar Documents

Publication Publication Date Title
CN113383382B (zh) 阵列基板、显示面板、拼接显示面板及显示驱动方法
US10964272B2 (en) Display module
CN114512499A (zh) 显示面板及显示设备
US20220376003A1 (en) Display panel and display apparatus
US20230148233A1 (en) Display substrate and display device
US11626467B2 (en) Display panel and display device having the same
CN113823214A (zh) 显示模组和显示设备
CN114141204B (zh) 背光驱动电路及显示装置
US11676532B2 (en) Display substrate, display panel, and display device
US20220336572A1 (en) Display substrate and display device
CN110911468A (zh) 一种显示用基板及电致发光显示装置
CN113517327B (zh) 显示面板、显示装置及显示方法
CN113823671A (zh) 显示面板和显示装置
JP7483914B2 (ja) 低減したルーティング線抵抗を有する大型パネルディスプレイ
US11404009B2 (en) Array substrate and display device
US11937470B2 (en) Array substrate and display device
CN115104186A (zh) 显示基板、显示面板、显示装置
US11997892B2 (en) Display panel and manufacturing method thereof, and display device
WO2023123237A1 (zh) 像素组、阵列基板和显示面板
US20230200155A1 (en) Display substrate and display device
CN116634807A (zh) 显示面板及显示装置
CN115831006A (zh) 发光面板和显示装置
CN118230675A (zh) 显示面板及显示装置
CN115548078A (zh) 显示面板及显示装置
CN116234378A (zh) 显示基板及其制备方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination