JP2023178493A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023178493A JP2023178493A JP2023184601A JP2023184601A JP2023178493A JP 2023178493 A JP2023178493 A JP 2023178493A JP 2023184601 A JP2023184601 A JP 2023184601A JP 2023184601 A JP2023184601 A JP 2023184601A JP 2023178493 A JP2023178493 A JP 2023178493A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- oxide semiconductor
- transistor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 219
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 37
- 230000006870 function Effects 0.000 claims description 60
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052684 Cerium Inorganic materials 0.000 claims description 2
- 229910052746 lanthanum Inorganic materials 0.000 claims description 2
- 230000005669 field effect Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 502
- 239000010410 layer Substances 0.000 description 281
- 239000000758 substrate Substances 0.000 description 92
- 229910044991 metal oxide Inorganic materials 0.000 description 81
- 150000004706 metal oxides Chemical class 0.000 description 81
- 239000007789 gas Substances 0.000 description 74
- 238000000034 method Methods 0.000 description 64
- 239000001301 oxygen Substances 0.000 description 62
- 229910052760 oxygen Inorganic materials 0.000 description 62
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 60
- 239000013078 crystal Substances 0.000 description 55
- 239000004973 liquid crystal related substance Substances 0.000 description 53
- 239000011701 zinc Substances 0.000 description 51
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 36
- 239000010703 silicon Substances 0.000 description 36
- 238000010438 heat treatment Methods 0.000 description 33
- 229910052739 hydrogen Inorganic materials 0.000 description 31
- 239000001257 hydrogen Substances 0.000 description 31
- 125000004429 atom Chemical group 0.000 description 24
- 238000004519 manufacturing process Methods 0.000 description 22
- 239000000463 material Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 239000004020 conductor Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 19
- 229910052757 nitrogen Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 18
- 230000007547 defect Effects 0.000 description 17
- 238000002003 electron diffraction Methods 0.000 description 17
- 229910052721 tungsten Inorganic materials 0.000 description 17
- 239000010937 tungsten Substances 0.000 description 17
- 239000010949 copper Substances 0.000 description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 16
- 229910001868 water Inorganic materials 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 15
- 239000000126 substance Substances 0.000 description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 14
- 239000012535 impurity Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 239000002994 raw material Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 239000000523 sample Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 10
- 150000002431 hydrogen Chemical class 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 8
- -1 etc.) Inorganic materials 0.000 description 8
- 229910052735 hafnium Inorganic materials 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 7
- 229910021529 ammonia Inorganic materials 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 7
- 238000002524 electron diffraction data Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229960001730 nitrous oxide Drugs 0.000 description 5
- 235000013842 nitrous oxide Nutrition 0.000 description 5
- 238000012916 structural analysis Methods 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 239000005264 High molar mass liquid crystal Substances 0.000 description 4
- 229910052783 alkali metal Inorganic materials 0.000 description 4
- 150000001340 alkali metals Chemical class 0.000 description 4
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 4
- 150000001342 alkaline earth metals Chemical class 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- 229910018137 Al-Zn Inorganic materials 0.000 description 3
- 229910018573 Al—Zn Inorganic materials 0.000 description 3
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 3
- 229910020994 Sn-Zn Inorganic materials 0.000 description 3
- 229910009069 Sn—Zn Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 125000005843 halogen group Chemical group 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229940079593 drug Drugs 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 2
- 235000013305 food Nutrition 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- NNJPGOLRFBJNIW-HNNXBMFYSA-N (-)-demecolcine Chemical compound C1=C(OC)C(=O)C=C2[C@@H](NC)CCC3=CC(OC)=C(OC)C(OC)=C3C2=C1 NNJPGOLRFBJNIW-HNNXBMFYSA-N 0.000 description 1
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 1
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004985 Discotic Liquid Crystal Substance Substances 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 239000004976 Lyotropic liquid crystal Substances 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003463 adsorbent Substances 0.000 description 1
- SNAAJJQQZSMGQD-UHFFFAOYSA-N aluminum magnesium Chemical compound [Mg].[Al] SNAAJJQQZSMGQD-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- QKIUAMUSENSFQQ-UHFFFAOYSA-N dimethylazanide Chemical compound C[N-]C QKIUAMUSENSFQQ-UHFFFAOYSA-N 0.000 description 1
- ZYLGGWPMIDHSEZ-UHFFFAOYSA-N dimethylazanide;hafnium(4+) Chemical compound [Hf+4].C[N-]C.C[N-]C.C[N-]C.C[N-]C ZYLGGWPMIDHSEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- NPEOKFBCHNGLJD-UHFFFAOYSA-N ethyl(methyl)azanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C NPEOKFBCHNGLJD-UHFFFAOYSA-N 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229940127554 medical product Drugs 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004098 selected area electron diffraction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
- H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Shift Register Type Memory (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れたトランジスタを提供する。【解決手段】トランジスタは、チャネル形成領域を有する酸化物半導体層、第1、第2のゲート電極、ソース電極、およびドレイン電極を有する。第1、第2のゲート電極は、酸化物半導体層を間に挟んで設けられている。酸化物半導体層は、ソース電極、ドレイン電極に接する一対の側面を有し、また、ソース電極およびドレイン電極を挟まずに、第1、第2のゲート電極により、囲まれている領域を有する。【選択図】図1
Description
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に
、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの
駆動方法、または、それらの製造方法に関する。
、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に
、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの
駆動方法、または、それらの製造方法に関する。
なお、本明細書において、半導体装置とは半導体素子(トランジスタ、ダイオード等)を
含む回路、及び同回路を有する装置をいう。また、半導体特性を利用することで機能しう
る装置全般をいう。例えば、集積回路、集積回路を備えたチップ、表示装置、発光装置、
照明装置及び電子機器等は、半導体装置を有している場合がある。
含む回路、及び同回路を有する装置をいう。また、半導体特性を利用することで機能しう
る装置全般をいう。例えば、集積回路、集積回路を備えたチップ、表示装置、発光装置、
照明装置及び電子機器等は、半導体装置を有している場合がある。
トランジスタは集積回路(IC)や画像表示装置(表示装置)等の様々な電子デバイスに
広く利用されている。トランジスタに適用可能な半導体としてシリコン系半導体材料が広
く知られているが、その他の材料として酸化物半導体が注目されている。
広く利用されている。トランジスタに適用可能な半導体としてシリコン系半導体材料が広
く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、インジウム(In)、ガリウム(Ga)、および亜鉛(Zn)を含む非晶質酸化
物半導体層を用いたトランジスタが特許文献1に開示されている。
物半導体層を用いたトランジスタが特許文献1に開示されている。
また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術が
特許文献2、特許文献3に開示されている。
特許文献2、特許文献3に開示されている。
また、アクティブマトリクス型の表示装置の小型化、狭額縁化の1つの手段として、画素
部と共にドライバ回路を同一基板上に作製することが知られている。表示装置の画素回路
は、nチャネル型またはpチャネル型の何れか一方の導電型のトランジスタで作製するこ
とが可能である。したがって、製造工程数を少なくする、製造コストを下げてベゼル幅の
狭い表示装置を作製するためには、CMOS回路を用いずに、単一導電型のトランジスタ
でドライバを設計することが好ましい。
部と共にドライバ回路を同一基板上に作製することが知られている。表示装置の画素回路
は、nチャネル型またはpチャネル型の何れか一方の導電型のトランジスタで作製するこ
とが可能である。したがって、製造工程数を少なくする、製造コストを下げてベゼル幅の
狭い表示装置を作製するためには、CMOS回路を用いずに、単一導電型のトランジスタ
でドライバを設計することが好ましい。
表示装置のドライバ回路の主要な回路は、シフトレジスタである。例えば、特許文献4お
よび5には、酸化物半導体層が用いられたトランジスタで構成されたシフトレジスタが開
示されている。
よび5には、酸化物半導体層が用いられたトランジスタで構成されたシフトレジスタが開
示されている。
本発明の一形態の課題は、しきい値電圧を制御することが可能な半導体装置を提供するこ
と、または、電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れた半
導体装置を提供することである。
と、または、電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れた半
導体装置を提供することである。
本発明の一形態の課題は、単極性のトランジスタで構成される半導体装置の信頼性を向上
すること、または、その駆動周波数を向上させることである。または、本発明の一形態の
課題は、新規な半導体装置を提供することである。
すること、または、その駆動周波数を向上させることである。または、本発明の一形態の
課題は、新規な半導体装置を提供することである。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一
形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。
形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。
本発明の一形態は、チャネル形成領域を有する酸化物半導体層と、第1、第2のゲート電
極と、第1、第2の絶縁層と、ソース電極と、ドレイン電極と、を有し、第1のゲート電
極は第1の絶縁層を介して酸化物半導体層と対向し、第2のゲート電極は第2の絶縁層を
介して酸化物半導体層と対向し、かつ、第1、第2の絶縁層に設けられた少なくとも1つ
の第1の開口において第1のゲート電極に接しており、酸化物半導体層は、ソース電極、
ドレイン電極に接する第1、第2の側面と、第1、第2のゲート電極に囲まれている領域
とを有するトランジスタである。
極と、第1、第2の絶縁層と、ソース電極と、ドレイン電極と、を有し、第1のゲート電
極は第1の絶縁層を介して酸化物半導体層と対向し、第2のゲート電極は第2の絶縁層を
介して酸化物半導体層と対向し、かつ、第1、第2の絶縁層に設けられた少なくとも1つ
の第1の開口において第1のゲート電極に接しており、酸化物半導体層は、ソース電極、
ドレイン電極に接する第1、第2の側面と、第1、第2のゲート電極に囲まれている領域
とを有するトランジスタである。
本発明の一形態は、チャネル形成領域を有する酸化物半導体層と、第1および第2のゲー
ト電極と、第1および第2の絶縁層と、ソース電極と、ドレイン電極と、を有し、第1お
よび第2のゲート電極は、酸化物半導体層を間に挟んで設けられ、第1のゲート電極は第
1の絶縁層を介して、酸化物半導体層の下方に設けられ、第1のゲート電極、第1の絶縁
層、酸化物半導体層、ソース電極およびドレイン電極は、第2の絶縁層に覆われており、
第2のゲート電極は、第1、第2の絶縁層に設けられた少なくとも1つの第1の開口にお
いて第1のゲート電極に接しており、酸化物半導体層は、ソース電極、ドレイン電極に接
する第1、第2の側面を有し、酸化物半導体層は、ソース電極およびドレイン電極を挟ま
ずに、第1、第2のゲート電極により囲まれている領域を有するトランジスタを含む半導
体装置である。
ト電極と、第1および第2の絶縁層と、ソース電極と、ドレイン電極と、を有し、第1お
よび第2のゲート電極は、酸化物半導体層を間に挟んで設けられ、第1のゲート電極は第
1の絶縁層を介して、酸化物半導体層の下方に設けられ、第1のゲート電極、第1の絶縁
層、酸化物半導体層、ソース電極およびドレイン電極は、第2の絶縁層に覆われており、
第2のゲート電極は、第1、第2の絶縁層に設けられた少なくとも1つの第1の開口にお
いて第1のゲート電極に接しており、酸化物半導体層は、ソース電極、ドレイン電極に接
する第1、第2の側面を有し、酸化物半導体層は、ソース電極およびドレイン電極を挟ま
ずに、第1、第2のゲート電極により囲まれている領域を有するトランジスタを含む半導
体装置である。
本発明の一形態により、しきい値電圧を制御することが可能な半導体装置を提供すること
が、電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れた半導体装置
を提供することが、または、信頼性の高い半導体装置を提供することが、または、酸化物
半導体膜からドライバ回路と画素部が同一基板上に作製された半導体装置を提供すること
が可能になる。または、本発明の一形態により、新規な半導体装置を提供することが可能
になる。
が、電気特性(例えば、オン電流、電界効果移動度、周波数特性等)の優れた半導体装置
を提供することが、または、信頼性の高い半導体装置を提供することが、または、酸化物
半導体膜からドライバ回路と画素部が同一基板上に作製された半導体装置を提供すること
が可能になる。または、本発明の一形態により、新規な半導体装置を提供することが可能
になる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
以下に、図面を用いて、本発明の実施の形態について詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
また、以下に複数の本発明の実施の形態を示すが、互いの実施の形態を適宜組み合わせる
ことが可能なことは言うまでもない。また、1つの実施の形態の中に、いくつかの構成例
が示される場合も、互いの構成例を適宜組み合わせることが可能である。
ことが可能なことは言うまでもない。また、1つの実施の形態の中に、いくつかの構成例
が示される場合も、互いの構成例を適宜組み合わせることが可能である。
また、発明の実施の形態の説明に用いられる図面において、同一部分または同様な機能を
有する部分には同一の符号を付し、その繰り返しの説明は省略する場合がある。
有する部分には同一の符号を付し、その繰り返しの説明は省略する場合がある。
トランジスタは、ゲート、ソース、およびドレインと呼ばれる3つの端子を有する素子で
ある。ソースまたはドレインとして機能する2つの端子は、トランジスタのチャネル型及
び各端子に与えられる電圧の高低によって、一方がソースとなり他方がドレインとなる。
一般的に、nチャネル型トランジスタでは、低い電圧が与えられる端子がソースと呼ばれ
、高い電圧が与えられる端子がドレインと呼ばれる。逆に、pチャネル型トランジスタで
は、低い電圧が与えられる端子がドレインと呼ばれ、高い電圧が与えられる端子がソース
と呼ばれる。以下では、回路構成やその動作の理解を容易にするため、トランジスタの2
端子の一方をソースに、他方をドレインに限定して説明する場合がある。もちろん、駆動
方法によっては、トランジスタの各端子に印加される電圧の大小関係が変化し、ソースと
ドレインが入れ替わる場合がある。
ある。ソースまたはドレインとして機能する2つの端子は、トランジスタのチャネル型及
び各端子に与えられる電圧の高低によって、一方がソースとなり他方がドレインとなる。
一般的に、nチャネル型トランジスタでは、低い電圧が与えられる端子がソースと呼ばれ
、高い電圧が与えられる端子がドレインと呼ばれる。逆に、pチャネル型トランジスタで
は、低い電圧が与えられる端子がドレインと呼ばれ、高い電圧が与えられる端子がソース
と呼ばれる。以下では、回路構成やその動作の理解を容易にするため、トランジスタの2
端子の一方をソースに、他方をドレインに限定して説明する場合がある。もちろん、駆動
方法によっては、トランジスタの各端子に印加される電圧の大小関係が変化し、ソースと
ドレインが入れ替わる場合がある。
また、トランジスタに、さらに、バックチャネルに電圧を印加するための第2のゲートを
設ける場合がある。その場合、ここでは、2つのゲートを区別するため、ゲートと通常呼
ばれる端子を”フロントゲート”と呼び、他方を”バックゲート”と呼ぶことにする。
設ける場合がある。その場合、ここでは、2つのゲートを区別するため、ゲートと通常呼
ばれる端子を”フロントゲート”と呼び、他方を”バックゲート”と呼ぶことにする。
(実施の形態1)
本実施の形態では、半導体装置の一例としてトランジスタについて説明する。ここでは、
フロントゲートが、チャネルが形成される半導体層よりも基板側に存在する、ボトムゲー
ト型のトランジスタについて説明する。
本実施の形態では、半導体装置の一例としてトランジスタについて説明する。ここでは、
フロントゲートが、チャネルが形成される半導体層よりも基板側に存在する、ボトムゲー
ト型のトランジスタについて説明する。
<構成例1:FET-1>
図1Aは、構成例1に係るトランジスタの回路記号である。トランジスタは、フロントゲ
ートおよびバックゲートの2つのゲートを有しており、バックゲートがフロントゲートに
接続されている。ここでは、図1Aの回路記号で表されるトランジスタをFET-1と呼
ぶ。
図1Aは、構成例1に係るトランジスタの回路記号である。トランジスタは、フロントゲ
ートおよびバックゲートの2つのゲートを有しており、バックゲートがフロントゲートに
接続されている。ここでは、図1Aの回路記号で表されるトランジスタをFET-1と呼
ぶ。
なお、図1Aの回路記号は、トランジスタ(FET-1)が、チャネル長方向の幅が、フ
ロントゲートよりもバックゲートの方が長く、バックゲートが半導体層に形成されるソー
ス領域、およびドレイン領域と重なっているデバイス構造であることを表している。以下
、図1B-図1Dに、FET-1のデバイス構造を説明する。
ロントゲートよりもバックゲートの方が長く、バックゲートが半導体層に形成されるソー
ス領域、およびドレイン領域と重なっているデバイス構造であることを表している。以下
、図1B-図1Dに、FET-1のデバイス構造を説明する。
図1B-図1Dに、FET-1のデバイス構造の一例を示す。図1Bは、トランジスタの
上面図である。図1Cは、図1Bの切断線A1-A2による断面図であり、図1Dは、切
断線B1-B2による断面図である。また、図1Cは、チャネル幅方向のトランジスタの
断面図であり、図1Dは、チャネル長方向のトランジスタの断面図でもある。
上面図である。図1Cは、図1Bの切断線A1-A2による断面図であり、図1Dは、切
断線B1-B2による断面図である。また、図1Cは、チャネル幅方向のトランジスタの
断面図であり、図1Dは、チャネル長方向のトランジスタの断面図でもある。
トランジスタ11は基板100上に形成されており、絶縁層101、絶縁層102、フロ
ントゲート電極121、酸化物半導体(OS)層130、ソース電極140S、ドレイン
電極140D、バックゲート電極150を有する。チャネル幅方向において、絶縁層10
1、102には、開口172、開口173が形成されている。開口172、173におい
て、バックゲート電極150はフロントゲート電極121に接しており、バックゲート電
極150はフロントゲート電極121に接続される。
ントゲート電極121、酸化物半導体(OS)層130、ソース電極140S、ドレイン
電極140D、バックゲート電極150を有する。チャネル幅方向において、絶縁層10
1、102には、開口172、開口173が形成されている。開口172、173におい
て、バックゲート電極150はフロントゲート電極121に接しており、バックゲート電
極150はフロントゲート電極121に接続される。
絶縁層101は、フロントゲート電極121に対するゲート絶縁層を構成し、絶縁層10
2は、バックゲート電極150に対するゲート絶縁層を構成する。
2は、バックゲート電極150に対するゲート絶縁層を構成する。
チャネル形成領域がSiでなるトランジスタ(以下、Siトランジスタと呼ぶ。)は、S
i層に、不純物を添加することにより、部分的にSi層の抵抗を下げることでソース領域
、ドレイン領域を形成する。これに対して、チャネル形成領域が酸化物半導体でなるトラ
ンジスタ(以下、OSトランジスタと呼ぶ。)は、酸化物半導体層にソース電極またはド
レイン電極を直接接合させることで、トランジスタとしての電気特性を有するデバイスを
得ることができる。
i層に、不純物を添加することにより、部分的にSi層の抵抗を下げることでソース領域
、ドレイン領域を形成する。これに対して、チャネル形成領域が酸化物半導体でなるトラ
ンジスタ(以下、OSトランジスタと呼ぶ。)は、酸化物半導体層にソース電極またはド
レイン電極を直接接合させることで、トランジスタとしての電気特性を有するデバイスを
得ることができる。
そこで、トランジスタ11においても、ソース電極140S、ドレイン電極140Dは、
それぞれ、OS層130に接して設けられる。トランジスタ11では、チャネル長を短く
するため、OS層130において、ソース電極140S、ドレイン電極140Dに接する
領域は、上面にも存在するが、主としてその側面に存在する。OS層130の上面にもソ
ース電極140S、ドレイン電極140Dと接する領域が存在するのは、共通の導電膜(
141、142)をエッチングすることで、ソース電極140S、ドレイン電極140D
を形成するからであり、これらのサイズのばらつきを抑制し、また歩留まりよく形成する
ためである。また、OS層130の側面において、ソース電極140Sおよびドレイン電
極140Dと接する領域を可能な限り広くするためである。
それぞれ、OS層130に接して設けられる。トランジスタ11では、チャネル長を短く
するため、OS層130において、ソース電極140S、ドレイン電極140Dに接する
領域は、上面にも存在するが、主としてその側面に存在する。OS層130の上面にもソ
ース電極140S、ドレイン電極140Dと接する領域が存在するのは、共通の導電膜(
141、142)をエッチングすることで、ソース電極140S、ドレイン電極140D
を形成するからであり、これらのサイズのばらつきを抑制し、また歩留まりよく形成する
ためである。また、OS層130の側面において、ソース電極140Sおよびドレイン電
極140Dと接する領域を可能な限り広くするためである。
ここでは、図1Dに示すOS層130の長さL1を、トランジスタ11のチャネル長とす
る。チャネル長L1は、OS層130の上面におけるソース電極140S、ドレイン電極
140D間の距離に対応する。また、長さL2は、OS層130のチャネル長方向の長さ
である。したがって、ソース電極140S、ドレイン電極140Dと接する領域がOS層
130の側面に存在することで、チャネル長L1を短くしつつ、L2も可能な限り短くす
る(L1に近づける)ことができるので、その結果、トランジスタ11のオン電流特性を
確保しつつ、周波数特性を向上させることができる。
る。チャネル長L1は、OS層130の上面におけるソース電極140S、ドレイン電極
140D間の距離に対応する。また、長さL2は、OS層130のチャネル長方向の長さ
である。したがって、ソース電極140S、ドレイン電極140Dと接する領域がOS層
130の側面に存在することで、チャネル長L1を短くしつつ、L2も可能な限り短くす
る(L1に近づける)ことができるので、その結果、トランジスタ11のオン電流特性を
確保しつつ、周波数特性を向上させることができる。
チャネル長L1は、0.5μm以上とすればよい。L1は、好ましくは0.5μm乃至2
μmであり、より好ましくは、0.5μm乃至1μmである。また、OS層130の厚さ
は、150nm以上とすればよく、例えば、150nm乃至1.5μmとすることができ
、250nm乃至1.5μmがより好ましい。また、OS層130の詳細な構成は後述す
るが、OS層130が2層の金属酸化物膜131、132でなる場合、1層目の金属酸化
物膜131の厚さは、100nm以上とすればよく、例えば、100nm乃至1000n
mとすればよく、200nm乃至1000nmが好ましい。また、2層目の金属酸化物膜
132の厚さは、50nm以上とすればよく、50nm乃至500nm、あるいは、10
0nm乃至300nmとすればよい。
μmであり、より好ましくは、0.5μm乃至1μmである。また、OS層130の厚さ
は、150nm以上とすればよく、例えば、150nm乃至1.5μmとすることができ
、250nm乃至1.5μmがより好ましい。また、OS層130の詳細な構成は後述す
るが、OS層130が2層の金属酸化物膜131、132でなる場合、1層目の金属酸化
物膜131の厚さは、100nm以上とすればよく、例えば、100nm乃至1000n
mとすればよく、200nm乃至1000nmが好ましい。また、2層目の金属酸化物膜
132の厚さは、50nm以上とすればよく、50nm乃至500nm、あるいは、10
0nm乃至300nmとすればよい。
OS層130は、フロントゲート電極121とバックゲート電極150に挟まれて設けら
れている。チャネル長およびチャネル幅方向の長さは、バックゲート電極150の方がO
S層130よりも長く、OS層130の全体は、絶縁層102を介してバックゲート電極
150で覆われている。図1Bの平面レイアウトにおいて、OS層130はバックゲート
電極150の内側に存在している。
れている。チャネル長およびチャネル幅方向の長さは、バックゲート電極150の方がO
S層130よりも長く、OS層130の全体は、絶縁層102を介してバックゲート電極
150で覆われている。図1Bの平面レイアウトにおいて、OS層130はバックゲート
電極150の内側に存在している。
チャネル幅方向において、絶縁層101、102に開口172、開口173が形成されて
いる。開口172、173において、バックゲート電極150はフロントゲート電極12
1に接しており、フロントゲート電極121に接続される。このような接続構造は、バッ
クゲート電極150をフロントゲート電極121と同じ電位にするということだけでなく
、トランジスタ11の電気特性の向上に寄与する。
いる。開口172、173において、バックゲート電極150はフロントゲート電極12
1に接しており、フロントゲート電極121に接続される。このような接続構造は、バッ
クゲート電極150をフロントゲート電極121と同じ電位にするということだけでなく
、トランジスタ11の電気特性の向上に寄与する。
図1Cに示すように、OS層130は、ソース電極140Sおよびドレイン電極140D
を介さずに、フロントゲート電極121およびバックゲート電極150に囲まれている領
域を有する。このような、デバイス構造により、フロントゲート電極121およびバック
ゲート電極150の電界によって、OS層130を電気的に囲むことができる。トランジ
スタ11のように、チャネルが形成されるOS層がゲート電極(121、150)の電界
によって電気的に囲まれているトランジスタのデバイス構造を、surrounded
channel(s-channel)構造と呼ぶことができる。
を介さずに、フロントゲート電極121およびバックゲート電極150に囲まれている領
域を有する。このような、デバイス構造により、フロントゲート電極121およびバック
ゲート電極150の電界によって、OS層130を電気的に囲むことができる。トランジ
スタ11のように、チャネルが形成されるOS層がゲート電極(121、150)の電界
によって電気的に囲まれているトランジスタのデバイス構造を、surrounded
channel(s-channel)構造と呼ぶことができる。
トランジスタ11はs-channel構造であるので、フロントゲート電極121によ
って、チャネルを誘起させるための電界が効果的にOS層130に印加できるため、トラ
ンジスタ11の電流駆動能力が向上され、高いオン電流特性が得られる。また、オン電流
を高くすることができるため、トランジスタ11を微細化することが可能になる。
って、チャネルを誘起させるための電界が効果的にOS層130に印加できるため、トラ
ンジスタ11の電流駆動能力が向上され、高いオン電流特性が得られる。また、オン電流
を高くすることができるため、トランジスタ11を微細化することが可能になる。
また、トランジスタ11は、フロントゲート電極121、バックゲート電極150で囲ま
れているため、トランジスタ11の機械的強度を高めることができる。
れているため、トランジスタ11の機械的強度を高めることができる。
図1Cにおいては、紙面に垂直な方向が電流の流れる方向になる。よって、フロントゲー
ト電極121の電界をより効果的にOS層130に印加させるため、開口172、173
のチャネル長方向の長さWc1は、OS層130の長さL2よりも長いことが好ましい。
これにより、バックゲート電極150の開口172、開口173に存在する部分により、
OS層130のチャネル幅方向に存在する側面全体により効率よく電界を作用させること
ができる。
ト電極121の電界をより効果的にOS層130に印加させるため、開口172、173
のチャネル長方向の長さWc1は、OS層130の長さL2よりも長いことが好ましい。
これにより、バックゲート電極150の開口172、開口173に存在する部分により、
OS層130のチャネル幅方向に存在する側面全体により効率よく電界を作用させること
ができる。
以下、トランジスタ11を構成する膜等について説明する。
(基板)
基板100について、材質などに特段の制限はない。基板100がトランジスタ11の作
製時の支持基板であれば、少なくとも、トランジスタ11の形成工程での熱処理に耐えう
る程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基
板、サファイア基板等を、基板100として用いてもよい。また、シリコンや炭化シリコ
ン等を材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等を材料
とした化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に
トランジスタやキャパシタなどのデバイスが作製されているバックプレーン基板を基板1
00とすることが可能である。
基板100について、材質などに特段の制限はない。基板100がトランジスタ11の作
製時の支持基板であれば、少なくとも、トランジスタ11の形成工程での熱処理に耐えう
る程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基
板、サファイア基板等を、基板100として用いてもよい。また、シリコンや炭化シリコ
ン等を材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等を材料
とした化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に
トランジスタやキャパシタなどのデバイスが作製されているバックプレーン基板を基板1
00とすることが可能である。
また、基板100として、トランジスタ11の作製時に支持基板ではない基板である場合
がある。この場合は、基板100の耐熱性は低くてもよく、また剛性も特段求められない
ため、上記した基板の他に、樹脂基板などの可撓性の基板であってもよい。この場合、ト
ランジスタ11を作製する際には、作製時の支持基板上に、剥離層(酸化タングステン、
酸化モリブデンなどを含む層)および下地絶縁層を介して、トランジスタ11の一部また
はすべてを作製する。そして、剥離層を含む支持基板を分離し、樹脂材料により、下地絶
縁層に基板100を固定すればよい。
がある。この場合は、基板100の耐熱性は低くてもよく、また剛性も特段求められない
ため、上記した基板の他に、樹脂基板などの可撓性の基板であってもよい。この場合、ト
ランジスタ11を作製する際には、作製時の支持基板上に、剥離層(酸化タングステン、
酸化モリブデンなどを含む層)および下地絶縁層を介して、トランジスタ11の一部また
はすべてを作製する。そして、剥離層を含む支持基板を分離し、樹脂材料により、下地絶
縁層に基板100を固定すればよい。
(フロントゲート電極、バックゲート電極)
フロントゲート電極121、バックゲート電極150は、単層構造、二層以上の積層構造
の導電体で形成することができる。この導電体として、金属や合金、金属化合物(例えば
、金属酸化物、金属窒化物、シリサイドなど)、リンを含むシリコンなどが挙げられる。
これら金属を含む導電体に、他の元素や、化合物を添加した導電体でもよい。
フロントゲート電極121、バックゲート電極150は、単層構造、二層以上の積層構造
の導電体で形成することができる。この導電体として、金属や合金、金属化合物(例えば
、金属酸化物、金属窒化物、シリサイドなど)、リンを含むシリコンなどが挙げられる。
これら金属を含む導電体に、他の元素や、化合物を添加した導電体でもよい。
導電体に用いられる金属として、アルミニウム、クロム、銅、タンタル、チタン、モリブ
デン、タングステン、マンガン、ジルコニウムなどが挙げられる。
デン、タングステン、マンガン、ジルコニウムなどが挙げられる。
金属酸化物として、例えば、インジウム酸化物、In-Sn酸化物(ITO)、In-Z
n酸化物などが挙げられる。また、これら金属酸化物に酸化タングステンや酸化シリコン
を添加してもよい。金属酸化物は、透光性を有する導電体として用いることができる。
n酸化物などが挙げられる。また、これら金属酸化物に酸化タングステンや酸化シリコン
を添加してもよい。金属酸化物は、透光性を有する導電体として用いることができる。
例えば、フロントゲート電極121、バックゲート電極150を2層構造とする場合、チ
タン膜上にアルミニウム膜を積層した膜、窒化チタン膜上にチタン膜を積層した膜、窒化
チタン膜上にタングステン膜を積層した膜、窒化タンタル膜または窒化タングステン膜上
にタングステン膜を積層した膜、チタン膜上に銅膜を積層した膜などで形成すればよい。
また、3層構造とする場合は、例えば、チタン膜、アルミニウム膜、チタン膜の順に積層
された膜で形成すればよい。
タン膜上にアルミニウム膜を積層した膜、窒化チタン膜上にチタン膜を積層した膜、窒化
チタン膜上にタングステン膜を積層した膜、窒化タンタル膜または窒化タングステン膜上
にタングステン膜を積層した膜、チタン膜上に銅膜を積層した膜などで形成すればよい。
また、3層構造とする場合は、例えば、チタン膜、アルミニウム膜、チタン膜の順に積層
された膜で形成すればよい。
ここでは、フロントゲート電極121は単層の導電体で形成されている。例えば、フロン
トゲート電極121は80nm-200nmのタングステン膜で形成することができる。
また、バックゲート電極150は単層の導電体で形成されている。例えば、厚さ、80n
m-200nmのIn-Sn酸化物(ITO)で形成することができる。
トゲート電極121は80nm-200nmのタングステン膜で形成することができる。
また、バックゲート電極150は単層の導電体で形成されている。例えば、厚さ、80n
m-200nmのIn-Sn酸化物(ITO)で形成することができる。
(ソース電極、ドレイン電極)
ソース電極140S、ドレイン電極140Dも、フロントゲート電極121と同様に、単
層構造、二層以上の積層構造の導電体で形成することができる。この導電体として、金属
や合金、金属化合物(例えば、金属酸化物、金属窒化物、シリサイドなど)、リンを含む
シリコンなどが挙げられる。これら金属を含む導電体に、他の元素や、化合物を添加した
導電体でもよい。
ソース電極140S、ドレイン電極140Dも、フロントゲート電極121と同様に、単
層構造、二層以上の積層構造の導電体で形成することができる。この導電体として、金属
や合金、金属化合物(例えば、金属酸化物、金属窒化物、シリサイドなど)、リンを含む
シリコンなどが挙げられる。これら金属を含む導電体に、他の元素や、化合物を添加した
導電体でもよい。
導電体に用いられる金属として、アルミニウム、クロム、銅、銀、タンタル、チタン、モ
リブデン、タングステン、マンガン、ジルコニウムなどが挙げられる。
リブデン、タングステン、マンガン、ジルコニウムなどが挙げられる。
ソース電極140S、ドレイン電極140Dを2層構造とする場合、2層目を厚くし、ア
ルミニウム、銅など低抵抗な金属で形成し、1層目は、OS層130と直接接するため、
2層目の導電体に対するバリア層として機能する導電体、あるいはOS層130の特性を
劣化させない導電体で形成することが好ましい。また、フロントゲート電極121、バッ
クゲート電極150を3層構造の導電体で形成する場合も同様であり、1層目および3層
目は、2層目の導電体に対するバリア層として機能する導電体で形成することが好ましい
。
ルミニウム、銅など低抵抗な金属で形成し、1層目は、OS層130と直接接するため、
2層目の導電体に対するバリア層として機能する導電体、あるいはOS層130の特性を
劣化させない導電体で形成することが好ましい。また、フロントゲート電極121、バッ
クゲート電極150を3層構造の導電体で形成する場合も同様であり、1層目および3層
目は、2層目の導電体に対するバリア層として機能する導電体で形成することが好ましい
。
ソース電極140S、ドレイン電極140Dを2層構造とする場合、チタン膜上にアルミ
ニウム膜を積層した膜、タングステン膜上に銅膜を積層した膜、タングステン膜上にアル
ミニウム膜を積層した膜、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層した膜
、チタン膜上に銅膜を積層した膜を用いればよい。また、3層構造とする場合、1層目お
よび3層目には、チタン、窒化チタン、モリブデン、または窒化モリブデンでなる膜を形
成し、2層目は、アルミニウム、銅でなる低抵抗な膜を形成すればよい。
ニウム膜を積層した膜、タングステン膜上に銅膜を積層した膜、タングステン膜上にアル
ミニウム膜を積層した膜、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層した膜
、チタン膜上に銅膜を積層した膜を用いればよい。また、3層構造とする場合、1層目お
よび3層目には、チタン、窒化チタン、モリブデン、または窒化モリブデンでなる膜を形
成し、2層目は、アルミニウム、銅でなる低抵抗な膜を形成すればよい。
(絶縁層)
絶縁層101、102は、単層の絶縁膜で、または2層以上の絶縁膜で形成することがで
きる。このような絶縁膜としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン
、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウ
ム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウ
ムおよび酸化タンタル、Ga-Zn酸化物等でなる膜があげられる。
絶縁層101、102は、単層の絶縁膜で、または2層以上の絶縁膜で形成することがで
きる。このような絶縁膜としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン
、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウ
ム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウ
ムおよび酸化タンタル、Ga-Zn酸化物等でなる膜があげられる。
ハフニウムシリケート(HfSiOx)、窒素含有ハフニウムシリケート(HfSixO
yNz)、窒素含有ハフニウムアルミネート(HfAlxOyNz)、酸化ハフニウム、
酸化イットリウムなどのhigh-k材料を用いることで、トランジスタ11のバックゲ
ートおよびフロントゲートリークを低減できる。また、これらの絶縁膜は、スパッタリン
グ法、CVD法、MBE法、ALD法またはPLD法を用いて形成することができる。
yNz)、窒素含有ハフニウムアルミネート(HfAlxOyNz)、酸化ハフニウム、
酸化イットリウムなどのhigh-k材料を用いることで、トランジスタ11のバックゲ
ートおよびフロントゲートリークを低減できる。また、これらの絶縁膜は、スパッタリン
グ法、CVD法、MBE法、ALD法またはPLD法を用いて形成することができる。
なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい
、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
絶縁層101を多層構造とする場合、OS層130に接する絶縁膜は、酸素を含む絶縁体
(酸化物、酸化窒化物など)が好ましい。ここでは、絶縁層101は、絶縁膜111と絶
縁膜112の2層構造であり、絶縁膜111は窒化シリコン膜であり、絶縁膜112は酸
化窒化シリコン膜である。
(酸化物、酸化窒化物など)が好ましい。ここでは、絶縁層101は、絶縁膜111と絶
縁膜112の2層構造であり、絶縁膜111は窒化シリコン膜であり、絶縁膜112は酸
化窒化シリコン膜である。
絶縁層102を多層構造とする場合、OS層130に接する絶縁膜は、酸素を含む絶縁体
(酸化物、酸化窒化物など)が好ましい。また、絶縁層102は、少なくとも、化学量論
的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。化学
量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部
が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜とは、T
DS(Thermal Desorption Spectrometry)分析にて、
酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好まし
くは3.0×1020atoms/cm3以上である酸化物絶縁膜である。なお、上記T
DS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以
上500℃以下の範囲が好ましい。
(酸化物、酸化窒化物など)が好ましい。また、絶縁層102は、少なくとも、化学量論
的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。化学
量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部
が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜とは、T
DS(Thermal Desorption Spectrometry)分析にて、
酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好まし
くは3.0×1020atoms/cm3以上である酸化物絶縁膜である。なお、上記T
DS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以
上500℃以下の範囲が好ましい。
ここでは、絶縁層102は、絶縁膜113-115の積層構造であり、絶縁膜113、1
14は、酸化窒化シリコン膜であり、絶縁膜115は窒化シリコン膜である。
14は、酸化窒化シリコン膜であり、絶縁膜115は窒化シリコン膜である。
絶縁膜114の厚さは30nm乃至500nm、好ましくは50nm乃至400nmとす
ればよい。また、絶縁膜114として、酸化窒化シリコン膜の代わりに、酸化シリコン膜
などを形成してもよい。
ればよい。また、絶縁膜114として、酸化窒化シリコン膜の代わりに、酸化シリコン膜
などを形成してもよい。
2層目の絶縁膜114は、OS層130に酸素を供給する酸化絶縁膜として形成されてお
り、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁膜である。絶縁膜114は
、欠陥が少ないことが好ましい。代表的には、ESR(電子スピン共鳴)測定によりg=
2.001付近に現れるシグナルから算出されるスピン密度が、1.5×1018spi
ns/cm3未満、更には1×1018spins/cm3以下であることが好ましい。
g値が2.001である電子スピンの代表例はシリコンのダングリングボンドに由来する
ものである。
り、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁膜である。絶縁膜114は
、欠陥が少ないことが好ましい。代表的には、ESR(電子スピン共鳴)測定によりg=
2.001付近に現れるシグナルから算出されるスピン密度が、1.5×1018spi
ns/cm3未満、更には1×1018spins/cm3以下であることが好ましい。
g値が2.001である電子スピンの代表例はシリコンのダングリングボンドに由来する
ものである。
絶縁膜113は、絶縁膜114から放出される酸素のOS層130への移動経路となるた
め、酸素を透過することが可能であり、かつ酸素を含む絶縁膜で形成することが好ましい
。また、絶縁膜113は、絶縁膜114、115の形成時の、OS層130のバリア層と
しても機能する。
め、酸素を透過することが可能であり、かつ酸素を含む絶縁膜で形成することが好ましい
。また、絶縁膜113は、絶縁膜114、115の形成時の、OS層130のバリア層と
しても機能する。
なお、絶縁膜113においては、外部から絶縁膜113に入った酸素が全てその外部に移
動する場合、または、外部から絶縁膜113に入った酸素の一部が、絶縁膜113にとど
まる場合、または、外部から絶縁膜113に酸素が入ると共に、絶縁膜113に含まれる
酸素が絶縁膜113の外部へ移動することで、絶縁膜113において酸素の移動が生じる
場合もある。
動する場合、または、外部から絶縁膜113に入った酸素の一部が、絶縁膜113にとど
まる場合、または、外部から絶縁膜113に酸素が入ると共に、絶縁膜113に含まれる
酸素が絶縁膜113の外部へ移動することで、絶縁膜113において酸素の移動が生じる
場合もある。
絶縁膜113は、OS層130と接しているため、絶縁膜114よりも欠陥が少ないこと
が好ましい。絶縁膜113としては、g=2.001近傍のESRシグナルから算出され
るスピン密度が、3×1017spins/cm3以下の酸化シリコン膜または酸化窒化
シリコン膜であることが好ましい。また、g=1.93近傍(例えば1.89乃至1.9
6)のESRシグナルから算出されるスピン密度が1×1017spins/cm3以下
、さらには検出下限以下であることが好ましい。
が好ましい。絶縁膜113としては、g=2.001近傍のESRシグナルから算出され
るスピン密度が、3×1017spins/cm3以下の酸化シリコン膜または酸化窒化
シリコン膜であることが好ましい。また、g=1.93近傍(例えば1.89乃至1.9
6)のESRシグナルから算出されるスピン密度が1×1017spins/cm3以下
、さらには検出下限以下であることが好ましい。
絶縁膜113の厚さは、5nm乃至150nmであり、好ましくは5nm乃至50nmで
ある。
ある。
絶縁層102の最上層は、水素及び酸素のブロッキング効果を有する絶縁膜115で形成
することが好ましい。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土
類金属等のブロッキング効果を有する絶縁膜であることが好ましい。これにより、OS層
130への水素などの不純物の侵入の防止と、OS層130から酸素が放出されることを
防ぐことができる。ここでは、絶縁膜115として、窒化シリコン膜を形成している。
することが好ましい。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土
類金属等のブロッキング効果を有する絶縁膜であることが好ましい。これにより、OS層
130への水素などの不純物の侵入の防止と、OS層130から酸素が放出されることを
防ぐことができる。ここでは、絶縁膜115として、窒化シリコン膜を形成している。
絶縁膜115の厚さは、50nm乃至300nm、好ましくは100nm乃至200nm
とすればよい。絶縁膜115として、窒化シリコン、窒化酸化シリコン、窒化アルミニウ
ム、窒化酸化アルミニウム、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、
酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒
化ハフニウム等でなる膜を形成することができる。
とすればよい。絶縁膜115として、窒化シリコン、窒化酸化シリコン、窒化アルミニウ
ム、窒化酸化アルミニウム、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、
酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒
化ハフニウム等でなる膜を形成することができる。
(酸化物半導体(OS)層)
OS層130は、金属酸化物でなる単層または積層構造を有する。OS層130は、チャ
ネル形成領域が設けられる金属酸化物でなる半導体膜(酸化物半導体膜)を少なくとも1
層有していればよい。OS層130を構成する金属酸化物として、酸化インジウム、酸化
スズ、酸化亜鉛、In-Zn酸化物、Sn-Zn酸化物、Al-Zn酸化物、Zn-Mg
酸化物、Sn-Mg酸化物、In-Mg酸化物、In-Ga酸化物、In-Ga-Zn酸
化物(IGZOとも表記する)、In-Al-Zn酸化物、In-Sn-Zn酸化物、S
n-Ga-Zn酸化物、Al-Ga-Zn酸化物、Sn-Al-Zn酸化物、In-Hf
-Zn酸化物、In-Zr-Zn酸化物、In-Ti-Zn酸化物、In-Sc-Zn酸
化物、In-Y-Zn酸化物、In-La-Zn酸化物、In-Ce-Zn酸化物、In
-Pr-Zn酸化物、In-Nd-Zn酸化物、In-Sm-Zn酸化物、In-Eu-
Zn酸化物、In-Gd-Zn酸化物、In-Tb-Zn酸化物、In-Dy-Zn酸化
物、In-Ho-Zn酸化物、In-Er-Zn酸化物、In-Tm-Zn酸化物、In
-Yb-Zn酸化物、In-Lu-Zn酸化物、In-Sn-Ga-Zn酸化物、In-
Hf-Ga-Zn酸化物、In-Al-Ga-Zn酸化物、In-Sn-Al-Zn酸化
物、In-Sn-Hf-Zn酸化物、In-Hf-Al-Zn酸化物を用いることができ
る。
OS層130は、金属酸化物でなる単層または積層構造を有する。OS層130は、チャ
ネル形成領域が設けられる金属酸化物でなる半導体膜(酸化物半導体膜)を少なくとも1
層有していればよい。OS層130を構成する金属酸化物として、酸化インジウム、酸化
スズ、酸化亜鉛、In-Zn酸化物、Sn-Zn酸化物、Al-Zn酸化物、Zn-Mg
酸化物、Sn-Mg酸化物、In-Mg酸化物、In-Ga酸化物、In-Ga-Zn酸
化物(IGZOとも表記する)、In-Al-Zn酸化物、In-Sn-Zn酸化物、S
n-Ga-Zn酸化物、Al-Ga-Zn酸化物、Sn-Al-Zn酸化物、In-Hf
-Zn酸化物、In-Zr-Zn酸化物、In-Ti-Zn酸化物、In-Sc-Zn酸
化物、In-Y-Zn酸化物、In-La-Zn酸化物、In-Ce-Zn酸化物、In
-Pr-Zn酸化物、In-Nd-Zn酸化物、In-Sm-Zn酸化物、In-Eu-
Zn酸化物、In-Gd-Zn酸化物、In-Tb-Zn酸化物、In-Dy-Zn酸化
物、In-Ho-Zn酸化物、In-Er-Zn酸化物、In-Tm-Zn酸化物、In
-Yb-Zn酸化物、In-Lu-Zn酸化物、In-Sn-Ga-Zn酸化物、In-
Hf-Ga-Zn酸化物、In-Al-Ga-Zn酸化物、In-Sn-Al-Zn酸化
物、In-Sn-Hf-Zn酸化物、In-Hf-Al-Zn酸化物を用いることができ
る。
OS層130のチャネル形成領域となる酸化物半導体は、少なくともインジウム(In)
または亜鉛(Zn)を含むものが好ましい。このような酸化物半導体としては、In-G
a-Zn酸化物、In-Sn-Zn酸化物が代表的である。また、酸化物半導体は、電気
的特性のばらつきを減らすためのスタビライザとなる元素を含んでいてもよい。このよう
な元素として、Ga、Sn、Hf、Al、Zr等がある。
または亜鉛(Zn)を含むものが好ましい。このような酸化物半導体としては、In-G
a-Zn酸化物、In-Sn-Zn酸化物が代表的である。また、酸化物半導体は、電気
的特性のばらつきを減らすためのスタビライザとなる元素を含んでいてもよい。このよう
な元素として、Ga、Sn、Hf、Al、Zr等がある。
ここで、In-Ga-Zn酸化物とは、InとGaとZnを主成分として有する酸化物と
いう意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金
属元素が入っていてもよい。
いう意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金
属元素が入っていてもよい。
酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素
の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、OSトランジ
スタのしきい値電圧がマイナス方向にシフトしてしまう。
の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、OSトランジ
スタのしきい値電圧がマイナス方向にシフトしてしまう。
OS層130(少なくともチャネルが形成される領域)は酸素欠損と共に、水素ができる
限り低減されていることが好ましい。具体的には、OS層130において、二次イオン質
量分析法(SIMS:Secondary Ion Mass Spectrometr
y)により得られる水素濃度を、2×1020atoms/cm3以下、好ましくは5×
1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下
、より好ましくは5×1018atoms/cm3以下、より好ましくは1×1018a
toms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好
ましくは1×1016atoms/cm3以下とする。
限り低減されていることが好ましい。具体的には、OS層130において、二次イオン質
量分析法(SIMS:Secondary Ion Mass Spectrometr
y)により得られる水素濃度を、2×1020atoms/cm3以下、好ましくは5×
1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下
、より好ましくは5×1018atoms/cm3以下、より好ましくは1×1018a
toms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好
ましくは1×1016atoms/cm3以下とする。
OS層130において、第14族元素の一つであるシリコンや炭素が含まれると、OS層
130において酸素欠損が増加し、低抵抗化してしまう。このため、OS層130におけ
るシリコンや炭素の濃度(SIMSにより得られる濃度)を、2×1018atoms/
cm3以下、好ましくは2×1017atoms/cm3以下とする。
130において酸素欠損が増加し、低抵抗化してしまう。このため、OS層130におけ
るシリコンや炭素の濃度(SIMSにより得られる濃度)を、2×1018atoms/
cm3以下、好ましくは2×1017atoms/cm3以下とする。
OS層130において、SIMSにより得られるアルカリ金属またはアルカリ土類金属の
濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/c
m3以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャ
リアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。この
ため、OS層130のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ま
しい。
濃度を、1×1018atoms/cm3以下、好ましくは2×1016atoms/c
m3以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャ
リアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。この
ため、OS層130のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ま
しい。
また、酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度
が増加し、低抵抗化しやすい。そのため、OS層130の窒素濃度はできる限り低減され
ていることが好ましい、例えば、SIMSにより得られる窒素濃度を、5×1018at
oms/cm3以下にすることが好ましい。
が増加し、低抵抗化しやすい。そのため、OS層130の窒素濃度はできる限り低減され
ていることが好ましい、例えば、SIMSにより得られる窒素濃度を、5×1018at
oms/cm3以下にすることが好ましい。
また、OS層130のチャネル形成領域は、CAAC-OS(C Axis Alig
ned Crystalline Oxide Semiconductor)で構成さ
れていることが好ましい。それは、CAAC-OSは、多結晶構造、微結晶構造、または
非晶質構造と比較して最も欠陥準位密度が低い酸化物半導体であるからである。なお、O
S層130を構成する金属酸化物の結晶構造については、実施の形態4において説明する
。
ned Crystalline Oxide Semiconductor)で構成さ
れていることが好ましい。それは、CAAC-OSは、多結晶構造、微結晶構造、または
非晶質構造と比較して最も欠陥準位密度が低い酸化物半導体であるからである。なお、O
S層130を構成する金属酸化物の結晶構造については、実施の形態4において説明する
。
OS層130を構成する金属酸化物が、微結晶構造、多結晶構造、CAAC-OS、単結
晶構造の二種以上の結晶構造を有していてもよい。OS層130は、例えば、微結晶構造
の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以
上の領域を有する場合がある。また、OS層130は、例えば、微結晶構造の領域、多結
晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域の積
層構造を有する場合がある。
晶構造の二種以上の結晶構造を有していてもよい。OS層130は、例えば、微結晶構造
の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以
上の領域を有する場合がある。また、OS層130は、例えば、微結晶構造の領域、多結
晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域の積
層構造を有する場合がある。
OS層130は、単層の金属酸化物で、または2層以上の金属酸化物膜を積層した膜構造
とすることができる。OS層130を積層構造とする場合、OS層130の各層を構成す
る金属酸化物膜は、少なくとも1つ同じ金属を含むことが好ましい。例えば、In-M-
Zn酸化物(Mは、Ga、Y、Zr、La、Ce、またはNd)の積層膜で形成する場合
、各層のIn、M、Znの原子数比を適宜設定すればよい。あるいは、積層膜に含まれる
共通の金属元素をInとし、In-M-Zn酸化物膜、In-M酸化物膜、In-Zn酸
化物膜を適宜組み合わせてもよい。
とすることができる。OS層130を積層構造とする場合、OS層130の各層を構成す
る金属酸化物膜は、少なくとも1つ同じ金属を含むことが好ましい。例えば、In-M-
Zn酸化物(Mは、Ga、Y、Zr、La、Ce、またはNd)の積層膜で形成する場合
、各層のIn、M、Znの原子数比を適宜設定すればよい。あるいは、積層膜に含まれる
共通の金属元素をInとし、In-M-Zn酸化物膜、In-M酸化物膜、In-Zn酸
化物膜を適宜組み合わせてもよい。
例えば、金属酸化物膜131がIn-Ga-Zn酸化物膜の場合、金属酸化物膜132は
、金属酸化物膜131よりもGaを多く含むIn-Ga-Zn酸化物膜、またはIn-G
a酸化物膜とすればよい。
、金属酸化物膜131よりもGaを多く含むIn-Ga-Zn酸化物膜、またはIn-G
a酸化物膜とすればよい。
ここでは、OS層130は、金属酸化物膜131と、金属酸化物膜132との2層構造と
した。フロントゲート電極121側にある金属酸化物膜131は、チャネル形成領域が存
在する酸化物半導体膜である。金属酸化物膜132は、ソース電極140S、ドレイン電
極140Dの形成工程において、導電膜(141、142)の成膜工程や、導電膜(14
1、142)のエッチング工程での金属酸化物膜131のダメージを抑制するためのバリ
ア層として機能させることが好ましく、金属酸化物膜131よりも緻密な膜で形成するこ
とが好ましい。
した。フロントゲート電極121側にある金属酸化物膜131は、チャネル形成領域が存
在する酸化物半導体膜である。金属酸化物膜132は、ソース電極140S、ドレイン電
極140Dの形成工程において、導電膜(141、142)の成膜工程や、導電膜(14
1、142)のエッチング工程での金属酸化物膜131のダメージを抑制するためのバリ
ア層として機能させることが好ましく、金属酸化物膜131よりも緻密な膜で形成するこ
とが好ましい。
金属酸化物膜132の存在により、絶縁層102(ゲート絶縁層)とOS層130との界
面からチャネル形成領域(金属酸化物膜131)を離すことができる。そのため、この界
面にトラップ準位が形成されていても、チャネルを流れる電荷がトラップ準位に捕獲され
にくくなる。よって、トランジスタ11のオン電流を増大させることができ、また電界効
果移動度を高めることができる。
面からチャネル形成領域(金属酸化物膜131)を離すことができる。そのため、この界
面にトラップ準位が形成されていても、チャネルを流れる電荷がトラップ準位に捕獲され
にくくなる。よって、トランジスタ11のオン電流を増大させることができ、また電界効
果移動度を高めることができる。
また、上述したように、トランジスタ11において、金属酸化物膜131にチャネルが形
成されるため、ソース電極140S、ドレイン電極140Dは金属酸化物膜131の側面
に少なくとも接していればよいので、金属酸化物膜132にソース領域、およびドレイン
領域が存在していなくてもよい。そのため、金属酸化物膜132は、酸化物半導体ではな
く、抵抗が高い膜であってもよい。金属酸化物膜132は、ソース電極140S、ドレイ
ン電極140Dとの接触抵抗が非常に高く、抵抗が無限大の絶縁体で構成されていてもよ
い。そのため、金属酸化物膜132として使用できる膜の選択肢が増える。
成されるため、ソース電極140S、ドレイン電極140Dは金属酸化物膜131の側面
に少なくとも接していればよいので、金属酸化物膜132にソース領域、およびドレイン
領域が存在していなくてもよい。そのため、金属酸化物膜132は、酸化物半導体ではな
く、抵抗が高い膜であってもよい。金属酸化物膜132は、ソース電極140S、ドレイ
ン電極140Dとの接触抵抗が非常に高く、抵抗が無限大の絶縁体で構成されていてもよ
い。そのため、金属酸化物膜132として使用できる膜の選択肢が増える。
従って、金属酸化物膜132を厚く形成することが可能である。これにより、金属酸化物
膜132を、金属酸化物膜(酸化物半導体膜)131に対する保護膜として機能させるこ
とができる。よって、銅のOS層130(金属酸化物膜131)への拡散を金属酸化物膜
132により防ぐことができるので、いわゆるチャネルエッチ型のボトムゲートトランジ
スタであるトランジスタ11において、ソース電極140S、ドレイン電極140Dに拡
散しやすい銅材料を用いることが容易になる。
膜132を、金属酸化物膜(酸化物半導体膜)131に対する保護膜として機能させるこ
とができる。よって、銅のOS層130(金属酸化物膜131)への拡散を金属酸化物膜
132により防ぐことができるので、いわゆるチャネルエッチ型のボトムゲートトランジ
スタであるトランジスタ11において、ソース電極140S、ドレイン電極140Dに拡
散しやすい銅材料を用いることが容易になる。
OS層130において、金属酸化物膜131の厚さは100nm以上とすればよく、例え
ば、100nm乃至1000nmとすればよく、200nm乃至1000nmが好ましい
。また、金属酸化物膜132の厚さは、50nm以上とすればよく、例えば50nm乃至
500nmとすればよく、100nm乃至300nmが好ましい。
ば、100nm乃至1000nmとすればよく、200nm乃至1000nmが好ましい
。また、金属酸化物膜132の厚さは、50nm以上とすればよく、例えば50nm乃至
500nmとすればよく、100nm乃至300nmが好ましい。
例えば、金属酸化物膜131、金属酸化物膜132として、スパッタリング法でIn-G
a-Zn酸化物膜で形成する場合、金属酸化物膜131のスパッタリングターゲットとし
て、In:Ga:Zn(原子数比)が1:1:1、または1:3:2でなるIn-Ga-
Zn酸化物ターゲットを用いることができ、金属酸化物膜132のスパッタリングターゲ
ットとして、In:Ga:Zn(原子数比)が、1:3:2、または1:3:4、または
1:3:6のIn-Ga-Zn酸化物ターゲットを用いることができる。これにより、金
属酸化物膜132として、金属酸化物膜131よりもGaリッチなIn-Ga-Zn酸化
物膜を形成することができる。
a-Zn酸化物膜で形成する場合、金属酸化物膜131のスパッタリングターゲットとし
て、In:Ga:Zn(原子数比)が1:1:1、または1:3:2でなるIn-Ga-
Zn酸化物ターゲットを用いることができ、金属酸化物膜132のスパッタリングターゲ
ットとして、In:Ga:Zn(原子数比)が、1:3:2、または1:3:4、または
1:3:6のIn-Ga-Zn酸化物ターゲットを用いることができる。これにより、金
属酸化物膜132として、金属酸化物膜131よりもGaリッチなIn-Ga-Zn酸化
物膜を形成することができる。
例えば、金属酸化物膜131として、スパッタリング法でIn-Ga-Zn酸化物膜で形
成し、金属酸化物膜132として、スパッタリング法でIn-Ga酸化物膜で形成する場
合、金属酸化物膜131のスパッタリングターゲットとして、In:Ga:Zn(原子数
比)が1:1:1、または1:3:2でなるIn-Ga-Zn酸化物ターゲットを用いる
ことができ、金属酸化物膜132のスパッタリングターゲットとして、In:Ga(原子
数比)が、7:93のIn-Ga酸化物ターゲットを用いることができる。これにより、
金属酸化物膜132として、InよりもGaリッチなIn-Ga酸化物膜を形成すること
ができる。このようなGaリッチなIn-Ga酸化物膜は、Cuの拡散防止膜として好適
な膜である。
成し、金属酸化物膜132として、スパッタリング法でIn-Ga酸化物膜で形成する場
合、金属酸化物膜131のスパッタリングターゲットとして、In:Ga:Zn(原子数
比)が1:1:1、または1:3:2でなるIn-Ga-Zn酸化物ターゲットを用いる
ことができ、金属酸化物膜132のスパッタリングターゲットとして、In:Ga(原子
数比)が、7:93のIn-Ga酸化物ターゲットを用いることができる。これにより、
金属酸化物膜132として、InよりもGaリッチなIn-Ga酸化物膜を形成すること
ができる。このようなGaリッチなIn-Ga酸化物膜は、Cuの拡散防止膜として好適
な膜である。
<構成例2:FET-2>
構成例2に係るトランジスタは、構成例1のトランジスタの変形例であり、バックゲート
とフロントゲートに独立して電位または信号の入力が可能である。図2Aは、構成例2に
係るトランジスタの回路記号である。トランジスタは、フロントゲートおよびバックゲー
トの2つのゲートを有しており、バックゲートは、フロントゲートに接続されていない。
ここでは、図2Aの回路記号で表されるトランジスタをFET-2と呼ぶ。
構成例2に係るトランジスタは、構成例1のトランジスタの変形例であり、バックゲート
とフロントゲートに独立して電位または信号の入力が可能である。図2Aは、構成例2に
係るトランジスタの回路記号である。トランジスタは、フロントゲートおよびバックゲー
トの2つのゲートを有しており、バックゲートは、フロントゲートに接続されていない。
ここでは、図2Aの回路記号で表されるトランジスタをFET-2と呼ぶ。
図2B-図2Dに、FET-2のデバイス構造の一例を示す。図2Bは、トランジスタの
上面図である。図2Cは、図2Bの切断線A1-A2による断面図であり、図2Dは、切
断線B1-B2による断面図である。また、図2Cは、チャネル幅方向のトランジスタの
断面図であり、図2Dは、チャネル長方向のトランジスタの断面図でもある。
上面図である。図2Cは、図2Bの切断線A1-A2による断面図であり、図2Dは、切
断線B1-B2による断面図である。また、図2Cは、チャネル幅方向のトランジスタの
断面図であり、図2Dは、チャネル長方向のトランジスタの断面図でもある。
トランジスタ12は基板100上に形成されており、絶縁層101、絶縁層102、フロ
ントゲート電極121、OS層130、ソース電極140S、ドレイン電極140D、バ
ックゲート電極151、電極152および電極153を有する。チャネル幅方向において
、絶縁層101、102には、開口172、開口173が形成されている。開口172、
173において、電極152、電極153はフロントゲート電極121に接している。ト
ランジスタ12では、バックゲート電極151はフロントゲート電極121に接続されて
いない。
ントゲート電極121、OS層130、ソース電極140S、ドレイン電極140D、バ
ックゲート電極151、電極152および電極153を有する。チャネル幅方向において
、絶縁層101、102には、開口172、開口173が形成されている。開口172、
173において、電極152、電極153はフロントゲート電極121に接している。ト
ランジスタ12では、バックゲート電極151はフロントゲート電極121に接続されて
いない。
トランジスタ12は、トランジスタ11のバックゲート電極150を3つの電極(151
-153)に分割したデバイス構造を有する。トランジスタ12も、トランジスタ11と
同様に、s-channel構造のトランジスタであり、同様に周波数特性、オン電流特
性が向上されている。
-153)に分割したデバイス構造を有する。トランジスタ12も、トランジスタ11と
同様に、s-channel構造のトランジスタであり、同様に周波数特性、オン電流特
性が向上されている。
トランジスタ12において、図2Cに示すように、OS層130は、ソース電極140S
およびドレイン電極140Dを介さずに、フロントゲート電極121、バックゲート電極
151、および電極152、および電極153に囲まれている領域を有する。フロントゲ
ート電極121および電極152、153を図示のように接続して設けることにより、こ
れら電極により、OS層130の下面、対向する2つの側面、および上面を囲むことがで
き、フロントゲート電極121の電界によって、OS層130を電気的に囲むことが可能
になる。電極152、153は、フロントゲートの一部をなしており、図2Cに示すよう
にOS層130の側面と対向していることから、サイドゲート電極と呼ぶことができる。
およびドレイン電極140Dを介さずに、フロントゲート電極121、バックゲート電極
151、および電極152、および電極153に囲まれている領域を有する。フロントゲ
ート電極121および電極152、153を図示のように接続して設けることにより、こ
れら電極により、OS層130の下面、対向する2つの側面、および上面を囲むことがで
き、フロントゲート電極121の電界によって、OS層130を電気的に囲むことが可能
になる。電極152、153は、フロントゲートの一部をなしており、図2Cに示すよう
にOS層130の側面と対向していることから、サイドゲート電極と呼ぶことができる。
また、トランジスタ11のバックゲート電極150は、一対のサイドゲート電極を有する
バックゲート電極と呼ぶことができる(図1C)。
バックゲート電極と呼ぶことができる(図1C)。
図2Cに示すように、電極152、電極153は、絶縁層102を介して、OS層130
の上面と対向する領域を有する。つまり、チャネル幅方向において、電極152、153
がOS層130の上面と対向する領域の幅SGov2、SGov3は0より大きい値を持
つ。
の上面と対向する領域を有する。つまり、チャネル幅方向において、電極152、153
がOS層130の上面と対向する領域の幅SGov2、SGov3は0より大きい値を持
つ。
バックゲート電極151は、フロントゲート電極121と異なる電位や信号を入力するこ
とができるため、バックゲート電極151の入力信号や入力電位により、トランジスタ1
2のしきい値電圧(以下、Vthまたはしきい値と呼ぶ場合がある。)を、正電圧方向、
あるいは負電圧方向にシフトさせることができる。トランジスタ12のVthを制御する
ことにより、動作時に、トランジスタ12をエンハンスメント型またはデプレッション型
に適宜変更することが可能である。
とができるため、バックゲート電極151の入力信号や入力電位により、トランジスタ1
2のしきい値電圧(以下、Vthまたはしきい値と呼ぶ場合がある。)を、正電圧方向、
あるいは負電圧方向にシフトさせることができる。トランジスタ12のVthを制御する
ことにより、動作時に、トランジスタ12をエンハンスメント型またはデプレッション型
に適宜変更することが可能である。
<構成例3:FET-3>
構成例3に係るトランジスタは、構成例2のトランジスタの変形例であり、バックゲート
が存在していないトランジスタである。図3Aは、構成例3に係るトランジスタの回路記
号である。ここでは、図3Aの回路記号で表されるトランジスタをFET-3と呼ぶ。
構成例3に係るトランジスタは、構成例2のトランジスタの変形例であり、バックゲート
が存在していないトランジスタである。図3Aは、構成例3に係るトランジスタの回路記
号である。ここでは、図3Aの回路記号で表されるトランジスタをFET-3と呼ぶ。
図3B-図3Dに、FET-3のデバイス構造の一例を示す。図3Bは、トランジスタの
上面図である。図3Cは、図3Bの切断線A1-A2による断面図であり、図3Dは、切
断線B1-B2による断面図である。また、図3Cは、チャネル幅方向のトランジスタの
断面図であり、図3Dは、チャネル長方向のトランジスタの断面図でもある。
上面図である。図3Cは、図3Bの切断線A1-A2による断面図であり、図3Dは、切
断線B1-B2による断面図である。また、図3Cは、チャネル幅方向のトランジスタの
断面図であり、図3Dは、チャネル長方向のトランジスタの断面図でもある。
トランジスタ13は基板100上に形成されており、絶縁層101、絶縁層102、フロ
ントゲート電極121、OS層130、ソース電極140S、ドレイン電極140D、電
極152および電極153を有する。チャネル幅方向において、絶縁層101、102に
は、開口172、開口173が形成されている。開口172、173において、電極15
2、電極153はフロントゲート電極121に接している。
ントゲート電極121、OS層130、ソース電極140S、ドレイン電極140D、電
極152および電極153を有する。チャネル幅方向において、絶縁層101、102に
は、開口172、開口173が形成されている。開口172、173において、電極15
2、電極153はフロントゲート電極121に接している。
トランジスタ13は、バックゲート電極151が設けられていないトランジスタ12に相
当する。トランジスタ13において、図3Cに示すように、OS層130は、ソース電極
140Sおよびドレイン電極140Dを介さずに、フロントゲート電極121、および電
極152、および電極153で構成される導電膜により囲まれる領域(下面、対向する2
つの側面、および上面)を有する。よって、トランジスタ13も、トランジスタ11、1
2と同様に、s-channel構造であることから、周波数特性およびオン電流特性が
向上される。
当する。トランジスタ13において、図3Cに示すように、OS層130は、ソース電極
140Sおよびドレイン電極140Dを介さずに、フロントゲート電極121、および電
極152、および電極153で構成される導電膜により囲まれる領域(下面、対向する2
つの側面、および上面)を有する。よって、トランジスタ13も、トランジスタ11、1
2と同様に、s-channel構造であることから、周波数特性およびオン電流特性が
向上される。
図3Cに示すように、電極152、および電極153は、絶縁層102を介して、OS層
130上面と対向する領域を有する。図3Aの回路記号は、FET-3がこのようなサイ
ドゲート電極(151、152)を有することを表している。
130上面と対向する領域を有する。図3Aの回路記号は、FET-3がこのようなサイ
ドゲート電極(151、152)を有することを表している。
<変形例>
以下、トランジスタの変形例を説明する。
以下、トランジスタの変形例を説明する。
トランジスタ11において、開口172、開口173のいずれか一方を形成して、バック
ゲート電極150をフロントゲート電極121に接続するようにしてもよい。また、トラ
ンジスタ12、13において、電極152、電極153のいずれか一方を形成するデバイ
ス構造であってよい。
ゲート電極150をフロントゲート電極121に接続するようにしてもよい。また、トラ
ンジスタ12、13において、電極152、電極153のいずれか一方を形成するデバイ
ス構造であってよい。
トランジスタ11-13は、サイドゲート電極およびバックゲート電極の一方、あるいは
両方を有するS-Channel構造のトランジスタであるが、サイドゲート電極および
バックゲート電極とも設けられていないデバイス構造とすることができる。このようなト
ランジスタは、S-Channel構造ではないが、トランジスタ11と同様に、OS層
130の側面にてソース電極140S、ドレイン電極140Dが接するデバイス構造であ
るため、チャネル長L1を短くしつつ、L2も可能な限り短くする(L1に近づける)こ
とができるので、その結果、オン電流特性を確保しつつ、周波数特性を向上させることが
できる。
両方を有するS-Channel構造のトランジスタであるが、サイドゲート電極および
バックゲート電極とも設けられていないデバイス構造とすることができる。このようなト
ランジスタは、S-Channel構造ではないが、トランジスタ11と同様に、OS層
130の側面にてソース電極140S、ドレイン電極140Dが接するデバイス構造であ
るため、チャネル長L1を短くしつつ、L2も可能な限り短くする(L1に近づける)こ
とができるので、その結果、オン電流特性を確保しつつ、周波数特性を向上させることが
できる。
<<単極性トランジスタの回路>>
トランジスタ(FET-1-FET-3)は、チャネル形成領域が酸化物半導体でなるた
め、nチャネル型トランジスタである。以下、単極性トランジスタでなる回路の構成例を
示す。回路のトランジスタにFET-1-3が用いられる。
トランジスタ(FET-1-FET-3)は、チャネル形成領域が酸化物半導体でなるた
め、nチャネル型トランジスタである。以下、単極性トランジスタでなる回路の構成例を
示す。回路のトランジスタにFET-1-3が用いられる。
<インバータ回路>
単極性のトランジスタから、例えば、基本論理回路(バッファ回路、インバータ回路、ク
ロックドインバータ回路、NAND回路、NOR回路など)を構成することができる。こ
こでは、インバータ回路について説明する。図8に、インバータ回路の回路記号を示す。
単極性のトランジスタから、例えば、基本論理回路(バッファ回路、インバータ回路、ク
ロックドインバータ回路、NAND回路、NOR回路など)を構成することができる。こ
こでは、インバータ回路について説明する。図8に、インバータ回路の回路記号を示す。
図9A、図10A、図10Bに示すインバータ回路(INV-1、INV-2、INV-
3)は、それぞれ、直列に接続されたトランジスタM1と、トランジスタM2とを有する
。トランジスタM1はFET-1のデバイス構造を有し、トランジスタM2はFET-2
のデバイス構造を有する。このように、オン電流特性、および周波数特性が向上されたト
ランジスタ(FET-1、FET-2)を用いることで、消費電力が削減され、動作周波
数が高いインバータ回路を提供することが可能になる。
3)は、それぞれ、直列に接続されたトランジスタM1と、トランジスタM2とを有する
。トランジスタM1はFET-1のデバイス構造を有し、トランジスタM2はFET-2
のデバイス構造を有する。このように、オン電流特性、および周波数特性が向上されたト
ランジスタ(FET-1、FET-2)を用いることで、消費電力が削減され、動作周波
数が高いインバータ回路を提供することが可能になる。
なお、以下の説明において、インバータ回路(INV-1)をINV-1と省略して記載
する場合がある。これは、他の回路、素子、電圧、信号などについても同様である。
する場合がある。これは、他の回路、素子、電圧、信号などについても同様である。
(INV-1)
図9AはINV-1の回路図であり、図9Bはその真理値表である。なお、図9Bは、デ
ータ値の代わりに電位レベルを用いて表されており、”H”はハイレベルの電位を表し、
トランジスタM1をオン状態にする大きさを有する。また、”L”はローレベルの電位を
表しており、トランジスタM1をオフ状態にする大きさの電位である。
図9AはINV-1の回路図であり、図9Bはその真理値表である。なお、図9Bは、デ
ータ値の代わりに電位レベルを用いて表されており、”H”はハイレベルの電位を表し、
トランジスタM1をオン状態にする大きさを有する。また、”L”はローレベルの電位を
表しており、トランジスタM1をオフ状態にする大きさの電位である。
INV-1は、入力端子(IN)、出力端子(OUT)を有し、電源電圧としてVDD、
VSSが供給される。VDDは、高電源電圧であり、トランジスタM2のドレインに入力
される。VSSは、低電源電圧であり、トランジスタM1のソースに入力される。
VSSが供給される。VDDは、高電源電圧であり、トランジスタM2のドレインに入力
される。VSSは、低電源電圧であり、トランジスタM1のソースに入力される。
トランジスタM1は、バックゲートはフロントゲートに接続され、フロントゲートは、端
子(IN)に接続され、ドレインは、端子(OUT)に接続されている。トランジスタM
2は、フロントゲートとソースが接続され、ソースは端子(OUT)に接続され、バック
ゲートには信号φ1が入力される。
子(IN)に接続され、ドレインは、端子(OUT)に接続されている。トランジスタM
2は、フロントゲートとソースが接続され、ソースは端子(OUT)に接続され、バック
ゲートには信号φ1が入力される。
信号φ1は、電位レベルが変動する信号でもよいし、電位レベルが一定の信号でもよい。
例えば、図9Bに示すように信号φ1は、端子(IN)から入力される信号に応じて電位
レベルが変動するような信号とすることができる。端子(IN)がハイレベルになると、
信号φ1の電位はVH1となり、端子(IN)がローレベルになると、信号φ1の電位は
VL1となるようにする。
例えば、図9Bに示すように信号φ1は、端子(IN)から入力される信号に応じて電位
レベルが変動するような信号とすることができる。端子(IN)がハイレベルになると、
信号φ1の電位はVH1となり、端子(IN)がローレベルになると、信号φ1の電位は
VL1となるようにする。
この場合、例えば、トランジスタM1がオン状態のとき、トランジスタM2を流れる電流
を小さくし、トランジスタM1がオフ状態のとき、トランジスタM2を流れる電流を大き
くするような信号φ1をトランジスタM2に供給するようにしてもよい。VH1は、トラ
ンジスタM2のバックゲートにソースよりも高い電圧(正のバイアス電圧)が印加される
ような電位にする。これにより、バックゲートに電圧を印加していない場合よりも、トラ
ンジスタM2のしきい値電圧を下げることができる。他方、VL1は、トランジスタM2
のバックゲートにソースよりも低い電圧(負のバイアス電圧)が印加されるような電位に
する。これにより、バックゲートに電圧を印加していない場合よりも、トランジスタM2
のしきい値電圧を上昇させることができる。
を小さくし、トランジスタM1がオフ状態のとき、トランジスタM2を流れる電流を大き
くするような信号φ1をトランジスタM2に供給するようにしてもよい。VH1は、トラ
ンジスタM2のバックゲートにソースよりも高い電圧(正のバイアス電圧)が印加される
ような電位にする。これにより、バックゲートに電圧を印加していない場合よりも、トラ
ンジスタM2のしきい値電圧を下げることができる。他方、VL1は、トランジスタM2
のバックゲートにソースよりも低い電圧(負のバイアス電圧)が印加されるような電位に
する。これにより、バックゲートに電圧を印加していない場合よりも、トランジスタM2
のしきい値電圧を上昇させることができる。
トランジスタM1がオン状態のときノードNAの放電が低速で行われ、トランジスタM1
がオフ状態のときノードNAの充電が高速で行われるため、低消費電力で、高速で動作が
可能なINV-1とすることができる。
がオフ状態のときノードNAの充電が高速で行われるため、低消費電力で、高速で動作が
可能なINV-1とすることができる。
(INV-2)
図10Aのインバータ回路(INV-2)は、INV-1の変形例であり、トランジスタ
M2のバックゲートをドレインに接続した回路構成を有する。
図10Aのインバータ回路(INV-2)は、INV-1の変形例であり、トランジスタ
M2のバックゲートをドレインに接続した回路構成を有する。
INV-2では、トランジスタM2のバックゲートにVDDが印加されるため、トランジ
スタM2のバックゲートには、正バイアス電圧を印加されていることになる。
スタM2のバックゲートには、正バイアス電圧を印加されていることになる。
(INV-3)
図10Bのインバータ回路(INV-3)は、INV-2の変形例であり、トランジスタ
M2のフロントゲートとバックゲートの接続を入れ替えた回路に相当する。トランジスタ
M2は、フロントゲートがドレインに接続され、バックゲートがソースに接続されている
。
図10Bのインバータ回路(INV-3)は、INV-2の変形例であり、トランジスタ
M2のフロントゲートとバックゲートの接続を入れ替えた回路に相当する。トランジスタ
M2は、フロントゲートがドレインに接続され、バックゲートがソースに接続されている
。
ここでは、インバータ回路をFET-1とFET-2で構成したが、実施の形態に係る他
の構成例のトランジスタを用いることが可能である。例えば、INV-1-INV-3に
おいて、FET-3でトランジスタM1を構成してもよい。また、トランジスタM1を、
バックゲート電極およびサイドゲート電極を有していないトランジスタで構成することが
可能である。
の構成例のトランジスタを用いることが可能である。例えば、INV-1-INV-3に
おいて、FET-3でトランジスタM1を構成してもよい。また、トランジスタM1を、
バックゲート電極およびサイドゲート電極を有していないトランジスタで構成することが
可能である。
<クロックドインバータ回路>
単極性のトランジスタで構成されたクロックドインバータ回路(CINV)について説明
する。
単極性のトランジスタで構成されたクロックドインバータ回路(CINV)について説明
する。
図11Aに、クロックドインバータ回路の回路記号を示す。図11B、図11Cに、クロ
ックドインバータ回路の構成例を示す。
ックドインバータ回路の構成例を示す。
図11B、図11Cに示すクロックインバータ回路(CINV-1、CINV-2)は、
それぞれ、直列に接続された3つのトランジスタM11、M12、M13を有する。トラ
ンジスタM11、M12はFET-1のデバイス構造を有し、トランジスタM13は、F
ET-2のデバイス構造を有する。このように、オン電流特性、および周波数特性が向上
されたトランジスタ(FET-1、FET-2)を用いることで、消費電力が削減され、
動作周波数が高いクロックドインバータ回路を提供することが可能になる。
それぞれ、直列に接続された3つのトランジスタM11、M12、M13を有する。トラ
ンジスタM11、M12はFET-1のデバイス構造を有し、トランジスタM13は、F
ET-2のデバイス構造を有する。このように、オン電流特性、および周波数特性が向上
されたトランジスタ(FET-1、FET-2)を用いることで、消費電力が削減され、
動作周波数が高いクロックドインバータ回路を提供することが可能になる。
(CINV-1)
図11Bに示すように、CINV-1は、INV-1(図9A)のトランジスタM1とV
SS入力端子間に、トランジスタM11を接続した回路に対応する。トランジスタM11
は、フロントゲートにクロック信号(CLK1)が入力され、バックゲートがフロントゲ
ートに接続されている。トランジスタM12は、フロントゲートに端子(IN)およびバ
ックゲートが接続され、ドレインは端子(OUT)に接続されている。トランジスタM1
3は、フロントゲートがソースに接続され、ソースが端子(OUT)に接続され、バック
ゲートにクロック信号(CLK2)が入力される。
図11Bに示すように、CINV-1は、INV-1(図9A)のトランジスタM1とV
SS入力端子間に、トランジスタM11を接続した回路に対応する。トランジスタM11
は、フロントゲートにクロック信号(CLK1)が入力され、バックゲートがフロントゲ
ートに接続されている。トランジスタM12は、フロントゲートに端子(IN)およびバ
ックゲートが接続され、ドレインは端子(OUT)に接続されている。トランジスタM1
3は、フロントゲートがソースに接続され、ソースが端子(OUT)に接続され、バック
ゲートにクロック信号(CLK2)が入力される。
CINV-1は、CLK1がハイレベルのときインバータ回路として機能し、CLK1が
、ローレベルのとき、端子(OUT)はハイインピーダンス状態になる。CLK2は、ト
ランジスタM13のVthを制御するための信号として用いられ、CLK2によりトラン
ジスタM13をエンハンスト型とデプレッション型に切り替えることができる。
、ローレベルのとき、端子(OUT)はハイインピーダンス状態になる。CLK2は、ト
ランジスタM13のVthを制御するための信号として用いられ、CLK2によりトラン
ジスタM13をエンハンスト型とデプレッション型に切り替えることができる。
例えば、CLK2として、CLK1と同じ信号を入力することができる。この場合、CL
K1がハイレベルとなると、M11がオン状態となり、M13は、Vthが負電圧側にシ
フトされる。CLK1がローレベルとなると、M11がオフ状態となり、M13は、Vt
hが正電圧側にシフトされる。
K1がハイレベルとなると、M11がオン状態となり、M13は、Vthが負電圧側にシ
フトされる。CLK1がローレベルとなると、M11がオフ状態となり、M13は、Vt
hが正電圧側にシフトされる。
(CINV-2)
図11Cに示すように、CINV-2は、CINV-1のM13のフロントゲートとバッ
クゲートの接続を入れ替えた回路に相当し、CINV-1と同様に動作する。
図11Cに示すように、CINV-2は、CINV-1のM13のフロントゲートとバッ
クゲートの接続を入れ替えた回路に相当し、CINV-1と同様に動作する。
<ラッチ回路>
順序回路の一例としてラッチ回路の構成例を示す。図12Aは、ラッチ回路の構成の一例
を示すブロック図であり、図12Bは、同回路図である。
順序回路の一例としてラッチ回路の構成例を示す。図12Aは、ラッチ回路の構成の一例
を示すブロック図であり、図12Bは、同回路図である。
ラッチ回路(LAT)200は、クロックドインバータ回路201、202、およびイン
バータ回路203を有する。インバータ回路203とクロックドインバータ回路202と
で、2段のインバータでなるループ回路が構成されている。このループ回路の入力端子は
クロックドインバータ回路201を介して入力端子(D)に接続されている。
バータ回路203を有する。インバータ回路203とクロックドインバータ回路202と
で、2段のインバータでなるループ回路が構成されている。このループ回路の入力端子は
クロックドインバータ回路201を介して入力端子(D)に接続されている。
ここでは、インバータ回路203にINV-1-INV-3を用い、クロックドインバー
タ回路201、202にCINV-1、CINV-2を用いることで、単極性のトランジ
スタで構成された、立ち上がりの速いラッチ回路を得ることができる。
タ回路201、202にCINV-1、CINV-2を用いることで、単極性のトランジ
スタで構成された、立ち上がりの速いラッチ回路を得ることができる。
クロック信号CLK1とクロック信号CLK3は互いに位相が反転関係にある信号である
。CLK2は、クロックドインバータ回路201のトランジスタM13のVthを制御す
る信号であり、CLK4は、クロックドインバータ回路202のトランジスタM13のV
thを制御する信号である。
。CLK2は、クロックドインバータ回路201のトランジスタM13のVthを制御す
る信号であり、CLK4は、クロックドインバータ回路202のトランジスタM13のV
thを制御する信号である。
<シフトレジスタ>
順序回路の一例としてシフトレジスタの構成例を示す。図13に示すように、複数のLA
Tを直列に接続することにより、シフトレジスタ210を構成することができる。シフト
レジスタ210において、クロック信号CLK、クロック信号CLKBは互いに位相が反
転する関係にある信号である。LATの出力端子は、次の段のLATの入力端子に接続さ
れており、1段目のLATの入力端子Dには、スタートパルス信号SPが入力される。ク
ロック信号CLKまたはCLKBの立ち上がりにより、1段目のLATに入力されたスタ
ートパルス信号が順次、次段のLATに転送され、かつ出力端子から信号SROUT1-
SROUT4として取り出される。
順序回路の一例としてシフトレジスタの構成例を示す。図13に示すように、複数のLA
Tを直列に接続することにより、シフトレジスタ210を構成することができる。シフト
レジスタ210において、クロック信号CLK、クロック信号CLKBは互いに位相が反
転する関係にある信号である。LATの出力端子は、次の段のLATの入力端子に接続さ
れており、1段目のLATの入力端子Dには、スタートパルス信号SPが入力される。ク
ロック信号CLKまたはCLKBの立ち上がりにより、1段目のLATに入力されたスタ
ートパルス信号が順次、次段のLATに転送され、かつ出力端子から信号SROUT1-
SROUT4として取り出される。
例えば、シフトレジスタ210は、アクティブマトリクス型の表示装置のゲートドライバ
回路、およびソースドライバ回路に用いることができる。実施の形態3において、アクテ
ィブマトリクス型の表示装置について説明する。
回路、およびソースドライバ回路に用いることができる。実施の形態3において、アクテ
ィブマトリクス型の表示装置について説明する。
(実施の形態2)
本実施の形態では、実施の形態1に係るトランジスタの作製方法について説明する。ここ
では、トランジスタ11(FET-1)を例に、その作製方法を説明する。
本実施の形態では、実施の形態1に係るトランジスタの作製方法について説明する。ここ
では、トランジスタ11(FET-1)を例に、その作製方法を説明する。
図4A-図7Bは、トランジスタ11の作製方法の一例を示す断面図である。これらの図
面において、左側にチャネル長方向(B1-B2)の断面図を示し、右側にチャネル幅方
向(A1-A2)の断面図を示す。
面において、左側にチャネル長方向(B1-B2)の断面図を示し、右側にチャネル幅方
向(A1-A2)の断面図を示す。
トランジスタ11を構成する膜(絶縁膜、半導体膜、酸化物半導体膜、金属酸化物膜、導
電体膜等)は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレー
ザー堆積(PLD)法を用いて形成することができる。あるいは、塗布法や印刷法で形成
することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PE
CVD)法が代表的であるが、熱CVD法でもよい。熱CVD法の例として、MOCVD
(有機金属化学堆積)法やALD(原子層成膜)法を使ってもよい。
電体膜等)は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレー
ザー堆積(PLD)法を用いて形成することができる。あるいは、塗布法や印刷法で形成
することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PE
CVD)法が代表的であるが、熱CVD法でもよい。熱CVD法の例として、MOCVD
(有機金属化学堆積)法やALD(原子層成膜)法を使ってもよい。
熱CVD法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャ
ンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
う。このように、熱CVD法は、プラズマを発生させない成膜方法であるため、プラズマ
ダメージにより欠陥が生成されることが無いという利点を有する。
ンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
う。このように、熱CVD法は、プラズマを発生させない成膜方法であるため、プラズマ
ダメージにより欠陥が生成されることが無いという利点を有する。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、
それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の原料ガ
スを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと
同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料
ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガ
スとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また
、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の
原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の単原子層を成
膜し、後から導入される第2の原料ガスと反応して、第2の単原子層が第1の単原子層上
に積層されて薄膜が形成される。
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、
それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の原料ガ
スを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと
同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料
ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガ
スとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また
、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の
原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の単原子層を成
膜し、後から導入される第2の原料ガスと反応して、第2の単原子層が第1の単原子層上
に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性
に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によ
って調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作
製する場合に適している。以下、図面を参照して、トランジスタ11の作製方法の一例を
説明する。
に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によ
って調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作
製する場合に適している。以下、図面を参照して、トランジスタ11の作製方法の一例を
説明する。
ここでは、基板100としてガラス基板を用いる。まず、図4Aに示すように、基板10
0上に、フロントゲート電極121を構成する導電膜120を形成する。ここでは、導電
膜120として、厚さ100nmのタングステン膜をスパッタリング法により形成する。
0上に、フロントゲート電極121を構成する導電膜120を形成する。ここでは、導電
膜120として、厚さ100nmのタングステン膜をスパッタリング法により形成する。
また、ALDを利用する成膜装置によりタングステン膜を成膜することができる。この場
合には、WF6ガスとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し
、その後、WF6ガスとH2ガスを同時に導入してタングステン膜を形成する。なお、B
2H6ガスに代えてSiH4ガスを用いてもよい。
合には、WF6ガスとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し
、その後、WF6ガスとH2ガスを同時に導入してタングステン膜を形成する。なお、B
2H6ガスに代えてSiH4ガスを用いてもよい。
導電膜120上に第1のフォトレジストマスクを用いたフォトリソグラフィ工程によりレ
ジストマスクRM1(図示せず)を形成する。レジストマスクRM1を用いて、タングス
テン膜をエッチングして、フロントゲート電極121を形成する(図4B)。この後、レ
ジストマスクRM1を除去する。
ジストマスクRM1(図示せず)を形成する。レジストマスクRM1を用いて、タングス
テン膜をエッチングして、フロントゲート電極121を形成する(図4B)。この後、レ
ジストマスクRM1を除去する。
トランジスタ11の作製工程におけるエッチング工程では、ウエットエッチング、ドライ
エッチング、またはこれらの両方が行われる。
エッチング、またはこれらの両方が行われる。
フロントゲート電極121の形成は、電解メッキ法、印刷法、インクジェット法等で行う
こともできる。
こともできる。
次に、図4Cに示すように、フロントゲート電極121を覆って絶縁層101を形成する
。絶縁層101は、スパッタリング法、CVD法、蒸着法等で形成することができる。こ
こでは、PECVD法により、絶縁膜111として厚さ400nmの窒化シリコン膜を形
成し、絶縁膜112として厚さ50nmの酸化窒化シリコン膜を形成する。
。絶縁層101は、スパッタリング法、CVD法、蒸着法等で形成することができる。こ
こでは、PECVD法により、絶縁膜111として厚さ400nmの窒化シリコン膜を形
成し、絶縁膜112として厚さ50nmの酸化窒化シリコン膜を形成する。
また、熱CVD法で絶縁層101を構成する膜を形成してもよい。例えば、酸化ハフニウ
ム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコ
キシド溶液、代表的にはテトラキスジメチルアミドハフニウム(TDMAH))を気化さ
せた原料ガスと、酸化剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキ
スジメチルアミドハフニウムの化学式はHf[N(CH3)2]4である。また、他の材
料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。
ム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコ
キシド溶液、代表的にはテトラキスジメチルアミドハフニウム(TDMAH))を気化さ
せた原料ガスと、酸化剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキ
スジメチルアミドハフニウムの化学式はHf[N(CH3)2]4である。また、他の材
料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。
例えば、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含
む液体(TMAなど)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用
いる。なお、トリメチルアルミニウムの化学式はAl(CH3)3である。また、他の材
料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、
アルミニウムトリス(2,2,6,6-テトラメチル-3,5-ヘプタンジオナート)な
どがある。
む液体(TMAなど)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用
いる。なお、トリメチルアルミニウムの化学式はAl(CH3)3である。また、他の材
料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、
アルミニウムトリス(2,2,6,6-テトラメチル-3,5-ヘプタンジオナート)な
どがある。
例えば、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着さ
せ、吸着物に含まれる塩素を除去し、酸化性ガス(O2、一酸化二窒素)のラジカルを供
給して吸着物と反応させる。
せ、吸着物に含まれる塩素を除去し、酸化性ガス(O2、一酸化二窒素)のラジカルを供
給して吸着物と反応させる。
次に、図5Aに示すように、絶縁層101上にOS層130を構成する金属酸化物膜13
1、132の積層膜を形成する。
1、132の積層膜を形成する。
ALDを利用する成膜装置により金属酸化物膜131、132を形成することができる。
例えば、In-Ga-Zn酸化物膜を成膜する場合には、In(CH3)3ガスとO3ガ
スを順次繰り返し導入してInO2層を形成し、その後、Ga(CH3)3ガスとO3ガ
スを同時に導入してGaO層を形成し、更にその後Zn(CH3)2とO3ガスを同時に
導入してZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これ
らのガスを混ぜてInGaO2層やInZnO2層、GaInO層、ZnInO層、Ga
ZnO層などの混合化合物層を形成してもよい。なお、O3ガスに変えてAr等の不活性
ガスでバブリングしたH2Oガスを用いてもよいが、Hを含まないO3ガスを用いる方が
好ましい。また、In(CH3)3ガスにかえて、In(C2H5)3ガスを用いてもよ
い。また、Ga(CH3)3ガスにかえて、Ga(C2H5)3ガスを用いてもよい。ま
た、Zn(CH3)2ガスを用いてもよい。
例えば、In-Ga-Zn酸化物膜を成膜する場合には、In(CH3)3ガスとO3ガ
スを順次繰り返し導入してInO2層を形成し、その後、Ga(CH3)3ガスとO3ガ
スを同時に導入してGaO層を形成し、更にその後Zn(CH3)2とO3ガスを同時に
導入してZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これ
らのガスを混ぜてInGaO2層やInZnO2層、GaInO層、ZnInO層、Ga
ZnO層などの混合化合物層を形成してもよい。なお、O3ガスに変えてAr等の不活性
ガスでバブリングしたH2Oガスを用いてもよいが、Hを含まないO3ガスを用いる方が
好ましい。また、In(CH3)3ガスにかえて、In(C2H5)3ガスを用いてもよ
い。また、Ga(CH3)3ガスにかえて、Ga(C2H5)3ガスを用いてもよい。ま
た、Zn(CH3)2ガスを用いてもよい。
スパッタリング法で金属酸化物膜131、132を形成する場合、プラズマを発生させる
ための電源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることがで
きる。
ための電源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることがで
きる。
スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素、希ガス及び酸素の混合ガ
スを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比
を高めることが好ましい。また、ターゲットは、形成する金属酸化物膜131、132の
組成にあわせて、適宜選択すればよい。
スを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比
を高めることが好ましい。また、ターゲットは、形成する金属酸化物膜131、132の
組成にあわせて、適宜選択すればよい。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー
内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとし
て用いる酸素ガスやアルゴンガスは、露点が-40℃以下、好ましくは-80℃以下、よ
り好ましくは-100℃以下、より好ましくは-120℃以下にまで高純度化したガスを
用いることで金属酸化物膜131、132に水分等が取り込まれることを可能な限り防ぐ
ことができる。
内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとし
て用いる酸素ガスやアルゴンガスは、露点が-40℃以下、好ましくは-80℃以下、よ
り好ましくは-100℃以下、より好ましくは-120℃以下にまで高純度化したガスを
用いることで金属酸化物膜131、132に水分等が取り込まれることを可能な限り防ぐ
ことができる。
ここでは、In-Ga-Zn酸化物ターゲット(In:Ga:Zn=3:1:2)を用い
たスパッタリング法により、金属酸化物膜131として厚さ300nmのIn-Ga-Z
n酸化物膜を形成する。金属酸化物膜131は、酸化物半導体膜として形成される。また
、In-Ga酸化物ターゲット(In:Ga=7:93)を用いたスパッタリング法によ
り、金属酸化物膜132として厚さ50nmのIn-Ga酸化物膜を形成する。金属酸化
物膜132は、酸化物半導体膜として、あるいは絶縁膜として形成される。
たスパッタリング法により、金属酸化物膜131として厚さ300nmのIn-Ga-Z
n酸化物膜を形成する。金属酸化物膜131は、酸化物半導体膜として形成される。また
、In-Ga酸化物ターゲット(In:Ga=7:93)を用いたスパッタリング法によ
り、金属酸化物膜132として厚さ50nmのIn-Ga酸化物膜を形成する。金属酸化
物膜132は、酸化物半導体膜として、あるいは絶縁膜として形成される。
次に、金属酸化物膜132上に、第2のフォトレジストマスクを用いたフォトリソグラフ
ィ工程によりレジストマスクRM2(図示せず)を形成した後、レジストマスクRM2を
用い、金属酸化物膜131と金属酸化物膜132の積層膜をウエットエッチング法で素子
分離して、OS層130を形成する。この後、レジストマスクRM2を除去する(図5B
)。
ィ工程によりレジストマスクRM2(図示せず)を形成した後、レジストマスクRM2を
用い、金属酸化物膜131と金属酸化物膜132の積層膜をウエットエッチング法で素子
分離して、OS層130を形成する。この後、レジストマスクRM2を除去する(図5B
)。
例えば、OS層130の形成後、150℃以上基板歪み点未満、好ましくは200℃以上
450℃以下、更に好ましくは300℃以上450℃以下の加熱処理を行ってもよい。こ
の加熱処理は、酸化物半導体の高純度化処理の1つであり、OS層130に含まれる水素
、水等を低減することができる。
450℃以下、更に好ましくは300℃以上450℃以下の加熱処理を行ってもよい。こ
の加熱処理は、酸化物半導体の高純度化処理の1つであり、OS層130に含まれる水素
、水等を低減することができる。
OS層130、絶縁層101を覆って、導電膜141、導電膜142でなる積層膜を形成
する(図5C)。ここでは、スパッタリング法により、厚さ50nmのタングステン膜(
141)、及び厚さ300nmの銅膜(142)を形成する。
する(図5C)。ここでは、スパッタリング法により、厚さ50nmのタングステン膜(
141)、及び厚さ300nmの銅膜(142)を形成する。
また、導電膜141をALD法で形成してもよい。この場合、OS層130に、プラズマ
ダメージを与えずに、導電膜141を形成することができる。
ダメージを与えずに、導電膜141を形成することができる。
なお、フロントゲート電極121(これと同じ層に形成される電極を含む)と、ソース電
極140S、ドレイン電極140D(これと同じ層に形成される電極を含む)を接続する
場合、導電膜141、142の形成前に、この接続のための開口を絶縁層101に形成す
る。この場合、第3のフォトレジストマスクを用いたフォトリソグラフィ工程によりレジ
ストマスクRM3を絶縁層101、OS層130上に形成し、レジストマスクRM3を用
いたエッチングにより、絶縁層101に開口を形成する。レジストマスクRM3を除去し
た後、導電膜141、142を形成する。
極140S、ドレイン電極140D(これと同じ層に形成される電極を含む)を接続する
場合、導電膜141、142の形成前に、この接続のための開口を絶縁層101に形成す
る。この場合、第3のフォトレジストマスクを用いたフォトリソグラフィ工程によりレジ
ストマスクRM3を絶縁層101、OS層130上に形成し、レジストマスクRM3を用
いたエッチングにより、絶縁層101に開口を形成する。レジストマスクRM3を除去し
た後、導電膜141、142を形成する。
次に、導電膜142上に第4のフォトレジストマスクを用いたフォトリソグラフィ工程
によりレジストマスクRM4(図示せず)を形成する。レジストマスクRM4を用いて積
層膜(141、142)をエッチングして、ソース電極140S、ドレイン電極140D
を形成する(図6A)。
によりレジストマスクRM4(図示せず)を形成する。レジストマスクRM4を用いて積
層膜(141、142)をエッチングして、ソース電極140S、ドレイン電極140D
を形成する(図6A)。
例えば、銅膜(142)のエッチングは、ウエットエッチング法で行い、タングステン膜
(141)のエッチングは、SF6を用いたドライエッチング法で行うと、銅膜の表面に
フッ化物が形成される。該フッ化物により、銅膜からの銅がOS層130に拡散すること
が抑制される。また、OS層130の金属酸化物膜132が、金属酸化物膜131に対す
るエッチング保護膜として機能し、かつ、導電膜141、142から拡散する金属に対す
るバリア層として機能する。そのため、トランジスタ11の電気特性の劣化、信頼性の低
下を抑えることができる。
(141)のエッチングは、SF6を用いたドライエッチング法で行うと、銅膜の表面に
フッ化物が形成される。該フッ化物により、銅膜からの銅がOS層130に拡散すること
が抑制される。また、OS層130の金属酸化物膜132が、金属酸化物膜131に対す
るエッチング保護膜として機能し、かつ、導電膜141、142から拡散する金属に対す
るバリア層として機能する。そのため、トランジスタ11の電気特性の劣化、信頼性の低
下を抑えることができる。
レジストマスクRM4を除去した後、絶縁層101、OS層130、ソース電極140S
、ドレイン電極140Dを覆う、絶縁層102を形成する(図6B)。
、ドレイン電極140Dを覆う、絶縁層102を形成する(図6B)。
ここでは、絶縁膜113と絶縁膜114を連続して成膜する。連続成膜とは、1層目の膜
を形成した後、処理基板を大気に曝さずに、2層目以降の膜を形成する成膜方法である。
連続成膜をすることで、積層膜の界面の大気成分由来の不純物濃度を低減することができ
る。
を形成した後、処理基板を大気に曝さずに、2層目以降の膜を形成する成膜方法である。
連続成膜をすることで、積層膜の界面の大気成分由来の不純物濃度を低減することができ
る。
絶縁膜113、絶縁膜114として、厚さ50nm酸化窒化シリコン膜と、厚さ400n
mの酸化窒化シリコン膜を形成する。PECVD装置において、成膜条件を変えることで
、2層の酸化窒化シリコン膜を形成する。酸化窒化シリコン膜の原料ガスとしては、シリ
コンを含む堆積性気体、及び酸化性気体を用いることが好ましい。シリコンを含む堆積性
気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性
気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
mの酸化窒化シリコン膜を形成する。PECVD装置において、成膜条件を変えることで
、2層の酸化窒化シリコン膜を形成する。酸化窒化シリコン膜の原料ガスとしては、シリ
コンを含む堆積性気体、及び酸化性気体を用いることが好ましい。シリコンを含む堆積性
気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性
気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
PECVD装置を用いる場合、絶縁膜113の成膜は次の条件下で行うことできる。原料
ガスはシランおよび一酸化二窒素であり、流量は、シランが30sccmのであり、一酸
化二窒素が4000sccmである。処理室の圧力は200Paであり、基板温度は22
0℃である。PECVD装置において、27.12MHzの高周波電源を用いて、150
Wの高周波電力を平行平板電極に供給する。当該条件により、酸素が透過する酸化窒化シ
リコン膜を形成することができる。
ガスはシランおよび一酸化二窒素であり、流量は、シランが30sccmのであり、一酸
化二窒素が4000sccmである。処理室の圧力は200Paであり、基板温度は22
0℃である。PECVD装置において、27.12MHzの高周波電源を用いて、150
Wの高周波電力を平行平板電極に供給する。当該条件により、酸素が透過する酸化窒化シ
リコン膜を形成することができる。
また、同じ処理室内で、大気解放せずに、絶縁膜114を形成する。絶縁膜114の成膜
は、次の条件下で行うことできる。原料ガスは、絶縁膜113と同じである。流量は、シ
ランが200sccmであり、一酸化二窒素は4000sccmである。処理室の圧力は
200Paであり、基板温度は220℃である。PECVD装置において、27.12M
Hzの高周波電源を用いて1500Wの高周波電力を平行平板電極に供給する。
は、次の条件下で行うことできる。原料ガスは、絶縁膜113と同じである。流量は、シ
ランが200sccmであり、一酸化二窒素は4000sccmである。処理室の圧力は
200Paであり、基板温度は220℃である。PECVD装置において、27.12M
Hzの高周波電源を用いて1500Wの高周波電力を平行平板電極に供給する。
ここで、例示したPECVD装置は電極面積が6000cm2である平行平板型のPEC
VD装置である。絶縁膜114の成膜時に供給する電力を単位面積あたりの電力(電力密
度)に換算すると0.25W/cm2である。
VD装置である。絶縁膜114の成膜時に供給する電力を単位面積あたりの電力(電力密
度)に換算すると0.25W/cm2である。
PECVD装置による絶縁膜113の成膜は、基板温度を280℃以上400℃以下、圧
力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし
、処理室内に設けられる電極に高周波電力を供給する条件で行うことが好ましい。上記に
列記した原料ガスを適宜選択することで、この条件下において、酸化シリコン膜も形成す
ることができる。
力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし
、処理室内に設けられる電極に高周波電力を供給する条件で行うことが好ましい。上記に
列記した原料ガスを適宜選択することで、この条件下において、酸化シリコン膜も形成す
ることができる。
このような条件下で絶縁膜113を形成することで、酸素を透過する酸化窒化シリコン膜
または酸化シリコン膜を形成することができる。また、基板温度を280℃以上400℃
以下とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸素が透過し、緻
密であり、且つ硬い、酸化窒化シリコン膜または酸化シリコン膜を形成することができる
。代表的には、25℃において0.5重量%のフッ酸を用いた場合のエッチング速度が1
0nm/分以下、好ましくは8nm/分以下の酸化窒化シリコン膜または酸化シリコン膜
を形成することができる。
または酸化シリコン膜を形成することができる。また、基板温度を280℃以上400℃
以下とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸素が透過し、緻
密であり、且つ硬い、酸化窒化シリコン膜または酸化シリコン膜を形成することができる
。代表的には、25℃において0.5重量%のフッ酸を用いた場合のエッチング速度が1
0nm/分以下、好ましくは8nm/分以下の酸化窒化シリコン膜または酸化シリコン膜
を形成することができる。
また、加熱をしながら絶縁膜113を形成するため、OS層130に水素、水等が含まれ
る場合、当該工程においてOS層130に含まれる水素、水等を脱離させることができる
。OS層130に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水とな
る。基板が加熱されているため、酸素及び水素の結合により生成された水は、OS層13
0から脱離する。即ち、PECVD法で絶縁膜113を形成することで、OS層130に
含まれる水及び水素の含有量を低減することができる。
る場合、当該工程においてOS層130に含まれる水素、水等を脱離させることができる
。OS層130に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水とな
る。基板が加熱されているため、酸素及び水素の結合により生成された水は、OS層13
0から脱離する。即ち、PECVD法で絶縁膜113を形成することで、OS層130に
含まれる水及び水素の含有量を低減することができる。
また、絶縁膜113の成膜中にOS層130が加熱されるため、OS層130が露出され
た状態での加熱時間が少なく、加熱処理によるOS層130から酸素が脱離することが抑
制される。処理室の圧力を100Pa以上250Pa以下とすることで、絶縁膜113の
水の含有量を低減できるので、トランジスタ11の電気特性のばらつきを低減すると共に
、しきい値電圧の変動を抑制することができる。
た状態での加熱時間が少なく、加熱処理によるOS層130から酸素が脱離することが抑
制される。処理室の圧力を100Pa以上250Pa以下とすることで、絶縁膜113の
水の含有量を低減できるので、トランジスタ11の電気特性のばらつきを低減すると共に
、しきい値電圧の変動を抑制することができる。
絶縁膜113の成膜時にOS層130のダメージをできるだけ抑えることが好ましい。そ
れは、欠陥が少なくなるような条件下で絶縁膜114を形成すると、絶縁膜114の酸素
脱離量が低減しやすい。そのため、絶縁膜114から供給される酸素で、OS層130の
欠陥を十分に低減することが困難な場合があるからである。そこで、また、処理室の圧力
を100Pa以上250Pa以下とすることで、絶縁膜113の成膜時のOS層130へ
のダメージを低減することが可能である。
れは、欠陥が少なくなるような条件下で絶縁膜114を形成すると、絶縁膜114の酸素
脱離量が低減しやすい。そのため、絶縁膜114から供給される酸素で、OS層130の
欠陥を十分に低減することが困難な場合があるからである。そこで、また、処理室の圧力
を100Pa以上250Pa以下とすることで、絶縁膜113の成膜時のOS層130へ
のダメージを低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を100倍以上とすることで、絶
縁膜113に含まれる水素含有量を低減することが可能である。この結果、OS層130
に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑
制することができる。
縁膜113に含まれる水素含有量を低減することが可能である。この結果、OS層130
に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑
制することができる。
PECVD装置を用いる場合、絶縁膜114は以下の条件で成膜することができる。基板
温度は、180℃以上280℃以下、さらに好ましくは200℃以上240℃以下であり
、処理室内の圧力は100Pa以上250Pa以下、さらに好ましくは100Pa以上2
00Pa以下である。PECVD装置の電極に供給する高周波電力は、0.17W/cm
2以上0.5W/cm2以下、さらに好ましくは0.25W/cm2以上0.35W/c
m2以下である。
温度は、180℃以上280℃以下、さらに好ましくは200℃以上240℃以下であり
、処理室内の圧力は100Pa以上250Pa以下、さらに好ましくは100Pa以上2
00Pa以下である。PECVD装置の電極に供給する高周波電力は、0.17W/cm
2以上0.5W/cm2以下、さらに好ましくは0.25W/cm2以上0.35W/c
m2以下である。
上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で
原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁
膜114中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温
度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により
膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素
を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁
膜114中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温
度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により
膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素
を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
OS層130上に絶縁膜113が設けられている。このため、絶縁膜114の形成工程に
おいて、絶縁膜113がOS層130の保護膜となる。そのため、OS層130へのダメ
ージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜114を形成することが
できる。
おいて、絶縁膜113がOS層130の保護膜となる。そのため、OS層130へのダメ
ージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜114を形成することが
できる。
絶縁膜113、114を形成した後、加熱処理を行う。当該加熱処理により、絶縁膜11
4に含まれる酸素の一部をOS層130に移動させ、OS層130に含まれる酸素欠損量
をさらに低減することができる。加熱処理後に、絶縁膜115を形成する。
4に含まれる酸素の一部をOS層130に移動させ、OS層130に含まれる酸素欠損量
をさらに低減することができる。加熱処理後に、絶縁膜115を形成する。
絶縁膜113及び絶縁膜114に水、水素等が含まれ、水、水素等をブロッキングする機
能を有する絶縁膜115を形成する場合、絶縁膜115の形成後に加熱処理を行うと、絶
縁膜113及び絶縁膜114に含まれる水、水素等がOS層130に移動し、OS層13
0に欠陥が生じてしまう。絶縁膜115の形成前に加熱処理を行うことで、絶縁膜113
及び絶縁膜114に含まれる水、水素を効果的に低減させることができる。
能を有する絶縁膜115を形成する場合、絶縁膜115の形成後に加熱処理を行うと、絶
縁膜113及び絶縁膜114に含まれる水、水素等がOS層130に移動し、OS層13
0に欠陥が生じてしまう。絶縁膜115の形成前に加熱処理を行うことで、絶縁膜113
及び絶縁膜114に含まれる水、水素を効果的に低減させることができる。
加熱しながら絶縁膜114を、絶縁膜113上に形成することで、OS層130に酸素を
移動させ、OS層130に含まれる酸素欠損を低減することが可能であるため、この加熱
処理を行わなくともよい場合がある。
移動させ、OS層130に含まれる酸素欠損を低減することが可能であるため、この加熱
処理を行わなくともよい場合がある。
この加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以
上400℃以下、好ましくは320℃以上370℃以下とする。加熱処理は、窒素、酸素
、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10
ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。
なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ま
しい。該加熱処理には、電気炉、RTA装置等を用いることができる。RTA装置を用い
ることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのた
め加熱処理時間を短縮することができる。
上400℃以下、好ましくは320℃以上370℃以下とする。加熱処理は、窒素、酸素
、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10
ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。
なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ま
しい。該加熱処理には、電気炉、RTA装置等を用いることができる。RTA装置を用い
ることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのた
め加熱処理時間を短縮することができる。
ここでは、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行う。その後、絶縁膜
115を形成する。
115を形成する。
絶縁膜115をPECVD法で形成する場合、基板温度は300℃以上400℃以下に、
好ましくは320℃以上370℃以下にすることで、緻密な膜を形成できるため好ましい
。
好ましくは320℃以上370℃以下にすることで、緻密な膜を形成できるため好ましい
。
絶縁膜115としてPECVD法により窒化シリコン膜を形成する場合、シリコンを含む
堆積性気体、窒素、及びアンモニアを原料ガスとして用いことが好ましい。窒素と比較し
て少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生す
る。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び
窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及
び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。
一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解
が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリ
コン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素
の流量比を5以上50以下、または、10以上50以下とすることが好ましい。
堆積性気体、窒素、及びアンモニアを原料ガスとして用いことが好ましい。窒素と比較し
て少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生す
る。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び
窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及
び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。
一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解
が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリ
コン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素
の流量比を5以上50以下、または、10以上50以下とすることが好ましい。
ここでは、絶縁膜115として、PECVD装置を用いて、シラン、窒素、及びアンモニ
アの原料ガスから、厚さ50nmの窒化シリコン膜を形成する。流量は、シランが50s
ccm、窒素が5000sccmであり、アンモニアが100sccmである。処理室の
圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて1
000Wの高周波電力を平行平板電極に供給する。PECVD装置は電極面積が6000
cm2である平行平板型のPECVD装置であり、供給した電力を単位面積あたりの電力
(電力密度)に換算すると1.7×10-1W/cm2である。
アの原料ガスから、厚さ50nmの窒化シリコン膜を形成する。流量は、シランが50s
ccm、窒素が5000sccmであり、アンモニアが100sccmである。処理室の
圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて1
000Wの高周波電力を平行平板電極に供給する。PECVD装置は電極面積が6000
cm2である平行平板型のPECVD装置であり、供給した電力を単位面積あたりの電力
(電力密度)に換算すると1.7×10-1W/cm2である。
以上の工程により、絶縁膜113、絶縁膜114、及び絶縁膜115を形成することがで
きる。
きる。
絶縁膜115の形成後に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、
150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃
以上370℃以下とする。この加熱処理を行う際には、絶縁膜113と絶縁膜114の水
素および水が低減されているため、上述したようなOS層130の欠陥の発生は抑えられ
ている。
150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃
以上370℃以下とする。この加熱処理を行う際には、絶縁膜113と絶縁膜114の水
素および水が低減されているため、上述したようなOS層130の欠陥の発生は抑えられ
ている。
次に、絶縁層102上に第5のフォトレジストマスクを用いたフォトリソグラフィ工程に
よりレジストマスクRM5(図示せず)を形成する。レジストマスクRM5を用いて、絶
縁層102、絶縁層101をエッチングして、開口172、および開口173を形成する
(図7A)。
よりレジストマスクRM5(図示せず)を形成する。レジストマスクRM5を用いて、絶
縁層102、絶縁層101をエッチングして、開口172、および開口173を形成する
(図7A)。
レジストマスクRM5を除去した後、絶縁層102上に導電膜を形成する。この導電膜上
に第6のフォトレジストマスクを用いたフォトリソグラフィ工程によりレジストマスクR
M6(図示せず)を形成する。レジストマスクRM6を用いて導電膜をエッチングして、
バックゲート電極150を形成する。この後、レジストマスクを除去する。
に第6のフォトレジストマスクを用いたフォトリソグラフィ工程によりレジストマスクR
M6(図示せず)を形成する。レジストマスクRM6を用いて導電膜をエッチングして、
バックゲート電極150を形成する。この後、レジストマスクを除去する。
以上の工程により、第1乃至第6のフォトレジストマスクを用いて、トランジスタ11を
作製することができる(図7B)。実施の形態1に係る他のトランジスタも、トランジス
タ11と同様に作製することが可能である。
作製することができる(図7B)。実施の形態1に係る他のトランジスタも、トランジス
タ11と同様に作製することが可能である。
上述したように、本実施の形態では、OSトランジスタの作製工程において、チャネル形
成領域を含むOS層の欠陥を低減するため、OS層に酸素を供給する膜を形成する工程、
およびその膜から酸素をOS層に供給する工程を含むので、信頼性の高いOSトランジス
タを作製することが可能である。
成領域を含むOS層の欠陥を低減するため、OS層に酸素を供給する膜を形成する工程、
およびその膜から酸素をOS層に供給する工程を含むので、信頼性の高いOSトランジス
タを作製することが可能である。
(実施の形態3)
本実施の形態では、半導体装置の一例として、実施の形態1に係るOSトランジスタが用
いられたアクティブマトリクス型表示装置について説明する。
本実施の形態では、半導体装置の一例として、実施の形態1に係るOSトランジスタが用
いられたアクティブマトリクス型表示装置について説明する。
<表示装置の構成例>
アクティブマトリクス型表示装置は、表示パネル、コントローラ、電源回路等を有する半
導体装置である。図14は、アクティブマトリクス型の液晶表示装置(LCD)の構成の
一例を示すブロック図である。図15A、図15Bおよび図15Cに、LCDを構成する
液晶パネル(LCパネル)の構成の一例を示す。
アクティブマトリクス型表示装置は、表示パネル、コントローラ、電源回路等を有する半
導体装置である。図14は、アクティブマトリクス型の液晶表示装置(LCD)の構成の
一例を示すブロック図である。図15A、図15Bおよび図15Cに、LCDを構成する
液晶パネル(LCパネル)の構成の一例を示す。
図14に示すように、表示装置400は、コントローラ401、電源管理装置(PMU)
402、電源回路403、画素部411、ゲートドライバ回路412、ソースドライバ回
路413を有する。
402、電源回路403、画素部411、ゲートドライバ回路412、ソースドライバ回
路413を有する。
コントローラ401は、表示装置400の制御を行う。コントローラ401には、ビデオ
信号、及び画面の書き換えを制御するための同期信号等が入力される。同期信号としては
、例えば水平同期信号、垂直同期信号、及び基準クロック信号等があり、これらの信号か
ら、ドライバ回路(412、413)の制御信号を生成する。また、コントローラ401
は、PMU402の制御を行う。コントローラ401または外部からの制御信号に基づい
て、PMU402は、電源回路403を制御する。
信号、及び画面の書き換えを制御するための同期信号等が入力される。同期信号としては
、例えば水平同期信号、垂直同期信号、及び基準クロック信号等があり、これらの信号か
ら、ドライバ回路(412、413)の制御信号を生成する。また、コントローラ401
は、PMU402の制御を行う。コントローラ401または外部からの制御信号に基づい
て、PMU402は、電源回路403を制御する。
画素部411は、アレイ状に配置された複数の画素421、複数のゲート線422、およ
び複数のソース線423を有する。同じ行の画素421は、各行のゲート線422に接続
され、同じ列の画素421は、各列のソース線423に接続されている。画素421は、
ソース線423との導通を制御するトランジスタを有する。このトランジスタのゲートは
、ゲート線422に接続され、ゲート線に入力される信号によってオン、オフが制御され
る。
び複数のソース線423を有する。同じ行の画素421は、各行のゲート線422に接続
され、同じ列の画素421は、各列のソース線423に接続されている。画素421は、
ソース線423との導通を制御するトランジスタを有する。このトランジスタのゲートは
、ゲート線422に接続され、ゲート線に入力される信号によってオン、オフが制御され
る。
ソース線423はソースドライバ回路413に接続されている。ソースドライバ回路41
3は、コントローラ401から入力されたビデオ信号からデータ信号を生成し、ソース線
423に出力する機能を有する。ゲートドライバ回路412は、コントローラ401から
入力された制御信号に従い、ゲート信号をゲート線422に出力する機能を有する。ゲー
ト信号は、データ信号を入力する画素421を選択するための信号である。ゲート線42
2は、ゲートドライバ回路412に接続される。
3は、コントローラ401から入力されたビデオ信号からデータ信号を生成し、ソース線
423に出力する機能を有する。ゲートドライバ回路412は、コントローラ401から
入力された制御信号に従い、ゲート信号をゲート線422に出力する機能を有する。ゲー
ト信号は、データ信号を入力する画素421を選択するための信号である。ゲート線42
2は、ゲートドライバ回路412に接続される。
画素部411をOSトランジスタで構成する場合、ドライバ回路(412、413)双方
に、実施の形態1で示した単極性のトランジスタでなるシフトレジスタ210(図13)
を用いることで、画素部411とドライバ回路(412、413)とを同一基板に集積す
ることができる。
に、実施の形態1で示した単極性のトランジスタでなるシフトレジスタ210(図13)
を用いることで、画素部411とドライバ回路(412、413)とを同一基板に集積す
ることができる。
<表示パネルの構成例>
図15Aには、画素部411とドライバ回路(412、413)が同一基板に集積されて
いる構造の表示パネルの構成例を示す。表示パネル471は、基板501、基板502を
有する。基板501には、画素部411およびドライバ回路(412、413)、および
端子部415が作製されている。図15Aの例では、ゲートドライバ回路412は、2つ
のゲートドライバ回路412Rとゲートドライバ回路412Lとに分割されて形成されて
いる。
図15Aには、画素部411とドライバ回路(412、413)が同一基板に集積されて
いる構造の表示パネルの構成例を示す。表示パネル471は、基板501、基板502を
有する。基板501には、画素部411およびドライバ回路(412、413)、および
端子部415が作製されている。図15Aの例では、ゲートドライバ回路412は、2つ
のゲートドライバ回路412Rとゲートドライバ回路412Lとに分割されて形成されて
いる。
端子部415には、画素部411およびドライバ回路(412、413)を外部の回路に
接続するための複数の端子が形成されている。端子部415は、FPC416に接続され
ている(FPC;Flexible printed circuits)。ここでは、
端子部415にFPC416を接続していない構造のデバイスも、表示パネルに含まれる
ものとする。
接続するための複数の端子が形成されている。端子部415は、FPC416に接続され
ている(FPC;Flexible printed circuits)。ここでは、
端子部415にFPC416を接続していない構造のデバイスも、表示パネルに含まれる
ものとする。
シール部材503により基板501と基板502は、隙間(セルギャップ)が維持された
状態で、対向している。例えば、液晶表示装置の表示パネル(液晶パネル)の場合、基板
501と基板502の間には液晶層が封止されている。シール部材503により、基板5
01と基板502の間に液晶層が封止されている。また、図15Aに示すように、ドライ
バ回路(412、413)と重なるようにシール部材503を設けることにより、表示パ
ネル471の表示に寄与しない額縁を狭くすることができる。
状態で、対向している。例えば、液晶表示装置の表示パネル(液晶パネル)の場合、基板
501と基板502の間には液晶層が封止されている。シール部材503により、基板5
01と基板502の間に液晶層が封止されている。また、図15Aに示すように、ドライ
バ回路(412、413)と重なるようにシール部材503を設けることにより、表示パ
ネル471の表示に寄与しない額縁を狭くすることができる。
表示パネル471において、例えば、画素部411をOSトランジスタでなる回路で構成
する場合、ドライバ回路(412、413)も、OSトランジスタでなる回路で構成され
る。これらドライバ回路(412、413)に、FET-1-FET-3(図1-図3)
を用いることで、駆動周波数が高く、低消費電力な回路とすることができる。
する場合、ドライバ回路(412、413)も、OSトランジスタでなる回路で構成され
る。これらドライバ回路(412、413)に、FET-1-FET-3(図1-図3)
を用いることで、駆動周波数が高く、低消費電力な回路とすることができる。
表示パネル471は、回路(411-413)が基板501上に形成されているので、外
部に設けるICチップ等の部品の数を削減できるため、コストの低減を図ることができる
。また、画素部411と同じ基板上に回路を集積しない場合、配線を延伸させる必要が生
じ、配線間の接続数が増える。同じ基板501上にドライバ回路を設けた場合、その配線
間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる
。
部に設けるICチップ等の部品の数を削減できるため、コストの低減を図ることができる
。また、画素部411と同じ基板上に回路を集積しない場合、配線を延伸させる必要が生
じ、配線間の接続数が増える。同じ基板501上にドライバ回路を設けた場合、その配線
間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる
。
なお、ソースドライバ回路413の一部や全てを、Siトランジスタを用いたCMOS回
路で構成することも可能である。この場合は、ソースドライバ回路413の一部の回路を
ICチップに組み込み、このICチップを基板501に実装すればよい。
路で構成することも可能である。この場合は、ソースドライバ回路413の一部の回路を
ICチップに組み込み、このICチップを基板501に実装すればよい。
そのような構成例の表示パネルを図15B、図15Cに示す。図15Bに示す表示パネル
472において、TCP418はソースドライバ回路413の一部を構成するICチップ
が実装されている(TCP;Tape Carrier Package)。図15Cに
示す表示パネル473では、TCP418のICチップに、ソースドライバ回路413の
全ての回路が組み込まれている。なお、TCP418には、ICチップに接続されるFP
Cは図示していない。この場合、基板501には、TCP418に接続される端子部41
7が作製されている。端子部417には、画素部411のソース線をTCP418に接続
するための複数の端子が形成されている。なお、TCP418が取りつけられていない状
態も本実施の形態の表示パネルの1つの構成例とみなす。
472において、TCP418はソースドライバ回路413の一部を構成するICチップ
が実装されている(TCP;Tape Carrier Package)。図15Cに
示す表示パネル473では、TCP418のICチップに、ソースドライバ回路413の
全ての回路が組み込まれている。なお、TCP418には、ICチップに接続されるFP
Cは図示していない。この場合、基板501には、TCP418に接続される端子部41
7が作製されている。端子部417には、画素部411のソース線をTCP418に接続
するための複数の端子が形成されている。なお、TCP418が取りつけられていない状
態も本実施の形態の表示パネルの1つの構成例とみなす。
また、ソースドライバ回路413の一部の回路を、画素部411、ゲートドライバ回路4
12と同じ導電型のトランジスタで作製できる場合は、その回路を基板501上に一体形
成し、他の回路をICチップに組み込んでもよい。
12と同じ導電型のトランジスタで作製できる場合は、その回路を基板501上に一体形
成し、他の回路をICチップに組み込んでもよい。
なお、ICチップの実装方法は特に限定されない。ベアチップを直接基板501に取り付
ける方式(COG;Chip on Glass)でもよい。また、TCPの代わりに、
ICチップをSOF(System on Film)に組み込み、SOFを基板501
に取り付けてもよい。
ける方式(COG;Chip on Glass)でもよい。また、TCPの代わりに、
ICチップをSOF(System on Film)に組み込み、SOFを基板501
に取り付けてもよい。
<表示装置の構造>
表示装置400の一例として、図16を参照して、表示装置の構造について説明する。図
16は表示装置の分解斜視図である。
表示装置400の一例として、図16を参照して、表示装置の構造について説明する。図
16は表示装置の分解斜視図である。
図16に示すように、表示装置400は、上部カバー481と下部カバー482との間に
、FPC483に接続されたタッチパネルユニット484、FPC485に接続された表
示パネル471、バックライトユニット487、フレーム489、プリント基板490、
バッテリー491を有する。なお、バックライトユニット487、バッテリー491、タ
ッチパネルユニット484などは、設けられてない場合もある。例えば、表示装置400
が反射型の液晶表示装置やエレクトロルミネセンス(EL)表示装置の場合は、バックラ
イトユニット487は必要のない部品である。
、FPC483に接続されたタッチパネルユニット484、FPC485に接続された表
示パネル471、バックライトユニット487、フレーム489、プリント基板490、
バッテリー491を有する。なお、バックライトユニット487、バッテリー491、タ
ッチパネルユニット484などは、設けられてない場合もある。例えば、表示装置400
が反射型の液晶表示装置やエレクトロルミネセンス(EL)表示装置の場合は、バックラ
イトユニット487は必要のない部品である。
上部カバー481及び下部カバー482は、タッチパネルユニット484及び表示パネル
471のサイズに合わせて、形状や寸法を適宜変更することができる。
471のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネルユニット484は、抵抗膜方式または静電容量方式のタッチパネルを表示パ
ネル471に重畳して用いることができる。また、表示パネル471の対向基板(封止基
板)に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
471の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。ま
たは、表示パネル471の各画素内にタッチセンサ用電極を設け、容量型式のタッチパネ
ルとすることも可能である。
ネル471に重畳して用いることができる。また、表示パネル471の対向基板(封止基
板)に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
471の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。ま
たは、表示パネル471の各画素内にタッチセンサ用電極を設け、容量型式のタッチパネ
ルとすることも可能である。
バックライトユニット487は、光源488を有する。光源488をバックライトユニッ
ト487の端部に設け、光拡散板を用いる構成としてもよい。
ト487の端部に設け、光拡散板を用いる構成としてもよい。
フレーム489は、表示パネル471の保護機能の他、プリント基板490の動作により
発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム48
9は、放熱板としての機能を有していてもよい。
発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム48
9は、放熱板としての機能を有していてもよい。
プリント基板490は、電源回路、ビデオ信号及びクロック信号を出力するための信号処
理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良
いし、別途設けたバッテリー491による電源であってもよい。バッテリー491は、商
用電源を用いる場合には、省略可能である。
理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良
いし、別途設けたバッテリー491による電源であってもよい。バッテリー491は、商
用電源を用いる場合には、省略可能である。
また、表示装置400には、偏光板、位相差板、プリズムシートなどの部材を追加して設
けてもよい。また、図16の例では、図15Aの表示パネル471が用いられているが、
他の構造の表示パネル(例えば、表示パネル472、473)を用いてもよい。
けてもよい。また、図16の例では、図15Aの表示パネル471が用いられているが、
他の構造の表示パネル(例えば、表示パネル472、473)を用いてもよい。
<液晶表示装置(LCD)の画素>
図17Aは、LCDの画素の構成の一例を示す回路図である。画素430は、トランジス
タ431、液晶素子432および容量素子433を有する。
図17Aは、LCDの画素の構成の一例を示す回路図である。画素430は、トランジス
タ431、液晶素子432および容量素子433を有する。
液晶素子432は、2つの電極と、2つの電極に挟まれた液晶層を有する。一方の電極は
基板501上に形成されている画素電極で構成されており、画素電極はトランジスタ43
1に接続されている。また液晶素子432の他方の電極は電圧VLCが入力される。トラ
ンジスタ431は、液晶素子432(画素電極)とソース線423との導通状態を制御す
るスイッチとして機能し、そのゲートはゲート線422に接続されている。ここでは、ト
ランジスタ431は、FET-1(図1)を適用している。容量素子433は、液晶素子
432の2つの電極間の電圧を保持するための保持容量の機能を有する。
基板501上に形成されている画素電極で構成されており、画素電極はトランジスタ43
1に接続されている。また液晶素子432の他方の電極は電圧VLCが入力される。トラ
ンジスタ431は、液晶素子432(画素電極)とソース線423との導通状態を制御す
るスイッチとして機能し、そのゲートはゲート線422に接続されている。ここでは、ト
ランジスタ431は、FET-1(図1)を適用している。容量素子433は、液晶素子
432の2つの電極間の電圧を保持するための保持容量の機能を有する。
トランジスタ431がオン状態となると、ソース線423の電位により、液晶素子432
および容量素子433が放電または充電される。液晶素子432および容量素子433で
保持している電圧により、液晶層の配向状態が変化し、液晶素子432の透過率が変化す
る。
および容量素子433が放電または充電される。液晶素子432および容量素子433で
保持している電圧により、液晶層の配向状態が変化し、液晶素子432の透過率が変化す
る。
なお、画素の回路構成を変えることで、LCD以外の表示装置を得ることができる。例え
ば、電子ペーパーにする場合は、図17Aにおいて、液晶素子432の代わりに、電子粉
流体方式等により階調を制御する表示素子を設ければよい。
ば、電子ペーパーにする場合は、図17Aにおいて、液晶素子432の代わりに、電子粉
流体方式等により階調を制御する表示素子を設ければよい。
<EL表示装置の画素>
また、表示装置400がEL表示装置の場合には、図17Bの画素440を画素部411
に設ければよい。画素440は、トランジスタ441、トランジスタ442、EL素子4
43、および容量素子444を有する。ここでは、トランジスタ441、442は、同じ
導電型のトランジスタである。
また、表示装置400がEL表示装置の場合には、図17Bの画素440を画素部411
に設ければよい。画素440は、トランジスタ441、トランジスタ442、EL素子4
43、および容量素子444を有する。ここでは、トランジスタ441、442は、同じ
導電型のトランジスタである。
トランジスタ441は、画素440とソース線423間の導通を制御するスイッチトラン
ジスタである。また、トランジスタ442は、駆動用トランジスタと呼ばれるトランジス
タであり、FET-1のデバイス構造を有する。
ジスタである。また、トランジスタ442は、駆動用トランジスタと呼ばれるトランジス
タであり、FET-1のデバイス構造を有する。
EL素子443は、2つの電極(アノード及びカソード)と、2つの電極に挟まれた有機
化合物を含む発光層を有する発光素子である。一方の電極は、一定電位が入力されている
配線425に接続されている。発光層は、発光性の物質を少なくとも含む。発光性の物質
としては、有機EL材料、無機EL材料等がある。また、発光層の発光としては、一重項
励起状態から基底状態に戻る際の発光(蛍光)、三重項励起状態から基底状態に戻る際の
発光(リン光)がある。
化合物を含む発光層を有する発光素子である。一方の電極は、一定電位が入力されている
配線425に接続されている。発光層は、発光性の物質を少なくとも含む。発光性の物質
としては、有機EL材料、無機EL材料等がある。また、発光層の発光としては、一重項
励起状態から基底状態に戻る際の発光(蛍光)、三重項励起状態から基底状態に戻る際の
発光(リン光)がある。
EL素子443は2つの電極間を流れる電流によって発光強度を変化させることが可能な
素子である。ここでは、トランジスタ442を流れる電流値によりEL素子443の発光
強度が調節される。つまり、トランジスタ442のゲートの電圧により、EL素子443
の発光強度が調節される。
素子である。ここでは、トランジスタ442を流れる電流値によりEL素子443の発光
強度が調節される。つまり、トランジスタ442のゲートの電圧により、EL素子443
の発光強度が調節される。
トランジスタ442のゲートと配線425間には、容量素子444が接続されている。容
量素子444は、トランジスタ442のゲートの電圧を保持する保持容量として機能する
。トランジスタ441がオン状態になると、ソース線423に入力されているソース信号
の電位に応じた大きさの電流がトランジスタ441を流れる。この電流により、トランジ
スタ442のゲートが充電または放電され、その電位が調節される。
量素子444は、トランジスタ442のゲートの電圧を保持する保持容量として機能する
。トランジスタ441がオン状態になると、ソース線423に入力されているソース信号
の電位に応じた大きさの電流がトランジスタ441を流れる。この電流により、トランジ
スタ442のゲートが充電または放電され、その電位が調節される。
なお、画素の回路構成は、図17の例に限定されない。例えば、図17に示す画素にスイ
ッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。
ッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては
、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL
素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど
)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電
子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレ
イ(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)、デジタルマ
イクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、MIR
ASOL(登録商標)、IMOD(インターフェアレンス・モジュレーション)素子、エ
レクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、な
ど、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒
体を有するものがある。EL素子を用いた表示装置の一例としては、ELディスプレイな
どがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディ
スプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface-co
nduction Electron-emitter Display)などがある。
液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ
、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射
型液晶ディスプレイ)などがある。電子インク又は電気泳動素子を用いた表示装置の一例
としては、電子ペーパーなどがある。
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては
、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL
素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど
)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電
子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレ
イ(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)、デジタルマ
イクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、MIR
ASOL(登録商標)、IMOD(インターフェアレンス・モジュレーション)素子、エ
レクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、な
ど、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒
体を有するものがある。EL素子を用いた表示装置の一例としては、ELディスプレイな
どがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディ
スプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface-co
nduction Electron-emitter Display)などがある。
液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ
、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射
型液晶ディスプレイ)などがある。電子インク又は電気泳動素子を用いた表示装置の一例
としては、電子ペーパーなどがある。
<表示装置の画素のデバイス構造>
以下、図18、図19を参照して、アクティブマトリクス型表示装置の画素のデバイス構
造を説明する。ここでは、一例として、画素部411のデバイス構造について、説明する
。ここでは、画素部411の構造を、図17Aの画素430を例に説明する。
以下、図18、図19を参照して、アクティブマトリクス型表示装置の画素のデバイス構
造を説明する。ここでは、一例として、画素部411のデバイス構造について、説明する
。ここでは、画素部411の構造を、図17Aの画素430を例に説明する。
図18は、画素部411(画素430)の上面図であり、トランジスタ431等の平面レ
イアウトに相当する。また、図19は、図18の切断線B3-B4による断面図であり、
また表示パネル471の断面図に相当する。
イアウトに相当する。また、図19は、図18の切断線B3-B4による断面図であり、
また表示パネル471の断面図に相当する。
画素430は、酸化物半導体膜から形成された回路(411、412、413)が形成さ
れたバックプレーンと、カラーフィルタ基板とを含む。バックプレーンの支持基板は基板
501であり、カラーフィルタ基板の支持基板は基板502である。基板501、502
は可視光を透過する基板が用いられ、例えば、ガラス基板や、樹脂などでなる可撓性基板
が用いられる。可撓性基板を用いる場合、バックプレーンを形成した後、作製時に使用し
た支持基板を分離した後、可撓性基板を固定すればよい。
れたバックプレーンと、カラーフィルタ基板とを含む。バックプレーンの支持基板は基板
501であり、カラーフィルタ基板の支持基板は基板502である。基板501、502
は可視光を透過する基板が用いられ、例えば、ガラス基板や、樹脂などでなる可撓性基板
が用いられる。可撓性基板を用いる場合、バックプレーンを形成した後、作製時に使用し
た支持基板を分離した後、可撓性基板を固定すればよい。
図18は、バックプレーン側の画素430の平面レイアウトを示している。このバックプ
レーンは、実施の形態2で説明した、第1乃至第6のフォトレジストマスクを用いたOS
トランジスタの作製工程と同様の工程にて作製される。そのため、バックプレーンの作製
方法については、実施の形態2を援用する。画素部411と共に、基板501上に、酸化
物半導体膜を用いて、ドライバ回路(412、413)が形成される。
レーンは、実施の形態2で説明した、第1乃至第6のフォトレジストマスクを用いたOS
トランジスタの作製工程と同様の工程にて作製される。そのため、バックプレーンの作製
方法については、実施の形態2を援用する。画素部411と共に、基板501上に、酸化
物半導体膜を用いて、ドライバ回路(412、413)が形成される。
シール部材503(図15A)により、基板501と基板502の間に液晶層520が封
止されている。基板502上には、可視光を遮る機能を有する遮蔽膜541と、特定の波
長範囲の可視光を透過する着色層542とが設けられている。遮蔽膜541及び着色層5
42上には、樹脂膜543が設けられており、樹脂膜543上には電極652が設けられ
ている。電極652は、コモン電極と呼ばれ、液晶素子432の電極を構成する。電極6
52を覆って配向膜532が形成されている。
止されている。基板502上には、可視光を遮る機能を有する遮蔽膜541と、特定の波
長範囲の可視光を透過する着色層542とが設けられている。遮蔽膜541及び着色層5
42上には、樹脂膜543が設けられており、樹脂膜543上には電極652が設けられ
ている。電極652は、コモン電極と呼ばれ、液晶素子432の電極を構成する。電極6
52を覆って配向膜532が形成されている。
画素部411には、配線(GL)621、配線(SL)645、電極(ME)646、バ
ックゲート電極(BG)650、および酸化物半導体層(OS)630を有する。これら
により、トランジスタ431が構成される。配線(GL)621は、ゲート線422に対
応し、トランジスタ431のフロントゲート電極となる領域を含む。配線(SL)645
はソース線423に対応し、トランジスタ431のソース電極となる領域を含む。電極(
ME)646は、トランジスタ431のドレイン電極を構成する。なお、図19には、ト
ランジスタ431のチャネル長方向の断面構造が示されている。
ックゲート電極(BG)650、および酸化物半導体層(OS)630を有する。これら
により、トランジスタ431が構成される。配線(GL)621は、ゲート線422に対
応し、トランジスタ431のフロントゲート電極となる領域を含む。配線(SL)645
はソース線423に対応し、トランジスタ431のソース電極となる領域を含む。電極(
ME)646は、トランジスタ431のドレイン電極を構成する。なお、図19には、ト
ランジスタ431のチャネル長方向の断面構造が示されている。
画素部411には、金属酸化物層(OC)635および画素電極(PIX)651が形成
されている。金属酸化物層635と画素電極651は、容量素子433の一対の電極を構
成する。また、画素電極651は液晶素子432の電極を構成する。液晶層520を挟ん
で画素電極651と電極652が対向している領域が液晶素子432として機能する(図
19)。
されている。金属酸化物層635と画素電極651は、容量素子433の一対の電極を構
成する。また、画素電極651は液晶素子432の電極を構成する。液晶層520を挟ん
で画素電極651と電極652が対向している領域が液晶素子432として機能する(図
19)。
図19に示すように、配線621を覆って絶縁層601が形成され、絶縁層601上に、
酸化物半導体層630、および金属酸化物層635が形成されている。絶縁層601は絶
縁膜611と絶縁膜612の積層膜でなる。酸化物半導体層630および金属酸化物層6
35は、金属酸化物膜631と金属酸化物膜632の積層膜でなる。酸化物半導体層63
0において、金属酸化物膜631はチャネルが形成される酸化物半導体膜である。酸化物
半導体層630の対向する一対の側面の一方に配線(SL)645が接しており、他方に
電極(ME)646が接している。
酸化物半導体層630、および金属酸化物層635が形成されている。絶縁層601は絶
縁膜611と絶縁膜612の積層膜でなる。酸化物半導体層630および金属酸化物層6
35は、金属酸化物膜631と金属酸化物膜632の積層膜でなる。酸化物半導体層63
0において、金属酸化物膜631はチャネルが形成される酸化物半導体膜である。酸化物
半導体層630の対向する一対の側面の一方に配線(SL)645が接しており、他方に
電極(ME)646が接している。
酸化物半導体層630、金属酸化物層635、配線645、および電極646を覆って絶
縁層602が形成されている。絶縁層602上に、バックゲート電極650および画素電
極651が形成されている。バックゲート電極650および画素電極651を覆って配向
膜531が形成されている。
縁層602が形成されている。絶縁層602上に、バックゲート電極650および画素電
極651が形成されている。バックゲート電極650および画素電極651を覆って配向
膜531が形成されている。
絶縁層602は、絶縁膜613-615でなる積層構造を有する。絶縁層602には、電
極646に達する開口671が形成されており、開口671において、電極646と画素
電極651が接している。また、絶縁層602と絶縁層601には、配線621に達する
開口672(図18)が形成されており、開口672においてバックゲート電極650が
配線621と接している。なお、図1Aのように、バックゲート電極650と配線621
を接続するために、2つの開口を設けるようにしてもよい。
極646に達する開口671が形成されており、開口671において、電極646と画素
電極651が接している。また、絶縁層602と絶縁層601には、配線621に達する
開口672(図18)が形成されており、開口672においてバックゲート電極650が
配線621と接している。なお、図1Aのように、バックゲート電極650と配線621
を接続するために、2つの開口を設けるようにしてもよい。
開口673は、絶縁層602のうち絶縁膜613と絶縁膜614との積層膜に形成されて
いる。開口673において、絶縁膜615を挟んで、金属酸化物層635と画素電極65
1が対向している領域が容量素子433として機能する。この場合、絶縁膜613、61
4を連続成膜した後、開口673を形成する。そして、窒化絶縁物でなる絶縁膜615を
形成する。金属酸化物層635を容量素子433の電極として用いることができるのは、
例えば、開口673の形成時、または、絶縁膜(窒化物絶縁膜)615の形成時に金属酸
化物層635中に酸素欠損が形成され、絶縁膜615から拡散してきた水素が当該酸素欠
損に結合することでドナーが生成されるからだと考えられる。具体的に、金属酸化物層6
35の抵抗率は、代表的には1×10-3Ωcm以上1×104Ωcm未満、さらに好ま
しくは、抵抗率が1×10-3Ωcm以上1×10-1Ωcm未満であるとよい。
いる。開口673において、絶縁膜615を挟んで、金属酸化物層635と画素電極65
1が対向している領域が容量素子433として機能する。この場合、絶縁膜613、61
4を連続成膜した後、開口673を形成する。そして、窒化絶縁物でなる絶縁膜615を
形成する。金属酸化物層635を容量素子433の電極として用いることができるのは、
例えば、開口673の形成時、または、絶縁膜(窒化物絶縁膜)615の形成時に金属酸
化物層635中に酸素欠損が形成され、絶縁膜615から拡散してきた水素が当該酸素欠
損に結合することでドナーが生成されるからだと考えられる。具体的に、金属酸化物層6
35の抵抗率は、代表的には1×10-3Ωcm以上1×104Ωcm未満、さらに好ま
しくは、抵抗率が1×10-3Ωcm以上1×10-1Ωcm未満であるとよい。
金属酸化物層635は、酸化物半導体層630より水素濃度が高いことが好ましい。金属
酸化物層635において、SIMSにより得られる水素濃度は、8×1019atoms
/cm3以上、好ましくは1×1020atoms/cm3以上、より好ましくは5×1
020atoms/cm3以上である。酸化物半導体層630において、SIMSにより
得られる水素濃度は、5×1019atoms/cm3未満、好ましくは5×1018a
toms/cm3未満、好ましくは1×1018atoms/cm3以下、より好ましく
は5×1017atoms/cm3以下、さらに好ましくは1×1016atoms/c
m3以下である。
酸化物層635において、SIMSにより得られる水素濃度は、8×1019atoms
/cm3以上、好ましくは1×1020atoms/cm3以上、より好ましくは5×1
020atoms/cm3以上である。酸化物半導体層630において、SIMSにより
得られる水素濃度は、5×1019atoms/cm3未満、好ましくは5×1018a
toms/cm3未満、好ましくは1×1018atoms/cm3以下、より好ましく
は5×1017atoms/cm3以下、さらに好ましくは1×1016atoms/c
m3以下である。
なお、図18、図19では、TN(Twisted Nematic)モードで駆動され
る画素の構成例を示したがこれに限定されない。FFS(Fringe Field S
witching)モード、STN(Super Twisted Nematic)モ
ード、VA(Vertical Alignment)モード、MVA(Multi-d
omain Vertical Alignment)モード、IPS(In-Plan
e Switching)モード、OCB(Optically Compensate
d Birefringence)モード、ブルー相モード、TBA(Transver
se Bend Alignment)モード、VA-IPSモード、ECB(Elec
trically Controlled Birefringence)モード、FL
C(Ferroelectric Liquid Crystal)モード、AFLC(
AntiFerroelectric Liquid Crystal)モード、PDL
C(Polymer Dispersed Liquid Crystal)モード、P
NLC(Polymer Network Liquid Crystal)モード、ゲ
ストホストモード、ASV(Advanced Super View)モードなどのモ
ードで駆動される構造の画素とすることも可能である。
る画素の構成例を示したがこれに限定されない。FFS(Fringe Field S
witching)モード、STN(Super Twisted Nematic)モ
ード、VA(Vertical Alignment)モード、MVA(Multi-d
omain Vertical Alignment)モード、IPS(In-Plan
e Switching)モード、OCB(Optically Compensate
d Birefringence)モード、ブルー相モード、TBA(Transver
se Bend Alignment)モード、VA-IPSモード、ECB(Elec
trically Controlled Birefringence)モード、FL
C(Ferroelectric Liquid Crystal)モード、AFLC(
AntiFerroelectric Liquid Crystal)モード、PDL
C(Polymer Dispersed Liquid Crystal)モード、P
NLC(Polymer Network Liquid Crystal)モード、ゲ
ストホストモード、ASV(Advanced Super View)モードなどのモ
ードで駆動される構造の画素とすることも可能である。
また、液晶層520には、例えば、サーモトロピック液晶またはリオトロピック液晶に分
類される液晶材料を用いることができる。或いは、液晶層520には、例えば、ネマチッ
ク液晶、スメクチック液晶、コレステリック液晶、または、ディスコチック液晶に分類さ
れる液晶材料を用いることができる。或いは、液晶層520には、例えば、強誘電性液晶
、または反強誘電性液晶に分類される液晶材料を用いることができる。或いは、液晶層5
20には、例えば、主鎖型高分子液晶、側鎖型高分子液晶、或いは、複合型高分子液晶な
どの高分子液晶、または低分子液晶に分類される液晶材料を用いることができる。或いは
、液晶層520には、例えば、高分子分散型液晶(PDLC)に分類される液晶材料を用
いることができる。
類される液晶材料を用いることができる。或いは、液晶層520には、例えば、ネマチッ
ク液晶、スメクチック液晶、コレステリック液晶、または、ディスコチック液晶に分類さ
れる液晶材料を用いることができる。或いは、液晶層520には、例えば、強誘電性液晶
、または反強誘電性液晶に分類される液晶材料を用いることができる。或いは、液晶層5
20には、例えば、主鎖型高分子液晶、側鎖型高分子液晶、或いは、複合型高分子液晶な
どの高分子液晶、または低分子液晶に分類される液晶材料を用いることができる。或いは
、液晶層520には、例えば、高分子分散型液晶(PDLC)に分類される液晶材料を用
いることができる。
また、配向膜を用いない場合、ブルー相を示す液晶を液晶層520に用いてもよい。ブル
ー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相か
ら等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しない
ため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶
とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性で
あるため配向処理が不要であり、視野角依存性が小さいため好ましい。
ー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相か
ら等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しない
ため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶
とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性で
あるため配向処理が不要であり、視野角依存性が小さいため好ましい。
また、ここでは、カラーフィルタを用いることでカラーの画像を表示する液晶表示装置を
例示しているが、カラー表示方法はこれに限定されない。例えば、異なる色相の光を発す
る複数の光源を順次点灯させることで、カラーの画像を表示する構成を有していてもよい
。
例示しているが、カラー表示方法はこれに限定されない。例えば、異なる色相の光を発す
る複数の光源を順次点灯させることで、カラーの画像を表示する構成を有していてもよい
。
(実施の形態4)
本実施の形態では、OSトランジスタのOS層を構成する酸化物半導体膜等について説明
する。
本実施の形態では、OSトランジスタのOS層を構成する酸化物半導体膜等について説明
する。
<酸化物半導体膜の構造>
以下では、OSトランジスタのOS層の構造について説明する。なお、結晶構造の説明に
おいて、「平行」とは、二つの直線が-10°以上10°以下の角度で配置されている状
態をいう。従って、-5°以上5°以下の場合も含まれる。また、「略平行」とは、二つ
の直線が-30°以上30°以下の角度で配置されている状態をいう。また、「垂直」と
は、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、
85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以
上120°以下の角度で配置されている状態をいう。
以下では、OSトランジスタのOS層の構造について説明する。なお、結晶構造の説明に
おいて、「平行」とは、二つの直線が-10°以上10°以下の角度で配置されている状
態をいう。従って、-5°以上5°以下の場合も含まれる。また、「略平行」とは、二つ
の直線が-30°以上30°以下の角度で配置されている状態をいう。また、「垂直」と
は、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、
85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以
上120°以下の角度で配置されている状態をいう。
OS層は、単結晶酸化物半導体膜または非単結晶酸化物半導体膜で形成すればよい。非単
結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物
半導体膜、CAAC-OS(C Axis Aligned Crystalline
Oxide Semiconductor)膜等をいう。
結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物
半導体膜、CAAC-OS(C Axis Aligned Crystalline
Oxide Semiconductor)膜等をいう。
非晶質酸化物半導体膜は、膜中における原子配列が無秩序であり、結晶成分を有さない酸
化物半導体膜である。膜全体が完全な非晶質であり、微小領域においても結晶部を有さな
い酸化物半導体膜が典型である。
化物半導体膜である。膜全体が完全な非晶質であり、微小領域においても結晶部を有さな
い酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、1nm以上10nm未満の大きさの微結晶(ナノ結晶
ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも秩
序性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位
密度が低いという特徴がある。
ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも秩
序性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位
密度が低いという特徴がある。
CAAC-OS膜は、複数の結晶部を有する酸化物半導体膜の一つである。
<CAAC-OS膜>
透過型電子顕微鏡(TEM:Transmission Electron Micro
scope)によって、CAAC-OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC-OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
透過型電子顕微鏡(TEM:Transmission Electron Micro
scope)によって、CAAC-OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC-OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、CAAC-OS膜の断面の高分解能TEM像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した
形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した
形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、CAAC-OS膜の平面の高分解能TEM像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、CAAC-OS膜に対し、電子回折を行うと、配向性を示すスポット(輝点)が観
測される。例えば、CAAC-OS膜の上面に対し、例えば1nm以上30nm以下の電
子線を用いる電子回折(ナノビーム電子回折ともいう。)を行うと、スポットが観測され
る(図22A)。
測される。例えば、CAAC-OS膜の上面に対し、例えば1nm以上30nm以下の電
子線を用いる電子回折(ナノビーム電子回折ともいう。)を行うと、スポットが観測され
る(図22A)。
断面の高分解能TEM像および平面の高分解能TEM像より、CAAC-OS膜の結晶部
は配向性を有していることがわかる。
は配向性を有していることがわかる。
なお、CAAC-OS膜に含まれるほとんどの結晶部は、一辺が100nm未満の立方体
内に収まる大きさである。従って、CAAC-OS膜に含まれる結晶部は、一辺が10n
m未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。ただ
し、CAAC-OS膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域
を形成する場合がある。例えば、平面の高分解能TEM像において、2500nm2以上
、5μm2以上または1000μm2以上となる結晶領域が観察される場合がある。
内に収まる大きさである。従って、CAAC-OS膜に含まれる結晶部は、一辺が10n
m未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。ただ
し、CAAC-OS膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域
を形成する場合がある。例えば、平面の高分解能TEM像において、2500nm2以上
、5μm2以上または1000μm2以上となる結晶領域が観察される場合がある。
CAAC-OS膜に対し、X線回折(XRD:X-Ray Diffraction)装
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC-OS膜
のout-of-plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC-OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC-OS膜
のout-of-plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC-OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
一方、CAAC-OS膜に対し、c軸に略垂直な方向からX線を入射させるin-pla
ne法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、
InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化物
半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)とし
て試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰
属されるピークが6本観察される。これに対し、CAAC-OS膜の場合は、2θを56
°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
ne法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、
InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化物
半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)とし
て試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰
属されるピークが6本観察される。これに対し、CAAC-OS膜の場合は、2θを56
°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC-OS膜では、異なる結晶部間ではa軸およびb軸の配向は不
規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面の高分解能TEM観察で確認され
た層状に配列した金属原子の各層は、結晶のab面に平行な面である。
規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面の高分解能TEM観察で確認され
た層状に配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC-OS膜を成膜した際、または加熱処理等の結晶化処理を行っ
た際に形成される。上述したように、結晶のc軸は、CAAC-OS膜の被形成面または
上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC-OS膜の形状
をエッチング等によって変化させた場合、結晶のc軸がCAAC-OS膜の被形成面また
は上面の法線ベクトルと平行にならないこともある。
た際に形成される。上述したように、結晶のc軸は、CAAC-OS膜の被形成面または
上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC-OS膜の形状
をエッチング等によって変化させた場合、結晶のc軸がCAAC-OS膜の被形成面また
は上面の法線ベクトルと平行にならないこともある。
また、CAAC-OS膜において、c軸配向した結晶部の分布が均一でなくてもよい。例
えば、CAAC-OS膜の結晶部が、CAAC-OS膜の上面近傍からの結晶成長によっ
て形成される場合、上面近傍の領域は、被形成面近傍の領域よりもc軸配向した結晶部の
割合が高くなることがある。また、CAAC-OS膜に不純物を添加する場合、不純物が
添加された領域が変質し、部分的にc軸配向した結晶部の割合の異なる領域が形成される
こともある。
えば、CAAC-OS膜の結晶部が、CAAC-OS膜の上面近傍からの結晶成長によっ
て形成される場合、上面近傍の領域は、被形成面近傍の領域よりもc軸配向した結晶部の
割合が高くなることがある。また、CAAC-OS膜に不純物を添加する場合、不純物が
添加された領域が変質し、部分的にc軸配向した結晶部の割合の異なる領域が形成される
こともある。
なお、InGaZnO4の結晶を有するCAAC-OS膜のout-of-plane法
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC-OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC-OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC-OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC-OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC-OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
また、CAAC-OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該
酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノー
マリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜
を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時
間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く
、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる
場合がある。
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該
酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノー
マリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜
を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時
間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く
、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる
場合がある。
CAAC-OS膜を用いたOSトランジスタは、可視光や紫外光の照射による電気特性の
変動が小さく、信頼性が高い。
変動が小さく、信頼性が高い。
CAAC-OS膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリン
グ法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結
晶領域がa-b面から劈開し、a-b面に平行な面を有する平板状またはペレット状のス
パッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状の
スパッタリング粒子が、結晶状態を維持したまま基板に到達することで、CAAC-OS
膜を成膜することができる。
グ法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結
晶領域がa-b面から劈開し、a-b面に平行な面を有する平板状またはペレット状のス
パッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状の
スパッタリング粒子が、結晶状態を維持したまま基板に到達することで、CAAC-OS
膜を成膜することができる。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度(水素、水、二酸化炭素、および窒素等)を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
-80℃以下、好ましくは-100℃以下である成膜ガスを用いる。
る。例えば、処理室内に存在する不純物濃度(水素、水、二酸化炭素、および窒素等)を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
-80℃以下、好ましくは-100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、平板状またはペレット状のスパッタリング
粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の
平らな面が基板に付着する。例えば、基板加熱温度は、100℃以上740℃以下、好ま
しくは200℃以上500℃以下とすればよい。
粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の
平らな面が基板に付着する。例えば、基板加熱温度は、100℃以上740℃以下、好ま
しくは200℃以上500℃以下とすればよい。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減することができる。例えば、成膜ガス中の酸素の割合は、30体積%以上、好まし
くは100体積%とすることができる。
を軽減することができる。例えば、成膜ガス中の酸素の割合は、30体積%以上、好まし
くは100体積%とすることができる。
<微結晶酸化物半導体膜>
次に、微結晶酸化物半導体膜について説明する。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
-OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc-OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
-OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc-OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。
nc-OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上
3nm以下の領域)において原子配列に周期性を有する。また、nc-OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従
って、nc-OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場
合がある。例えば、nc-OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装
置を用いて構造解析を行うと、out-of-plane法による解析では、結晶面を示
すピークが検出されない。また、nc-OS膜に対し、結晶部よりも大きいプローブ径(
例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行う
と、ハローパターンのような回折パターンが観測される。一方、nc-OS膜に対し、結
晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、nc-OS膜に対しナノビーム電子回折を行う
と、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc
-OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測
される場合がある(図22B)。
3nm以下の領域)において原子配列に周期性を有する。また、nc-OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従
って、nc-OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場
合がある。例えば、nc-OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装
置を用いて構造解析を行うと、out-of-plane法による解析では、結晶面を示
すピークが検出されない。また、nc-OS膜に対し、結晶部よりも大きいプローブ径(
例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行う
と、ハローパターンのような回折パターンが観測される。一方、nc-OS膜に対し、結
晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、nc-OS膜に対しナノビーム電子回折を行う
と、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc
-OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測
される場合がある(図22B)。
nc-OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、nc-OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc-OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-O
S膜は、CAAC-OS膜と比べて欠陥準位密度が高くなる。
ため、nc-OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc-OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-O
S膜は、CAAC-OS膜と比べて欠陥準位密度が高くなる。
<非晶質酸化物半導体膜>
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out-of-p
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CA
AC-OS膜のうち、二種以上を有する積層膜であってもよい。
AC-OS膜のうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析
が可能となる場合がある。
が可能となる場合がある。
図23に、透過電子回折測定装置の一例を示す。図23Aに、透過電子回折測定装置の外
観を示し、図23Bに、その内部構造を示す。
観を示し、図23Bに、その内部構造を示す。
透過電子回折測定装置9000は、電子銃室9010、光学系9012、試料室9014
、光学系9016、観察室9020、およびフィルム室9022を有する。観察室902
0には、カメラ9018、蛍光板9032が設置されている。カメラ9018は、蛍光板
9032を向いて設置されている。なお、フィルム室9022を有さなくても構わない。
、光学系9016、観察室9020、およびフィルム室9022を有する。観察室902
0には、カメラ9018、蛍光板9032が設置されている。カメラ9018は、蛍光板
9032を向いて設置されている。なお、フィルム室9022を有さなくても構わない。
透過電子回折測定装置9000の内部において、電子銃室9010に設置された電子銃か
ら放出された電子が、光学系9012を介して試料室9014に配置された物質9028
に照射される。物質9028を通過した電子は、光学系9016を介して蛍光板9032
に入射する。蛍光板9032では、入射した電子の強度に応じたパターンが現れることで
透過電子回折パターンを測定することができる。
ら放出された電子が、光学系9012を介して試料室9014に配置された物質9028
に照射される。物質9028を通過した電子は、光学系9016を介して蛍光板9032
に入射する。蛍光板9032では、入射した電子の強度に応じたパターンが現れることで
透過電子回折パターンを測定することができる。
カメラ9018は、蛍光板9032を向いて設置されており、蛍光板9032に現れたパ
ターンを撮影することが可能である。カメラ9018のレンズの中央、および蛍光板90
32の中央を通る直線と、蛍光板9032の上面のなす角度は、例えば、15°以上80
°以下、30°以上75°以下、または45°以上70°以下とする。該角度が小さいほ
ど、カメラ9018で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あ
らかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正すること
も可能である。
ターンを撮影することが可能である。カメラ9018のレンズの中央、および蛍光板90
32の中央を通る直線と、蛍光板9032の上面のなす角度は、例えば、15°以上80
°以下、30°以上75°以下、または45°以上70°以下とする。該角度が小さいほ
ど、カメラ9018で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あ
らかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正すること
も可能である。
なお、カメラ9018をフィルム室9022に設置しても構わない場合がある。例えば、
カメラ9018をフィルム室9022に、電子9024の入射方向と対向するように設置
してもよい。この場合、蛍光板9032の裏面から歪みの少ない透過電子回折パターンを
撮影することができる。
カメラ9018をフィルム室9022に、電子9024の入射方向と対向するように設置
してもよい。この場合、蛍光板9032の裏面から歪みの少ない透過電子回折パターンを
撮影することができる。
試料室9014には、試料である物質9028を固定するためのホルダが設置されている
。ホルダは、物質9028を通過する電子を透過するような構造をしている。ホルダは、
例えば、物質9028をX軸、Y軸、Z軸などに移動させる機能を有していてもよい。ホ
ルダの移動機能は、例えば、1nm以上10nm以下、5nm以上50nm以下、10n
m以上100nm以下、50nm以上500nm以下、100nm以上1μm以下などの
範囲で移動させる精度を有していればよい。これらの範囲は、物質9028の構造によっ
て最適な範囲を設定すればよい。
。ホルダは、物質9028を通過する電子を透過するような構造をしている。ホルダは、
例えば、物質9028をX軸、Y軸、Z軸などに移動させる機能を有していてもよい。ホ
ルダの移動機能は、例えば、1nm以上10nm以下、5nm以上50nm以下、10n
m以上100nm以下、50nm以上500nm以下、100nm以上1μm以下などの
範囲で移動させる精度を有していればよい。これらの範囲は、物質9028の構造によっ
て最適な範囲を設定すればよい。
次に、透過電子回折測定装置9000を用いて、物質の透過電子回折パターンを測定する
方法について説明する。
方法について説明する。
例えば、図23Bに示すように物質9028におけるナノビームである電子9024の照
射位置を変化させる(スキャンする)ことで、物質9028の構造が変化していく様子を
確認することができる。このとき、物質9028がCAAC-OS膜であれば、図22A
に示すような回折パターンが観測される。または、物質9028がnc-OS膜であれば
、図22Bに示すような回折パターンが観測される。
射位置を変化させる(スキャンする)ことで、物質9028の構造が変化していく様子を
確認することができる。このとき、物質9028がCAAC-OS膜であれば、図22A
に示すような回折パターンが観測される。または、物質9028がnc-OS膜であれば
、図22Bに示すような回折パターンが観測される。
ところで、物質9028がCAAC-OS膜であったとしても、部分的にnc-OS膜な
どと同様の回折パターンが観測される場合がある。したがって、CAAC-OS膜の良否
は、一定の範囲におけるCAAC-OS膜の回折パターンが観測される領域の割合(CA
AC化率ともいう。)で表すことができる場合がある。例えば、良質なCAAC-OS膜
であれば、CAAC化率は、60%以上、好ましくは80%以上、さらに好ましくは90
%以上、より好ましくは95%以上となる。CAAC-OS膜と異なる回折パターンが観
測される領域を非CAAC化率と表記する。
どと同様の回折パターンが観測される場合がある。したがって、CAAC-OS膜の良否
は、一定の範囲におけるCAAC-OS膜の回折パターンが観測される領域の割合(CA
AC化率ともいう。)で表すことができる場合がある。例えば、良質なCAAC-OS膜
であれば、CAAC化率は、60%以上、好ましくは80%以上、さらに好ましくは90
%以上、より好ましくは95%以上となる。CAAC-OS膜と異なる回折パターンが観
測される領域を非CAAC化率と表記する。
一例として、成膜直後(as-depoと表記。)、350℃加熱処理後または450℃
加熱処理後のCAAC-OS膜を有する3種類の試料を用意し、これらの試料について、
上面に対しスキャンしながら透過電子回折パターンを取得した。ここでは、5nm/秒の
速度で60秒間スキャンしながら回折パターンを観測し、観測された回折パターンを0.
5秒ごとに静止画に変換することで、CAAC化率を導出した。電子線としては、プロー
ブ径が1nmのナノビーム電子線を用いた。
加熱処理後のCAAC-OS膜を有する3種類の試料を用意し、これらの試料について、
上面に対しスキャンしながら透過電子回折パターンを取得した。ここでは、5nm/秒の
速度で60秒間スキャンしながら回折パターンを観測し、観測された回折パターンを0.
5秒ごとに静止画に変換することで、CAAC化率を導出した。電子線としては、プロー
ブ径が1nmのナノビーム電子線を用いた。
各試料におけるCAAC化率を図24に示す。成膜直後および350℃加熱処理後と比べ
て、450℃加熱処理後のCAAC化率が高いことがわかる。即ち、350℃より高い温
度(例えば400℃以上)における加熱処理によって、非CAAC化率が低くなる(CA
AC化率が高くなる)ことがわかる。
て、450℃加熱処理後のCAAC化率が高いことがわかる。即ち、350℃より高い温
度(例えば400℃以上)における加熱処理によって、非CAAC化率が低くなる(CA
AC化率が高くなる)ことがわかる。
ここで、CAAC-OS膜と異なる回折パターンのほとんどはnc-OS膜と同様の回折
パターンであった。したがって、加熱処理によって、nc-OS膜と同様の構造を有する
領域は、隣接する領域の構造の影響を受けてCAAC化していることが示唆される。この
ような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる
場合がある。
パターンであった。したがって、加熱処理によって、nc-OS膜と同様の構造を有する
領域は、隣接する領域の構造の影響を受けてCAAC化していることが示唆される。この
ような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる
場合がある。
(実施の形態5)
本発明の一形態に係るトランジスタにより様々な電子機器を構成することができる。例え
ば、電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装
置(代表的にはDVD:Digital Versatile Disc等の記録媒体を
再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その
他に、本発明の一形態に係るトランジスタを用いることができる電子機器として、携帯電
話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカ
メラなどのカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲー
ションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、
複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機(AT
M)、自動販売機などが挙げられる。これら電子機器の具体例を図20に示す。
本発明の一形態に係るトランジスタにより様々な電子機器を構成することができる。例え
ば、電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装
置(代表的にはDVD:Digital Versatile Disc等の記録媒体を
再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その
他に、本発明の一形態に係るトランジスタを用いることができる電子機器として、携帯電
話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカ
メラなどのカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲー
ションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、
複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機(AT
M)、自動販売機などが挙げられる。これら電子機器の具体例を図20に示す。
図20Aは携帯型ゲーム機であり、筐体5001、筐体5002、表示部5003、表示
部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタイラ
ス5008等を有する。表示部5003または表示部5004や、その他の集積回路に、
本発明の一形態に係るトランジスタを用いることができる。なお、図20Aに示した携帯
型ゲーム機は、2つの表示部5003と表示部5004とを有しているが、携帯型ゲーム
機が有する表示部の数は、これに限定されない。
部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタイラ
ス5008等を有する。表示部5003または表示部5004や、その他の集積回路に、
本発明の一形態に係るトランジスタを用いることができる。なお、図20Aに示した携帯
型ゲーム機は、2つの表示部5003と表示部5004とを有しているが、携帯型ゲーム
機が有する表示部の数は、これに限定されない。
図20Bは携帯情報端末であり、第1筐体5601、第2筐体5602、第1表示部56
03、第2表示部5604、接続部5605、操作キー5606等を有する。第1表示部
5603は第1筐体5601に設けられており、第2表示部5604は第2筐体5602
に設けられている。そして、第1筐体5601と第2筐体5602とは、接続部5605
により接続されており、第1筐体5601と第2筐体5602の間の角度は、接続部56
05により変更が可能となっている。第1表示部5603における映像を、接続部560
5における第1筐体5601と第2筐体5602の間の角度に従って、切り替える構成と
しても良い。第1表示部5603または第2表示部5604や、その他の集積回路に、本
発明の一形態に係るトランジスタを用いることができる。
03、第2表示部5604、接続部5605、操作キー5606等を有する。第1表示部
5603は第1筐体5601に設けられており、第2表示部5604は第2筐体5602
に設けられている。そして、第1筐体5601と第2筐体5602とは、接続部5605
により接続されており、第1筐体5601と第2筐体5602の間の角度は、接続部56
05により変更が可能となっている。第1表示部5603における映像を、接続部560
5における第1筐体5601と第2筐体5602の間の角度に従って、切り替える構成と
しても良い。第1表示部5603または第2表示部5604や、その他の集積回路に、本
発明の一形態に係るトランジスタを用いることができる。
図20Cはノート型のパーソナルコンピュータであり、筐体5401、表示部5402、
キーボード5403、ポインティングデバイス5404等を有する。表示部5402や、
その他の集積回路に、本発明の一形態に係るトランジスタを用いることができる。
キーボード5403、ポインティングデバイス5404等を有する。表示部5402や、
その他の集積回路に、本発明の一形態に係るトランジスタを用いることができる。
図20Dは腕時計であり、筐体5201、表示部5202、操作ボタン5203、バンド
5204等を有する。表示部5202や、その他の集積回路に、本発明の一形態に係るト
ランジスタを用いることができる。
5204等を有する。表示部5202や、その他の集積回路に、本発明の一形態に係るト
ランジスタを用いることができる。
図20Eはビデオカメラであり、第1筐体5801、第2筐体5802、表示部5803
、操作キー5804、レンズ5805、接続部5806等を有する。操作キー5804及
びレンズ5805は第1筐体5801に設けられており、表示部5803は第2筐体58
02に設けられている。そして、第1筐体5801と第2筐体5802とは、接続部58
06により接続されており、第1筐体5801と第2筐体5802の間の角度は、接続部
5806により変更が可能となっている。表示部5803における映像の切り替えを、接
続部5806における第1筐体5801と第2筐体5802の間の角度に従って行う構成
としても良い。表示部5803や、その他の集積回路に、本発明の一形態に係るトランジ
スタを用いることできる。
、操作キー5804、レンズ5805、接続部5806等を有する。操作キー5804及
びレンズ5805は第1筐体5801に設けられており、表示部5803は第2筐体58
02に設けられている。そして、第1筐体5801と第2筐体5802とは、接続部58
06により接続されており、第1筐体5801と第2筐体5802の間の角度は、接続部
5806により変更が可能となっている。表示部5803における映像の切り替えを、接
続部5806における第1筐体5801と第2筐体5802の間の角度に従って行う構成
としても良い。表示部5803や、その他の集積回路に、本発明の一形態に係るトランジ
スタを用いることできる。
図20Fは携帯電話であり、筐体5901に、表示部5902、マイク5907、スピー
カー5904、カメラ5903、外部接続部5906、操作用のボタン5905が設けら
れている。表示部5902や、その他の集積回路に、本発明の一形態に係るトランジスタ
を用いることできる。また、本発明の一形態に係るトランジスタを、可撓性を有する基板
に形成した場合、図20Fに示すような曲面を有する表示部5902に本発明の一形態に
係るトランジスタを適用することが可能である。
カー5904、カメラ5903、外部接続部5906、操作用のボタン5905が設けら
れている。表示部5902や、その他の集積回路に、本発明の一形態に係るトランジスタ
を用いることできる。また、本発明の一形態に係るトランジスタを、可撓性を有する基板
に形成した場合、図20Fに示すような曲面を有する表示部5902に本発明の一形態に
係るトランジスタを適用することが可能である。
本発明の一形態に係るトランジスタは、単結晶シリコンウエハに形成されるSiトランジ
スタと組み合わせることで各種の半導体装置を構成することが可能である。例えば、メモ
リ、CPU、マイクロコントローラ、FPGAなどのプログラマブルデバイス、RFID
タグなどが挙げられる。ここではRFIDタグの使用例について説明する。
スタと組み合わせることで各種の半導体装置を構成することが可能である。例えば、メモ
リ、CPU、マイクロコントローラ、FPGAなどのプログラマブルデバイス、RFID
タグなどが挙げられる。ここではRFIDタグの使用例について説明する。
RFIDタグの用途は多岐にわたる。その用途として、例えば、紙幣、硬貨、有価証券類
、無記名債券類、証書類(運転免許証や住民票等、図21A)、包装用容器類(包装紙や
ボトル等、図21C)、記録媒体(DVDソフトやビデオテープ等、図21B)、乗り物
類(自転車等、図21D)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体
、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器(液晶表示装置、EL表
示装置、スマートフォン、携帯電話、時計、腕時計)等の物品、若しくは各物品に取り付
けるタグ(図21E、図21F)等に設けて使用することができる。
、無記名債券類、証書類(運転免許証や住民票等、図21A)、包装用容器類(包装紙や
ボトル等、図21C)、記録媒体(DVDソフトやビデオテープ等、図21B)、乗り物
類(自転車等、図21D)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体
、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器(液晶表示装置、EL表
示装置、スマートフォン、携帯電話、時計、腕時計)等の物品、若しくは各物品に取り付
けるタグ(図21E、図21F)等に設けて使用することができる。
RFIDタグ4000は、表面に貼る、または埋め込むことにより、物品に固定される。
例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の
内部に埋め込み、各物品に固定される。RFIDタグ4000は、小型、薄型、軽量を実
現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、
紙幣、硬貨、有価証券類、無記名債券類、または証書類等にRFIDタグ4000を設け
ることにより、認証機能を付与することができる。この認証機能を活用すれば、偽造を防
止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活
用品類、または電子機器等にRFIDタグ4000を取り付けることにより、検品システ
ム、在庫管理システム等のシステムの効率化を図ることができる。また、乗り物類にRF
IDタグ4000を取り付けることにより、セキュリティを高めることができる。
例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の
内部に埋め込み、各物品に固定される。RFIDタグ4000は、小型、薄型、軽量を実
現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、
紙幣、硬貨、有価証券類、無記名債券類、または証書類等にRFIDタグ4000を設け
ることにより、認証機能を付与することができる。この認証機能を活用すれば、偽造を防
止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活
用品類、または電子機器等にRFIDタグ4000を取り付けることにより、検品システ
ム、在庫管理システム等のシステムの効率化を図ることができる。また、乗り物類にRF
IDタグ4000を取り付けることにより、セキュリティを高めることができる。
11 トランジスタ
12 トランジスタ
13 トランジスタ
100 基板
101 絶縁層
102 絶縁層
111 絶縁膜
112 絶縁膜
113 絶縁膜
114 絶縁膜
115 絶縁膜
120 導電膜
121 フロントゲート電極
130 酸化物半導体(OS)層
131 金属酸化物膜(酸化物半導体膜)
132 金属酸化物膜
140D ドレイン電極
140S ソース電極
141 導電膜
142 導電膜
150 バックゲート電極
151 バックゲート電極
152 電極
153 電極
172 開口
173 開口
12 トランジスタ
13 トランジスタ
100 基板
101 絶縁層
102 絶縁層
111 絶縁膜
112 絶縁膜
113 絶縁膜
114 絶縁膜
115 絶縁膜
120 導電膜
121 フロントゲート電極
130 酸化物半導体(OS)層
131 金属酸化物膜(酸化物半導体膜)
132 金属酸化物膜
140D ドレイン電極
140S ソース電極
141 導電膜
142 導電膜
150 バックゲート電極
151 バックゲート電極
152 電極
153 電極
172 開口
173 開口
Claims (10)
- 第1の導電膜と、
前記第1の導電膜上の第1のゲート絶縁膜と、
前記第1のゲート絶縁膜を介して、前記第1の導電膜と重なる領域を有する酸化物半導体膜と、
前記酸化物半導体膜と電気的に接続された第2の導電膜と、
前記酸化物半導体膜と電気的に接続された第3の導電膜と、
前記酸化物半導体膜上の第2のゲート絶縁膜と、
前記第2のゲート絶縁膜を介して、前記酸化物半導体膜と重なる領域を有する第4の導電膜と、を有し、
前記第1の導電膜は、トランジスタの第1のゲート電極として機能する領域を有し、
前記酸化物半導体膜は、前記トランジスタのチャネル形成領域として機能する領域を有し、
前記第2の導電膜は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
前記第3の導電膜は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
前記第4の導電膜は、前記トランジスタの第2のゲート電極として機能する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜の端部は、前記酸化物半導体膜の端部より外側に位置する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜の下面は、前記酸化物半導体膜の下面よりも前記第1の導電膜側に位置する領域を有する半導体装置。 - 第1の導電膜と、
前記第1の導電膜上の第1のゲート絶縁膜と、
前記第1のゲート絶縁膜を介して、前記第1の導電膜と重なる領域を有する酸化物半導体膜と、
前記酸化物半導体膜と電気的に接続された第2の導電膜と、
前記酸化物半導体膜と電気的に接続された第3の導電膜と、
前記酸化物半導体膜上の第2のゲート絶縁膜と、
前記第2のゲート絶縁膜を介して、前記酸化物半導体膜と重なる領域を有する第4の導電膜と、を有し、
前記第1の導電膜は、トランジスタの第1のゲート電極として機能する領域を有し、
前記酸化物半導体膜は、前記トランジスタのチャネル形成領域として機能する領域を有し、
前記第2の導電膜は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
前記第3の導電膜は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
前記第4の導電膜は、前記トランジスタの第2のゲート電極として機能する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜の端部は、前記酸化物半導体膜の端部より外側に位置する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜の下面は、前記酸化物半導体膜の下面よりも前記第1の導電膜側に位置する領域を有し、
前記第4の導電膜には、前記第1の導電膜と同じ電位が供給される半導体装置。 - 第1の導電膜と、
前記第1の導電膜上の第1のゲート絶縁膜と、
前記第1のゲート絶縁膜を介して、前記第1の導電膜と重なる領域を有する酸化物半導体膜と、
前記酸化物半導体膜と電気的に接続された第2の導電膜と、
前記酸化物半導体膜と電気的に接続された第3の導電膜と、
前記酸化物半導体膜上の第2のゲート絶縁膜と、
前記第2のゲート絶縁膜を介して、前記酸化物半導体膜と重なる領域を有する第4の導電膜と、を有し、
前記第1の導電膜は、トランジスタの第1のゲート電極として機能する領域を有し、
前記酸化物半導体膜は、前記トランジスタのチャネル形成領域として機能する領域を有し、
前記第2の導電膜は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
前記第3の導電膜は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
前記第4の導電膜は、前記トランジスタの第2のゲート電極として機能する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜は、前記酸化物半導体膜と重ならない第1の領域を有し、
前記第1の領域において、前記第4の導電膜の下面は、前記酸化物半導体膜の下面よりも前記第1の導電膜側に位置する半導体装置。 - 第1の導電膜と、
前記第1の導電膜上の第1のゲート絶縁膜と、
前記第1のゲート絶縁膜を介して、前記第1の導電膜と重なる領域を有する酸化物半導体膜と、
前記酸化物半導体膜と電気的に接続された第2の導電膜と、
前記酸化物半導体膜と電気的に接続された第3の導電膜と、
前記酸化物半導体膜上の第2のゲート絶縁膜と、
前記第2のゲート絶縁膜を介して、前記酸化物半導体膜と重なる領域を有する第4の導電膜と、を有し、
前記第1の導電膜は、トランジスタの第1のゲート電極として機能する領域を有し、
前記酸化物半導体膜は、前記トランジスタのチャネル形成領域として機能する領域を有し、
前記第2の導電膜は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
前記第3の導電膜は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
前記第4の導電膜は、前記トランジスタの第2のゲート電極として機能する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜は、前記酸化物半導体膜と重ならない第1の領域を有し、
前記第1の領域において、前記第4の導電膜の下面は、前記酸化物半導体膜の下面よりも前記第1の導電膜側に位置し、
前記第4の導電膜には、前記第1の導電膜と同じ電位が供給される半導体装置。 - 第1の導電膜と、
前記第1の導電膜上の第1のゲート絶縁膜と、
前記第1のゲート絶縁膜を介して、前記第1の導電膜と重なる領域を有する酸化物半導体膜と、
前記酸化物半導体膜と電気的に接続された第2の導電膜と、
前記酸化物半導体膜と電気的に接続された第3の導電膜と、
前記酸化物半導体膜上の第2のゲート絶縁膜と、
前記第2のゲート絶縁膜を介して、前記酸化物半導体膜と重なる領域を有する第4の導電膜と、を有し、
前記第1の導電膜は、トランジスタの第1のゲート電極として機能する領域を有し、
前記酸化物半導体膜は、前記トランジスタのチャネル形成領域として機能する領域を有し、
前記第2の導電膜は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
前記第3の導電膜は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
前記第4の導電膜は、前記トランジスタの第2のゲート電極として機能する領域を有し、
チャネル幅方向の断面視において、前記第1の導電膜の端部は、前記酸化物半導体膜の端部より外側に位置する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜の端部は、前記酸化物半導体膜の端部より外側に位置する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜の下面は、前記酸化物半導体膜の下面よりも前記第1の導電膜側に位置する領域を有する半導体装置。 - 第1の導電膜と、
前記第1の導電膜上の第1のゲート絶縁膜と、
前記第1のゲート絶縁膜を介して、前記第1の導電膜と重なる領域を有する酸化物半導体膜と、
前記酸化物半導体膜と電気的に接続された第2の導電膜と、
前記酸化物半導体膜と電気的に接続された第3の導電膜と、
前記酸化物半導体膜上の第2のゲート絶縁膜と、
前記第2のゲート絶縁膜を介して、前記酸化物半導体膜と重なる領域を有する第4の導電膜と、を有し、
前記第1の導電膜は、トランジスタの第1のゲート電極として機能する領域を有し、
前記酸化物半導体膜は、前記トランジスタのチャネル形成領域として機能する領域を有し、
前記第2の導電膜は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
前記第3の導電膜は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
前記第4の導電膜は、前記トランジスタの第2のゲート電極として機能する領域を有し、
チャネル幅方向の断面視において、前記第1の導電膜の端部は、前記酸化物半導体膜の端部より外側に位置する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜の端部は、前記酸化物半導体膜の端部より外側に位置する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜の下面は、前記酸化物半導体膜の下面よりも前記第1の導電膜側に位置する領域を有し、
前記第4の導電膜には、前記第1の導電膜と同じ電位が供給される半導体装置。 - 第1の導電膜と、
前記第1の導電膜上の第1のゲート絶縁膜と、
前記第1のゲート絶縁膜を介して、前記第1の導電膜と重なる領域を有する酸化物半導体膜と、
前記酸化物半導体膜と電気的に接続された第2の導電膜と、
前記酸化物半導体膜と電気的に接続された第3の導電膜と、
前記酸化物半導体膜上の第2のゲート絶縁膜と、
前記第2のゲート絶縁膜を介して、前記酸化物半導体膜と重なる領域を有する第4の導電膜と、を有し、
前記第1の導電膜は、トランジスタの第1のゲート電極として機能する領域を有し、
前記酸化物半導体膜は、前記トランジスタのチャネル形成領域として機能する領域を有し、
前記第2の導電膜は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
前記第3の導電膜は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
前記第4の導電膜は、前記トランジスタの第2のゲート電極として機能する領域を有し、
チャネル幅方向の断面視において、前記第1の導電膜の端部は、前記酸化物半導体膜の端部より外側に位置する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜は、前記酸化物半導体膜と重ならない第1の領域を有し、
前記第1の領域において、前記第4の導電膜の下面は、前記酸化物半導体膜の下面よりも前記第1の導電膜側に位置する半導体装置。 - 第1の導電膜と、
前記第1の導電膜上の第1のゲート絶縁膜と、
前記第1のゲート絶縁膜を介して、前記第1の導電膜と重なる領域を有する酸化物半導体膜と、
前記酸化物半導体膜と電気的に接続された第2の導電膜と、
前記酸化物半導体膜と電気的に接続された第3の導電膜と、
前記酸化物半導体膜上の第2のゲート絶縁膜と、
前記第2のゲート絶縁膜を介して、前記酸化物半導体膜と重なる領域を有する第4の導電膜と、を有し、
前記第1の導電膜は、トランジスタの第1のゲート電極として機能する領域を有し、
前記酸化物半導体膜は、前記トランジスタのチャネル形成領域として機能する領域を有し、
前記第2の導電膜は、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有し、
前記第3の導電膜は、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有し、
前記第4の導電膜は、前記トランジスタの第2のゲート電極として機能する領域を有し、
チャネル幅方向の断面視において、前記第1の導電膜の端部は、前記酸化物半導体膜の端部より外側に位置する領域を有し、
チャネル幅方向の断面視において、前記第4の導電膜は、前記酸化物半導体膜と重ならない第1の領域を有し、
前記第1の領域において、前記第4の導電膜の下面は、前記酸化物半導体膜の下面よりも前記第1の導電膜側に位置し、
前記第4の導電膜には、前記第1の導電膜と同じ電位が供給される半導体装置。 - 請求項1乃至請求項8のいずれか一項において、
前記酸化物半導体膜は、Inと、M(Mは、Ga、Y、Zr、La、Ce、またはNd)と、Znと、とを有する、半導体装置。 - 請求項1乃至請求項9のいずれか一項において、
前記第4の導電膜は、チタンと、モリブデンと、とを有する、半導体装置。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013191187 | 2013-09-13 | ||
JP2013191185 | 2013-09-13 | ||
JP2013191185 | 2013-09-13 | ||
JP2013191187 | 2013-09-13 | ||
JP2021039058A JP2021090079A (ja) | 2013-09-13 | 2021-03-11 | 半導体装置 |
JP2022042311A JP7377302B2 (ja) | 2013-09-13 | 2022-03-17 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022042311A Division JP7377302B2 (ja) | 2013-09-13 | 2022-03-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023178493A true JP2023178493A (ja) | 2023-12-14 |
Family
ID=52667426
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014184762A Expired - Fee Related JP6391379B2 (ja) | 2013-09-13 | 2014-09-11 | 半導体装置 |
JP2018154559A Active JP6577103B2 (ja) | 2013-09-13 | 2018-08-21 | 半導体装置 |
JP2019150843A Active JP6853315B2 (ja) | 2013-09-13 | 2019-08-21 | 半導体装置 |
JP2021039058A Withdrawn JP2021090079A (ja) | 2013-09-13 | 2021-03-11 | 半導体装置 |
JP2022042311A Active JP7377302B2 (ja) | 2013-09-13 | 2022-03-17 | 半導体装置 |
JP2023184601A Pending JP2023178493A (ja) | 2013-09-13 | 2023-10-27 | 半導体装置 |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014184762A Expired - Fee Related JP6391379B2 (ja) | 2013-09-13 | 2014-09-11 | 半導体装置 |
JP2018154559A Active JP6577103B2 (ja) | 2013-09-13 | 2018-08-21 | 半導体装置 |
JP2019150843A Active JP6853315B2 (ja) | 2013-09-13 | 2019-08-21 | 半導体装置 |
JP2021039058A Withdrawn JP2021090079A (ja) | 2013-09-13 | 2021-03-11 | 半導体装置 |
JP2022042311A Active JP7377302B2 (ja) | 2013-09-13 | 2022-03-17 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9461126B2 (ja) |
JP (6) | JP6391379B2 (ja) |
KR (1) | KR102245352B1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015053023A1 (ja) * | 2013-10-08 | 2015-04-16 | シャープ株式会社 | 画像表示装置 |
US9882014B2 (en) | 2013-11-29 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI642186B (zh) | 2013-12-18 | 2018-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
TWI721409B (zh) | 2013-12-19 | 2021-03-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
JP6488124B2 (ja) | 2013-12-27 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9780226B2 (en) | 2014-04-25 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP6537341B2 (ja) | 2014-05-07 | 2019-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9722092B2 (en) * | 2015-02-25 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a stacked metal oxide |
JP6723225B2 (ja) * | 2015-04-20 | 2020-07-15 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
US11024725B2 (en) | 2015-07-24 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including metal oxide film |
US9666606B2 (en) * | 2015-08-21 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP6864456B2 (ja) * | 2015-10-15 | 2021-04-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018022038A (ja) * | 2016-08-03 | 2018-02-08 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
TWI715699B (zh) * | 2016-10-21 | 2021-01-11 | 日商半導體能源硏究所股份有限公司 | 複合氧化物及電晶體 |
JP2018093483A (ja) * | 2016-11-29 | 2018-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び電子機器 |
CN110914749B (zh) * | 2017-10-26 | 2022-03-29 | 深圳市柔宇科技有限公司 | 感光电路、感光电路制备方法及显示装置 |
CN108417583B (zh) * | 2018-03-09 | 2021-10-29 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
US10498808B2 (en) | 2018-03-28 | 2019-12-03 | Bank Of America Corporation | Blockchain-based property management |
US11475422B2 (en) | 2018-03-28 | 2022-10-18 | Bank Of America Corporation | Blockchain-based property management |
US11295402B2 (en) | 2018-03-28 | 2022-04-05 | Bank Of America Corporation | Blockchain-based property repair |
KR102142268B1 (ko) * | 2018-06-25 | 2020-08-12 | 삼성전자 주식회사 | 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자 |
US11515873B2 (en) | 2018-06-29 | 2022-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10924090B2 (en) * | 2018-07-20 | 2021-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising holding units |
CN113196666A (zh) | 2018-12-20 | 2021-07-30 | 株式会社半导体能源研究所 | 使用单极晶体管构成的逻辑电路以及半导体装置 |
JP2020167188A (ja) * | 2019-03-28 | 2020-10-08 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
KR20220006071A (ko) * | 2019-05-08 | 2022-01-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN110444567B (zh) * | 2019-07-26 | 2021-09-24 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
JP7446076B2 (ja) | 2019-10-02 | 2024-03-08 | 株式会社ジャパンディスプレイ | 半導体装置 |
US11444025B2 (en) * | 2020-06-18 | 2022-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor and fabrication method thereof |
JPWO2022043811A1 (ja) * | 2020-08-27 | 2022-03-03 |
Family Cites Families (136)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4731718B2 (ja) | 2001-04-27 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2003051599A (ja) * | 2001-05-24 | 2003-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
US6906344B2 (en) * | 2001-05-24 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with plural channels and corresponding plural overlapping electrodes |
JP3977032B2 (ja) * | 2001-06-06 | 2007-09-19 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び半導体集積回路 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
EP1770788A3 (en) | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101103374B1 (ko) | 2005-11-15 | 2012-01-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
KR101345376B1 (ko) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
US8586979B2 (en) * | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
KR101512818B1 (ko) * | 2008-02-01 | 2015-05-20 | 삼성전자주식회사 | 산화물 반도체 트랜지스터 및 그 제조방법 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
CN105070749B (zh) * | 2009-07-18 | 2019-08-09 | 株式会社半导体能源研究所 | 半导体装置以及制造半导体装置的方法 |
JP2011071476A (ja) * | 2009-08-25 | 2011-04-07 | Canon Inc | 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法 |
KR101890096B1 (ko) | 2009-09-24 | 2018-08-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기 |
KR101523358B1 (ko) * | 2009-12-04 | 2015-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
WO2011068033A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5497417B2 (ja) | 2009-12-10 | 2014-05-21 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 |
CN102725784B (zh) * | 2009-12-18 | 2016-03-23 | 株式会社半导体能源研究所 | 具有光学传感器的显示设备及其驱动方法 |
US8598586B2 (en) * | 2009-12-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
KR20220145923A (ko) | 2009-12-25 | 2022-10-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 메모리 장치, 반도체 장치, 및 전자 장치 |
JP2011138934A (ja) | 2009-12-28 | 2011-07-14 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
CN102804603B (zh) | 2010-01-20 | 2015-07-15 | 株式会社半导体能源研究所 | 信号处理电路及其驱动方法 |
KR101399611B1 (ko) * | 2010-02-05 | 2014-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
JP2011187506A (ja) * | 2010-03-04 | 2011-09-22 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
KR101975140B1 (ko) | 2010-03-12 | 2019-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
KR101403409B1 (ko) * | 2010-04-28 | 2014-06-03 | 한국전자통신연구원 | 반도체 장치 및 그 제조 방법 |
TWI621184B (zh) * | 2010-08-16 | 2018-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置之製造方法 |
JPWO2012032749A1 (ja) | 2010-09-09 | 2014-01-20 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
US8835917B2 (en) * | 2010-09-13 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, power diode, and rectifier |
US8916866B2 (en) * | 2010-11-03 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101680768B1 (ko) * | 2010-12-10 | 2016-11-29 | 삼성전자주식회사 | 트랜지스터 및 이를 포함하는 전자장치 |
CN103548263B (zh) | 2011-05-13 | 2016-12-07 | 株式会社半导体能源研究所 | 半导体装置 |
JP6204145B2 (ja) | 2012-10-23 | 2017-09-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2014065343A1 (en) | 2012-10-24 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6220641B2 (ja) | 2012-11-15 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI605593B (zh) | 2012-11-15 | 2017-11-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
TWI620324B (zh) | 2013-04-12 | 2018-04-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
TWI802017B (zh) | 2013-05-16 | 2023-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
TWI809225B (zh) | 2013-05-16 | 2023-07-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
SG10201707381WA (en) | 2013-05-20 | 2017-10-30 | Semiconductor Energy Lab | Semiconductor device |
-
2014
- 2014-09-08 US US14/479,673 patent/US9461126B2/en active Active
- 2014-09-11 JP JP2014184762A patent/JP6391379B2/ja not_active Expired - Fee Related
- 2014-09-12 KR KR1020140120983A patent/KR102245352B1/ko active IP Right Grant
-
2016
- 2016-09-29 US US15/279,513 patent/US9887299B2/en not_active Expired - Fee Related
-
2018
- 2018-08-21 JP JP2018154559A patent/JP6577103B2/ja active Active
-
2019
- 2019-08-21 JP JP2019150843A patent/JP6853315B2/ja active Active
-
2021
- 2021-03-11 JP JP2021039058A patent/JP2021090079A/ja not_active Withdrawn
-
2022
- 2022-03-17 JP JP2022042311A patent/JP7377302B2/ja active Active
-
2023
- 2023-10-27 JP JP2023184601A patent/JP2023178493A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US9461126B2 (en) | 2016-10-04 |
JP2020004987A (ja) | 2020-01-09 |
JP6391379B2 (ja) | 2018-09-19 |
JP6577103B2 (ja) | 2019-09-18 |
US20170047450A1 (en) | 2017-02-16 |
JP7377302B2 (ja) | 2023-11-09 |
KR102245352B1 (ko) | 2021-04-29 |
US20150077162A1 (en) | 2015-03-19 |
KR20150031206A (ko) | 2015-03-23 |
US9887299B2 (en) | 2018-02-06 |
JP2015079949A (ja) | 2015-04-23 |
JP2021090079A (ja) | 2021-06-10 |
JP2022069661A (ja) | 2022-05-11 |
JP6853315B2 (ja) | 2021-03-31 |
JP2018191009A (ja) | 2018-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7377302B2 (ja) | 半導体装置 | |
JP7494274B2 (ja) | 半導体装置 | |
JP6868675B2 (ja) | 半導体装置 | |
JP7269284B2 (ja) | 半導体装置 | |
JP7038777B2 (ja) | 半導体装置 | |
TWI698988B (zh) | 顯示裝置 | |
JP7293282B2 (ja) | 半導体装置 | |
JP2019134182A (ja) | 半導体装置 | |
US20160155759A1 (en) | Semiconductor device and display device including the same | |
JP2023009058A (ja) | 半導体装置 | |
TW201530762A (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231108 |