JP6723225B2 - 半導体装置および電子機器 - Google Patents

Description

本発明の一態様は、半導体装置に関する。なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置およびそれらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。フラットパネルディスプレイなどの表示装置において、行方向および列方向に配設された画素内には、スイッチング素子であるトランジスタと、当該トランジスタと電気的に接続された液晶素子と、当該液晶素子と並列に接続された容量素子とが設けられている。

当該トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）シリコンまたはポリシリコンなどのシリコン半導体が汎用されている。

また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタの半導体膜に適用できる半導体材料である。例えば、酸化亜鉛またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１および特許文献２を参照。）。酸化物半導体は、表示装置の他、メモリやＣＰＵなど、さまざまなデバイスに用いられている（特許文献３を参照。）。

特開２０１４−６３１４１号公報 特開２０１４−１９９４０２号公報 特開２０１２−２５７１８７号公報

本発明の一態様は、開口率の高い画素部を有する表示装置を提供することを課題の一とする。または、高精細な表示装置を提供することを課題の一とする。または、集積度の高い半導体装置を提供することを課題の一とする。または、消費電力の小さい半導体装置を提供することを課題の一とする。または、オン電流の高いトランジスタを有する半導体装置を提供することを課題の一とする。または、高速で動作する半導体装置を提供することを課題の一とする。

または、新規な半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、該半導体装置の作製方法を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、第１の配線と、第２の配線と、第３の配線と、第１の駆動回路と、第２の駆動回路と、セルアレイと、を有する半導体装置である。セルアレイは、トランジスタと、保持容量と、を含むセルを複数有する。トランジスタは、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、を有する。酸化物半導体膜は、第１の絶縁膜を介して第２の配線と重なる領域と、第２の絶縁膜を介して第３の配線と重なる領域と、を有する。第１の配線は、第１の駆動回路に電気的に接続され、第２の配線は、第２の駆動回路に電気的に接続される。トランジスタは、第２の配線の上方に配置され、第２の配線は、トランジスタと重なる領域に、トランジスタの第１のゲート電極として機能する領域を有する。また、第３の配線は、トランジスタの上方に配置され、トランジスタと重なる領域に、トランジスタの第２のゲート電極として機能する領域を有する。さらに、第３の配線は、第２の配線と重なる領域を有し、セルアレイ以外の領域で第２の配線と第３の配線が電気的に接続されている。

第２の配線および第３の配線は、セルのうち少なくとも１つにおいて電気的に接続されていてもよい。

本発明の一態様は、第１の配線と、第２の配線と、第３の配線と、第１の駆動回路と、第２の駆動回路と、第３の駆動回路と、セルアレイと、を有する半導体装置である。第２の駆動回路と第３の駆動回路の間にセルアレイが配置される。セルアレイは、トランジスタと、保持容量と、を含むセルを複数有する。トランジスタは、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、を有する。酸化物半導体膜は、第１の絶縁膜を介して第２の配線と重なる領域と、第２の絶縁膜を介して第４の配線と重なる領域と、を有する。第１の配線は、第１の駆動回路に電気的に接続され、第２の配線は、第２の駆動回路または第３の駆動回路に電気的に接続される。トランジスタは、第２の配線の上方に配置され、第２の配線は、トランジスタと重なる領域に、トランジスタの第１のゲート電極として機能する領域を有する。また、第３の配線は、トランジスタの上方に配置され、トランジスタと重なる領域に、トランジスタの第２のゲート電極として機能する領域を有する。さらに、第３の配線は、第２の配線と重なる領域を有し、セルアレイ以外の領域で第２の配線と第３の配線が電気的に接続されている。

セルアレイと第２の駆動回路の間の領域において、第２の配線と第３の配線とが電気的に接続されていてもよい。

第２の配線と第３の配線との接続部における、第２の配線の幅は、セルと重なる領域における第２の配線の幅よりも広くてよい。

第３の配線の電気抵抗は、第２の配線の電気抵抗以下であってもよい。

第３の配線は、銅元素を有してもよい。

また、セルを画素とし、セルアレイを画素部としてもよい。

本発明の一態様は、上記半導体装置を有する電子機器である。

本発明の一態様により、開口率の高い画素部を有する表示装置を提供することができる。または、高精細な表示装置を提供することができる。または、集積度の高い半導体装置を提供することができる。または、消費電力の小さい半導体装置を提供することができる。または、オン電流の高いトランジスタを有する半導体装置を提供することができる。または、高速で動作する半導体装置を提供することができる。

または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。または、該半導体装置の作製方法を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

表示装置の一態様を示す上面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す上面図。 半導体装置の一態様を示す上面図および断面図。 半導体装置の一態様を示す上面図および断面図。 半導体装置の一態様を示す上面図および断面図。 半導体装置の一態様を示す上面図および断面図。 半導体装置の一態様を示す上面図および断面図。 バンド構造を説明する図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 半導体装置の作製工程の一例を示す上面図および断面図。 表示装置の一態様を示す断面図。 記憶装置の一態様を示す回路図。 記憶装置の一態様を示す回路図。 記憶装置の一態様を示す断面図。 記憶装置の一態様を示す断面図。 記憶装置の一態様を示す断面図。 表示モジュールを説明する図。 電子機器を説明する図。

本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。

図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。

本明細書にて用いる第１、第２、第３、乃至第ｎ（ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。

ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

「膜」という用語と、「層」という用語とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

本明細書等において、酸化物導電膜は、キャリア密度が高く低抵抗な酸化物半導体膜、導電性を有する酸化物半導体膜、または導電性の高い酸化物半導体膜等と言い換えることもできる。

本明細書において、画素部は、走査線、信号線、選択スイッチとして機能するトランジスタ、保持容量、画素電極および対向電極を含む領域で、ＲＧＢの像を光学変調するための領域のことを指す。

また、「画素」という用語と「画素部」という用語は、場合によっては、または、状況に応じて互いに入れ替えることが可能である。

また、本明細書において、「画素」を「セル」とすることも、「セル」を「画素」とすることも場合によっては、または、状況に応じて可能である。また、「画素部」を「セルアレイ」とすることも、「セルアレイ」を「画素部」とすることも場合によっては、または、状況に応じて可能である。

（実施の形態１）
本実施の形態においては、トランジスタを有する半導体装置の一例について、図１乃至図３を用いて以下説明を行う。

図１（Ａ）は、半導体装置の一例を示す上面図である。図１（Ａ）に示す半導体装置７００は、第１の基板７０１と、画素部７０２と、ソースドライバ７０４と、第２の基板７０５と、ゲートドライバ７０６と、ＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）と、配線７１０と、シール材７１２と、ＦＰＣ７１６と、走査線７１７と、配線７１８と、コンタクトホール７１９と、信号線７２０と、を有する。

画素部７０２、ソースドライバ７０４、ゲートドライバ７０６、ＦＰＣ端子部７０８、配線７１０、ＦＰＣ７１６、走査線７１７および信号線７２０は、第１の基板７０１上に設けられる。また、第２の基板７０５は、第１の基板７０１と対向するように設けられる。なお、図１（Ａ）には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。また、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ７０４、およびゲートドライバ７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。

画素部７０２は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素７０３を有し、図示しないが、画素７０３の選択スイッチとして機能するトランジスタが、走査線７１７上に配置されている。また、配線７１８は、走査線７１７と重なるように設けられる。

ＦＰＣ端子部７０８は、画素部７０２、ソースドライバ７０４およびゲートドライバ７０６と電気的に接続される。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ７０４、およびゲートドライバ７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ７０４、ゲートドライバ７０６、およびＦＰＣ端子部７０８には、配線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、配線７１０を介して、画素部７０２、ソースドライバ７０４、ゲートドライバ７０６、およびＦＰＣ端子部７０８に与えられる。

走査線７１７はゲートドライバ７０６に、信号線７２０はソースドライバ７０４にそれぞれ接続されている。

走査線７１７と配線７１８は、画素部７０２以外の領域に設けられたコンタクトホール７１９により電気的に接続されている。これにより、画素７０３に走査線７１７と配線７１８を電気的に接続するためのコンタクトホールを設ける必要が無く、画素部７０２の開口率を向上させることができる。

なお、コンタクトホール７１９は、画素部７０２と配線７１０の間の領域７２２に設けているが、これに限られない。例えば、画素部７０２とゲートドライバ７０６の間の領域７２１にコンタクトホール７１９を設けることもできる。

図１（Ｂ）に、図１（Ａ）に示す領域７３０の拡大図を示す。また、図１（Ｃ）に、コンタクトホール７１９の位置が図１（Ａ）、（Ｂ）と異なる場合の領域７３０の拡大図を示す。図１（Ｂ）では、画素７０３とコンタクトホール７１９が離れているが、図１（Ｃ）に示すように画素７０３とコンタクトホール７１９が接していてもよい。

走査線７１７は画素７０３に設置された、選択スイッチとして機能するトランジスタの第１のゲート電極としての機能を有し、また配線７１８は第２のゲート電極としての機能を有する。詳細は実施の形態２で後述するが、第２のゲート電極を形成することにより、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。

走査線７１７および配線７１８は、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。

また、走査線７１７および配線７１８は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。

また、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、配線抵抗を小さくすることができる。

また、インジウムスズ酸化物、インジウムタングステン酸化物、インジウム亜鉛タングステン酸化物、インジウムチタン酸化物、インジウムスズチタン酸化物、インジウム亜鉛酸化物、インジウムスズシリコン酸化物等の透光性を有する導電性材料を適用することもできる。特に、インジウムタングステン酸化物、インジウム亜鉛タングステン酸化物、インジウムチタン酸化物、インジウムスズチタン酸化物、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物、インジウムスズシリコン酸化物（ＩＴＳＯ）などの透光性を有する導電性材料を用いることができる。

さらに、低抵抗化された酸化物半導体膜を用いてもよい。酸化物半導体膜として、酸化亜鉛またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体膜を用いることができる。また、実施の形態２で後述する酸化物半導体膜と同じ材料を用いることができる。低抵抗化する方法として、水素を多量に含む絶縁膜を酸化物半導体膜に接するように形成することなどが挙げられる。酸化物半導体膜は透明電極としての機能を有することができるので、配線７１８に用いても開口率が低下しない。

なお、走査線７１７および配線７１８は同じ材料で形成しても、異なる材料で形成してもよい。しかし、走査線７１７と配線７１８の抵抗が異なると信号遅延が発生するため、走査線７１７および配線７１８の幅などを調節して同じ抵抗とすることが望ましい。また、配線７１８の抵抗を走査線７１７より低くしてもよい。

また、図２（Ａ）に示すように、走査線７１７と配線７１８を電気的に接続するためのコンタクトホール７１９を複数設けることにより信号遅延を軽減することができる。例えば、コンタクトホール７１９ａとコンタクトホール７１９ｂを設け、コンタクトホール７１９ａは領域７２１に、コンタクトホール７１９ｂは領域７２２に設けることができる。

さらに、コンタクトホール７１９ａとコンタクトホール７１９ｂの他、画素部７０２にコンタクトホールを設けることもできる。図２（Ｂ）は、コンタクトホール７１９ａおよびコンタクトホール７１９ｂの他、画素部７０２中の画素７０３［２，ｎ］にコンタクトホール７１９ｃを設けた場合の半導体装置７００の上面図である。コンタクトホール７１９ｃは、走査線７１７と配線７１８が重畳している位置であれば任意の位置に設けることができる。なお、本明細書において、例えばｍ行目（ｍはｐ以下の自然数）、ｎ列目（ｎはｑ以下の自然数）の画素７０３を画素７０３［ｍ，ｎ］と記載する。

また、コンタクトホール７１９ａおよびコンタクトホール７１９ｂの他、複数の画素おきにコンタクトホールを設けることもできる。例えば、任意のｍ行目の画素７０３［ｍ，ｎ］にコンタクトホールを設けることもできる。例えば、すべての奇数行の画素７０３［（１，３，５などの奇数），ｎ］またはすべての偶数行の画素７０３［（２，４，６などの偶数），ｎ］にコンタクトホールを設けることもできる。さらに、例えばすべての３の倍数の行の画素７０３［（３，６，９などの３の倍数），ｎ］にコンタクトホールを設けることもできる。さらに、例えばすべての４の倍数の行の画素７０３［（４，８，１２などの４の倍数），ｎ］にコンタクトホールを設けることもできる。さらに、例えばすべてのｘの倍数（ｘはｐ以下の自然数）の行の画素７０３［（ｘ，２ｘ，３ｘなどのｘの倍数），ｎ］にコンタクトホールを設けることもできるし、すべての「ｘの倍数＋ｙ」（ｘはｐ以下の自然数、ｙはｘ以下の自然数）行目の画素７０３［（ｘ＋ｙ，２ｘ＋ｙ，３ｘ＋ｙなど），ｎ］にコンタクトホールを設けることもできる。

なお、上記のコンタクトホールの形成位置は組み合わせることもできる。例えばすべての３の倍数の行と４の倍数の行の画素７０３［（３，４，６，８，９，１２など、３の倍数または４の倍数），ｎ］にコンタクトホールを設けることもできる。

コンタクトホール間の距離が短いほど信号遅延を低減できるため、コンタクトホール７１９ａとコンタクトホール７１９ｂの他に、画素部７０２にコンタクトホールを設けることにより、画素部７０２にコンタクトホールを設けない場合より走査線７１７と配線７１８の信号遅延を低減することができる。コンタクトホールの数が多いほどコンタクトホール間の距離を短くすることができるため、信号遅延を低減することができる。なお、各コンタクトホール間の距離はできる限り等しいことが望ましいが、等しくなくてもよい。

本発明の一態様では、走査線７１７と配線７１８を電気的に接続するためのコンタクトホールをすべての画素７０３に設けるわけではないので、画素部７０２にコンタクトホールを設けたとしても、すべての画素７０３にコンタクトホールを設ける場合より画素部７０２の開口率を高めることができる。

また、図３に示すように、半導体装置７００にゲートドライバを複数設けてもよい。例えば、ゲートドライバ７０６ａとゲートドライバ７０６ｂを設け、例えば奇数行の画素７０３［（１，３，５などの奇数），ｎ］と接続された走査線７１７ａをゲートドライバ７０６ａに、偶数行の画素７０３［（２，４，６などの偶数），ｎ］に接続された走査線７１７ｂをゲートドライバ７０６ｂにそれぞれ接続することにより、コンタクトホール７１９の面積を拡大することができる。なお、図２の場合と同様に、コンタクトホール７１９を複数設けてもよい。

なお、図３ではコンタクトホール７１９周辺の走査線７１７および配線７１８の幅がコンタクトホール７１９の周辺以外より大きくなっている。一方、走査線７１７のみコンタクトホール７１９周辺の幅を大きくし、コンタクトホール７１９周辺における配線７１８の幅は、コンタクトホール７１９周辺以外における配線７１８の幅と同じとすることもできる。

また、半導体装置７００としては、ソースドライバ７０４、およびゲートドライバ７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ７０６のみを第１の基板７０１に形成してもよい。またはソースドライバ７０４のみを第１の基板７０１に形成してもよい。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としてもよい。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。

また、半導体装置７００が有する画素部７０２、ソースドライバ７０４およびゲートドライバ７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。

また、半導体装置７００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子は、例えば、液晶素子、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）などを含むＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）やデジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）素子、ＭＩＲＡＳＯＬ（登録商標）ディスプレイ、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、圧電セラミックディスプレイなどのＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、エレクトロウェッティング素子などが挙げられる。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。また、表示素子として量子ドットを用いてもよい。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、消費電力をさらに低減することができる。

なお、半導体装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。

また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域とを配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置および半導体装置の作製方法について、図４乃至図３０を参照して説明する。

＜半導体装置の構成例＞
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ５００の上面図であり、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図、図４（Ｃ）は一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。

また、図４（Ａ）において、煩雑になることを避けるため、トランジスタ５００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図４（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。

トランジスタ５００は、基板５０２と、導電膜５０４と、絶縁膜５０６と、絶縁膜５０７と、酸化物半導体膜５０８と、導電膜５１２ａと、導電膜５１２ｂと、絶縁膜５１４と、絶縁膜５１６と、絶縁膜５１８と、導電膜５２０ａと、導電膜５２０ｂと、を有する。また、酸化物半導体膜５０８は、導電膜５０４側の酸化物半導体膜５０８ａと、酸化物半導体膜５０８ａ上の酸化物半導体膜５０８ｂと、を有する。

導電膜５０４は基板５０２上に、絶縁膜５０６は基板５０２および導電膜５０４上に、絶縁膜５０７は絶縁膜５０６上に、酸化物半導体膜５０８は絶縁膜５０７上に、導電膜５１２ａは絶縁膜５０７および酸化物半導体膜５０８上に、導電膜５１２ｂは絶縁膜５０７および酸化物半導体膜５０８上に、絶縁膜５１４は酸化物半導体膜５０８、導電膜５１２ａおよび導電膜５１２ｂ上に、絶縁膜５１６は絶縁膜５１４上に、絶縁膜５１８は絶縁膜５１６上に、導電膜５２０ｂは絶縁膜５１８上にそれぞれ配置される。また、絶縁膜５１４、絶縁膜５１６および絶縁膜５１８に設けられ、導電膜５１２ｂに達するコンタクトホール５４２ｃを通して、導電膜５２０ａは導電膜５１２ｂおよび絶縁膜５１８上に配置される。

酸化物半導体膜５０８は導電膜５１２ａおよび導電膜５１２ｂと電気的に接続される。また、導電膜５２０ａは導電膜５１２ｂと電気的に接続される。

導電膜５０４は第１のゲート電極としての、導電膜５２０ｂは第２のゲート電極（バックゲート電極ともいう）としての機能をそれぞれ有する。また、導電膜５１２ａはソース電極またはドレイン電極の一方としての、導電膜５１２ｂはソース電極またはドレイン電極の他方としての機能をそれぞれ有する。また、導電膜５２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。

また、実施の形態１で前述したように、導電膜５０４は図１乃至図３に示す走査線７１７の一部であり、導電膜５２０ｂは図１乃至図３に示す配線７１８の一部である。

ここで、比較例として、画素ごとにコンタクト開口を行って第１のゲート電極と第２のゲート電極を電気的に接続したトランジスタ５７０を図５に示す。

トランジスタ５００の場合、導電膜５０４および導電膜５２０ｂを、画素部以外の領域で電気的に接続することにより、導電膜５０４および導電膜５２０ｂを同じ電位としている。一方、トランジスタ５７０の場合、コンタクトホール５４２ａおよびコンタクトホール５４２ｂにより導電膜５０４および導電膜５２０ｂを電気的に接続し、導電膜５０４および導電膜５２０ｂを同じ電位としている。トランジスタ５００のみコンタクトホール５４２ａおよびコンタクトホール５４２ｂを有さないため、トランジスタ５００の開口率はトランジスタ５７０の開口率より高いという特徴を有する。

なお、トランジスタ５００およびトランジスタ５７０に含まれる酸化物半導体膜５０８は、導電膜５０４と導電膜５２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。導電膜５２０ｂのチャネル長方向の長さおよびチャネル幅方向の長さは、酸化物半導体膜５０８のチャネル長方向の長さおよびチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜５０８の全体は、絶縁膜５１４、絶縁膜５１６および絶縁膜５１８を介して導電膜５２０ｂに覆われている。

このような構造とすることで、トランジスタ５００およびトランジスタ５７０に含まれる酸化物半導体膜５０８を、導電膜５０４および導電膜５２０ｂの電界によって電気的に囲むことができる。トランジスタ５００およびトランジスタ５７０のように、第１のゲート電極および第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。

トランジスタ５００およびトランジスタ５７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜５０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜５０８に印加することができるため、実施の形態１で前述したように、導電膜５２０ｂを有さない場合よりトランジスタ５００およびトランジスタ５７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ５００およびトランジスタ５７０を微細化することが可能となる。

図６に本実施の形態の変化例であるトランジスタ６００を示す。トランジスタ６００は、基板６０２と、導電膜６０４と、絶縁膜６０６と、酸化物半導体膜６０８と、導電膜６１２ａと、導電膜６１２ｂと、絶縁膜６１４と、導電膜６１６と、絶縁膜６１８と、を有する。また、酸化物半導体膜６０８は、導電膜６０４側の酸化物半導体膜６０８ａと、酸化物半導体膜６０８ａ上の酸化物半導体膜６０８ｂと、を有する。

導電膜６０４は基板６０２上に、絶縁膜６０６は基板６０２および導電膜６０４上に、酸化物半導体膜６０８は絶縁膜６０６上に、導電膜６１２ａは絶縁膜６０６および酸化物半導体膜６０８上に、導電膜６１２ｂは絶縁膜６０６および酸化物半導体膜６０８上に、絶縁膜６１４は酸化物半導体膜６０８、導電膜６１２ａおよび導電膜６１２ｂ上に、導電膜６１６は絶縁膜６１４上に、絶縁膜６１８は絶縁膜６０６、導電膜６１２ａおよび導電膜６１２ｂ上にそれぞれ配置される。また、酸化物半導体膜６０８は導電膜６１２ａおよび導電膜６１２ｂと電気的に接続され、導電膜６１２ａはソース電極またはドレイン電極の一方としての、導電膜６１２ｂはソース電極またはドレイン電極の他方としての機能をそれぞれ有する。

トランジスタ６００は、第１のゲート電極として機能する導電膜６１６の下方に第２のゲート電極（バックゲート電極ともいう）として機能する導電膜６０４が形成される、トップゲート構造であるという特徴を有する。

酸化物半導体膜６０８は、導電膜６１６と導電膜６０４のそれぞれと対向するように位置し、導電膜６１６および導電膜６０４に挟まれている。つまり、トランジスタ６００は前述したｓ−ｃｈａｎｎｅｌ構造を有する。このため、高いオン電流特性を得ることが可能となる。

また、導電膜６１６は図１乃至図３に示す走査線７１７の一部であり、導電膜６０４は図１乃至図３に示す配線７１８の一部である。つまり、走査線７１７の下方に配線７１８が形成される。

トランジスタ６００は、図７に示す構造としてもよい。該構造は、導電膜６１６と、導電膜６１２ａおよび導電膜６１２ｂと、が重なる領域を有さないセルフアライン構造である。セルフアライン構造のトランジスタはソース電極またはドレイン電極として機能する導電膜と、第１のゲート電極として機能する導電膜と、の間の寄生容量が極めて小さいため、高速動作用途に適している。

また、トランジスタ６００は、図８に示す構造としてもよい。該構造は、絶縁膜６１４および導電膜６１６が、絶縁膜６１８に設けられた、酸化物半導体膜６０８ｂおよび絶縁膜６０６に達するコンタクトホールに設けられている。

図８に示すトランジスタ６００の構成は、前述したその他のトランジスタの構成と比較して、ソース電極またはドレイン電極として機能する導電膜と、第１のゲート電極として機能する導電膜と、の重なる領域が少ないため、寄生容量を小さくすることができる。したがって、該トランジスタは、高速動作を必要とする回路の要素として適している。なお、該トランジスタの上面は、図８（Ｂ）（Ｃ）に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。

以下に、トランジスタ５００に含まれる構成要素について、詳細に説明する。なお、導電膜５０４および導電膜５２０ｂは、それぞれ実施の形態１で前述した走査線７１７および配線７１８と同様の材料を用いることができる。

＜基板＞
基板５０２としては、例えばガラス基板、セラミック基板、石英基板、サファイア基板等、少なくとも後の熱処理に耐えうる程度の耐熱性を有している基板を用いるとよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板５０２として用いてもよい。なお、基板５０２として、ガラス基板を用いる場合、第６世代、第７世代、第８世代、第９世代、第１０世代等の大面積基板を用いることで、大型の表示装置を作製することができる。このような大面積基板を用いることで製造コストを低減させることができるため好ましい。また、基板５０２として可撓性基板を用いてもよい。

＜第１のゲート絶縁膜として機能する絶縁膜＞
トランジスタ５００の第１のゲート絶縁膜として機能する絶縁膜５０６および絶縁膜５０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜５０６および絶縁膜５０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。

また、絶縁膜５０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜５０７、絶縁膜５１４、絶縁膜５１６および／または酸化物半導体膜５０８中に過剰の酸素を供給する場合において、絶縁膜５０６は酸素の透過を抑制することができる。

なお、トランジスタ５００のチャネル領域として機能する酸化物半導体膜５０８と接する絶縁膜５０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜５０７は、酸素を放出することが可能な絶縁膜である。

また、絶縁膜５０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜５０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を有する。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。

なお、本実施の形態では、絶縁膜５０６として窒化シリコン膜を形成し、絶縁膜５０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ５００のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ５００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ５００の静電破壊を抑制することができる。

＜酸化物半導体膜＞
酸化物半導体膜５０８としては、先に示す材料を用いることができる。酸化物半導体膜５０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ（Ｉｎの原子数はＭの原子数以上）、Ｚｎ≧Ｍ（Ｚｎの原子数はＭの原子数以上）を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。また、酸化物半導体膜５０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導体膜５０８を形成しやすくなる。なお、成膜される酸化物半導体膜５０８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜５０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。

例えば、酸化物半導体膜５０８ａとしては、上述のＩｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等のスパッタリングターゲットを用いて形成すればよい。好ましくは、酸化物半導体膜５０８ａは、Ｉｎ：Ｍ：Ｚｎ＝４：α１（１．５≦α１≦２．５）（α１は１．５以上２．５以下）：α２（２．５≦α２≦３．５）（α２は２．５以上３．５以下）［原子数比］であると好ましい。

また、酸化物半導体膜５０８ｂとしては、上述のＩｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２等のスパッタリングターゲットを用いて形成すればよい。好ましくは、酸化物半導体膜５０８ｂは、Ｉｎ：Ｍ：Ｚｎ＝１：β１（０．８≦β１≦１．２）（β１は０．８以上１．２以下）：β２（０．８≦β２≦１．２）（β２は０．８以上１．２以下）［原子数比］であると好ましい。なお、酸化物半導体膜５０８ｂに用いるスパッタリングターゲットの金属元素の原子数比としては、Ｉｎ≧Ｍ（Ｉｎの原子数はＭの原子数以上）、Ｚｎ≧Ｍ（Ｚｎの原子数はＭの原子数以上）を満たす必要はなく、Ｉｎ＜Ｍおよび／またはＺｎ＜Ｍを満たす組成でもよい。具体的には、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６等が挙げられる。

また、酸化物半導体膜５０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ５００のオフ電流を低減することができる。特に、酸化物半導体膜５０８ａには、エネルギーギャップが２．０ｅＶ以上、好ましくは２．０ｅＶ以上３．０ｅＶ以下の酸化物半導体膜を用い、酸化物半導体膜５０８ｂには、エネルギーギャップが２．５ｅＶ以上３．５ｅＶ以下の酸化物半導体膜を用いると好適である。また、酸化物半導体膜５０８ａよりも酸化物半導体膜５０８ｂのエネルギーギャップが大きい方が好ましい。

また、酸化物半導体膜５０８ａ、および酸化物半導体膜５０８ｂの厚さは、それぞれ３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

また、酸化物半導体膜５０８ａとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜５０８ａは、キャリア密度が８×１０^１１／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上とすればよい。また、酸化物半導体膜５０８ｂとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜５０８ｂは、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下とすればよい。

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜５０８ａ、および酸化物半導体膜５０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

なお、酸化物半導体膜５０８ａ、酸化物半導体膜５０８ｂとしては、それぞれ不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。

したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜５０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜５０８において、ＳＩＭＳ分析により得られる水素濃度を、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体膜５０８ａは、酸化物半導体膜５０８ｂよりも水素濃度が少ない部分を有すると好ましい。酸化物半導体膜５０８ａの方が、酸化物半導体膜５０８ｂよりも水素濃度が少ない部分を有すことにより、信頼性の高い半導体装置とすることができる。

また、酸化物半導体膜５０８ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜５０８ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜５０８ａにおけるシリコンや炭素の濃度と、酸化物半導体膜５０８ａとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体膜５０８ａにおいて、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜５０８ａのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

また、酸化物半導体膜５０８ａに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加することにより、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい。例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、酸化物半導体膜５０８ａ、および酸化物半導体膜５０８ｂは、それぞれ非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。

ここで、酸化物半導体膜５０８、および酸化物半導体膜５０８に接する絶縁膜のバンド構造について、図９を用いて説明する。

図９は、絶縁膜５０７、酸化物半導体膜５０８ａ、酸化物半導体膜５０８ｂ、および絶縁膜５１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜５０７、酸化物半導体膜５０８ａ、酸化物半導体膜５０８ｂ、および絶縁膜５１４の伝導帯下端のエネルギー準位（Ｅｃ）を示す。

また、図９に示すバンド構造においては、絶縁膜５０７および絶縁膜５１４として酸化シリコン膜を用い、酸化物半導体膜５０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜５０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１．２の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図である。

図９に示すように、酸化物半導体膜５０８ａ、酸化物半導体膜５０８ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜５０８ａと酸化物半導体膜５０８ｂとの界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。

酸化物半導体膜５０８ａ、および酸化物半導体膜５０８ｂに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すればよい。

図９に示す構成とすることで酸化物半導体膜５０８ａがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜５０８ａに形成されることがわかる。

なお、酸化物半導体膜５０８ｂを形成しない場合、酸化物半導体膜５０８ａには、トラップ準位が形成されうる。一方で、上記積層構造とすることで、当該トラップ準位は、酸化物半導体膜５０８ｂに形成されうる。したがって、酸化物半導体膜５０８ａからトラップ準位を離すことができる。

また、トラップ準位がチャネル領域として機能する酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。

また、図９において、酸化物半導体膜５０８ｂは、酸化物半導体膜５０８ａよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位と、酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜５０８ｂの電子親和力と、酸化物半導体膜５０８ａの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。

このような構成を有することで、酸化物半導体膜５０８ａが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体膜５０８ｂは、チャネル領域が形成される酸化物半導体膜５０８ａを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜５０８ａと酸化物半導体膜５０８ｂとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

また、酸化物半導体膜５０８ｂは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜５０８ｂには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜５０８ａよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜５０８ａの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜５０８ｂの伝導帯下端のエネルギー準位が、酸化物半導体膜５０８ａの伝導帯下端のエネルギー準位よりも０．２ｅＶ以上真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。

また、酸化物半導体膜５０８ｂは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜５０８ｂの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜５１２ａおよび導電膜５１２ｂの構成元素が酸化物半導体膜５０８ａへ拡散してしまう場合がある。なお、酸化物半導体膜５０８ｂが後述するＣＡＡＣ−ＯＳである場合、導電膜５１２ａおよび導電膜５１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。

酸化物半導体膜５０８ｂの膜厚は、導電膜５１２ａおよび導電膜５１２ｂの構成元素が酸化物半導体膜５０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜５１４から酸化物半導体膜５０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜５０８ｂの膜厚が１０ｎｍ以上であると、導電膜５１２ａおよび導電膜５１２ｂの構成元素が酸化物半導体膜５０８ａへ拡散するのを抑制することができる。また、酸化物半導体膜５０８ｂの膜厚を１００ｎｍ以下とすると、絶縁膜５１４および絶縁膜５１６から酸化物半導体膜５０８ａへ効果的に酸素を供給することができる。

＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。

非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。

即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。

＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。

ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。

ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１０（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。

一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１０（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ_４に対し、２θを５６°近傍に固定してφスキャンした場合、図１０（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。

次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１０（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１０（Ｅ）に示す。図１０（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１０（Ｅ）における第１リングは、ＩｎＧａＺｎＯ_４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１０（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。

また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

図１１（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。

図１１（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜を被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。

また、図１１（Ｂ）および図１１（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１１（Ｄ）および図１１（Ｅ）は、それぞれ図１１（Ｂ）および図１１（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１１（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ^−１から５．０ｎｍ^−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。

図１１（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。

図１１（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。

以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）と称することもできる。

ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。

なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。

＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。

ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。

また、例えば、ＩｎＧａＺｎＯ_４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１２（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１２（Ｂ）に示す。図１２（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。

また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１２（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。

図１２（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。

このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。

なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。

＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。

図１３に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１３（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１３（Ｂ）は４．３×１０^８ｅ⁻／ｎｍ^２の電子（ｅ⁻）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１３（Ａ）および図１３（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。

鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。

試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。

まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。

なお、ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ_４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応する。

図１４は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図１４より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図１４より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ⁻）の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１４より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０^５ｅ⁻／（ｎｍ^２・ｓ）、照射領域の直径を２３０ｎｍとした。

このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。

また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３未満である。

なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。

＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。

酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。

酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。

ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。

トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０^１５ｃｍ^−３未満、好ましくは１×１０^１１ｃｍ^−３未満、さらに好ましくは１×１０^１０ｃｍ^−３未満であり、１×１０^−９ｃｍ^−３以上とすればよい。

一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。

上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。

実質的に真性の酸化物半導体のキャリア密度は、１×１０^５ｃｍ^−３以上１×１０^１８ｃｍ^−３未満が好ましく、１×１０^７ｃｍ^−３以上１×１０^１７ｃｍ^−３以下がより好ましく、１×１０^９ｃｍ^−３以上５×１０^１６ｃｍ^−３以下がさらに好ましく、１×１０^１０ｃｍ^−３以上１×１０^１６ｃｍ^−３以下がさらに好ましく、１×１０^１１ｃｍ^−３以上１×１０^１５ｃｍ^−３以下がさらに好ましい。

＜トランジスタの保護絶縁膜および第２のゲート絶縁膜として機能する絶縁膜＞
絶縁膜５１４および絶縁膜５１６は、酸化物半導体膜５０８に酸素を供給する機能を有する。また、絶縁膜５１８は、トランジスタ５００の保護絶縁膜および第２のゲート絶縁膜としての機能を有する。また、絶縁膜５１４および絶縁膜５１６は、酸素を有する。また、絶縁膜５１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜５１４は、後に形成する絶縁膜５１６を形成する際の、酸化物半導体膜５０８へのダメージ緩和膜としても機能する。

絶縁膜５１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。

また、絶縁膜５１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。これは、絶縁膜５１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜５１４における酸素の透過率が減少してしまうためである。

なお、絶縁膜５１４においては、外部から絶縁膜５１４に入った酸素が全て絶縁膜５１４の外部に移動せず、絶縁膜５１４にとどまる酸素もある。また、絶縁膜５１４に酸素が入ると共に、絶縁膜５１４に含まれる酸素が絶縁膜５１４の外部へ移動することで、絶縁膜５１４において酸素の移動が生じる場合もある。絶縁膜５１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜５１４上に設けられる、絶縁膜５１６から脱離する酸素を、絶縁膜５１４を介して酸化物半導体膜５０８に移動させることができる。

また、絶縁膜５１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅ_Ｖ＿ＯＳ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅ_Ｃ＿ＯＳ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。

なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア分子の放出量が１×１０^１８分子／ｃｍ^３以上５×１０^１９分子／ｃｍ^３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。

窒素酸化物（ＮＯ_ｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ_２またはＮＯは、絶縁膜５１４などに準位を形成する。当該準位は、酸化物半導体膜５０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜５１４および酸化物半導体膜５０８の界面に拡散すると、当該準位が絶縁膜５１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜５１４および酸化物半導体膜５０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。

また、窒素酸化物は、加熱処理においてアンモニアおよび酸素と反応する。絶縁膜５１４に含まれる窒素酸化物は、加熱処理において、絶縁膜５１６に含まれるアンモニアと反応するため、絶縁膜５１４に含まれる窒素酸化物が低減される。このため、絶縁膜５１４および酸化物半導体膜５０８の界面において、電子がトラップされにくい。

絶縁膜５１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。

なお、トランジスタの作製工程の加熱処理、代表的には４００℃未満または３７５℃未満（好ましくは、３４０℃以上３６０℃以下）の加熱処理により、絶縁膜５１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナルおよび第２のシグナルのスプリット幅、並びに第２のシグナルおよび第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０^１８ｓｐｉｎｓ／ｃｍ^３未満であり、代表的には１×１０^１７ｓｐｉｎｓ／ｃｍ^３以上１×１０^１８ｓｐｉｎｓ／ｃｍ^３未満である。

なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯ_ｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。

また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０^２０ａｔｏｍｓ／ｃｍ^３以下である。

基板温度が２２０℃以上３５０℃以下であり、シランおよび一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。

絶縁膜５１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量が１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。

絶縁膜５１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。

また、絶縁膜５１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０^１８ｓｐｉｎｓ／ｃｍ^３未満、さらには１×１０^１８ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。なお、絶縁膜５１６は、絶縁膜５１４と比較して酸化物半導体膜５０８から離れているため、絶縁膜５１４より、欠陥密度が多くともよい。

また、絶縁膜５１４および絶縁膜５１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜５１４と絶縁膜５１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜５１４と絶縁膜５１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜５１４と絶縁膜５１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜５１４または絶縁膜５１６の単層構造としてもよい。

絶縁膜５１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜５１８を設けることで、酸化物半導体膜５０８からの酸素の外部への拡散と、絶縁膜５１４および絶縁膜５１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜５０８への水素、水等の入り込みを防ぐことができる。絶縁膜５１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。特に、絶縁膜５１８としては、窒化酸化シリコンまたは窒化シリコン膜を用いると、酸素の外部への拡散を抑制できるため好適である。

また、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を絶縁膜５１８として設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。なお、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、特に酸化アルミニウム、酸化ハフニウム、または酸化イットリウムであると好ましい。

＜半導体装置の作製方法１＞
次に、本発明の一態様の半導体装置であるトランジスタ５００の作製方法について、図１５乃至図３０を用いて詳細に説明する。

まず、基板５０２上に導電膜を形成し、該導電膜をリソグラフィ工程およびエッチング工程を行い加工して、ゲート電極として機能する導電膜５０４を形成する。次に、導電膜５０４上にゲート絶縁膜として機能する絶縁膜５０６および絶縁膜５０７を形成する（図１５参照）。

次に、絶縁膜５０７上に、酸化物半導体膜５０９を例えばスパッタリング法などにより第１の温度で成膜する。なお、酸化物半導体膜５０９としては、絶縁膜５０９ａを成膜し、引き続いて酸化物半導体膜５０９ｂを成膜する（図１６参照）。

酸化物半導体膜５０９を成膜する第１の温度としては、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。酸化物半導体膜５０９を加熱して成膜することで、酸化物半導体膜５０９の結晶性を高めることができる。一方で、基板５０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、第１の温度を１５０℃以上３４０℃未満とした場合、基板５０２が歪む場合がある。よって、大型のガラス基板を用いる場合においては、第１の温度を１００℃以上１５０℃未満とすることで、ガラス基板の歪みを抑制することができる。

なお、絶縁膜５０９ａと、酸化物半導体膜５０９ｂの成膜時の基板温度は、同じでも異なっていてもよい。ただし、絶縁膜５０９ａと、酸化物半導体膜５０９ｂとの、基板温度を同じとすることで、製造コストを低減することができるため好適である。

スパッタリング法で酸化物半導体膜５０９を成膜する場合、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガスおよび酸素の混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜５０９に水分等が取り込まれることを可能な限り防ぐことができる。

また、スパッタリング装置におけるチャンバーは、酸化物半導体膜５０９にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０^−７Ｐａ以上１×１０^−４Ｐａ以下程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。

引き続いて、酸化物半導体膜５０９を加工し、島状の酸化物半導体膜５０８を形成する。なお、絶縁膜５０９ａは島状の酸化物半導体膜５０８ａに、酸化物半導体膜５０９ｂは島状の酸化物半導体膜５０８ｂとなる（図１７参照）。

次に、上記第１の温度よりも高い温度で行う工程をすることなしに、絶縁膜５０７および酸化物半導体膜５０８上にソース電極およびドレイン電極となる、導電膜５１２を形成する（図１８参照）。

引き続いて、導電膜５１２上の所望の領域にマスク５３６ａおよびマスク５３６ｂを形成する（図１９参照）。

本実施の形態においては、感光性の樹脂膜を導電膜５１２上に塗布し、該感光性の樹脂膜をリソグラフィ工程によりパターニングすることでマスク５３６ａおよびマスク５３６ｂを形成する。

引き続いて、導電膜５１２、およびマスク５３６ａおよびマスク５３６ｂ上からエッチャント５３８を用いて、導電膜５１２を加工することで、それぞれ互いに分離された導電膜５１２ａおよび導電膜５１２ｂを形成する（図２０参照）。

なお、本実施の形態においては、ドライエッチング装置を用い、導電膜５１２を加工する。ただし、導電膜５１２の形成方法としては、これに限定されず、例えば、エッチャント５３８に薬液を用いることで、ウエットエッチング装置を用いて、導電膜５１２および酸化物半導体膜５０８ｂを加工してもよい。なお、ウエットエッチング装置を用いて、導電膜５１２を加工するよりも、ドライエッチング装置を用いて導電膜５１２を加工した方が、より微細なパターンを形成することができる。一方で、ドライエッチング装置を用いて、導電膜５１２を加工するよりも、ウエットエッチング装置を用いて導電膜５１２を加工した方が、製造コストを低減することができる。

引き続いて、酸化物半導体膜５０８ｂ、導電膜５１２ａおよび導電膜５１２ｂ、およびマスク５３６ａおよびマスク５３６ｂ上から、エッチャント５３９を用いて、酸化物半導体膜５０８ｂの表面を洗浄する（図２１参照）。

上述の洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、酸化物半導体膜５０８ｂの表面に付着した不純物（例えば、導電膜５１２ａおよび導電膜５１２ｂに含まれる元素等）を除去することができる。なお、該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。

また、導電膜５１２ａおよび導電膜５１２ｂの形成時、および／または上記洗浄工程において、酸化物半導体膜５０８ｂの導電膜５１２ａおよび導電膜５１２ｂから露出した領域は、酸化物半導体膜５０８ａよりも薄くなる場合がある。

なお、導電膜５１２ａおよび導電膜５１２ｂの形成時、および／または上記洗浄工程において、酸化物半導体膜５０８ｂの導電膜５１２ａおよび導電膜５１２ｂから露出した領域が薄くならない場合もある。この場合の一例を図２２に示す。図２２は、半導体装置の一例を示す断面図である。図２２（Ａ）（Ｂ）は、図４に示すトランジスタ５００の酸化物半導体膜５０８ｂが薄くならない場合の一例である。また、図２２（Ｃ）（Ｄ）に示すように、酸化物半導体膜５０８ｂの膜厚を、予め酸化物半導体膜５０８ａよりも薄く形成し、導電膜５１２ａおよび導電膜５１２ｂから露出した領域の膜厚を、図４に示すトランジスタ５００と同等の膜厚としてもよい。また、図２２（Ｅ）（Ｆ）に示すように、酸化物半導体膜５０８ｂの膜厚を、予め酸化物半導体膜５０８ａよりも薄く形成し、さらに酸化物半導体膜５０８ｂおよび絶縁膜５０７上に絶縁膜５１９を形成してもよい。この場合、絶縁膜５１９には酸化物半導体膜５０８ｂと、導電膜５１２ａおよび導電膜５１２ｂを電気的に接続するためのコンタクトホールを形成する。絶縁膜５１９は、絶縁膜５１４と同様の材料および形成方法によって形成できる。

次に、マスク５３６ａおよびマスク５３６ｂを除去することで、酸化物半導体膜５０８ｂ上のソース電極として機能する導電膜５１２ａと、ドレイン電極として機能する導電膜５１２ｂと、が形成される。また、酸化物半導体膜５０８は、酸化物半導体膜５０８ａと、酸化物半導体膜５０８ｂとの積層構造となる（図２３参照）。

引き続いて、酸化物半導体膜５０８、および導電膜５１２ａおよび導電膜５１２ｂ上に絶縁膜５１４および絶縁膜５１６を成膜した後、バリア膜５３１を成膜する（図２４参照）。

なお、絶縁膜５１４を形成した後、大気に曝すことなく、連続的に絶縁膜５１６を形成することが好ましい。絶縁膜５１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力および基板温度の一以上を調整して、絶縁膜５１６を連続的に形成することで、絶縁膜５１４と絶縁膜５１６の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜５１４および絶縁膜５１６に含まれる酸素を酸化物半導体膜５０８に移動させることが可能となり、酸化物半導体膜５０８の酸素欠損量を低減することが可能となる。

例えば、絶縁膜５１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜５１４が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。

絶縁膜５１６としては、例えば、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

絶縁膜５１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜５１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。

なお、絶縁膜５１６の形成工程において、絶縁膜５１４が酸化物半導体膜５０８の保護膜となる。したがって、酸化物半導体膜５０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜５１６を形成することができる。

なお、絶縁膜５１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜５１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０^１７ｓｐｉｎｓ／ｃｍ^３未満、好ましくは３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは１．５×１０^１７ｓｐｉｎｓ／ｃｍ^３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。

また、絶縁膜５１４および絶縁膜５１６を成膜した後（別言すると、絶縁膜５１６成膜後、且つバリア膜５３１成膜前）に、加熱処理を行ってもよい。該加熱処理により、絶縁膜５１４および絶縁膜５１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁膜５１４および絶縁膜５１６に含まれる酸素の一部を酸化物半導体膜５０８に移動させ、酸化物半導体膜５０８に含まれる酸素欠損量を低減することができる。

絶縁膜５１４および絶縁膜５１６への加熱処理の温度は、代表的には、４００℃まで、好ましくは３７５℃未満、さらに好ましくは、１５０℃以上３６０℃未満、さらに好ましくは、３５０℃以上３６０℃以下とする。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。

バリア膜５３１は、酸素と、金属（インジウム、亜鉛、チタン、アルミニウム、タングステン、タンタル、モリブデン、ハフニウム、またはイットリウムの中から選ばれる少なくとも１以上）と、を有する。バリア膜５３１としては、インジウムスズ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅともいう）、インジウムスズシリコン酸化物（ＩＴＳＯともいう）または酸化インジウムであると、凹凸に対する被覆性が良好であるため好ましい。

また、バリア膜５３１としては、例えばスパッタリング法を用いて形成することができる。バリア膜５３１が薄い場合、絶縁膜５１６から外部に放出されうる酸素を抑制するのが困難になる場合がある。一方で、バリア膜５３１が厚い場合、絶縁膜５１６中に好適に酸素を添加できない場合がある。したがって、バリア膜５３１の厚さとしては、好ましくは１ｎｍ以上２０ｎｍ以下、より好ましくは２ｎｍ以上１０ｎｍ以下とする。本実施の形態では、バリア膜５３１として、厚さ５ｎｍのＩＴＳＯを成膜する。

引き続いて、バリア膜５３１を介して、酸素５４０を絶縁膜５１６に添加する。なお、図中において、絶縁膜５１６中に添加される酸素を酸素５４０ａと模式的に表している。（図２５参照）。また、酸素５４０は絶縁膜５１４に添加される場合もある。

バリア膜５３１を介して絶縁膜５１６に酸素５４０を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、酸素５４０としては、過剰酸素または酸素ラジカル等が挙げられる。また、酸素５４０を添加する際に、基板側にバイアスを印加することで効果的に酸素５４０を絶縁膜５１６に添加することができる。上記バイアスとしては、例えば、電力密度を１Ｗ／ｃｍ^２以上５Ｗ／ｃｍ^２以下とすればよい。絶縁膜５１６上にバリア膜５３１を設けて酸素を添加することで、バリア膜５３１が絶縁膜５１６から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜５１６により多くの酸素を添加することができる。

次に、バリア膜５３１またはバリア膜５３１の一部、および絶縁膜５１６の一部を、エッチャント５４２によって除去する（図２６参照）。

バリア膜５３１と、絶縁膜５１６の一部の除去方法としては、ドライエッチング法、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる。なお、エッチャント５４２は、ドライエッチング法の場合にはエッチングガスであり、ウエットエッチング法の場合には薬液である。本実施の形態においては、ウエットエッチング法を用いて、バリア膜５３１を除去する。バリア膜５３１の除去方法として、ウエットエッチング法を用いる方が、製造コストを抑制できるため好適である。

引き続いて、絶縁膜５１６上に絶縁膜５１８を成膜する（図２７参照）。

絶縁膜５１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃まで、好ましくは３７５℃未満、より好ましくは３４０℃以上３６０℃以下である。絶縁膜５１８を成膜する場合の基板温度を上述の範囲にすることで、上述の過剰酸素または上述の酸素ラジカルを酸化物半導体膜５０８に拡散させることができる。また、絶縁膜５１８を成膜する場合の基板温度を上述の範囲にすることで、緻密な膜を形成できるため好ましい。

例えば、絶縁膜５１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、およびアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコンおよび水素の結合、および窒素の三重結合を切断する。この結果、シリコンおよび窒素の結合が促進され、シリコンおよび水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体および窒素の分解が進まず、シリコンおよび水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５倍以上５０倍以下、１０倍以上５０倍以下とすることが好ましい。

また、絶縁膜５１８の形成後に加熱処理を行ってもよい。絶縁膜５１８の形成後の加熱処理によって、絶縁膜５１６に含まれる過剰酸素、または酸素ラジカルを酸化物半導体膜５０８中に拡散させ、酸化物半導体膜５０８中の酸素欠損を補填することができる。または、絶縁膜５１８を加熱成膜とすることで、絶縁膜５１６に含まれる過剰酸素、または酸素ラジカルを酸化物半導体膜５０８中に拡散させ、酸化物半導体膜５０８中の酸素欠損を補填することができる。

次に、絶縁膜５１８上にリソグラフィ工程によりマスクを形成し、絶縁膜５１４、絶縁膜５１６および絶縁膜５１８の所望の領域に、導電膜５１２ｂに達するようにコンタクトホール５４２ｃを形成する（図２８参照）。

次に、コンタクトホール５４２ｃを覆うように絶縁膜５１８上に導電膜５２０を形成する（図２９参照）。

次に、導電膜５２０上にリソグラフィ工程によりマスクを形成し、導電膜５２０を所望の形状に加工することで、導電膜５２０ａおよび導電膜５２０ｂを形成する（図３０参照）。導電膜５２０ａおよび導電膜５２０ｂの形成方法については、ドライエッチング法、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせる方法等が挙げられる。

なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、上記記載の方法のみならず、他の方法、例えば、熱ＣＶＤ法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。

熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージによる欠陥が生成されることが無いという利点を有する。

熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。

また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。

ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およびジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ_３）_３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ_３）_３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ_３）_２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ_２Ｈ_５）_３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ_２Ｈ_５）_２）を用いることもできる。

例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ_３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ_３）_２］_４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。

例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ_２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ_３）_３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。

例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ_２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。

例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ_６ガスとＢ_２Ｈ_６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ_６ガスとＨ_２ガスを用いてタングステン膜を形成する。なお、Ｂ_２Ｈ_６ガスに代えてＳｉＨ_４ガスを用いてもよい。

例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ_３）_２ガスとＯ_３ガスを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成してもよい。なお、Ｏ_３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ_２Ｏガスを用いてもよいが、Ｈを含まないＯ_３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ_３）_３ガスの代わりに、Ｉｎ（Ｃ_２Ｈ_５）_３ガスを用いてもよい。また、Ｇａ（ＣＨ_３）_３ガスの代わりに、Ｇａ（Ｃ_２Ｈ_５）_３ガスを用いてもよい。また、Ｚｎ（ＣＨ_３）_２ガスを用いてもよい。

以上の工程で図４に示すトランジスタ５００を作製することができる。

＜半導体装置の作製方法２＞
次に、図１５乃至図３０に示すトランジスタ５００の作製方法とは異なる作製方法について、以下説明する。

まず、＜半導体装置の作製方法１＞と同様に、図１５乃至図２４に示す工程まで行う。その後、図２５乃至図２７に示す工程を行わずに、図２８乃至図３０に示す工程を行う。

この場合、バリア膜５３１としては、金属酸化膜を用い、当該金属酸化膜として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを成膜すると好ましい。

また、バリア膜５３１として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムをスパッタリング法にて成膜する場合、スパッタリングガスとして、少なくとも酸素を含むと好ましい。バリア膜５３１形成時において、スパッタリングガスに酸素を用いることで、当該酸素がプラズマ中で酸素ラジカルとなり、当該酸素または当該酸素ラジカルのいずれか一方または双方が、絶縁膜５１６中に添加される場合がある。よって、図２５に示す酸素５４０を添加する工程を行わなくてもよい。別言すると、バリア膜５３１の成膜時において、酸素添加処理と、バリア膜５３１の成膜を同時に行うことが可能となる。なお、バリア膜５３１は、第１のバリア膜の成膜時（特に成膜初期）においては、酸素を添加する機能を有するが、バリア膜５３１の形成後においては、酸素をブロックする機能を有する。

また、バリア膜５３１として、例えば、酸化アルミニウムをスパッタリング法にて成膜する場合、絶縁膜５１６と、バリア膜５３１との界面近傍に混合層を形成する場合がある。絶縁膜５１６が酸化窒化シリコン膜の場合、該混合層としてＡｌ_ｘＳｉ_ｙＯ_ｚが形成されうる。

また、バリア膜５３１として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを用いる場合、酸化アルミニウム、酸化ハフニウム、および酸化イットリウムは、高い絶縁性を有し、且つ高い酸素バリア性を有する。よって、図２６に示すバリア膜５３１を除去する工程、および図２７に示す絶縁膜５１８を成膜する工程を行わなくてもよい。よって、バリア膜５３１は、絶縁膜５１８と同様の機能を有する。

なお、バリア膜５３１の成膜時の基板温度を４００℃まで、好ましくは３７５℃未満、より好ましくは３４０℃以上３６０℃以下で加熱成膜とすることで、絶縁膜５１６中に添加された過剰酸素または酸素ラジカルを酸化物半導体膜５０８中に拡散させることができる。または、バリア膜５３１を成膜した後に、４００℃まで、好ましくは３７５℃未満、より好ましくは３４０℃以上３６０℃以下で加熱処理を行うと、絶縁膜５１６中に添加された過剰酸素または酸素ラジカルを酸化物半導体膜５０８中に拡散させることができる。

このように、バリア膜５３１として、酸化アルミニウム、酸化ハフニウム、または酸化イットリウムを用いることで、半導体装置の製造工程を短くすることが可能となり、製造コストを抑制することができる。

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、表示素子として液晶素子を用いる表示装置の構成について説明する。

図３１は、図１（Ａ）に示す一点鎖線Ｑ−Ｒにおける断面図である。図３１に示す半導体装置７００は、引き回し配線部７１１と、領域７２２と、画素部７０２と、ソースドライバ７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、配線７１０を有する。また、画素部７０２は、トランジスタ７５０および容量素子７９０を有する。また、ソースドライバ７０４は、トランジスタ７５２を有する。ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、およびＦＰＣ７１６を有する。

トランジスタ７５０及びトランジスタ７５２は、実施の形態２に示すトランジスタを用いることができる。

トランジスタ７５０は、図１乃至図３に示す走査線７１７上に設置される。走査線７１７の一部はトランジスタ７５０の第１のゲート電極として機能する。また、走査線７１７と重なるように設置された配線７１８の一部は、トランジスタ７５０の第２のゲート電極として機能する。

走査線７１７と配線７１８は、領域７２２に形成されたコンタクトホール７１９により電気的に接続されている。

本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

また、本実施の形態で用いるトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のトランジスタと、駆動回路部のトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。

容量素子７９０は、一対の電極間に誘電体を有する構造である。より詳しくは、容量素子７９０の一方の電極としては、走査線７１７と同一工程で形成された導電膜を用い、容量素子７９０の他方の電極としては、トランジスタ７５０のソース電極およびドレイン電極として機能する導電膜を用いる。また、一対の電極間に挟持される誘電体としては、トランジスタ７５０のゲート絶縁膜として機能する絶縁膜を用いる。

また、図３１において、トランジスタ７５０、トランジスタ７５２、および容量素子７９０上に、絶縁膜７６４、絶縁膜７６６、絶縁膜７６８、および平坦化絶縁膜７７０が設けられている。

絶縁膜７６４、絶縁膜７６６および絶縁膜７６８としては、それぞれ実施の形態２に示す絶縁膜５１４、絶縁膜５１６および絶縁膜５１８と、同様の材料および作製方法により形成することができる。また、平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。

配線７１０は、トランジスタ７５０、トランジスタ７５２のソース電極およびドレイン電極として機能する導電膜と同じ工程で形成される。配線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗を低減することができる。

接続電極７６０は、トランジスタ７５０、トランジスタ７５２のソース電極およびドレイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。

第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていてもよい。

本実施の形態においては、構造体７７８を第１の基板７０１側に設ける構成について例示したが、これに限定されない。例えば、第２の基板７０５側に構造体７７８を設ける構成、または第１の基板７０１および第２の基板７０５双方に構造体７７８を設ける構成としてもよい。

ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色層７３６と、遮光膜７３８および着色層７３６に接する絶縁膜７３４が、第２の基板７０５側に設けられる。

半導体装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、および液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。半導体装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。導電膜７７４上には突起７４４が設けられる。

導電膜７７２は、トランジスタ７５０が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極としての機能を有する。半導体装置７００は、外光を利用し導電膜７７２で光を反射して着色層７３６を介して表示する、所謂反射型のカラー液晶表示装置である。

導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。

また、導電膜７７２として、可視光において反射性のある導電膜を用いる場合、該導電膜を積層構造としてもよい。例えば、下層に膜厚１００ｎｍのアルミニウム膜を形成し、上層に厚さ３０ｎｍの銀合金膜（例えば、銀、パラジウム、および銅を含む合金膜）を形成する。上述の構造とすることで、以下の優れた効果を奏する。

（１）下地膜と導電膜７７２との密着性を向上させることができる。（２）薬液によってアルミニウム膜と、銀合金膜とを一括してエッチングすることが可能である。（３）導電膜７７２の断面形状を良好な形状（例えば、テーパー形状）とすることができる。（３）の理由としては、アルミニウム膜は、銀合金膜よりも薬液によるエッチング速度が遅い、または上層の銀合金膜のエッチング後、下層のアルミニウム膜が露出した場合に、銀合金膜よりも卑な金属、別言するとイオン化傾向の高い金属であるアルミニウムから電子を引き抜くため、銀合金膜のエッチングが抑制され、下層のアルミニウム膜のエッチングの進行が速くなるためである。

なお、図３１に示す半導体装置７００は、反射型のカラー液晶表示装置について例示したが、これに限定されない。例えば、導電膜７７２を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。半導体装置７００を透過型の液晶表示装置とする場合は、容量素子７９０が有する一対の電極を導電膜７７２と重ならない位置に設ける。また、基板７０１から入射し液晶素子７７５および着色層７３６を経由して射出する光の経路に設けられる各層を、可視光に対して透光性のある層とすることが好ましい。

なお、図３１において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する記憶装置について、図３２乃至図３６を用いて説明を行う。

図３２（Ａ）に本実施の形態における記憶装置が有するセル１０００の回路図を示すトランジスタ１２００、トランジスタ６００および容量素子１４００を有している。

実施の形態２で前述したように、トランジスタ６００は酸化物半導体を用いているため、オフ電流が小さい。このため、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。

セル１０００において、第１の配線１００１はトランジスタ１２００のソース電極またはドレイン電極の一方と電気的に接続され、第２の配線１００２はトランジスタ１２００のソース電極またはドレイン電極の他方と電気的に接続される。また、第３の配線１００３はトランジスタ６００のソース電極またはドレイン電極の一方と電気的に接続され、第４の配線１００４はトランジスタ６００の第１のゲート電極と電気的に接続されている。そして、トランジスタ１２００のゲート電極およびトランジスタ６００のソース電極またはドレイン電極の他方は、容量素子１４００の電極の一方と電気的に接続され、第５の配線１００５は容量素子１４００の電極の他方と電気的に接続されている。また、第６の配線１００６はトランジスタ６００の第２のゲート電極（バックゲート電極ともいう）と電気的に接続されている。

セル１０００を有する記憶装置は、トランジスタ１２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、第４の配線１００４の電位を、トランジスタ６００が導通状態となる電位にして、トランジスタ６００を導通状態とする。これにより、第３の配線１００３の電位が、トランジスタ１２００のゲート、および容量素子１４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ１２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線１００４の電位を、トランジスタ６００が非導通状態となる電位にして、トランジスタ６００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。

トランジスタ６００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線１００１に所定の電位（定電位）を与えた状態で、第５の配線１００５に適切な電位（読み出し電位）を与えると、第２の配線１００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ１２００をｎチャネル型とすると、トランジスタ１２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖ_ｔｈ＿Ｈは、トランジスタ１２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ１２００を「導通状態」とするために必要な第５の配線１００５の電位をいうものとする。したがって、第５の配線１００５の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線１００５の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ１２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線１００５の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ１２００は「非導通状態」のままである。このため、第２の配線１００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。

なお、読み出し時には、所望のセルの情報を読み出さなくてはならない。情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ１２００が「非導通状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより低い電位を第５の配線１００５に与えればよい。または、ノードＦＧに与えられた電荷によらずトランジスタ１２００が「導通状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより高い電位を第５の配線１００５に与えればよい。

図３２（Ｂ）に示すセル１１００は、トランジスタ１２００を有さない点でセル１０００と異なる。この場合もセル１０００と同様の動作により情報の書き込みおよび保持動作が可能である。

セル１１００における、情報の読み出しについて説明する。トランジスタ６００が導通状態になると、浮遊状態である第３の配線１００３と容量素子１４００とが導通し、第３の配線１００３と容量素子１４００の間で電荷が再分配される。その結果、第３の配線１００３の電位が変化する。第３の配線１００３の電位の変化量は、容量素子１４００の電極の一方の電位（または容量素子１４００に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子１４００の電極の一方の電位をＶ、容量素子１４００の容量をＣ、第３の配線１００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線１００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線１００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、セルの状態として、容量素子１４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線１００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線１００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、第３の配線１００３の電位を所定の電位と比較することで、情報を読み出すことができる。

セル１０００またはセル１１００を有する記憶装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁膜の劣化といった問題が生じない。即ち、本発明の一態様に係る記憶装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。

図３２（Ａ）に示すセル１０００をマトリックス状に並べたセルアレイ１０１０を図３３に示す。配線１００１および配線１００３は配線１０１１と、配線１００２は配線１０１２と、配線１００４は配線１０１４と、配線１００５は配線１０１５と、配線１００６は配線１０１６とそれぞれ接続されている。つまり、配線１０１４はトランジスタ６００の第１のゲート電極に、配線１０１６はトランジスタ６００の第２のゲート電極にそれぞれ電気的に接続されている。

図３３に示すように、配線１０１４と配線１０１５を、セルアレイ１０１０以外の領域で配線１０１７により電気的に接続することで、セル１０００に配線１０１４と配線１０１５を電気的に接続するためのコンタクトホールを設ける必要が無く、このため、セル１０００の密度を高めることができる。

なお、一部のセル１０００にコンタクトホールを設け、配線１０１４と配線１０１５を電気的に接続しても良い。例えば、１チップごとにセル１０００にコンタクトホールを設けても良い。セルアレイ１０１０以外の領域の他にセル１０００にコンタクトホールを設けることにより、コンタクトホール間の距離を短くすることができる。これにより、配線１０１４、１０１５間の信号遅延を低減することができる。なお、各コンタクトホール間の距離はできる限り等しいことが好ましいが、等しくしなくても良い。

一部のセル１０００に配線１０１４と配線１０１５を電気的に接続するためのコンタクトホールを設けたとしても、すべてのセル１０００にコンタクトホールを設ける場合よりセル１０００の密度を高めることができる。

図３４は、図３２（Ａ）に対応するセル１０００の断面図である。なお、図３４（Ａ）、図３４（Ｂ）および図３４（Ｃ）は、それぞれ異なる場所の断面図である。

図３４に示す半導体装置は、トランジスタ１２００と、トランジスタ６００と、容量素子１４００と、を有する。また、トランジスタ６００および容量素子１４００は、トランジスタ１２００の上方に配置する。

トランジスタ１２００は、半導体基板４５０を用いたトランジスタである。トランジスタ１２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領域４７２ｂと、絶縁膜４６２と、導電膜４５４と、を有する。

トランジスタ１２００において、領域４７２ａおよび領域４７２ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁膜４６２は、ゲート絶縁膜としての機能を有する。また、導電膜４５４は、ゲート電極としての機能を有する。したがって、導電膜４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電膜４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・非導通を制御することができる。

半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムを材料とした化合物半導体基板などを用いればよい。好ましくは、半導体基板４５０として単結晶シリコン基板を用いる。

半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ１２００となる領域には、ｎ型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても構わない。

半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、トランジスタ１２００のオン特性を向上させることができる。

領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ１２００はｐチャネル型トランジスタを構成する。

なお、トランジスタ１２００は、領域４６０などによって隣接するトランジスタと分離される。領域４６０は、絶縁性を有する領域である。

図３４に示すセル１０００は、絶縁膜４６４と、絶縁膜４６６と、絶縁膜４６８と、絶縁膜４２２と、導電膜４８０ａと、導電膜４８０ｂと、導電膜４８０ｃと、導電膜４７８ａと、導電膜４７８ｂと、導電膜４７８ｃと、導電膜４７６ａと、導電膜４７６ｂと、導電膜４７４ａと、導電膜４７４ｂと、導電膜４７４ｃと、導電膜４９６ａと、導電膜４９６ｂと、導電膜４９６ｃと、導電膜４９６ｄと、導電膜４９８ａと、導電膜４９８ｂと、導電膜４９８ｃと、導電膜４９８ｄと、絶縁膜４９０と、絶縁膜４９２と、絶縁膜４２８と、絶縁膜４０９と、絶縁膜４９４と、を有する。

ここで、絶縁膜４２２、絶縁膜４２８および絶縁膜４０９は、バリア性を有する絶縁膜である。即ち、図３４に示す半導体装置は、トランジスタ６００がバリア性を有する絶縁膜に囲まれた構造を有する。ただし、絶縁膜４２２、絶縁膜４２８および絶縁膜４０９のいずれか一以上を有さなくもよい。

絶縁膜４６４は、トランジスタ１２００上に配置する。また、絶縁膜４６６は、絶縁膜４６４上に配置する。また、絶縁膜４６８は、絶縁膜４６６上に配置する。また、絶縁膜４９０は、絶縁膜４６８上に配置する。また、トランジスタ６００は、絶縁膜４９０上に配置する。また、絶縁膜４９２は、トランジスタ６００上に配置する。また、絶縁膜４９４は、絶縁膜４９２上に配置する。

絶縁膜４６４は、領域４７２ａに達するコンタクトホールと、領域４７２ｂに達するコンタクトホールと、導電膜４５４に達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４８０ａ、導電膜４８０ｂまたは導電膜４８０ｃが埋め込まれている。

また、絶縁膜４６６は、導電膜４８０ａに達するコンタクトホールと、導電膜４８０ｂに達するコンタクトホールと、導電膜４８０ｃに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４７８ａ、導電膜４７８ｂまたは導電膜４７８ｃが埋め込まれている。

また、絶縁膜４６８および絶縁膜４２２は、導電膜４７８ｂに達するコンタクトホールと、導電膜４７８ｃに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４７６ａまたは導電膜４７６ｂが埋め込まれている。

また、絶縁膜４９０は、トランジスタ６００のチャネル形成領域と重なるコンタクトホールと、導電膜４７６ａに達するコンタクトホールと、導電膜４７６ｂに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４７４ａ、導電膜４７４ｂまたは導電膜４７４ｃが埋め込まれている。

導電膜４７４ａは、トランジスタ６００の第２のゲート電極（バックゲート電極ともいう）としての機能を有する。つまり、トランジスタ６００は実施の形態２で前述したｓ−ｃｈａｎｎｅｌ構造を有する。したがって、トランジスタ６００のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ６００の飽和領域における電気特性を安定にすることができる。

また、絶縁膜４０９および絶縁膜４９２は、トランジスタ６００のソース電極またはドレイン電極の一方としての機能を有する導電膜６１２ａと絶縁膜６１５を介して重なる導電膜６１７に達するコンタクトホールと、トランジスタ６００のゲート電極としての機能を有する導電膜６１６に達するコンタクトホールと、トランジスタ６００のソース電極またはドレイン電極の他方としての機能を有する導電膜６１２ｂを通って、導電膜４７４ｂに達するコンタクトホールと、トランジスタ６００のソース電極またはドレイン電極の一方としての機能を有する導電膜６１２ａを通って、導電膜４７４ｃに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４９６ａ、導電膜４９６ｂ、導電膜４９６ｃまたは導電膜４９６ｄが埋め込まれている。ただし、それぞれのコンタクトホールは、さらにトランジスタ６００などの構成要素のいずれかが有するコンタクトホールを介する場合がある。

また、絶縁膜４９４は、導電膜４９６ａに達するコンタクトホールと、導電膜４９６ｂに達するコンタクトホールと、導電膜４９６ｃに達するコンタクトホールと、導電膜４９６ｄに達するコンタクトホールと、を有する。また、コンタクトホールには、それぞれ導電膜４９８ａ、導電膜４９８ｂ、導電膜４９８ｃまたは導電膜４９８ｄが埋め込まれている。

絶縁膜４６４、絶縁膜４６６、絶縁膜４６８、絶縁膜４９０、絶縁膜４９２および絶縁膜４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。例えば、絶縁膜４０１としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。

絶縁膜４６４、絶縁膜４６６、絶縁膜４６８、絶縁膜４９０、絶縁膜４９２または絶縁膜４９４の一以上は、バリア性を有する絶縁膜を有すると好ましい。

水素などの不純物および酸素をブロックする機能を有する絶縁膜としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁膜を、単層で、または積層で用いればよい。

導電膜４８０ａ、導電膜４８０ｂ、導電膜４８０ｃ、導電膜４７８ａ、導電膜４７８ｂ、導電膜４７８ｃ、導電膜４７６ａ、導電膜４７６ｂ、導電膜４７４ａ、導電膜４７４ｂ、導電膜４７４ｃ、導電膜４９６ａ、導電膜４９６ｂ、導電膜４９６ｃ、導電膜４９６ｄ、導電膜４９８ａ、導電膜４９８ｂ、導電膜４９８ｃおよび導電膜４９８ｄとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電膜、銅およびチタンを含む導電膜、銅およびマンガンを含む導電膜、インジウム、スズおよび酸素を含む導電膜、チタンおよび窒素を含む導電膜などを用いてもよい。導電膜４８０ａ、導電膜４８０ｂ、導電膜４８０ｃ、導電膜４７８ａ、導電膜４７８ｂ、導電膜４７８ｃ、導電膜４７６ａ、導電膜４７６ｂ、導電膜４７４ａ、導電膜４７４ｂ、導電膜４７４ｃ、導電膜４９６ａ、導電膜４９６ｂ、導電膜４９６ｃ、導電膜４９６ｄ、導電膜４９８ａ、導電膜４９８ｂ、導電膜４９８ｃおよび導電膜４９８ｄの一以上は、バリア性を有する導電膜を有すると好ましい。

トランジスタ１２００のソース電極またはドレイン電極は、導電膜４８０ｂと、導電膜４７８ｂと、導電膜４７６ａと、導電膜４７４ｂと、導電膜４９６ｃと、を介してトランジスタ６００のソース電極またはドレイン電極の他方としての機能を有する導電膜６１２ｂと電気的に接続する。また、トランジスタ１２００のゲート電極として機能する導電膜４５４は、導電膜４８０ｃと、導電膜４７８ｃと、導電膜４７６ｂと、導電膜４７４ｃと、導電膜４９６ｄと、を介してトランジスタ６００のソースまたはドレインの一方としての機能を有する導電膜６１２ａと電気的に接続する。

容量素子１４００は、絶縁膜６１５と、導電膜６１７と、を有する。なお、絶縁膜６１５は、トランジスタ６００のゲート絶縁膜として機能する絶縁膜６１４と同一工程を経て形成できるため、生産性を高めることができて好ましい場合がある。また、導電膜６１７として、トランジスタ６００のゲート電極として機能する導電膜６１６と同一工程を経て形成した層を用いると、生産性を高めることができて好ましい場合がある。ただし、それらを別々の工程で形成しても構わない。

なお、図３５に示すセル１０００は、図３４に示したセル１０００のトランジスタ１２００の構造が異なるのみである。よって、図３５に示すセル１０００については、図３４に示したセル１０００の記載を参酌する。具体的には、図３５に示すセル１０００は、トランジスタ１２００がＦｉｎ型である場合を示している。トランジスタ１２００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ１２００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ１２００のオフ特性を向上させることができる。なお、図３５（Ａ）、図３５（Ｂ）および図３５（Ｃ）は、それぞれ異なる場所の断面図である。

また、図３６に示すセル１０００は、図３４に示したセル１０００のトランジスタ１２００の構造が異なるのみである。よって、図３６に示すセル１０００については、図３４に示したセル１０００の記載を参酌する。具体的には、図３６に示すセル１０００は、トランジスタ１２００がＳＯＩ基板に設けられた場合を示している。図３６には、絶縁膜４５２によって領域４５６が半導体基板４５０と分離されている構造を示す。ＳＯＩ基板を用いることによって、パンチスルー現象などを抑制することができるためトランジスタ１２００のオフ特性を向上させることができる。なお、絶縁膜４５２は、半導体基板４５０の一部を絶縁体化させることによって形成することができる。例えば、絶縁膜４５２としては、酸化シリコンを用いることができる。なお、図３６（Ａ）、図３６（Ｂ）および図３６（Ｃ）は、それぞれ異なる場所の断面図である。

図３４乃至図３６に示したセル１０００は、半導体基板を用いてｐチャネル型トランジスタを作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮小することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすることができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型トランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域、シャロートレンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高くすることができる場合がある。

なお、本実施の形態ではトランジスタ１２００がｐチャネル型トランジスタである場合について説明したが、トランジスタ１２００がｎチャネル型トランジスタであっても構わない。

なお、本実施の形態におけるトランジスタ６００は、トランジスタ５００としても構わない。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュールおよび電子機器について、図３７および図３８を用いて説明を行う。

図３７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。

本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。

上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。

タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。

バックライト８００７は、光源８００８を有する。なお、図３７において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。

フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。

プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。

また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

図３８（Ａ）乃至図３８（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、または操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。

図３８（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図３８（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３８（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図３８（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図３８（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図３８（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３８（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。

図３８（Ａ）乃至図３８（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図３８（Ａ）乃至図３８（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態において述べた電子機器に、実施の形態１乃至実施の形態４で示した半導体装置を適用することができる。

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

４０１ 絶縁膜
４０９ 絶縁膜
４２２ 絶縁膜
４２８ 絶縁膜
４５０ 半導体基板
４５２ 絶縁膜
４５４ 導電膜
４５６ 領域
４６０ 領域
４６２ 絶縁膜
４６４ 絶縁膜
４６６ 絶縁膜
４６８ 絶縁膜
４７２ａ 領域
４７２ｂ 領域
４７４ａ 導電膜
４７４ｂ 導電膜
４７４ｃ 導電膜
４７６ａ 導電膜
４７６ｂ 導電膜
４７８ａ 導電膜
４７８ｂ 導電膜
４７８ｃ 導電膜
４８０ａ 導電膜
４８０ｂ 導電膜
４８０ｃ 導電膜
４９０ 絶縁膜
４９２ 絶縁膜
４９４ 絶縁膜
４９６ａ 導電膜
４９６ｂ 導電膜
４９６ｃ 導電膜
４９６ｄ 導電膜
４９８ａ 導電膜
４９８ｂ 導電膜
４９８ｃ 導電膜
４９８ｄ 導電膜
５００ トランジスタ
５０２ 基板
５０４ 導電膜
５０６ 絶縁膜
５０７ 絶縁膜
５０８ 酸化物半導体膜
５０８ａ 酸化物半導体膜
５０８ｂ 酸化物半導体膜
５０９ 酸化物半導体膜
５０９ａ 絶縁膜
５０９ｂ 酸化物半導体膜
５１２ 導電膜
５１２ａ 導電膜
５１２ｂ 導電膜
５１４ 絶縁膜
５１６ 絶縁膜
５１８ 絶縁膜
５１９ 絶縁膜
５２０ 導電膜
５２０ａ 導電膜
５２０ｂ 導電膜
５３１ バリア膜
５３６ａ マスク
５３６ｂ マスク
５３８ エッチャント
５３９ エッチャント
５４０ 酸素
５４０ａ 酸素
５４２ エッチャント
５４２ａ コンタクトホール
５４２ｂ コンタクトホール
５４２ｃ コンタクトホール
５７０ トランジスタ
６００ トランジスタ
６０２ 基板
６０４ 導電膜
６０６ 絶縁膜
６０８ 酸化物半導体膜
６０８ａ 酸化物半導体膜
６０８ｂ 酸化物半導体膜
６１２ａ 導電膜
６１２ｂ 導電膜
６１４ 絶縁膜
６１５ 絶縁膜
６１６ 導電膜
６１７ 導電膜
６１８ 絶縁膜
７００ 半導体装置
７０１ 基板
７０２ 画素部
７０３ 画素
７０４ ソースドライバ
７０５ 基板
７０６ ゲートドライバ
７０６ａ ゲートドライバ
７０６ｂ ゲートドライバ
７０８ ＦＰＣ端子部
７１０ 配線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７１７ 走査線
７１７ａ 走査線
７１７ｂ 走査線
７１８ 配線
７１９ コンタクトホール
７１９ａ コンタクトホール
７１９ｂ コンタクトホール
７１９ｃ コンタクトホール
７２０ 信号線
７２１ 領域
７２２ 領域
７３０ 領域
７３４ 絶縁膜
７３６ 着色層
７３８ 遮光膜
７４４ 突起
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７６４ 絶縁膜
７６６ 絶縁膜
７６８ 絶縁膜
７７０ 平坦化絶縁膜
７７２ 導電膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７９０ 容量素子
１０００ セル
１００１ 配線
１００２ 配線
１００３ 配線
１００４ 配線
１００５ 配線
１００６ 配線
１０１０ セルアレイ
１０１１ 配線
１０１２ 配線
１０１４ 配線
１０１５ 配線
１０１６ 配線
１０１７ 配線
１１００ セル
１２００ トランジスタ
１４００ 容量素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (6)

1. 第１の配線と、第２の配線と、第３の配線と、第１の駆動回路と、第２の駆動回路と、セルアレイと、を有し、
   前記セルアレイは、トランジスタと、保持容量と、を含むセルを複数有し、
   前記トランジスタは、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、を有し、
   前記酸化物半導体膜は、前記第１の絶縁膜を介して前記第２の配線と重なる領域と、前記第２の絶縁膜を介して前記第３の配線と重なる領域と、を有し、
   前記第１の配線は、前記第１の駆動回路と電気的に接続され、
   前記第２の配線は、前記第２の駆動回路と電気的に接続され、
   前記トランジスタは、前記第２の配線の上方に配置され、
   前記第２の配線は、前記トランジスタと重なる領域に、前記トランジスタの第１のゲート電極として機能する領域を有し、
   前記第３の配線は、前記トランジスタの上方に配置され、
   前記第３の配線は、前記トランジスタと重なる領域に、前記トランジスタの第２のゲート電極として機能する領域を有し、
   前記第３の配線は、前記第２の配線と重なる領域を有し、
   前記セルアレイ以外の領域において前記第２の配線と前記第３の配線とが電気的に接続される第１のコンタクトホールと、前記セルアレイの領域において前記第２の配線と前記第３の配線とが電気的に接続される第２のコンタクトホールと、を有する半導体装置。
2. 第１の配線と、第２の配線と、第３の配線と、第１の駆動回路と、第２の駆動回路と、第３の駆動回路と、セルアレイと、を有し、
   前記第２の駆動回路と前記第３の駆動回路の間に前記セルアレイが配置され、
   前記セルアレイは、トランジスタと、保持容量と、を含むセルを複数有し、
   前記トランジスタは、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、を有し、
   前記酸化物半導体膜は、前記第１の絶縁膜を介して前記第２の配線と重なる領域と、前記第２の絶縁膜を介して前記第３の配線と重なる領域と、を有し、
   前記第１の配線は、前記第１の駆動回路に電気的に接続され、
   前記第２の配線は、前記第２の駆動回路または前記第３の駆動回路に電気的に接続され、
   前記トランジスタは、前記第２の配線の上方に配置され、
   前記第２の配線は、前記トランジスタと重なる領域に、前記トランジスタの第１のゲート電極として機能する領域を有し、
   前記第３の配線は、前記トランジスタの上方に配置され、
   前記第３の配線は、前記トランジスタと重なる領域に、前記トランジスタの第２のゲート電極として機能する領域を有し、
   前記第３の配線は、前記第２の配線と重なる領域を有し、
   前記セルアレイと前記第２の駆動回路との間の領域において前記第２の配線と前記第３の配線とが電気的に接続される第１のコンタクトホールと、前記セルアレイの領域において前記第２の配線と前記第３の配線とが電気的に接続される第２のコンタクトホールと、を有する半導体装置。
3. 請求項１または請求項２において、
   前記第１のコンタクトホール周辺における前記第２の配線の幅は、前記セルと重なる領域における前記第２の配線の幅よりも広い半導体装置。
4. 請求項１乃至３のいずれか一において、
   前記第３の配線の電気抵抗は、前記第２の配線の電気抵抗以下である半導体装置。
5. 請求項１乃至４のいずれか一において、
   前記第３の配線は、銅元素を有する半導体装置。
6. 請求項１乃至５のいずれか一に記載の半導体装置を有する電子機器。

Images