本発明は、半導体装置に関する。
従来、ゲート絶縁型バイポーラトランジスタ(IGBT)等のパワー半導体素子が知られている(例えば、特許文献1参照)。IGBT等の半導体素子においては、ドリフト領域に正孔等のキャリアを蓄積することで、オン電圧を低下させることができる。
特許文献1 特開2015-72950号公報
正孔は、ゲートトレンチ部の下端と、ダミートレンチ部の下端に集まる。特にダミー導電部はエミッタ電極と同電位であるため、ダミートレンチ部の側壁には正孔の反転層が形成されやすい。
本発明の第1の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面に設けられた複数のトレンチ部を備えてよい。半導体装置は、トレンチ部に挟まれた半導体基板の領域において、第1電導型のエミッタ領域を含む第1メサ部を備えてよい。半導体装置は、トレンチ部に挟まれた半導体基板の領域において、トレンチ部の下端よりも深い位置まで設けられ、第2導電型の第1ウェル領域を含む第2メサ部を備えてよい。半導体装置は、半導体基板の上方にゲート電極及びエミッタ電極を備えてよい。第1ウェル領域は、トレンチ部の幅方向において、トレンチ部の底部を越えて、第1メサ部の下方まで設けられてよい。
第1メサ部は、第2電導型のベース領域を含んでよい。第1ウェル領域のドーピング濃度は、ベース領域のドーピング濃度よりも高くてよい。
トレンチ部は、ゲート電極と接続されるゲートトレンチ部と、エミッタ電極と接続されるダミートレンチ部とを含んでよい。第2メサ部は、2つのダミートレンチ部に挟まれたダミーメサ部でよい。
第1メサ部は、ゲートトレンチ部とダミートレンチ部との間に挟まれたメサ部でよい。
2つのダミートレンチ部は、それぞれ、上面視において第1方向に延伸する延伸部を有してよい。2つの延伸部は、第1方向と垂直な第2方向に延伸するトレンチ部である先端部によって接続されていてよい。
ダミーメサ部は、2つの延伸部と先端部とにより囲われていてよい。
第1ウェル領域とダミートレンチ部との深さの差分は、第2方向における第2メサ部の幅よりも大きくてよい。
第1メサ部側のダミートレンチ部の側壁から第1ウェル領域の端部の位置までの長さは、第1メサ部側のダミートレンチ部の側壁からダミートレンチ部の底部における第2方向の中央までの長さより短くてよい。
第1メサ部側のダミートレンチ部の側壁から第1ウェル領域の端部の位置までの長さは、第1メサ部側のダミートレンチ部の側壁からダミートレンチ部の底部における第2方向の中央までの長さより長くてよい。
半導体装置は、ベース領域よりもドーピング濃度が高く、先端部の底部を覆う第2導電型の第2ウェル領域を更に備えてよい。第2ウェル領域は、第2メサ部の第1ウェル領域と電気的に接続されていてよい。
第2ウェル領域は、第1ウェル領域と同一のドーピング濃度を有してよい。
第2メサ部の第2方向の幅は、第1メサ部の第2方向の幅よりも大きくてよい。
第2メサ部の第2方向の幅は、第1メサ部の第2方向の幅の2.0倍以上4.0倍以下であってよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の実施形態に係る半導体装置100の上面を部分的に示す図である。
図1におけるa-a断面の一例を示す図である。
図1におけるa-a断面の一例を示す図である。
図1におけるa-a断面の一例を示す図である。
図2Aのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の例である。
図2Aのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の他の例である。
半導体装置100の上面の他の例を示す図である。
図3におけるa-a断面の一例を示す図である。
図3におけるa-a断面の一例を示す図である。
図4Bのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の例である。
図4Bのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の他の例である。
図3におけるa-a断面の一例を示す図である。
半導体装置100の上面の他の例を示す図である。
図5におけるa-a断面の一例を示す図である。
図5におけるa-a断面の他の例を示す図である。
図5におけるa-a断面の他の例を示す図である。
図3におけるa-a断面の他の例を示す図である。
図3におけるa-a断面の他の例を示す図である。
第1ウェル領域13の近傍を拡大した断面図である。
図11に示した構造において、底部35を覆う第1ウェル領域13の端部36の位置を変更した例を示す断面図である。
図11に示した構造において、底部35を覆う第1ウェル領域13の端部36の位置を変更した例を示す断面図である。
ダミートレンチ部30およびゲートトレンチ部40の他の例を示す図である。
第1ウェル領域13の他の例を示す図である。
半導体装置100のa-a断面の他の例を示す図である。
図3に示したb-b断面の一例を示す図である。
本発明の他の実施形態に係る半導体装置200の上面を部分的に示す図である。
図18におけるa-a断面の一例を示す図である。
図18におけるa-a断面の他の例を示す図である。
第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の配置例を示す図である。
第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の他の配置例を示す図である。
第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の他の配置例を示す図である。
蓄積領域16の配置例を示す図である。
半導体装置100の製造方法の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。半導体基板の深さ方向をZ軸とする。また、直交座標系は、本例ではいわゆる右手系である。
本明細書においては「エミッタ」、「コレクタ」の用語を用いているが、半導体装置はIGBTに限定されない。MOSFET等のトランジスタにおける「ソース」および「ドレイン」も、本明細書における「エミッタ」および「コレクタ」の用語の範囲に含まれ得る。
各実施例においては、第1導電型をN型、第2導電型をP型とした例を示しているが、第1導電型をP型、第2導電型をN型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。本明細書において領域間のドーピング濃度を比較する場合、それぞれの領域におけるピーク濃度を用いてよい。
本明細書において「同一」と称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。
図1は、本発明の実施形態に係る半導体装置100の上面を部分的に示す図である。本例の半導体装置100は、IGBT等のトランジスタを含む半導体チップである。図1においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図1においては半導体装置100における半導体基板の活性領域を示すが、半導体装置100は、活性領域を囲んでエッジ終端部を有してよい。活性領域は、半導体装置100をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端部は、半導体基板の上面側の電界集中を緩和する。エッジ終端部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置100は、半導体基板の内部に設けられたゲートトレンチ部40、ダミートレンチ部30、エミッタ領域12、ベース領域14、コンタクト領域15、第1ウェル領域13および第2ウェル領域11を備える。また、本例の半導体装置100は、半導体基板の上面の上方に設けられたエミッタ電極52およびゲート電極46を備える。エミッタ電極52およびゲート電極46は互いに分離して設けられる。
エミッタ電極52およびゲート電極46と、半導体基板の上面との間には層間絶縁膜が設けられるが、図1では省略している。本例の層間絶縁膜には、コンタクトホール54、コンタクトホール55およびコンタクトホール56が、当該層間絶縁膜を貫通して設けられる。
エミッタ電極52は、コンタクトホール54を通って、半導体基板の上面におけるエミッタ領域12、コンタクト領域15、ベース領域14および第1ウェル領域13と接触する。本例のコンタクトホール54は、それぞれのトレンチ部の間に設けられている。また、エミッタ電極52は、コンタクトホール56を通って、ダミートレンチ部30内のダミー導電部と接続される。エミッタ電極52とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部57が設けられてよい。接続部57は、熱酸化膜等の絶縁膜を挟んで、半導体基板の上面に設けられる。本例においてコンタクトホール56は、X軸方向におけるダミートレンチ部30の先端に配置される。
ゲート電極46は、コンタクトホール55を通って、ゲート配線45と接触する。ゲート配線45は、不純物がドープされたポリシリコン等で形成される。ゲート配線45と半導体基板との間には、熱酸化膜等の絶縁膜が設けられる。ゲート配線45は、半導体基板の上面において、ゲートトレンチ部40内のゲート導電部と接続される。ゲート配線45は、ダミートレンチ部30内のダミー導電部とは接続されない。本例のゲート配線45は、コンタクトホール55の下方から、ゲートトレンチ部40の先端部43まで設けられる。ゲートトレンチ部40の先端部43においてゲート導電部は半導体基板の上面に露出しており、ゲート配線45と接触する。
エミッタ電極52およびゲート電極46は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30は、半導体基板の上面において所定の配列方向(短手方向)に沿って所定の間隔で配列される。図1における配列方向はY軸方向である。
本例のゲートトレンチ部40は、配列方向と垂直な延伸方向(トレンチの長手方向、本例ではX軸方向)に沿って直線形状に延伸する2つの延伸部41と、延伸部41の先端において2つの延伸部41を接続する先端部43を有してよい。先端部43の少なくとも一部は、半導体基板の上面において曲線状に形成されることが好ましい。ゲートトレンチ部40の2つの延伸部41の先端を先端部43で接続することで、延伸部41の端部における電界集中を緩和できる。本明細書では、先端部43で接続された二つの延伸部41を、二つのゲートトレンチ部40として扱う場合がある。
ゲートトレンチ部40のそれぞれの延伸部41の間には、1つ以上のダミートレンチ部30が設けられる。ダミートレンチ部30は、ゲートトレンチ部40と同様に、2つの延伸部31の先端を接続する先端部33を有してよい。本例では、ゲートトレンチ部40のそれぞれの延伸部41の間に、2つの延伸部31および先端部33を有するダミートレンチ部30が設けられている。他の例のダミートレンチ部30は、先端部33を有さずに直線形状であってもよい。ダミートレンチ部30は、ゲート配線45とは重ならない位置に設けられる。本明細書では、先端部33で接続された二つの延伸部31を、二つのダミートレンチ部30として扱う場合がある。
エミッタ電極52は、ゲートトレンチ部40、ダミートレンチ部30、第1ウェル領域13、第2ウェル領域11、エミッタ領域12、ベース領域14およびコンタクト領域15の上方に設けられる。第2ウェル領域11は、コンタクトホール54の長手方向の端からゲート電極46に向かう方向に離れて、所定の範囲で設けられる。第2ウェル領域11の拡散深さは、ゲートトレンチ部40およびダミートレンチ部30の深さよりも深くてよい。ゲートトレンチ部40およびダミートレンチ部30の、ゲート電極46側の一部の領域は第2ウェル領域11に設けられる。ダミートレンチ部30の延伸方向の端および先端部の底は、第2ウェル領域11に覆われていてよい。
本例では、各トレンチ部に挟まれた半導体基板の領域をメサ部71と称する。ただし、2つのダミートレンチ部30(または2つの延伸部31)に挟まれた半導体基板の領域をダミーメサ部72と称する。メサ部71およびダミーメサ部72は、各トレンチ部に挟まれた半導体基板の領域において、トレンチ部の最も深い底部よりも上面側の領域である。
メサ部71には、ベース領域14が設けられる。第2ウェル領域11は第2導電型である。ベース領域14は、第2ウェル領域11よりもドーピング濃度の低いP-型であり、第2ウェル領域11はP+型である。
メサ部71のベース領域14の上面には、ベース領域14よりもドーピング濃度の高いP+型のコンタクト領域15が設けられる。第2ウェル領域11は、活性領域におけるコンタクト領域15のうち、トレンチ部の延伸方向で最も端に配置されたコンタクト領域15から、ゲート電極46の方向に離れて設けられている。また、ベース領域14の上面には、半導体基板よりもドーピング濃度が高いN+型のエミッタ領域12が選択的に形成される。
コンタクト領域15およびエミッタ領域12のそれぞれは、Y軸方向において隣接する一方のトレンチ部から、他方のトレンチ部まで設けられる。コンタクト領域15およびエミッタ領域12は、トレンチ部の延伸方向(X軸方向)に沿って、交互に半導体基板の上面に露出するように設けられる。コンタクト領域15およびエミッタ領域12は、メサ部71の上面において、X軸方向の両端部において露出するベース領域14に挟まれた領域に設けられてよい。
他の例のメサ部71には、コンタクト領域15およびエミッタ領域12が延伸方向(X軸方向)に沿ってストライプ状に設けられてもよい。例えばトレンチ部に隣接する領域にエミッタ領域12が設けられ、エミッタ領域12に挟まれた領域にコンタクト領域15が設けられる。
ダミーメサ部72には、ベース領域14よりもドーピング濃度の高い第2導電型の第1ウェル領域13が設けられる。本例の第1ウェル領域13は、P+型である。第1ウェル領域13のドーピング濃度は、第2ウェル領域11のドーピング濃度と同一であってよく、異なっていてもよい。第1ウェル領域13のドーピング濃度は、ベース領域14のドーピング濃度の5倍以上であってよく、10倍以上であってもよい。
第1ウェル領域13は、ダミーメサ部72の上面に露出して設けられる。本例の第1ウェル領域13は、Y軸方向において隣接するメサ部71におけるエミッタ領域12およびコンタクト領域15と対向する範囲に設けられている。第1ウェル領域13は、ダミーメサ部72の上面において、一方のダミートレンチ部30と接する位置から、他方のダミートレンチ部30と接する位置までY軸方向に連続して設けられる。第1ウェル領域13は、ダミーメサ部72の上面において、X軸方向の両端部において露出するベース領域14に挟まれた領域に、連続して設けられてよい。
メサ部71に設けられたコンタクトホール54は、コンタクト領域15およびエミッタ領域12の各領域の上方に設けられる。ダミーメサ部72に設けられたコンタクトホール54は、第1ウェル領域13の上方に設けられる。コンタクトホール54は、ベース領域14および第2ウェル領域11に対応する領域には設けられない。ダミーメサ部72の上面には、エミッタ領域は設けられなくてよい。ダミーメサ部72の上面の、少なくともコンタクトホール54が形成される領域に、コンタクト領域15が設けられてもよい。
図2Aは、図1におけるa-a断面の一例を示す図である。本例のa-a断面は、エミッタ領域12を通過するYZ面である。本例の半導体装置100は、当該断面において、半導体基板10、層間絶縁膜26、エミッタ電極52およびコレクタ電極58を有する。層間絶縁膜26は、例えばボロンおよびリン等の不純物が添加されたシリケートガラスである。層間絶縁膜26は、半導体基板10の上面21において選択的に形成される。エミッタ電極52は、半導体基板10および層間絶縁膜26の上面21に設けられる。コレクタ電極58は、半導体基板10の下面23に設けられる。コレクタ電極58は、半導体基板10の下面23全体に設けられてよい。
半導体基板10は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板10はシリコン基板である。
半導体基板10の内部には、N-型のドリフト領域18が設けられる。当該断面におけるドリフト領域18は、半導体基板10のうち、エミッタ領域12、ベース領域14、第1ウェル領域13、バッファ領域20およびコレクタ領域22が形成されずに残存した領域である。
いずれかのゲートトレンチ部40に隣接する半導体基板10の領域において、半導体基板10の上面21と、ドリフト領域18との間には、P-型のベース領域が設けられる。本例では、それぞれのメサ部71に、P-型のベース領域が設けられる。ベース領域14は、半導体基板10の上面からボロン等のP型の不純物を注入することで形成されてよい。
メサ部71において、ベース領域14の上面には、N+型のエミッタ領域12が設けられる。エミッタ領域12は、半導体基板10の上面からリンや砒素等のN型の不純物を注入することで形成されてよい。
いずれかのダミートレンチ部30と隣接する半導体基板10の領域において、半導体基板10の上面21と、ドリフト領域18との間には、第1ウェル領域13が設けられる。第1ウェル領域13は、半導体基板10の上面21から、ダミートレンチ部30の下端よりも深い位置まで設けられる。図2Aに示す断面においては、ダミーメサ部72の全体と、ダミーメサ部72の下方の領域とに第1ウェル領域13が設けられている。
第1ウェル領域13の下端は、第1ウェル領域13およびドリフト領域18の深さ方向(Z軸方向)におけるドーピング濃度分布に基づいて定めてよい。本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物(ドーパント)の濃度を指す。拡がり抵抗(SR)法等により測定した、ドナーおよびアクセプタの濃度差(ネットドーピング濃度)分布が極小値となる深さ位置を、第1ウェル領域13の下端としてよい。
ゲートトレンチ部40は、半導体基板10の上面21から半導体基板10の内部まで形成され、側壁においてエミッタ領域12およびベース領域14と接している。本例のゲートトレンチ部40は、第1ウェル領域13とは接していない。本例のゲートトレンチ部40は、半導体基板10の上面21から、エミッタ領域12およびベース領域14を貫通して設けられる。
ダミートレンチ部30は、半導体基板10の上面21から半導体基板10の内部まで形成され、側壁において第1ウェル領域13と接している。ダミートレンチ部30の側壁のうち、ゲートトレンチ部40と対向する側壁は、エミッタ領域12およびベース領域14と接していてよい。ゲートトレンチ部40およびダミートレンチ部30は、Z軸方向において、同一の深さ位置Z1まで設けられてよい。
本例のゲートトレンチ部40の底部は、ドリフト領域18内に配置される。ダミートレンチ部30の底部は、ドリフト領域18内に配置されてよく、第1ウェル領域13に覆われていてもよい。なお、トレンチ部が各ドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
バッファ領域20は、ドリフト領域18の下面側に形成される。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。バッファ領域20は、ベース領域14の下面側から広がる空乏層が、P+型のコレクタ領域22に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域20の下面側には、P+型のコレクタ領域22が形成される。
ゲートトレンチ部40は、ゲート絶縁膜42およびゲート導電部44を有する。ゲート絶縁膜42は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜42は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチの内部においてゲート絶縁膜42に覆われている。つまりゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。
ゲート導電部44は、深さ方向において、ゲート絶縁膜42を挟んで、少なくとも隣接するベース領域14と対向する領域を含む。当該断面におけるゲートトレンチ部40は、半導体基板10の上面において層間絶縁膜26により覆われる。ゲート導電部44に所定の電圧が印加されると、ベース領域14のうちゲートトレンチ部40に接する界面の表層に電子の反転層によるチャネルが形成される。
本例のダミートレンチ部30は、ダミー絶縁膜32およびダミー導電部34を有する。ダミー絶縁膜32は、ダミートレンチの内壁を覆って形成される。ダミー導電部34は、ダミートレンチ部30の内部に形成され、且つ、ダミー絶縁膜32により覆われている。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。ダミー導電部34は、ゲート導電部44と同一の材料で形成されてよい。例えばダミー導電部34は、ポリシリコン等の導電材料で形成される。ダミー導電部34は、深さ方向においてゲート導電部44と同一の長さを有してよい。当該断面におけるダミートレンチ部30は、半導体基板10の上面において層間絶縁膜26により覆われる。なお、ダミートレンチ部30およびゲートトレンチ部40の底部は、下側に凸の曲面状(断面においては曲線状)であってよい。
メサ部71の幅とダミーメサ部72の幅は等しくてよい。メサ部71の幅は、典型的には1.0μmであり、0.1μm以上3.0μm以下であってよい。ゲートトレンチ部の幅WGTとダミートレンチ部30の幅WDTは、等しくてもよいし、異なっていてもよい。本例では、等しい。また、メサ部71の幅Cはダミーメサ部72の幅Dと等しくてよい。
コンタクトホール54のY軸方向の幅は、メサ部71とダミーメサ部72とで等しくてよい。コンタクトホール54の幅は、典型的には0.6μmであり、メサ幅やダミーメサ幅を越えない範囲で、0.05μm以上2.0μm以下であってよい。
ダミートレンチ部30を設けることで、キャリアの蓄積効果を高めて伝導度変調を促進し、オン電圧を低下させることができる。また、ゲートトレンチ部40に対するダミートレンチ部30の割合を調整することで、半導体装置100のスイッチング速度を調整することができる。
半導体装置100のターンオフ時には、ドリフト領域18のトレンチ底部近傍に蓄積されたキャリアは、第2導電型の領域を介してエミッタ電極52に引き抜かれる。蓄積されたキャリアの濃度に対してターンオフ時におけるキャリアの引き抜き速度が遅いと、半導体装置100の耐量が低下してしまう。キャリアの引き抜き速度とは、半導体装置100のターンオフ時において、単位時間当たりにドリフト領域18からエミッタ電極52等に引き抜かれる正孔等のキャリア量を指す。
半導体装置100では、ダミートレンチ部30よりも深く形成した第1ウェル領域13を設けることで、トレンチ底部近傍に蓄積された正孔等のキャリアを効率よく引き抜くことができる。このため、半導体装置100のオン電圧を低下させることと、半導体装置100の耐量の維持を容易に両立することができる。
図2Bは、図1におけるa-a断面の一例を示す図である。本例の半導体装置100では、半導体基板10と接続するためのコンタクトのコンタクト幅が図2Aの場合と異なる。本例では、第1ウェル領域13上に形成されたコンタクトのコンタクト幅Bが、エミッタ領域12上に形成されたコンタクトのコンタクト幅Aと異なる。本例のコンタクト幅Bは、コンタクト幅Aよりも大きくてもよいし、小さくてもよい。本例ではコンタクト幅Bがコンタクト幅Aより大きい。即ち、ダミートレンチ部30同士の間のコンタクト幅Bを、ダミートレンチ部30とゲートトレンチ部40との間のコンタクト幅Aよりも大きくすることにより、半導体装置100のターンオフ耐量を改善できる。
コンタクト幅Aとコンタクト幅Bとの比(A/B)は、0.2以上2.0以下であってよい。コンタクト幅Bがコンタクト幅Aより大きい場合は、比(A/B)は0.2以上1.0未満で、さらに0.4以上0.7以下であってよい。一方、コンタクト幅Bがコンタクト幅Aより小さい場合は、比(A/B)は1.0より大きく2.0以下で、さらに1.3以上1.7以下であってよい。
図2Cは、図1におけるa-a断面の一例を示す図である。本例の半導体装置100では、ダミーメサ部72のY軸方向の幅が、メサ部71のY軸方向の幅と異なる点で、図2Aの場合と相違する。本例では、ダミーメサ部72の幅Dが、ダミートレンチ部30とゲートトレンチ部40との間のメサ部71の幅Cと異なる。本例のダミーメサ部72の幅Dは、メサ部71の幅Cよりも大きくてよい。ダミーメサ部72の幅Dを、他のメサ部71の幅Cよりも大きくすることにより、半導体装置100のターンオフ耐量を改善できる。
メサ部71の幅Cとダミーメサ部72の幅Dとの比(D/C)は、0.2より大きく5.0以下であってよい。ダミーメサ部72の幅Dがメサ部71の幅Cより小さい場合は、比(D/C)は0.2以上1.0未満で、さらに0.4以上0.7以下であってよい。一方、ダミーメサ部72の幅Dがメサ部71の幅Cより大きい場合は、比(D/C)は1.0より大きく5.0以下で、さらに2.0以上4.0以下であってよい。
図2Dは、図2Aのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の例である。c-c断面では、半導体基板10の上面側からエミッタ領域12、ベース領域14、ドリフト領域18の順で配置される。d-d断面では、第1ウェル領域13のドーピング濃度分布は、半導体基板10の上面からガウス分布状であってよい。ガウス分布は、半導体基板10の上面に導入されたドーパントが熱拡散で拡散したときのプロファイルである。
ベース領域14とドリフト領域18とのpn接合の上面からの深さ、すなわちベース領域14の深さは、トレンチ部の下端位置Z1より深い。一方、第1ウェル領域13とドリフト領域18とのpn接合の深さ、すなわち第1ウェル領域13の深さは、トレンチ部の下端位置Z1より深くてよい。ベース領域14の深さは、典型的には3.0μmであり、0.5μm以上5.0μm以下であってよい。第1ウェル領域13の深さは、典型的には7.0μmであり、2.0μm以上10μm以下であってよい。
図2Eは、図2Aのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の他の例である。本例のc-c断面でのドーピング濃度分布は、図2Dにおけるc-c断面でのドーピング濃度分布と同一である。本例では、図2Dの場合に対して、d-d断面のドーピング濃度分布が異なる。本例の第1ウェル領域13は、第1ウェル領域13-1~第1ウェル領域13-4の4つのピークを有する。例えば、d-d断面では、第1ウェル領域13のドーピング濃度分布は、コンタクト抵抗を下げる一段目、ベース領域14とほぼ同じドーピング濃度分布の二段目、ベース領域14より深い位置に濃度ピークを備える三段目、三段目よりもさらに深い位置に濃度ピークを備える四段目からなる。
なお、第1ウェル領域13のピーク位置の個数や深さは、この例に限らない。第1ウェル領域13の四段目は、ドリフト領域18に接し、pn接合を有する。各濃度ピーク間の谷の部分の極小濃度は、ドリフト領域18のドーピング濃度より高くてよい。図2Eの第1ウェル領域13の三段目および四段目のピーク濃度は、ベース領域14のピーク濃度より高くてよく、ベース領域14より低くてもよい。
また、三段目のピーク位置は、ベース領域14とドリフト領域18とのpn接合の位置よりも深くてよい。また、四段目のピーク位置は、トレンチ部の下端位置Z1より浅くてもよい。
図3は、半導体装置100の上面の他の例を示す図である。本例の半導体装置100は、図1および図2Aにおいて説明した半導体装置100の構成に加え、蓄積領域16を更に備える。蓄積領域16は、ドリフト領域18よりもドーピング濃度の高い、第1導電型の領域である。本例の蓄積領域16は、N+型である。
蓄積領域16は、半導体基板10の上面には露出しない。蓄積領域16は、ドリフト領域18と、ベース領域14との間に形成されてよい。図3では、半導体基板10の上面21と平行なXY面内において蓄積領域16が設けられる領域を、破線で示している。本例では、当該面内において互いに分離した複数の蓄積領域16が設けられる。
少なくとも一方がゲートトレンチ部40である2つのトレンチ部に挟まれたメサ部71の少なくとも一部の領域には、蓄積領域16が設けられる。本例の蓄積領域16は、少なくともエミッタ領域12の下方に設けられる。蓄積領域16は、コンタクト領域15の下方にも設けられてよい。本例の蓄積領域16は、幅方向(Y軸方向)におけるメサ部71の全体に設けられている。蓄積領域16は、メサ部71の上面に露出するベース領域14の下方には設けられなくともよい。これに対して、ダミーメサ部72には、ベース領域14よりもドーピング濃度の高い蓄積領域16が設けられていない。
図4Aは、図3におけるa-a断面の一例を示す図である。本例のa-a断面は、エミッタ領域12を通過するYZ面である。本例の半導体装置100は、図2Aに示した半導体装置100の構成に加え、蓄積領域16を更に備える。蓄積領域16は、それぞれのメサ部71において、ベース領域14とドリフト領域18との間に設けられる。本例の蓄積領域16は、それぞれのメサ部71において、一方のトレンチ部に隣接する領域から、他方のトレンチ部に隣接する領域まで設けられている。
蓄積領域16は、ドリフト領域18よりもドーピング濃度の高いN+型の領域である。例えば、ドリフト領域18およびベース領域14の間において、ドリフト領域18のドーピング濃度の平均値よりも、10倍以上のドーピング濃度を有する領域を蓄積領域16としてよい。蓄積領域16のドーピング濃度は、ドリフト領域18のドーピング濃度の50倍以上であってよく、100倍以上であってもよい。蓄積領域16は、半導体基板10の上面21から、リンまたはプロトン等のN型の不純物を注入することで形成されてよい。
蓄積領域16を設けることで、蓄積領域16の下方に蓄積されるキャリア濃度を更に高めることができる。このため、半導体装置100のオン電圧を低減できる。また、第1ウェル領域13を設けることで、蓄積領域16により蓄積されたキャリアを効率よく引き抜くことができる。このため、蓄積領域16を設けても、半導体装置100の耐量を維持できる。
図4Bは、図3におけるa-a断面の一例を示す図である。本例の半導体装置100では、ダミーメサ部72に蓄積領域16を有する点で、図4Aの場合と相違する。本例の蓄積領域16は、メサ部71に形成された蓄積領域16-1と、ダミーメサ部72に形成された蓄積領域16-2とを含む。蓄積領域16-1および蓄積領域16-2は、同一のプロセスで同時に形成されてよい。また、蓄積領域16-1および蓄積領域16-2は、異なるプロセスにより、異なるドーパント濃度で形成されてもよい。
蓄積領域16-2は、ダミーメサ部72において、ダミートレンチ部30で挟まれて形成される。即ち、蓄積領域16-2の上端および下端は、第1ウェル領域13に接して設けられている。蓄積領域16-2は、ドリフト領域18よりもドーピング濃度の高い、第1導電型の領域である。本例の半導体装置100は、ダミーメサ部72に蓄積領域16-2を設けることにより、ターンオン時にダミートレンチ部30の底部におけるP型の反転層を経由したキャリアの引抜きを抑制し、ターンオン損失を低減できる。
図4Cは、図4Bのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の例である。c-c断面では、半導体基板10の上面側からエミッタ領域12、ベース領域14、ドリフト領域18の順で配置される。d-d断面では、第1ウェル領域13のドーピング濃度分布は、半導体基板10の上面からガウス分布状であってよい。ガウス分布は、半導体基板10の上面に導入されたドーパントが熱拡散で拡散したときのプロファイルである。
半導体基板10の上面から蓄積領域16のドーピング濃度のピーク位置までの深さは、当該ピーク位置からトレンチ部の下端位置Z1までの深さよりも深くてよい。蓄積領域16のピーク位置は、典型的には4.0μmであり、1.0μm以上6.0μm以下であってよい。
図4Dは、図4Bのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の他の例である。図2Dの場合に対して、d-d断面のドーピング濃度分布が異なる。本例の第1ウェル領域13は、第1ウェル領域13-1~第1ウェル領域13-3の3つのピークを有する。例えば、d-d断面では、ドーピング濃度分布は、コンタクト抵抗を下げる第1ウェル領域13の一段目、ベース領域14とほぼ同じ分布の第1ウェル領域13の二段目、蓄積領域16-2、蓄積領域16-2より深い位置に濃度ピークを備える第1ウェル領域13の三段目からなる。図4Dの第1ウェル領域13の三段目のピーク濃度は、蓄積領域16-2のピーク濃度より高くてよく、蓄積領域16-2より低くてもよい。本例では、第1ウェル領域13の三段目のピーク濃度は、蓄積領域16-2のピーク濃度より高い。
図4Eは、図3におけるa-a断面の一例を示す図である。本例の半導体装置100では、ダミー絶縁膜32の膜厚d1とゲート絶縁膜42の膜厚d2が異なる点で、図4Aの場合と相違する。本例のダミー絶縁膜32の膜厚d1は、ゲート絶縁膜42の膜厚d2よりも厚い。これにより、ターンオン時にダミートレンチ部30の底部におけるP型の反転層を経由したキャリアの引抜きを抑制し、ターンオン損失を低減できる。膜厚d2は、典型的には0.1μmであり、0.05μm以上0.3μm以下であってよい。膜厚d1は、典型的には0.2μmであり、膜厚d2より厚い範囲で0.1μm以上1.0μm以下であってよい。これにより、ターンオン時にダミートレンチ部30の底部におけるP型の反転層を経由したキャリアの引抜きを抑制し、ターンオン損失を低減できる。
本例では、ダミートレンチ部30およびゲートトレンチ部40のY軸方向の幅が同一で、ダミー絶縁膜32の膜厚d1が厚くなるので、ダミー導電部34のY軸方向の幅がゲート導電部44のY軸方向の幅よりも小さくなる。なお、ダミートレンチ部30のY軸方向の幅をゲートトレンチ部40のY軸方向の幅よりも大きくすることにより、ダミー絶縁膜32の膜厚d1をゲート絶縁膜42の膜厚d2よりも大きくしてもよい。
図5は、半導体装置100の上面の他の例を示す図である。本例の半導体装置100は、図3および図4Aに示した半導体装置100の構成に対して、蓄積領域16の配置が異なる。他の構成は、図3および図4Aに示した半導体装置100と同一である。
本例の蓄積領域16は、少なくとも一部のメサ部71において、少なくとも一方のトレンチ部に隣接する領域には設けられていない。図5の例では、蓄積領域16は、それぞれのメサ部71において、ゲートトレンチ部40には接しており、ダミートレンチ部30には接していない。また、蓄積領域16は、ダミーメサ部72には設けられていない。
図6は、図5におけるa-a断面の一例を示す図である。本例のa-a断面は、エミッタ領域12を通過するYZ面である。本例の半導体装置100は、図4Aに示した半導体装置100の構成に対して、蓄積領域16の配置が異なる。他の構成は、図4Aに示した半導体装置100と同一である。
本例の蓄積領域16は、半導体基板10の内部においてゲートトレンチ部40に隣接する領域に設けられる。蓄積領域16は、ベース領域14と接して設けられていてよく、ベース領域14と離れて設けられていてもよい。ただし、蓄積領域16は、メサ部71の内部(すなわち、半導体基板10の上面21から、トレンチ部の下端までの領域)に設けられることが好ましい。
それぞれのメサ部71では、半導体基板10の内部においてダミートレンチ部30に隣接し、且つ、蓄積領域16と同一の深さ位置の領域17のN型のドーピング濃度が、蓄積領域16よりも低い。本例の領域17は、ドリフト領域18と同一のドーピング濃度を有する。蓄積領域16は、Y軸方向において、メサ部71の幅の半分以下の領域に設けられてよく、半分以上の領域に設けられてもよい。
このような構造により、ゲートトレンチ部40の下端近傍においてキャリアを蓄積することができ、且つ、ターンオフ時には、メサ部71からも正孔等のキャリアを引き抜くことができる。例えば、ダミートレンチ部30の近傍を通過したキャリアは、ベース領域14およびコンタクト領域15を通って、エミッタ電極52に引き抜かれる。
図7は、図5におけるa-a断面の他の例を示す図である。本例の半導体装置100は、図6に示した半導体装置100の構成に対して、蓄積領域16のZ軸方向における配置が異なる。他の構成は、図6に示した半導体装置100と同一である。
本例の蓄積領域16は、ベース領域14と離れて配置されている。蓄積領域16とベース領域14との間には、ドリフト領域18が設けられてよい。なお、蓄積領域16は、ゲートトレンチ部40に接しており、且つ、ダミートレンチ部30には接していない。蓄積領域16の一部の領域は、ゲートトレンチ部40の下端よりも下側に設けられてよい。
本例のゲートトレンチ部40の底部は、下側に凸の曲面形状を有する。蓄積領域16は、ゲートトレンチ部40の底部における曲面の一部を覆ってよい。このような構造によっても、ゲートトレンチ部40の下端近傍においてキャリアを蓄積することができ、且つ、ターンオフ時には、メサ部71からも正孔等のキャリアを引き抜くことができる。
図8は、図5におけるa-a断面の他の例を示す図である。本例の半導体装置100は、図6に示した半導体装置100の構成に対して、蓄積領域16の配置が異なる。他の構成は、図6に示した半導体装置100と同一である。
本例の半導体装置100は、それぞれのメサ部71において、第1の蓄積領域16-1および第2の蓄積領域16-2を有する。第1の蓄積領域16-1は、図6に示した蓄積領域16と同一であり、第2の蓄積領域16-2は、図7に示した蓄積領域16と同一である。
第1の蓄積領域16-1および第2の蓄積領域16-2は、同一のドーピング濃度であってよく、異なるドーピング濃度であってもよい。Z軸方向から見て、第1の蓄積領域16-1の少なくとも一部の領域と、第2の蓄積領域16-2の少なくとも一部の領域とは重なって配置されている。
第1の蓄積領域16-1および第2の蓄積領域16-2は、Z軸方向において離れて設けられてよい。この場合、第1の蓄積領域16-1および第2の蓄積領域16-2の間には、ドリフト領域18が設けられてよい。第1の蓄積領域16-1および第2の蓄積領域16-2は、Z軸方向において連続して設けられてよい。この場合、第1の蓄積領域16-1および第2の蓄積領域16-2の深さ方向におけるドーピング濃度分布は、第1の蓄積領域16-1および第2の蓄積領域16-2のそれぞれの領域内にピークを有してよい。当該ピーク間におけるドーピング濃度は、ドリフト領域18のドーピング濃度よりも大きい。
このような構造によっても、ゲートトレンチ部40の下端近傍においてキャリアを蓄積することができ、且つ、ターンオフ時には、メサ部71からも正孔等のキャリアを引き抜くことができる。
図9は、図3におけるa-a断面の他の例を示す図である。本例の半導体装置100は、図4Aに示した半導体装置100の構成に対して、蓄積領域16の配置が異なる。他の構成は、図4Aに示した半導体装置100と同一である。
本例の半導体装置100は、それぞれのメサ部71において、第1の蓄積領域16-1および第2の蓄積領域16-2を有する。第1の蓄積領域16-1は、図4Aに示した蓄積領域16と同一である。第2の蓄積領域16-2は、メサ部71の内部において第1の蓄積領域16-1よりも下方に設けられる。第2の蓄積領域16-2は、第1の蓄積領域16-1と同一のドーピング濃度を有してよく、異なるドーピング濃度を有してもよい。半導体装置100は、メサ部71の内部において、深さ方向に3段以上設けられた蓄積領域16を備えてもよい。
第2の蓄積領域16-2は、第1の蓄積領域16-1と同様に、Y軸方向において、一方のトレンチ部に接する領域から、他方のトレンチ部に接する領域まで設けられる。第1の蓄積領域16-1および第2の蓄積領域16-2は、Z軸方向において離れて設けられてよく、連続して設けられてもよい。このような構造により、キャリア蓄積効果を更に高めることができる。
なお、蓄積領域16を深さ方向に多段に設けることで、ターンオン時において、ベース領域14のゲートトレンチ部40との界面近傍に形成されたチャネルを通過した電子電流が、メサ部71のY軸方向における中央近傍に流れやすくなる。
ターンオン時の初期における電流の主体は、正孔電流ではなく電子電流である。初期とは、ゲート電圧Vgeが、閾値電圧に達する直前から、ほぼ閾値電圧の値でVgeが一定となるミラー期間に入る前までの期間である。Vgeが閾値電圧に近くなると、チャネルが開きかけ、電子のドリフト領域18への注入が始まる。
チャネルから下方に向かう電子は、第1の蓄積領域16-1において一旦配列方向(Y軸方向、または、ゲートトレンチ部40の近傍からメサ部71中央に向かう方向)に流れる可能性がある。第2の蓄積領域16-2が設けられていない場合、第1の蓄積領域16-1よりも下方のドリフト領域18においては、ゲートトレンチ部40近傍は、電子の蓄積層が既に形成されているため(N型領域の電子の蓄積層が形成される閾値電圧は、P型領域の反転層の閾値電圧よりはるかに小さい)、ドリフト領域18よりも低インピーダンスである。そのため、電子電流はゲートトレンチ部40近傍を主として流れる。
電子が裏面のコレクタ領域22に達すると、コレクタ領域22からバッファ領域20およびドリフト領域18にかけて、正孔の注入が開始する。これにより、トレンチ部の下端近傍に正孔が蓄積される。一例として、ゲートトレンチ部40の下端近傍から、第1の蓄積領域16よりも下方のダミートレンチ部30の側部にかけて、正孔が1.0×1016[cm-3]のオーダーで存在する。
正孔は、ゲートトレンチ部40の下端と、ダミートレンチ部30の下端に集まる。特にダミー導電部34はエミッタ電極52と同電位であるため、ダミートレンチ部30の側壁には正孔の反転層が形成されやすい。コレクタ領域22から注入された正孔は、この正孔の反転層の近傍に集まる。正孔は、ダミートレンチ部30からゲートトレンチ部40の下端にかけて連続的に分布する。この正孔分布に起因して、ターンオン時に、ゲートトレンチ部40の下端近傍へ、大きな変位電流が流れる場合がある。
本例の半導体装置100は、第2の蓄積領域16-2を更に備えている。この場合、電子電流にとってのインピーダンスは、第1の蓄積領域16-1の中央近傍からゲートトレンチ部40近傍に戻って第2の蓄積領域16-2に流れる経路よりも、第1の蓄積領域16-1から第2の蓄積領域16-2に直接流れる経路の方が低い。
それぞれの蓄積領域の下方のうち、ゲートトレンチ部40に隣接するホール高濃度領域には正孔が蓄積されやすい。また、電子電流がゲートトレンチ部40の近傍ではなく、メサ部71中央近傍を流れることで、当該ホール高濃度領域への正孔の蓄積が促進される。このため、電子電流がメサ部71中央近傍に流れることが促進される。
蓄積領域16を深さ方向に多段に設けることで、電子電流がメサ部71の中央付近を下方に進みやすくなる。電子電流がメサ部71の中央付近を流れると、メサ部71の底部近傍における正孔分布は、電子電流によりメサ部71中央付近で分断される。このため電子電流の経路よりもダミートレンチ部30側の正孔は、ゲートトレンチ部40側には流れない。このメサ部71中央部における正孔分布の分断が、ゲートトレンチ部40の下端における正孔の蓄積を抑制する。このため、変位電流を小さくできる。変位電流を小さくできるので、ゲート導電部44の充電も小さくなり、ゲート電極Vgeの瞬間的な増加も抑制される。これにより、コレクタ・エミッタ間電圧の電圧減少率(dV/dt)も抑制できる。
図10は、図3におけるa-a断面の他の例を示す図である。本例の半導体装置100は、図1から図9において説明したいずれかの態様の半導体装置100に比べて、第1ウェル領域13の形状が異なる。他の構成は、図1から図9において説明したいずれかの半導体装置100と同一である。図10においては、図9に示した半導体装置100において、第1ウェル領域13の形状を変化させた例を示している。
本例の第1ウェル領域13は、YZ面において、Y軸方向の幅が極小となる窪み部73を有する。また、第1ウェル領域13は、Z軸方向における位置が異なる複数の窪み部73を有してよい。少なくとも一つの窪み部73は、ダミートレンチ部30の下端よりも下側に設けられてよい。第1ウェル領域13は、窪み部73よりも上側と、下側のそれぞれにおいて、ドーピング濃度のピークを有する。
本例の第1ウェル領域13は、P型の不純物を、注入深さを変えて複数回注入することで形成できる。不純物の注入深さを変化させることで、より深い位置まで第1ウェル領域13を形成することができる。つまり、Y軸方向における幅が比較的に小さく、且つ、Z軸方向における深さが大きい第1ウェル領域13を容易に形成できる。第1ウェル領域13を深くまで形成することで、正孔等のキャリアを容易に引き抜くことができる。
一例として、第1ウェル領域13は、ダミートレンチ部30よりも20%以上深く形成されてよく、50%以上深く形成されてもよい。また、第1ウェル領域13と、ダミートレンチ部30との深さの差分は、Y軸方向におけるダミーメサ部72の幅よりも大きくてよい。第1ウェル領域13は、第2ウェル領域11よりも深く形成されてもよい。
図11は、第1ウェル領域13の近傍を拡大した断面図である。本例のダミートレンチ部30は、YZ面において、第1ダミー側壁38、第2ダミー側壁37および底部35を有する。第1ダミー側壁38は、第1ウェル領域13と接する。第2ダミー側壁37は、YZ面において、第1ダミー側壁38とは逆側の側壁である。
本例の第1ウェル領域13は、ダミートレンチ部30の底部35の少なくとも一部を覆う。本例の底部35は、第1ダミー側壁38および第2ダミー側壁37の下端から、下側に突出した曲面形状を有する。第1ウェル領域13の下端位置Z2は、ダミートレンチ部30の下端位置Z1よりも下側に配置されている。
ダミートレンチ部30の側壁のうち、ベース領域14と接する部分と同一の傾きを有する領域を、第2ダミー側壁37としてよい。第1ダミー側壁38は、第2ダミー側壁37と逆側の側壁であって、且つ、第2ダミー側壁37と同一の深さ範囲の側壁である。底部35は、第1ダミー側壁38および第2ダミー側壁37に比べて、半導体基板10の上面21に対する傾きが小さい領域を指してよい。第1ウェル領域13がダミートレンチ部30の底部35の少なくとも一部を覆うことで、キャリアの引き抜き速度を更に向上させることができる。
第1ウェル領域13は、ダミートレンチ部30の底部35において、幅方向(Y軸方向)における中央Y1と、第1ダミー側壁38との間の領域の少なくとも一部を覆う。つまり、底部35を覆う第1ウェル領域13のY軸方向の端部36の位置Y2は、底部35の中央位置Y1と、第1ダミー側壁38との間に配置される。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図12は、図11に示した構造において、底部35を覆う第1ウェル領域13の端部36の位置を変更した例を示す断面図である。本例の第1ウェル領域13は、底部35の中央Y1よりも、第2ダミー側壁37側まで、底部35を覆う。つまり、第1ウェル領域13の端部36の位置Y2は、底部35の中央位置Y1と、第2ダミー側壁37との間に配置される。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図13は、図11に示した構造において、底部35を覆う第1ウェル領域13の端部36の位置を変更した例を示す断面図である。本例の第1ウェル領域13は、底部35の全体を覆う。つまり、第1ウェル領域13の端部36の位置Y2は、第2ダミー側壁37よりもメサ部71の中央側に配置されている。この場合、第1ウェル領域13は、メサ部71の下方まで設けられている。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
メサ部71に接するトレンチ部において、メサ部71側のトレンチ部側壁からY2までの長さは、当該トレンチ部側壁からY1までの長さより短くてもよいし、長くてもよい。本例では、メサ部71に接するトレンチ部において、メサ部71側のトレンチ部側壁からY2までの長さは、当該トレンチ部側壁からY1までの長さより短い。
図14は、ダミートレンチ部30およびゲートトレンチ部40の他の例を示す図である。本例のダミートレンチ部30は、半導体基板10の上面21から見て、ゲートトレンチ部40よりも深く形成されている。つまり、ダミートレンチ部30の下端位置Z3が、ゲートトレンチ部40の下端位置Z1よりも下側に配置されている。半導体基板10の上面21から見て、ダミートレンチ部30は、ゲートトレンチ部40よりも10%以上深く形成されてよく、20%以上形成されてもよい。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図15は、第1ウェル領域13の他の例を示す図である。本例の半導体装置100は、3つ以上のダミートレンチ部30が、Y軸方向に連続して配列されている。3つ以上のダミートレンチ部30は、Y軸方向においてゲートトレンチ部40に挟まれてよい。本例では、2つ以上のダミーメサ部72に設けられた第1ウェル領域13が互いに連結している。
本例では、連続して配列された複数のダミートレンチ部30のうち、Y軸方向において両端に配置されたダミートレンチ部30以外のダミートレンチ部30は、底部全体が第1ウェル領域13に覆われてよい。Y軸方向において両端に配置されたダミートレンチ部30と、第1ウェル領域13との関係は、図1から図14において説明したいずれかの態様と同一である。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図16は、半導体装置100のa-a断面の他の例を示す図である。本例の半導体装置100は、図1から図15において説明した半導体装置100に比べて、下面側領域28を更に備える点が異なる。他の構成は、図1から図15において説明したいずれかの態様の半導体装置100と同一である。
下面側領域28は、ダミーメサ部72の下方の少なくとも一部の領域において、コレクタ領域22と同一の深さ位置に設けられる。下面側領域28は、N型の領域である。下面側領域28は、ドリフト領域18よりもドーピング濃度が高くてよい。下面側領域28は、バッファ領域20よりもドーピング濃度が高くてもよい。
下面側領域28は、Y軸方向において、ダミーメサ部72と同一の幅を有してよい。下面側領域28は、Y軸方向において、ダミーメサ部72よりも小さい幅を有してよく、大きい幅を有してもよい。下面側領域28は、ダミートレンチ部30の下方にも形成されてよく、メサ部71の下方の一部の領域にも形成されてよい。
下面側領域28を設けることで、ダミーメサ部72の下方における第2導電型のキャリア蓄積を抑制できる。ダミーメサ部72の下方におけるキャリア濃度は、半導体装置100のオン電圧への影響が小さい。このため、オン電圧を低減しつつ、ターンオフ時等におけるキャリア引き抜きを容易にすることができる。
図17は、図3に示したb-b断面の一例を示す図である。ただし、図17に示す構造は、図3以外に示した半導体装置100にも適用できる。b-b断面は、ダミーメサ部72においてコンタクトホール54を通過するXZ面である。
本例の半導体装置100は、ダミーメサ部72の下方において、ダミートレンチ部30の長手方向に沿って、コレクタ領域22および下面側領域28が交互に配置されている。このような構造により、コレクタ領域22および下面側領域28の面積比を容易に調整できる。X軸方向における一つのコレクタ領域22の幅と、一つの下面側領域28の幅は同一であってよい。X軸方向において、一つのコレクタ領域22の幅が、一つの下面側領域28の幅より大きくてよく、一つの下面側領域28の幅が、一つのコレクタ領域22の幅より大きくてもよい。
また、X軸方向においてコレクタ領域22が設けられる範囲は、X軸方向においてエミッタ領域12が設けられる範囲と、少なくとも一部が重なってもよい。X軸方向においてコレクタ領域22が設けられる範囲は、X軸方向においてエミッタ領域12が設けられる範囲と一致してよい。X軸方向においてコレクタ領域22が設けられる範囲は、X軸方向においてエミッタ領域12が設けられる範囲に包含されてよく、X軸方向においてエミッタ領域12が設けられる範囲が、X軸方向においてコレクタ領域22が設けられる範囲に包含されてもよい。
2つの下面側領域28にX軸方向において挟まれるコレクタ領域22の、X軸方向の長さLpは、下面側領域28の長さLnより長くてもよいし、短くてもよい。本例では等しい。コレクタ領域22のX軸方向の長さLpは、典型的には10μmであり、5μm以上15μm以下であってよい。下面側領域28の長さLnは、典型的には5μmであり、5μm以上15μm以下であってよい。
図18は、本発明の他の実施形態に係る半導体装置200の上面を部分的に示す図である。半導体装置200は、図1から図17において説明した半導体装置100に対して、エミッタ領域12、コンタクト領域15および蓄積領域16の配置が異なる。他の構成は、図1から図17において説明したいずれかの半導体装置100と同一であってよい。
本例において、ゲートトレンチ部40の延伸部41は、半導体基板10の上面において長手および短手を有する。図18の例では、延伸部41は、X軸方向に長手を有し、Y軸方向に短手を有する。
ゲートトレンチ部40は、長手方向に沿った第1ゲート側壁74と、第1ゲート側壁74とは逆側の第2ゲート側壁75とを有する。第1ゲート側壁74および第2ゲート側壁75は、半導体基板10の内部において互いに対向して配置されている。
本例では、メサ部71のうち、第1ゲート側壁74に隣接するメサ部71を第1メサ部71-1とし、第2ゲート側壁75に隣接するメサ部71を第2メサ部71-2とする。つまり、ゲートトレンチ部40を挟んで配置された一方のメサ部71を第1メサ部71-1とし、他方のメサ部71を第2メサ部71-2とする。
第1メサ部71-1および第2メサ部71-2のそれぞれの上面には、エミッタ領域12およびコンタクト領域15がX軸方向に沿って交互に露出するように配置されている。本例の半導体装置100においては、第1メサ部71-1における少なくとも一つのエミッタ領域12の少なくとも一部の領域が、第2メサ部71-2におけるコンタクト領域15と対向する位置に配置されている。つまり、第1メサ部71-1における少なくとも一つのエミッタ領域12が設けられるX軸方向における範囲の少なくとも一部が、第2メサ部71-2におけるコンタクト領域15が設けられるX軸方向における範囲と重なっている。
図18の例では、第1メサ部71-1における全てのエミッタ領域12の全体が、第2メサ部71-2におけるいずれかのコンタクト領域15と対向する位置に配置されている。第1メサ部71-1におけるエミッタ領域12のX軸方向における幅は、第2メサ部71-2におけるコンタクト領域15のX軸方向における幅と同一であってよい。
また、第1メサ部71-1における少なくとも一つのコンタクト領域15の少なくとも一部の領域が、第2メサ部71-2におけるエミッタ領域12と対向する位置に配置されている。つまり、第1メサ部71-1における少なくとも一つのコンタクト領域15が設けられるX軸方向における範囲の少なくとも一部が、第2メサ部71-2におけるエミッタ領域12が設けられるX軸方向における範囲と重なっている。
図18の例では、第1メサ部71-1における各コンタクト領域15の全体が、第2メサ部71-2におけるいずれかのエミッタ領域12と対向する位置に配置されている。第1メサ部71-1におけるコンタクト領域15のX軸方向における幅は、第2メサ部71-2におけるエミッタ領域12のX軸方向における幅と同一であってよい。ただし、第1メサ部71-1におけるコンタクト領域15のうち、X軸方向における両端に設けられたコンタクト領域15は、第2メサ部71-2のエミッタ領域12およびコンタクト領域15の双方に対向して配置されている。つまり、第1メサ部71-1および第2メサ部71-2の双方において、X軸方向における両端に設けられたベース領域14と隣接して、コンタクト領域15が配置されている。これにより、X軸方向における両端に設けられたベース領域14の下方のキャリアを効率よく引き抜くことができる。第1メサ部71-1における当該コンタクト領域15のX軸方向における幅は、第2メサ部71-2のエミッタ領域12およびコンタクト領域15のX軸方向における幅の和と同一であってよい。
ゲートトレンチ部40を挟んで隣接する2つのメサ部71において、エミッタ領域12およびコンタクト領域15をX軸方向においてずらして配置することで、正孔の引き抜きに寄与するコンタクト領域15を分散して配置することができる。このため、XY面において、正孔を偏りなく引き抜くことができ、半導体装置100のターンオフ時における耐量を向上させることができる。
なお、本例の半導体装置200においては、ダミーメサ部72の上面にはコンタクト領域15が露出している。コンタクト領域15の下方にはベース領域14が形成されてよい。また、本例の半導体装置200においては、メサ部71およびダミーメサ部72に蓄積領域16が形成されている。
また、第1メサ部71-1および第2メサ部71-2において、エミッタ領域12またはコンタクト領域15が形成されている領域には、ゲートトレンチ部40の短手方向(Y軸方向)に伸びるトレンチ部が形成されていない。つまり、エミッタ領域12およびコンタクト領域15が規則的に配置されている領域においては、ゲートトレンチ部40はメサ部71の内側に伸びる枝部または分岐部を有さない。また、当該領域には、ダミートレンチ部30も設けられていない。このような構造により、トレンチ部に阻害されずに、分散して配置したコンタクト領域15を介して正孔等のキャリアを効果的に引き抜くことができる。
図19は、図18におけるa-a断面の一例を示す図である。本例のa-a断面は、第1メサ部71-1のコンタクト領域15および第2メサ部71-2のエミッタ領域12を通過するYZ面である。
上述したように、第1メサ部71-1のコンタクト領域15と、第2メサ部71-2のコンタクト領域15とが、X軸方向においてずれて配置されている。このため、図19に示す断面において、第1メサ部71-1にはコンタクト領域15が設けられ、第2メサ部71-2にはエミッタ領域12が設けられている。このような配置により、正孔を偏りなく引き抜くことができる。
本例のダミーメサ部72には、コンタクト領域15、ベース領域14および蓄積領域16が、半導体基板10の上面21側から順番に設けられている。他の例では、ダミーメサ部72には、蓄積領域16が設けられていなくともよい。また、図1および図2Aに示した半導体装置100と同様に、メサ部71にも、蓄積領域16が設けられていなくてよい。
図20は、図18におけるa-a断面の他の例を示す図である。本例の半導体装置200は、ダミーメサ部72の構造が、図1から図17において説明した半導体装置100と同様である。つまり、本例の半導体装置200は、ダミーメサ部72において、第1ウェル領域13を有する。このような構造により、キャリアを更に容易に引き抜くことができる。また、半導体装置200における蓄積領域16の構造も、半導体装置100の蓄積領域16と同様であってよい。また、半導体装置200は、図16および図17に示した下面側領域28を備えてもよい。
図21は、第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の配置例を示す図である。本例では、各メサ部71におけるエミッタ領域12およびコンタクト領域15は、X軸方向における長さが同一である。第1メサ部71-1におけるコンタクト領域15は、第2メサ部71-2のエミッタ領域12と対向する位置に配置されており、第1メサ部71-1におけるエミッタ領域12は、第2メサ部71-2のコンタクト領域15と対向する位置に配置されている。
図22は、第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の他の配置例を示す図である。本例では、第1メサ部71-1および第2メサ部71-2において、コンタクト領域15が、エミッタ領域12よりも、X軸方向において長く形成されている。コンタクト領域15の長さは、エミッタ領域12の長さの倍以上であってよい。
第1メサ部71-1のエミッタ領域12が設けられるX軸方向における範囲は、第2メサ部71-2のコンタクト領域15が設けられるX軸方向における範囲に包含されている。第2メサ部71-2のエミッタ領域12が設けられるX軸方向における範囲は、第1メサ部71-1のコンタクト領域15が設けられるX軸方向における範囲に包含されている。このような構造により、キャリアの引き抜き速度を向上させることができる。
図23は、第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の他の配置例を示す図である。本例では、第1メサ部71-1および第2メサ部71-2において、エミッタ領域12が、コンタクト領域15よりも、X軸方向において長く形成されている。エミッタ領域12の長さは、コンタクト領域15の長さの倍以上であってよい。
第1メサ部71-1のコンタクト領域15が設けられるX軸方向における範囲は、第2メサ部71-2のエミッタ領域12が設けられるX軸方向における範囲に包含されている。第2メサ部71-2のコンタクト領域15が設けられるX軸方向における範囲は、第1メサ部71-1のエミッタ領域12が設けられるX軸方向における範囲に包含されている。このような構造により、チャネル密度を向上できる。
図24は、蓄積領域16の配置例を示す図である。本例の蓄積領域16は、XY面において、開口92を有する。開口92の内部には、ドリフト領域18が設けられてよい。開口92は、第1メサ部71-1および第2メサ部71-2において、コンタクト領域15と重なるように配置されてよい。このような構造により、第1メサ部71-1および第2メサ部71-2においてキャリアを引き抜くことができる。XY面における開口92の面積は、コンタクト領域15の面積と同一であってよく、小さくてもよい。開口92の面積は、コンタクト領域15の面積の半分以下であってもよい。
図25は、半導体装置100の製造方法の一例を示す図である。なお、半導体装置200も同様の方法で製造してよい。ステップS250において、ゲートトレンチ部40およびダミートレンチ部30が設けられた半導体基板10にベース領域14を形成する。ベース領域14は、半導体基板10の上面側からボロン等のP型の不純物を注入して形成してよい。
ステップS252において、蓄積領域16を形成する。蓄積領域16は、フォトレジスト等のマスクを用いて、半導体基板10の上面側からリン等のN型の不純物を注入して形成してよい。
ステップS254において、第1ウェル領域13を形成する。第1ウェル領域13は、フォトレジスト等のマスクを用いて、半導体基板10の上面側からボロン等のP型の不純物を注入して形成してよい。P型の不純物は、加速電圧を変更して、複数回に分けて異なる深さに注入してよい。
ステップS256において、コンタクト領域15を形成する。コンタクト領域15は、フォトレジスト等のマスクを用いて、半導体基板10の上面側からボロン等のP型の不純物を注入して形成してよい。
ステップS258において、半導体基板10の下面側の構造を形成する。例えばコレクタ領域22を形成する。
ステップS260において、所定の条件で半導体基板10をアニールする。これにより、ステップS250からS258において注入した不純物をドナーまたはアクセプタ化させて、各領域を形成する。
ステップS262において、エミッタ領域12を形成する。エミッタ領域12は、フォトレジスト等のマスクを用いて、半導体基板10の上面側からヒ素等のN型の不純物を注入して形成してよい。
ステップS264において、所定の条件で半導体基板10をアニールする。これにより、ステップS262において注入した不純物をドナー化させて、エミッタ領域12を形成する。
ステップS264の後に、層間絶縁膜26、コンタクトホール54、エミッタ電極52等を形成する。これにより、半導体装置100を製造できる。
なお、ステップS254は、ステップS264の後に行ってもよい。この場合、ステップS254の後に、アニール工程を有してよい。この場合、第1ウェル領域13を形成した後のアニールの回数を低減できるので、第1ウェル領域13の深さを精度よく制御できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した方法における各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の結果物を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・半導体基板、11・・・第2ウェル領域、12・・・エミッタ領域、13・・・第1ウェル領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、17・・・領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・上面、22・・・コレクタ領域、23・・・下面、26・・・層間絶縁膜、28・・・下面側領域、30・・・ダミートレンチ部、31・・・延伸部、32・・・ダミー絶縁膜、33・・・先端部、34・・・ダミー導電部、35・・・底部、36・・・端部、37・・・第2ダミー側壁、38・・・第1ダミー側壁、40・・・ゲートトレンチ部、41・・・延伸部、42・・・ゲート絶縁膜、43・・・先端部、44・・・ゲート導電部、45・・・ゲート配線、46・・・ゲート電極、52・・・エミッタ電極、54、55、56・・・コンタクトホール、57・・・接続部、58・・・コレクタ電極、71・・・メサ部、72・・・ダミーメサ部、73・・・窪み部、74・・・第1ゲート側壁、75・・・第2ゲート側壁、92・・・開口、100・・・半導体装置、200・・・半導体装置
本発明は、半導体装置に関する。
従来、ゲート絶縁型バイポーラトランジスタ(IGBT)等のパワー半導体素子が知られている(例えば、特許文献1参照)。IGBT等の半導体素子においては、ドリフト領域に正孔等のキャリアを蓄積することで、オン電圧を低下させることができる。
特許文献1 特開2015-72950号公報
正孔は、ゲートトレンチ部の下端と、ダミートレンチ部の下端に集まる。特にダミー導電部はエミッタ電極と同電位であるため、ダミートレンチ部の側壁には正孔の反転層が形成されやすい。
本発明の第1の態様においては、半導体基板の内部に設けられた第1導電型のドリフト領域と、前記半導体基板の上面に設けられた第1トレンチ部と、前記半導体基板の上面に設けられ、前記第1トレンチ部よりも深く形成されている第2トレンチ部と、いずれかの前記第1トレンチ部に隣接する前記半導体基板の領域において、前記半導体基板の前記上面と前記ドリフト領域との間に設けられた第2導電型のベース領域と、前記第2トレンチ部と隣接する前記半導体基板の領域において、前記第2トレンチ部の下端よりも深い位置まで設けられた第2導電型の第1ウェル領域と、を備える半導体装置を提供する。
上記半導体装置において、前記第1トレンチ部の下端から前記第2トレンチ部の下端までの長さは、前記第1トレンチ部の深さの20%以上であってよい。
上記いずれかの半導体装置において、前記第1ウェル領域は、前記ベース領域よりもドーピング濃度が高くてよい。
上記いずれかの半導体装置において、前記第1ウェル領域は、深さ方向のドーピング濃度の分布図において、少なくとも4つのピークを含んでよい。
本発明の第2の態様においては、半導体基板の内部に設けられた第1導電型のドリフト領域と、前記半導体基板の上面に設けられた第1トレンチ部および第2トレンチ部と、いずれかの前記第1トレンチ部に隣接する前記半導体基板の領域において、前記半導体基板の前記上面と前記ドリフト領域との間に設けられた第2導電型のベース領域と、前記第2トレンチ部と隣接する前記半導体基板の領域において、前記第2トレンチ部の下端よりも深い位置まで設けられた第2導電型の第1ウェル領域と、を備え、前記第1ウェル領域は、深さ方向のドーピング濃度の分布図において、少なくとも4つのピークを含む、半導体装置を提供する。
上記いずれかの半導体装置において、少なくとも4つの前記ピークのうち、前記半導体基板の上面側に最も近いピークのドーピング濃度は最も高くてよい。
上記いずれかの半導体装置において、前記第1トレンチ部および前記第2トレンチ部は、幅が異なっていてよい。
上記いずれかの半導体装置において、前記ウェル領域の深さは、2.0μm以上10μm以下であってよい。
上記いずれかの半導体装置において、前記ベース領域の深さは、0.5μm以上5.0μm以下であってよい。
上記いずれかの半導体装置において、前記第1トレンチ部と前記第2トレンチ部とに挟まれた前記半導体基板の領域である第1メサ部に、前記ドリフト領域よりもドーピング濃度が高い第1導電型のエミッタ領域を備えてよい。
上記いずれかの半導体装置において、前記ウェル領域は、前記第2トレンチ部に挟まれた前記半導体基板の領域である第2メサ部に形成されてよい。
上記いずれかの半導体装置において、少なくとも3つの前記第2トレンチ部が、連続して配列される第1領域を備えてよく、前記ウェル領域は、少なくとも2つの第2メサ部を連結してよい。
上記いずれかの半導体装置において、前記第1メサ部および前記第2メサ部の幅は、0.1μm以上3.0μm以下であってよい。
上記いずれかの半導体装置において、前記半導体基板の上面の上方に設けられたゲート電極と、前記半導体基板の上面の上方に設けられた上面電極と、備えてよく、前記第1トレンチ部は、第1絶縁膜と、前記ゲート電極に電気的に接続された第1導電部と、を含んでよく、前記第2トレンチ部は、第2絶縁膜と、前記上面電極に電気的に接続された第2導電部と、を含んでよい。
上記いずれかの半導体装置において、前記第2絶縁膜の膜厚は、前記第1絶縁膜の膜厚よりも厚くてよい。
上記いずれかの半導体装置において、前記半導体基板は、シリコン基板、炭化シリコン基板、または窒化物半導体基板のいずれかであってよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の実施形態に係る半導体装置100の上面を部分的に示す図である。
図1におけるa-a断面の一例を示す図である。
図1におけるa-a断面の一例を示す図である。
図1におけるa-a断面の一例を示す図である。
図2Aのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の例である。
図2Aのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の他の例である。
半導体装置100の上面の他の例を示す図である。
図3におけるa-a断面の一例を示す図である。
図3におけるa-a断面の一例を示す図である。
図4Bのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の例である。
図4Bのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の他の例である。
図3におけるa-a断面の一例を示す図である。
半導体装置100の上面の他の例を示す図である。
図5におけるa-a断面の一例を示す図である。
図5におけるa-a断面の他の例を示す図である。
図5におけるa-a断面の他の例を示す図である。
図3におけるa-a断面の他の例を示す図である。
図3におけるa-a断面の他の例を示す図である。
第1ウェル領域13の近傍を拡大した断面図である。
図11に示した構造において、底部35を覆う第1ウェル領域13の端部36の位置を変更した例を示す断面図である。
図11に示した構造において、底部35を覆う第1ウェル領域13の端部36の位置を変更した例を示す断面図である。
ダミートレンチ部30およびゲートトレンチ部40の他の例を示す図である。
第1ウェル領域13の他の例を示す図である。
半導体装置100のa-a断面の他の例を示す図である。
図3に示したb-b断面の一例を示す図である。
本発明の他の実施形態に係る半導体装置200の上面を部分的に示す図である。
図18におけるa-a断面の一例を示す図である。
図18におけるa-a断面の他の例を示す図である。
第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の配置例を示す図である。
第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の他の配置例を示す図である。
第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の他の配置例を示す図である。
蓄積領域16の配置例を示す図である。
半導体装置100の製造方法の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。半導体基板の深さ方向をZ軸とする。また、直交座標系は、本例ではいわゆる右手系である。
本明細書においては「エミッタ」、「コレクタ」の用語を用いているが、半導体装置はIGBTに限定されない。MOSFET等のトランジスタにおける「ソース」および「ドレイン」も、本明細書における「エミッタ」および「コレクタ」の用語の範囲に含まれ得る。
各実施例においては、第1導電型をN型、第2導電型をP型とした例を示しているが、第1導電型をP型、第2導電型をN型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。本明細書において領域間のドーピング濃度を比較する場合、それぞれの領域におけるピーク濃度を用いてよい。
本明細書において「同一」と称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。
図1は、本発明の実施形態に係る半導体装置100の上面を部分的に示す図である。本例の半導体装置100は、IGBT等のトランジスタを含む半導体チップである。図1においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図1においては半導体装置100における半導体基板の活性領域を示すが、半導体装置100は、活性領域を囲んでエッジ終端部を有してよい。活性領域は、半導体装置100をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端部は、半導体基板の上面側の電界集中を緩和する。エッジ終端部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置100は、半導体基板の内部に設けられたゲートトレンチ部40、ダミートレンチ部30、エミッタ領域12、ベース領域14、コンタクト領域15、第1ウェル領域13および第2ウェル領域11を備える。また、本例の半導体装置100は、半導体基板の上面の上方に設けられたエミッタ電極52およびゲート電極46を備える。エミッタ電極52およびゲート電極46は互いに分離して設けられる。
エミッタ電極52およびゲート電極46と、半導体基板の上面との間には層間絶縁膜が設けられるが、図1では省略している。本例の層間絶縁膜には、コンタクトホール54、コンタクトホール55およびコンタクトホール56が、当該層間絶縁膜を貫通して設けられる。
エミッタ電極52は、コンタクトホール54を通って、半導体基板の上面におけるエミッタ領域12、コンタクト領域15、ベース領域14および第1ウェル領域13と接触する。本例のコンタクトホール54は、それぞれのトレンチ部の間に設けられている。また、エミッタ電極52は、コンタクトホール56を通って、ダミートレンチ部30内のダミー導電部と接続される。エミッタ電極52とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部57が設けられてよい。接続部57は、熱酸化膜等の絶縁膜を挟んで、半導体基板の上面に設けられる。本例においてコンタクトホール56は、X軸方向におけるダミートレンチ部30の先端に配置される。
ゲート電極46は、コンタクトホール55を通って、ゲート配線45と接触する。ゲート配線45は、不純物がドープされたポリシリコン等で形成される。ゲート配線45と半導体基板との間には、熱酸化膜等の絶縁膜が設けられる。ゲート配線45は、半導体基板の上面において、ゲートトレンチ部40内のゲート導電部と接続される。ゲート配線45は、ダミートレンチ部30内のダミー導電部とは接続されない。本例のゲート配線45は、コンタクトホール55の下方から、ゲートトレンチ部40の先端部43まで設けられる。ゲートトレンチ部40の先端部43においてゲート導電部は半導体基板の上面に露出しており、ゲート配線45と接触する。
エミッタ電極52およびゲート電極46は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30は、半導体基板の上面において所定の配列方向(短手方向)に沿って所定の間隔で配列される。図1における配列方向はY軸方向である。
本例のゲートトレンチ部40は、配列方向と垂直な延伸方向(トレンチの長手方向、本例ではX軸方向)に沿って直線形状に延伸する2つの延伸部41と、延伸部41の先端において2つの延伸部41を接続する先端部43を有してよい。先端部43の少なくとも一部は、半導体基板の上面において曲線状に形成されることが好ましい。ゲートトレンチ部40の2つの延伸部41の先端を先端部43で接続することで、延伸部41の端部における電界集中を緩和できる。本明細書では、先端部43で接続された二つの延伸部41を、二つのゲートトレンチ部40として扱う場合がある。
ゲートトレンチ部40のそれぞれの延伸部41の間には、1つ以上のダミートレンチ部30が設けられる。ダミートレンチ部30は、ゲートトレンチ部40と同様に、2つの延伸部31の先端を接続する先端部33を有してよい。本例では、ゲートトレンチ部40のそれぞれの延伸部41の間に、2つの延伸部31および先端部33を有するダミートレンチ部30が設けられている。他の例のダミートレンチ部30は、先端部33を有さずに直線形状であってもよい。ダミートレンチ部30は、ゲート配線45とは重ならない位置に設けられる。本明細書では、先端部33で接続された二つの延伸部31を、二つのダミートレンチ部30として扱う場合がある。
エミッタ電極52は、ゲートトレンチ部40、ダミートレンチ部30、第1ウェル領域13、第2ウェル領域11、エミッタ領域12、ベース領域14およびコンタクト領域15の上方に設けられる。第2ウェル領域11は、コンタクトホール54の長手方向の端からゲート電極46に向かう方向に離れて、所定の範囲で設けられる。第2ウェル領域11の拡散深さは、ゲートトレンチ部40およびダミートレンチ部30の深さよりも深くてよい。ゲートトレンチ部40およびダミートレンチ部30の、ゲート電極46側の一部の領域は第2ウェル領域11に設けられる。ダミートレンチ部30の延伸方向の端および先端部の底は、第2ウェル領域11に覆われていてよい。
本例では、各トレンチ部に挟まれた半導体基板の領域をメサ部71と称する。ただし、2つのダミートレンチ部30(または2つの延伸部31)に挟まれた半導体基板の領域をダミーメサ部72と称する。メサ部71およびダミーメサ部72は、各トレンチ部に挟まれた半導体基板の領域において、トレンチ部の最も深い底部よりも上面側の領域である。
メサ部71には、ベース領域14が設けられる。第2ウェル領域11は第2導電型である。ベース領域14は、第2ウェル領域11よりもドーピング濃度の低いP-型であり、第2ウェル領域11はP+型である。
メサ部71のベース領域14の上面には、ベース領域14よりもドーピング濃度の高いP+型のコンタクト領域15が設けられる。第2ウェル領域11は、活性領域におけるコンタクト領域15のうち、トレンチ部の延伸方向で最も端に配置されたコンタクト領域15から、ゲート電極46の方向に離れて設けられている。また、ベース領域14の上面には、半導体基板よりもドーピング濃度が高いN+型のエミッタ領域12が選択的に形成される。
コンタクト領域15およびエミッタ領域12のそれぞれは、Y軸方向において隣接する一方のトレンチ部から、他方のトレンチ部まで設けられる。コンタクト領域15およびエミッタ領域12は、トレンチ部の延伸方向(X軸方向)に沿って、交互に半導体基板の上面に露出するように設けられる。コンタクト領域15およびエミッタ領域12は、メサ部71の上面において、X軸方向の両端部において露出するベース領域14に挟まれた領域に設けられてよい。
他の例のメサ部71には、コンタクト領域15およびエミッタ領域12が延伸方向(X軸方向)に沿ってストライプ状に設けられてもよい。例えばトレンチ部に隣接する領域にエミッタ領域12が設けられ、エミッタ領域12に挟まれた領域にコンタクト領域15が設けられる。
ダミーメサ部72には、ベース領域14よりもドーピング濃度の高い第2導電型の第1ウェル領域13が設けられる。本例の第1ウェル領域13は、P+型である。第1ウェル領域13のドーピング濃度は、第2ウェル領域11のドーピング濃度と同一であってよく、異なっていてもよい。第1ウェル領域13のドーピング濃度は、ベース領域14のドーピング濃度の5倍以上であってよく、10倍以上であってもよい。
第1ウェル領域13は、ダミーメサ部72の上面に露出して設けられる。本例の第1ウェル領域13は、Y軸方向において隣接するメサ部71におけるエミッタ領域12およびコンタクト領域15と対向する範囲に設けられている。第1ウェル領域13は、ダミーメサ部72の上面において、一方のダミートレンチ部30と接する位置から、他方のダミートレンチ部30と接する位置までY軸方向に連続して設けられる。第1ウェル領域13は、ダミーメサ部72の上面において、X軸方向の両端部において露出するベース領域14に挟まれた領域に、連続して設けられてよい。
メサ部71に設けられたコンタクトホール54は、コンタクト領域15およびエミッタ領域12の各領域の上方に設けられる。ダミーメサ部72に設けられたコンタクトホール54は、第1ウェル領域13の上方に設けられる。コンタクトホール54は、ベース領域14および第2ウェル領域11に対応する領域には設けられない。ダミーメサ部72の上面には、エミッタ領域は設けられなくてよい。ダミーメサ部72の上面の、少なくともコンタクトホール54が形成される領域に、コンタクト領域15が設けられてもよい。
図2Aは、図1におけるa-a断面の一例を示す図である。本例のa-a断面は、エミッタ領域12を通過するYZ面である。本例の半導体装置100は、当該断面において、半導体基板10、層間絶縁膜26、エミッタ電極52およびコレクタ電極58を有する。層間絶縁膜26は、例えばボロンおよびリン等の不純物が添加されたシリケートガラスである。層間絶縁膜26は、半導体基板10の上面21において選択的に形成される。エミッタ電極52は、半導体基板10および層間絶縁膜26の上面21に設けられる。コレクタ電極58は、半導体基板10の下面23に設けられる。コレクタ電極58は、半導体基板10の下面23全体に設けられてよい。
半導体基板10は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板10はシリコン基板である。
半導体基板10の内部には、N-型のドリフト領域18が設けられる。当該断面におけるドリフト領域18は、半導体基板10のうち、エミッタ領域12、ベース領域14、第1ウェル領域13、バッファ領域20およびコレクタ領域22が形成されずに残存した領域である。
いずれかのゲートトレンチ部40に隣接する半導体基板10の領域において、半導体基板10の上面21と、ドリフト領域18との間には、P-型のベース領域が設けられる。本例では、それぞれのメサ部71に、P-型のベース領域が設けられる。ベース領域14は、半導体基板10の上面からボロン等のP型の不純物を注入することで形成されてよい。
メサ部71において、ベース領域14の上面には、N+型のエミッタ領域12が設けられる。エミッタ領域12は、半導体基板10の上面からリンや砒素等のN型の不純物を注入することで形成されてよい。
いずれかのダミートレンチ部30と隣接する半導体基板10の領域において、半導体基板10の上面21と、ドリフト領域18との間には、第1ウェル領域13が設けられる。第1ウェル領域13は、半導体基板10の上面21から、ダミートレンチ部30の下端よりも深い位置まで設けられる。図2Aに示す断面においては、ダミーメサ部72の全体と、ダミーメサ部72の下方の領域とに第1ウェル領域13が設けられている。
第1ウェル領域13の下端は、第1ウェル領域13およびドリフト領域18の深さ方向(Z軸方向)におけるドーピング濃度分布に基づいて定めてよい。本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物(ドーパント)の濃度を指す。拡がり抵抗(SR)法等により測定した、ドナーおよびアクセプタの濃度差(ネットドーピング濃度)分布が極小値となる深さ位置を、第1ウェル領域13の下端としてよい。
ゲートトレンチ部40は、半導体基板10の上面21から半導体基板10の内部まで形成され、側壁においてエミッタ領域12およびベース領域14と接している。本例のゲートトレンチ部40は、第1ウェル領域13とは接していない。本例のゲートトレンチ部40は、半導体基板10の上面21から、エミッタ領域12およびベース領域14を貫通して設けられる。
ダミートレンチ部30は、半導体基板10の上面21から半導体基板10の内部まで形成され、側壁において第1ウェル領域13と接している。ダミートレンチ部30の側壁のうち、ゲートトレンチ部40と対向する側壁は、エミッタ領域12およびベース領域14と接していてよい。ゲートトレンチ部40およびダミートレンチ部30は、Z軸方向において、同一の深さ位置Z1まで設けられてよい。
本例のゲートトレンチ部40の底部は、ドリフト領域18内に配置される。ダミートレンチ部30の底部は、ドリフト領域18内に配置されてよく、第1ウェル領域13に覆われていてもよい。なお、トレンチ部が各ドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
バッファ領域20は、ドリフト領域18の下面側に形成される。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。バッファ領域20は、ベース領域14の下面側から広がる空乏層が、P+型のコレクタ領域22に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域20の下面側には、P+型のコレクタ領域22が形成される。
ゲートトレンチ部40は、ゲート絶縁膜42およびゲート導電部44を有する。ゲート絶縁膜42は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜42は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチの内部においてゲート絶縁膜42に覆われている。つまりゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。
ゲート導電部44は、深さ方向において、ゲート絶縁膜42を挟んで、少なくとも隣接するベース領域14と対向する領域を含む。当該断面におけるゲートトレンチ部40は、半導体基板10の上面において層間絶縁膜26により覆われる。ゲート導電部44に所定の電圧が印加されると、ベース領域14のうちゲートトレンチ部40に接する界面の表層に電子の反転層によるチャネルが形成される。
本例のダミートレンチ部30は、ダミー絶縁膜32およびダミー導電部34を有する。ダミー絶縁膜32は、ダミートレンチの内壁を覆って形成される。ダミー導電部34は、ダミートレンチ部30の内部に形成され、且つ、ダミー絶縁膜32により覆われている。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。ダミー導電部34は、ゲート導電部44と同一の材料で形成されてよい。例えばダミー導電部34は、ポリシリコン等の導電材料で形成される。ダミー導電部34は、深さ方向においてゲート導電部44と同一の長さを有してよい。当該断面におけるダミートレンチ部30は、半導体基板10の上面において層間絶縁膜26により覆われる。なお、ダミートレンチ部30およびゲートトレンチ部40の底部は、下側に凸の曲面状(断面においては曲線状)であってよい。
メサ部71の幅とダミーメサ部72の幅は等しくてよい。メサ部71の幅は、典型的には1.0μmであり、0.1μm以上3.0μm以下であってよい。ゲートトレンチ部の幅WGTとダミートレンチ部30の幅WDTは、等しくてもよいし、異なっていてもよい。本例では、等しい。また、メサ部71の幅Cはダミーメサ部72の幅Dと等しくてよい。
コンタクトホール54のY軸方向の幅は、メサ部71とダミーメサ部72とで等しくてよい。コンタクトホール54の幅は、典型的には0.6μmであり、メサ幅やダミーメサ幅を越えない範囲で、0.05μm以上2.0μm以下であってよい。
ダミートレンチ部30を設けることで、キャリアの蓄積効果を高めて伝導度変調を促進し、オン電圧を低下させることができる。また、ゲートトレンチ部40に対するダミートレンチ部30の割合を調整することで、半導体装置100のスイッチング速度を調整することができる。
半導体装置100のターンオフ時には、ドリフト領域18のトレンチ底部近傍に蓄積されたキャリアは、第2導電型の領域を介してエミッタ電極52に引き抜かれる。蓄積されたキャリアの濃度に対してターンオフ時におけるキャリアの引き抜き速度が遅いと、半導体装置100の耐量が低下してしまう。キャリアの引き抜き速度とは、半導体装置100のターンオフ時において、単位時間当たりにドリフト領域18からエミッタ電極52等に引き抜かれる正孔等のキャリア量を指す。
半導体装置100では、ダミートレンチ部30よりも深く形成した第1ウェル領域13を設けることで、トレンチ底部近傍に蓄積された正孔等のキャリアを効率よく引き抜くことができる。このため、半導体装置100のオン電圧を低下させることと、半導体装置100の耐量の維持を容易に両立することができる。
図2Bは、図1におけるa-a断面の一例を示す図である。本例の半導体装置100では、半導体基板10と接続するためのコンタクトのコンタクト幅が図2Aの場合と異なる。本例では、第1ウェル領域13上に形成されたコンタクトのコンタクト幅Bが、エミッタ領域12上に形成されたコンタクトのコンタクト幅Aと異なる。本例のコンタクト幅Bは、コンタクト幅Aよりも大きくてもよいし、小さくてもよい。本例ではコンタクト幅Bがコンタクト幅Aより大きい。即ち、ダミートレンチ部30同士の間のコンタクト幅Bを、ダミートレンチ部30とゲートトレンチ部40との間のコンタクト幅Aよりも大きくすることにより、半導体装置100のターンオフ耐量を改善できる。
コンタクト幅Aとコンタクト幅Bとの比(A/B)は、0.2以上2.0以下であってよい。コンタクト幅Bがコンタクト幅Aより大きい場合は、比(A/B)は0.2以上1.0未満で、さらに0.4以上0.7以下であってよい。一方、コンタクト幅Bがコンタクト幅Aより小さい場合は、比(A/B)は1.0より大きく2.0以下で、さらに1.3以上1.7以下であってよい。
図2Cは、図1におけるa-a断面の一例を示す図である。本例の半導体装置100では、ダミーメサ部72のY軸方向の幅が、メサ部71のY軸方向の幅と異なる点で、図2Aの場合と相違する。本例では、ダミーメサ部72の幅Dが、ダミートレンチ部30とゲートトレンチ部40との間のメサ部71の幅Cと異なる。本例のダミーメサ部72の幅Dは、メサ部71の幅Cよりも大きくてよい。ダミーメサ部72の幅Dを、他のメサ部71の幅Cよりも大きくすることにより、半導体装置100のターンオフ耐量を改善できる。
メサ部71の幅Cとダミーメサ部72の幅Dとの比(D/C)は、0.2より大きく5.0以下であってよい。ダミーメサ部72の幅Dがメサ部71の幅Cより小さい場合は、比(D/C)は0.2以上1.0未満で、さらに0.4以上0.7以下であってよい。一方、ダミーメサ部72の幅Dがメサ部71の幅Cより大きい場合は、比(D/C)は1.0より大きく5.0以下で、さらに2.0以上4.0以下であってよい。
図2Dは、図2Aのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の例である。c-c断面では、半導体基板10の上面側からエミッタ領域12、ベース領域14、ドリフト領域18の順で配置される。d-d断面では、第1ウェル領域13のドーピング濃度分布は、半導体基板10の上面からガウス分布状であってよい。ガウス分布は、半導体基板10の上面に導入されたドーパントが熱拡散で拡散したときのプロファイルである。
ベース領域14とドリフト領域18とのpn接合の上面からの深さ、すなわちベース領域14の深さは、トレンチ部の下端位置Z1より深い。一方、第1ウェル領域13とドリフト領域18とのpn接合の深さ、すなわち第1ウェル領域13の深さは、トレンチ部の下端位置Z1より深くてよい。ベース領域14の深さは、典型的には3.0μmであり、0.5μm以上5.0μm以下であってよい。第1ウェル領域13の深さは、典型的には7.0μmであり、2.0μm以上10μm以下であってよい。
図2Eは、図2Aのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の他の例である。本例のc-c断面でのドーピング濃度分布は、図2Dにおけるc-c断面でのドーピング濃度分布と同一である。本例では、図2Dの場合に対して、d-d断面のドーピング濃度分布が異なる。本例の第1ウェル領域13は、第1ウェル領域13-1~第1ウェル領域13-4の4つのピークを有する。例えば、d-d断面では、第1ウェル領域13のドーピング濃度分布は、コンタクト抵抗を下げる一段目、ベース領域14とほぼ同じドーピング濃度分布の二段目、ベース領域14より深い位置に濃度ピークを備える三段目、三段目よりもさらに深い位置に濃度ピークを備える四段目からなる。
なお、第1ウェル領域13のピーク位置の個数や深さは、この例に限らない。第1ウェル領域13の四段目は、ドリフト領域18に接し、pn接合を有する。各濃度ピーク間の谷の部分の極小濃度は、ドリフト領域18のドーピング濃度より高くてよい。図2Eの第1ウェル領域13の三段目および四段目のピーク濃度は、ベース領域14のピーク濃度より高くてよく、ベース領域14より低くてもよい。
また、三段目のピーク位置は、ベース領域14とドリフト領域18とのpn接合の位置よりも深くてよい。また、四段目のピーク位置は、トレンチ部の下端位置Z1より浅くてもよい。
図3は、半導体装置100の上面の他の例を示す図である。本例の半導体装置100は、図1および図2Aにおいて説明した半導体装置100の構成に加え、蓄積領域16を更に備える。蓄積領域16は、ドリフト領域18よりもドーピング濃度の高い、第1導電型の領域である。本例の蓄積領域16は、N+型である。
蓄積領域16は、半導体基板10の上面には露出しない。蓄積領域16は、ドリフト領域18と、ベース領域14との間に形成されてよい。図3では、半導体基板10の上面21と平行なXY面内において蓄積領域16が設けられる領域を、破線で示している。本例では、当該面内において互いに分離した複数の蓄積領域16が設けられる。
少なくとも一方がゲートトレンチ部40である2つのトレンチ部に挟まれたメサ部71の少なくとも一部の領域には、蓄積領域16が設けられる。本例の蓄積領域16は、少なくともエミッタ領域12の下方に設けられる。蓄積領域16は、コンタクト領域15の下方にも設けられてよい。本例の蓄積領域16は、幅方向(Y軸方向)におけるメサ部71の全体に設けられている。蓄積領域16は、メサ部71の上面に露出するベース領域14の下方には設けられなくともよい。これに対して、ダミーメサ部72には、ベース領域14よりもドーピング濃度の高い蓄積領域16が設けられていない。
図4Aは、図3におけるa-a断面の一例を示す図である。本例のa-a断面は、エミッタ領域12を通過するYZ面である。本例の半導体装置100は、図2Aに示した半導体装置100の構成に加え、蓄積領域16を更に備える。蓄積領域16は、それぞれのメサ部71において、ベース領域14とドリフト領域18との間に設けられる。本例の蓄積領域16は、それぞれのメサ部71において、一方のトレンチ部に隣接する領域から、他方のトレンチ部に隣接する領域まで設けられている。
蓄積領域16は、ドリフト領域18よりもドーピング濃度の高いN+型の領域である。例えば、ドリフト領域18およびベース領域14の間において、ドリフト領域18のドーピング濃度の平均値よりも、10倍以上のドーピング濃度を有する領域を蓄積領域16としてよい。蓄積領域16のドーピング濃度は、ドリフト領域18のドーピング濃度の50倍以上であってよく、100倍以上であってもよい。蓄積領域16は、半導体基板10の上面21から、リンまたはプロトン等のN型の不純物を注入することで形成されてよい。
蓄積領域16を設けることで、蓄積領域16の下方に蓄積されるキャリア濃度を更に高めることができる。このため、半導体装置100のオン電圧を低減できる。また、第1ウェル領域13を設けることで、蓄積領域16により蓄積されたキャリアを効率よく引き抜くことができる。このため、蓄積領域16を設けても、半導体装置100の耐量を維持できる。
図4Bは、図3におけるa-a断面の一例を示す図である。本例の半導体装置100では、ダミーメサ部72に蓄積領域16を有する点で、図4Aの場合と相違する。本例の蓄積領域16は、メサ部71に形成された蓄積領域16-1と、ダミーメサ部72に形成された蓄積領域16-2とを含む。蓄積領域16-1および蓄積領域16-2は、同一のプロセスで同時に形成されてよい。また、蓄積領域16-1および蓄積領域16-2は、異なるプロセスにより、異なるドーパント濃度で形成されてもよい。
蓄積領域16-2は、ダミーメサ部72において、ダミートレンチ部30で挟まれて形成される。即ち、蓄積領域16-2の上端および下端は、第1ウェル領域13に接して設けられている。蓄積領域16-2は、ドリフト領域18よりもドーピング濃度の高い、第1導電型の領域である。本例の半導体装置100は、ダミーメサ部72に蓄積領域16-2を設けることにより、ターンオン時にダミートレンチ部30の底部におけるP型の反転層を経由したキャリアの引抜きを抑制し、ターンオン損失を低減できる。
図4Cは、図4Bのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の例である。c-c断面では、半導体基板10の上面側からエミッタ領域12、ベース領域14、ドリフト領域18の順で配置される。d-d断面では、第1ウェル領域13のドーピング濃度分布は、半導体基板10の上面からガウス分布状であってよい。ガウス分布は、半導体基板10の上面に導入されたドーパントが熱拡散で拡散したときのプロファイルである。
半導体基板10の上面から蓄積領域16のドーピング濃度のピーク位置までの深さは、当該ピーク位置からトレンチ部の下端位置Z1までの深さよりも深くてよい。蓄積領域16のピーク位置は、典型的には4.0μmであり、1.0μm以上6.0μm以下であってよい。
図4Dは、図4Bのc-c断面およびd-d断面を切断したときのドーピング濃度の分布図の他の例である。図2Dの場合に対して、d-d断面のドーピング濃度分布が異なる。本例の第1ウェル領域13は、第1ウェル領域13-1~第1ウェル領域13-3の3つのピークを有する。例えば、d-d断面では、ドーピング濃度分布は、コンタクト抵抗を下げる第1ウェル領域13の一段目、ベース領域14とほぼ同じ分布の第1ウェル領域13の二段目、蓄積領域16-2、蓄積領域16-2より深い位置に濃度ピークを備える第1ウェル領域13の三段目からなる。図4Dの第1ウェル領域13の三段目のピーク濃度は、蓄積領域16-2のピーク濃度より高くてよく、蓄積領域16-2より低くてもよい。本例では、第1ウェル領域13の三段目のピーク濃度は、蓄積領域16-2のピーク濃度より高い。
図4Eは、図3におけるa-a断面の一例を示す図である。本例の半導体装置100では、ダミー絶縁膜32の膜厚d1とゲート絶縁膜42の膜厚d2が異なる点で、図4Aの場合と相違する。本例のダミー絶縁膜32の膜厚d1は、ゲート絶縁膜42の膜厚d2よりも厚い。これにより、ターンオン時にダミートレンチ部30の底部におけるP型の反転層を経由したキャリアの引抜きを抑制し、ターンオン損失を低減できる。膜厚d2は、典型的には0.1μmであり、0.05μm以上0.3μm以下であってよい。膜厚d1は、典型的には0.2μmであり、膜厚d2より厚い範囲で0.1μm以上1.0μm以下であってよい。これにより、ターンオン時にダミートレンチ部30の底部におけるP型の反転層を経由したキャリアの引抜きを抑制し、ターンオン損失を低減できる。
本例では、ダミートレンチ部30およびゲートトレンチ部40のY軸方向の幅が同一で、ダミー絶縁膜32の膜厚d1が厚くなるので、ダミー導電部34のY軸方向の幅がゲート導電部44のY軸方向の幅よりも小さくなる。なお、ダミートレンチ部30のY軸方向の幅をゲートトレンチ部40のY軸方向の幅よりも大きくすることにより、ダミー絶縁膜32の膜厚d1をゲート絶縁膜42の膜厚d2よりも大きくしてもよい。
図5は、半導体装置100の上面の他の例を示す図である。本例の半導体装置100は、図3および図4Aに示した半導体装置100の構成に対して、蓄積領域16の配置が異なる。他の構成は、図3および図4Aに示した半導体装置100と同一である。
本例の蓄積領域16は、少なくとも一部のメサ部71において、少なくとも一方のトレンチ部に隣接する領域には設けられていない。図5の例では、蓄積領域16は、それぞれのメサ部71において、ゲートトレンチ部40には接しており、ダミートレンチ部30には接していない。また、蓄積領域16は、ダミーメサ部72には設けられていない。
図6は、図5におけるa-a断面の一例を示す図である。本例のa-a断面は、エミッタ領域12を通過するYZ面である。本例の半導体装置100は、図4Aに示した半導体装置100の構成に対して、蓄積領域16の配置が異なる。他の構成は、図4Aに示した半導体装置100と同一である。
本例の蓄積領域16は、半導体基板10の内部においてゲートトレンチ部40に隣接する領域に設けられる。蓄積領域16は、ベース領域14と接して設けられていてよく、ベース領域14と離れて設けられていてもよい。ただし、蓄積領域16は、メサ部71の内部(すなわち、半導体基板10の上面21から、トレンチ部の下端までの領域)に設けられることが好ましい。
それぞれのメサ部71では、半導体基板10の内部においてダミートレンチ部30に隣接し、且つ、蓄積領域16と同一の深さ位置の領域17のN型のドーピング濃度が、蓄積領域16よりも低い。本例の領域17は、ドリフト領域18と同一のドーピング濃度を有する。蓄積領域16は、Y軸方向において、メサ部71の幅の半分以下の領域に設けられてよく、半分以上の領域に設けられてもよい。
このような構造により、ゲートトレンチ部40の下端近傍においてキャリアを蓄積することができ、且つ、ターンオフ時には、メサ部71からも正孔等のキャリアを引き抜くことができる。例えば、ダミートレンチ部30の近傍を通過したキャリアは、ベース領域14およびコンタクト領域15を通って、エミッタ電極52に引き抜かれる。
図7は、図5におけるa-a断面の他の例を示す図である。本例の半導体装置100は、図6に示した半導体装置100の構成に対して、蓄積領域16のZ軸方向における配置が異なる。他の構成は、図6に示した半導体装置100と同一である。
本例の蓄積領域16は、ベース領域14と離れて配置されている。蓄積領域16とベース領域14との間には、ドリフト領域18が設けられてよい。なお、蓄積領域16は、ゲートトレンチ部40に接しており、且つ、ダミートレンチ部30には接していない。蓄積領域16の一部の領域は、ゲートトレンチ部40の下端よりも下側に設けられてよい。
本例のゲートトレンチ部40の底部は、下側に凸の曲面形状を有する。蓄積領域16は、ゲートトレンチ部40の底部における曲面の一部を覆ってよい。このような構造によっても、ゲートトレンチ部40の下端近傍においてキャリアを蓄積することができ、且つ、ターンオフ時には、メサ部71からも正孔等のキャリアを引き抜くことができる。
図8は、図5におけるa-a断面の他の例を示す図である。本例の半導体装置100は、図6に示した半導体装置100の構成に対して、蓄積領域16の配置が異なる。他の構成は、図6に示した半導体装置100と同一である。
本例の半導体装置100は、それぞれのメサ部71において、第1の蓄積領域16-1および第2の蓄積領域16-2を有する。第1の蓄積領域16-1は、図6に示した蓄積領域16と同一であり、第2の蓄積領域16-2は、図7に示した蓄積領域16と同一である。
第1の蓄積領域16-1および第2の蓄積領域16-2は、同一のドーピング濃度であってよく、異なるドーピング濃度であってもよい。Z軸方向から見て、第1の蓄積領域16-1の少なくとも一部の領域と、第2の蓄積領域16-2の少なくとも一部の領域とは重なって配置されている。
第1の蓄積領域16-1および第2の蓄積領域16-2は、Z軸方向において離れて設けられてよい。この場合、第1の蓄積領域16-1および第2の蓄積領域16-2の間には、ドリフト領域18が設けられてよい。第1の蓄積領域16-1および第2の蓄積領域16-2は、Z軸方向において連続して設けられてよい。この場合、第1の蓄積領域16-1および第2の蓄積領域16-2の深さ方向におけるドーピング濃度分布は、第1の蓄積領域16-1および第2の蓄積領域16-2のそれぞれの領域内にピークを有してよい。当該ピーク間におけるドーピング濃度は、ドリフト領域18のドーピング濃度よりも大きい。
このような構造によっても、ゲートトレンチ部40の下端近傍においてキャリアを蓄積することができ、且つ、ターンオフ時には、メサ部71からも正孔等のキャリアを引き抜くことができる。
図9は、図3におけるa-a断面の他の例を示す図である。本例の半導体装置100は、図4Aに示した半導体装置100の構成に対して、蓄積領域16の配置が異なる。他の構成は、図4Aに示した半導体装置100と同一である。
本例の半導体装置100は、それぞれのメサ部71において、第1の蓄積領域16-1および第2の蓄積領域16-2を有する。第1の蓄積領域16-1は、図4Aに示した蓄積領域16と同一である。第2の蓄積領域16-2は、メサ部71の内部において第1の蓄積領域16-1よりも下方に設けられる。第2の蓄積領域16-2は、第1の蓄積領域16-1と同一のドーピング濃度を有してよく、異なるドーピング濃度を有してもよい。半導体装置100は、メサ部71の内部において、深さ方向に3段以上設けられた蓄積領域16を備えてもよい。
第2の蓄積領域16-2は、第1の蓄積領域16-1と同様に、Y軸方向において、一方のトレンチ部に接する領域から、他方のトレンチ部に接する領域まで設けられる。第1の蓄積領域16-1および第2の蓄積領域16-2は、Z軸方向において離れて設けられてよく、連続して設けられてもよい。このような構造により、キャリア蓄積効果を更に高めることができる。
なお、蓄積領域16を深さ方向に多段に設けることで、ターンオン時において、ベース領域14のゲートトレンチ部40との界面近傍に形成されたチャネルを通過した電子電流が、メサ部71のY軸方向における中央近傍に流れやすくなる。
ターンオン時の初期における電流の主体は、正孔電流ではなく電子電流である。初期とは、ゲート電圧Vgeが、閾値電圧に達する直前から、ほぼ閾値電圧の値でVgeが一定となるミラー期間に入る前までの期間である。Vgeが閾値電圧に近くなると、チャネルが開きかけ、電子のドリフト領域18への注入が始まる。
チャネルから下方に向かう電子は、第1の蓄積領域16-1において一旦配列方向(Y軸方向、または、ゲートトレンチ部40の近傍からメサ部71中央に向かう方向)に流れる可能性がある。第2の蓄積領域16-2が設けられていない場合、第1の蓄積領域16-1よりも下方のドリフト領域18においては、ゲートトレンチ部40近傍は、電子の蓄積層が既に形成されているため(N型領域の電子の蓄積層が形成される閾値電圧は、P型領域の反転層の閾値電圧よりはるかに小さい)、ドリフト領域18よりも低インピーダンスである。そのため、電子電流はゲートトレンチ部40近傍を主として流れる。
電子が裏面のコレクタ領域22に達すると、コレクタ領域22からバッファ領域20およびドリフト領域18にかけて、正孔の注入が開始する。これにより、トレンチ部の下端近傍に正孔が蓄積される。一例として、ゲートトレンチ部40の下端近傍から、第1の蓄積領域16よりも下方のダミートレンチ部30の側部にかけて、正孔が1.0×1016[cm-3]のオーダーで存在する。
正孔は、ゲートトレンチ部40の下端と、ダミートレンチ部30の下端に集まる。特にダミー導電部34はエミッタ電極52と同電位であるため、ダミートレンチ部30の側壁には正孔の反転層が形成されやすい。コレクタ領域22から注入された正孔は、この正孔の反転層の近傍に集まる。正孔は、ダミートレンチ部30からゲートトレンチ部40の下端にかけて連続的に分布する。この正孔分布に起因して、ターンオン時に、ゲートトレンチ部40の下端近傍へ、大きな変位電流が流れる場合がある。
本例の半導体装置100は、第2の蓄積領域16-2を更に備えている。この場合、電子電流にとってのインピーダンスは、第1の蓄積領域16-1の中央近傍からゲートトレンチ部40近傍に戻って第2の蓄積領域16-2に流れる経路よりも、第1の蓄積領域16-1から第2の蓄積領域16-2に直接流れる経路の方が低い。
それぞれの蓄積領域の下方のうち、ゲートトレンチ部40に隣接するホール高濃度領域には正孔が蓄積されやすい。また、電子電流がゲートトレンチ部40の近傍ではなく、メサ部71中央近傍を流れることで、当該ホール高濃度領域への正孔の蓄積が促進される。このため、電子電流がメサ部71中央近傍に流れることが促進される。
蓄積領域16を深さ方向に多段に設けることで、電子電流がメサ部71の中央付近を下方に進みやすくなる。電子電流がメサ部71の中央付近を流れると、メサ部71の底部近傍における正孔分布は、電子電流によりメサ部71中央付近で分断される。このため電子電流の経路よりもダミートレンチ部30側の正孔は、ゲートトレンチ部40側には流れない。このメサ部71中央部における正孔分布の分断が、ゲートトレンチ部40の下端における正孔の蓄積を抑制する。このため、変位電流を小さくできる。変位電流を小さくできるので、ゲート導電部44の充電も小さくなり、ゲート電極Vgeの瞬間的な増加も抑制される。これにより、コレクタ・エミッタ間電圧の電圧減少率(dV/dt)も抑制できる。
図10は、図3におけるa-a断面の他の例を示す図である。本例の半導体装置100は、図1から図9において説明したいずれかの態様の半導体装置100に比べて、第1ウェル領域13の形状が異なる。他の構成は、図1から図9において説明したいずれかの半導体装置100と同一である。図10においては、図9に示した半導体装置100において、第1ウェル領域13の形状を変化させた例を示している。
本例の第1ウェル領域13は、YZ面において、Y軸方向の幅が極小となる窪み部73を有する。また、第1ウェル領域13は、Z軸方向における位置が異なる複数の窪み部73を有してよい。少なくとも一つの窪み部73は、ダミートレンチ部30の下端よりも下側に設けられてよい。第1ウェル領域13は、窪み部73よりも上側と、下側のそれぞれにおいて、ドーピング濃度のピークを有する。
本例の第1ウェル領域13は、P型の不純物を、注入深さを変えて複数回注入することで形成できる。不純物の注入深さを変化させることで、より深い位置まで第1ウェル領域13を形成することができる。つまり、Y軸方向における幅が比較的に小さく、且つ、Z軸方向における深さが大きい第1ウェル領域13を容易に形成できる。第1ウェル領域13を深くまで形成することで、正孔等のキャリアを容易に引き抜くことができる。
一例として、第1ウェル領域13は、ダミートレンチ部30よりも20%以上深く形成されてよく、50%以上深く形成されてもよい。また、第1ウェル領域13と、ダミートレンチ部30との深さの差分は、Y軸方向におけるダミーメサ部72の幅よりも大きくてよい。第1ウェル領域13は、第2ウェル領域11よりも深く形成されてもよい。
図11は、第1ウェル領域13の近傍を拡大した断面図である。本例のダミートレンチ部30は、YZ面において、第1ダミー側壁38、第2ダミー側壁37および底部35を有する。第1ダミー側壁38は、第1ウェル領域13と接する。第2ダミー側壁37は、YZ面において、第1ダミー側壁38とは逆側の側壁である。
本例の第1ウェル領域13は、ダミートレンチ部30の底部35の少なくとも一部を覆う。本例の底部35は、第1ダミー側壁38および第2ダミー側壁37の下端から、下側に突出した曲面形状を有する。第1ウェル領域13の下端位置Z2は、ダミートレンチ部30の下端位置Z1よりも下側に配置されている。
ダミートレンチ部30の側壁のうち、ベース領域14と接する部分と同一の傾きを有する領域を、第2ダミー側壁37としてよい。第1ダミー側壁38は、第2ダミー側壁37と逆側の側壁であって、且つ、第2ダミー側壁37と同一の深さ範囲の側壁である。底部35は、第1ダミー側壁38および第2ダミー側壁37に比べて、半導体基板10の上面21に対する傾きが小さい領域を指してよい。第1ウェル領域13がダミートレンチ部30の底部35の少なくとも一部を覆うことで、キャリアの引き抜き速度を更に向上させることができる。
第1ウェル領域13は、ダミートレンチ部30の底部35において、幅方向(Y軸方向)における中央Y1と、第1ダミー側壁38との間の領域の少なくとも一部を覆う。つまり、底部35を覆う第1ウェル領域13のY軸方向の端部36の位置Y2は、底部35の中央位置Y1と、第1ダミー側壁38との間に配置される。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図12は、図11に示した構造において、底部35を覆う第1ウェル領域13の端部36の位置を変更した例を示す断面図である。本例の第1ウェル領域13は、底部35の中央Y1よりも、第2ダミー側壁37側まで、底部35を覆う。つまり、第1ウェル領域13の端部36の位置Y2は、底部35の中央位置Y1と、第2ダミー側壁37との間に配置される。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図13は、図11に示した構造において、底部35を覆う第1ウェル領域13の端部36の位置を変更した例を示す断面図である。本例の第1ウェル領域13は、底部35の全体を覆う。つまり、第1ウェル領域13の端部36の位置Y2は、第2ダミー側壁37よりもメサ部71の中央側に配置されている。この場合、第1ウェル領域13は、メサ部71の下方まで設けられている。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
メサ部71に接するトレンチ部において、メサ部71側のトレンチ部側壁からY2までの長さは、当該トレンチ部側壁からY1までの長さより短くてもよいし、長くてもよい。本例では、メサ部71に接するトレンチ部において、メサ部71側のトレンチ部側壁からY2までの長さは、当該トレンチ部側壁からY1までの長さより短い。
図14は、ダミートレンチ部30およびゲートトレンチ部40の他の例を示す図である。本例のダミートレンチ部30は、半導体基板10の上面21から見て、ゲートトレンチ部40よりも深く形成されている。つまり、ダミートレンチ部30の下端位置Z3が、ゲートトレンチ部40の下端位置Z1よりも下側に配置されている。半導体基板10の上面21から見て、ダミートレンチ部30は、ゲートトレンチ部40よりも10%以上深く形成されてよく、20%以上形成されてもよい。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図15は、第1ウェル領域13の他の例を示す図である。本例の半導体装置100は、3つ以上のダミートレンチ部30が、Y軸方向に連続して配列されている。3つ以上のダミートレンチ部30は、Y軸方向においてゲートトレンチ部40に挟まれてよい。本例では、2つ以上のダミーメサ部72に設けられた第1ウェル領域13が互いに連結している。
本例では、連続して配列された複数のダミートレンチ部30のうち、Y軸方向において両端に配置されたダミートレンチ部30以外のダミートレンチ部30は、底部全体が第1ウェル領域13に覆われてよい。Y軸方向において両端に配置されたダミートレンチ部30と、第1ウェル領域13との関係は、図1から図14において説明したいずれかの態様と同一である。このような構造により、キャリアの引き抜き速度を更に向上させることができる。
図16は、半導体装置100のa-a断面の他の例を示す図である。本例の半導体装置100は、図1から図15において説明した半導体装置100に比べて、下面側領域28を更に備える点が異なる。他の構成は、図1から図15において説明したいずれかの態様の半導体装置100と同一である。
下面側領域28は、ダミーメサ部72の下方の少なくとも一部の領域において、コレクタ領域22と同一の深さ位置に設けられる。下面側領域28は、N型の領域である。下面側領域28は、ドリフト領域18よりもドーピング濃度が高くてよい。下面側領域28は、バッファ領域20よりもドーピング濃度が高くてもよい。
下面側領域28は、Y軸方向において、ダミーメサ部72と同一の幅を有してよい。下面側領域28は、Y軸方向において、ダミーメサ部72よりも小さい幅を有してよく、大きい幅を有してもよい。下面側領域28は、ダミートレンチ部30の下方にも形成されてよく、メサ部71の下方の一部の領域にも形成されてよい。
下面側領域28を設けることで、ダミーメサ部72の下方における第2導電型のキャリア蓄積を抑制できる。ダミーメサ部72の下方におけるキャリア濃度は、半導体装置100のオン電圧への影響が小さい。このため、オン電圧を低減しつつ、ターンオフ時等におけるキャリア引き抜きを容易にすることができる。
図17は、図3に示したb-b断面の一例を示す図である。ただし、図17に示す構造は、図3以外に示した半導体装置100にも適用できる。b-b断面は、ダミーメサ部72においてコンタクトホール54を通過するXZ面である。
本例の半導体装置100は、ダミーメサ部72の下方において、ダミートレンチ部30の長手方向に沿って、コレクタ領域22および下面側領域28が交互に配置されている。このような構造により、コレクタ領域22および下面側領域28の面積比を容易に調整できる。X軸方向における一つのコレクタ領域22の幅と、一つの下面側領域28の幅は同一であってよい。X軸方向において、一つのコレクタ領域22の幅が、一つの下面側領域28の幅より大きくてよく、一つの下面側領域28の幅が、一つのコレクタ領域22の幅より大きくてもよい。
また、X軸方向においてコレクタ領域22が設けられる範囲は、X軸方向においてエミッタ領域12が設けられる範囲と、少なくとも一部が重なってもよい。X軸方向においてコレクタ領域22が設けられる範囲は、X軸方向においてエミッタ領域12が設けられる範囲と一致してよい。X軸方向においてコレクタ領域22が設けられる範囲は、X軸方向においてエミッタ領域12が設けられる範囲に包含されてよく、X軸方向においてエミッタ領域12が設けられる範囲が、X軸方向においてコレクタ領域22が設けられる範囲に包含されてもよい。
2つの下面側領域28にX軸方向において挟まれるコレクタ領域22の、X軸方向の長さLpは、下面側領域28の長さLnより長くてもよいし、短くてもよい。本例では等しい。コレクタ領域22のX軸方向の長さLpは、典型的には10μmであり、5μm以上15μm以下であってよい。下面側領域28の長さLnは、典型的には5μmであり、5μm以上15μm以下であってよい。
図18は、本発明の他の実施形態に係る半導体装置200の上面を部分的に示す図である。半導体装置200は、図1から図17において説明した半導体装置100に対して、エミッタ領域12、コンタクト領域15および蓄積領域16の配置が異なる。他の構成は、図1から図17において説明したいずれかの半導体装置100と同一であってよい。
本例において、ゲートトレンチ部40の延伸部41は、半導体基板10の上面において長手および短手を有する。図18の例では、延伸部41は、X軸方向に長手を有し、Y軸方向に短手を有する。
ゲートトレンチ部40は、長手方向に沿った第1ゲート側壁74と、第1ゲート側壁74とは逆側の第2ゲート側壁75とを有する。第1ゲート側壁74および第2ゲート側壁75は、半導体基板10の内部において互いに対向して配置されている。
本例では、メサ部71のうち、第1ゲート側壁74に隣接するメサ部71を第1メサ部71-1とし、第2ゲート側壁75に隣接するメサ部71を第2メサ部71-2とする。つまり、ゲートトレンチ部40を挟んで配置された一方のメサ部71を第1メサ部71-1とし、他方のメサ部71を第2メサ部71-2とする。
第1メサ部71-1および第2メサ部71-2のそれぞれの上面には、エミッタ領域12およびコンタクト領域15がX軸方向に沿って交互に露出するように配置されている。本例の半導体装置100においては、第1メサ部71-1における少なくとも一つのエミッタ領域12の少なくとも一部の領域が、第2メサ部71-2におけるコンタクト領域15と対向する位置に配置されている。つまり、第1メサ部71-1における少なくとも一つのエミッタ領域12が設けられるX軸方向における範囲の少なくとも一部が、第2メサ部71-2におけるコンタクト領域15が設けられるX軸方向における範囲と重なっている。
図18の例では、第1メサ部71-1における全てのエミッタ領域12の全体が、第2メサ部71-2におけるいずれかのコンタクト領域15と対向する位置に配置されている。第1メサ部71-1におけるエミッタ領域12のX軸方向における幅は、第2メサ部71-2におけるコンタクト領域15のX軸方向における幅と同一であってよい。
また、第1メサ部71-1における少なくとも一つのコンタクト領域15の少なくとも一部の領域が、第2メサ部71-2におけるエミッタ領域12と対向する位置に配置されている。つまり、第1メサ部71-1における少なくとも一つのコンタクト領域15が設けられるX軸方向における範囲の少なくとも一部が、第2メサ部71-2におけるエミッタ領域12が設けられるX軸方向における範囲と重なっている。
図18の例では、第1メサ部71-1における各コンタクト領域15の全体が、第2メサ部71-2におけるいずれかのエミッタ領域12と対向する位置に配置されている。第1メサ部71-1におけるコンタクト領域15のX軸方向における幅は、第2メサ部71-2におけるエミッタ領域12のX軸方向における幅と同一であってよい。ただし、第1メサ部71-1におけるコンタクト領域15のうち、X軸方向における両端に設けられたコンタクト領域15は、第2メサ部71-2のエミッタ領域12およびコンタクト領域15の双方に対向して配置されている。つまり、第1メサ部71-1および第2メサ部71-2の双方において、X軸方向における両端に設けられたベース領域14と隣接して、コンタクト領域15が配置されている。これにより、X軸方向における両端に設けられたベース領域14の下方のキャリアを効率よく引き抜くことができる。第1メサ部71-1における当該コンタクト領域15のX軸方向における幅は、第2メサ部71-2のエミッタ領域12およびコンタクト領域15のX軸方向における幅の和と同一であってよい。
ゲートトレンチ部40を挟んで隣接する2つのメサ部71において、エミッタ領域12およびコンタクト領域15をX軸方向においてずらして配置することで、正孔の引き抜きに寄与するコンタクト領域15を分散して配置することができる。このため、XY面において、正孔を偏りなく引き抜くことができ、半導体装置100のターンオフ時における耐量を向上させることができる。
なお、本例の半導体装置200においては、ダミーメサ部72の上面にはコンタクト領域15が露出している。コンタクト領域15の下方にはベース領域14が形成されてよい。また、本例の半導体装置200においては、メサ部71およびダミーメサ部72に蓄積領域16が形成されている。
また、第1メサ部71-1および第2メサ部71-2において、エミッタ領域12またはコンタクト領域15が形成されている領域には、ゲートトレンチ部40の短手方向(Y軸方向)に伸びるトレンチ部が形成されていない。つまり、エミッタ領域12およびコンタクト領域15が規則的に配置されている領域においては、ゲートトレンチ部40はメサ部71の内側に伸びる枝部または分岐部を有さない。また、当該領域には、ダミートレンチ部30も設けられていない。このような構造により、トレンチ部に阻害されずに、分散して配置したコンタクト領域15を介して正孔等のキャリアを効果的に引き抜くことができる。
図19は、図18におけるa-a断面の一例を示す図である。本例のa-a断面は、第1メサ部71-1のコンタクト領域15および第2メサ部71-2のエミッタ領域12を通過するYZ面である。
上述したように、第1メサ部71-1のコンタクト領域15と、第2メサ部71-2のコンタクト領域15とが、X軸方向においてずれて配置されている。このため、図19に示す断面において、第1メサ部71-1にはコンタクト領域15が設けられ、第2メサ部71-2にはエミッタ領域12が設けられている。このような配置により、正孔を偏りなく引き抜くことができる。
本例のダミーメサ部72には、コンタクト領域15、ベース領域14および蓄積領域16が、半導体基板10の上面21側から順番に設けられている。他の例では、ダミーメサ部72には、蓄積領域16が設けられていなくともよい。また、図1および図2Aに示した半導体装置100と同様に、メサ部71にも、蓄積領域16が設けられていなくてよい。
図20は、図18におけるa-a断面の他の例を示す図である。本例の半導体装置200は、ダミーメサ部72の構造が、図1から図17において説明した半導体装置100と同様である。つまり、本例の半導体装置200は、ダミーメサ部72において、第1ウェル領域13を有する。このような構造により、キャリアを更に容易に引き抜くことができる。また、半導体装置200における蓄積領域16の構造も、半導体装置100の蓄積領域16と同様であってよい。また、半導体装置200は、図16および図17に示した下面側領域28を備えてもよい。
図21は、第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の配置例を示す図である。本例では、各メサ部71におけるエミッタ領域12およびコンタクト領域15は、X軸方向における長さが同一である。第1メサ部71-1におけるコンタクト領域15は、第2メサ部71-2のエミッタ領域12と対向する位置に配置されており、第1メサ部71-1におけるエミッタ領域12は、第2メサ部71-2のコンタクト領域15と対向する位置に配置されている。
図22は、第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の他の配置例を示す図である。本例では、第1メサ部71-1および第2メサ部71-2において、コンタクト領域15が、エミッタ領域12よりも、X軸方向において長く形成されている。コンタクト領域15の長さは、エミッタ領域12の長さの倍以上であってよい。
第1メサ部71-1のエミッタ領域12が設けられるX軸方向における範囲は、第2メサ部71-2のコンタクト領域15が設けられるX軸方向における範囲に包含されている。第2メサ部71-2のエミッタ領域12が設けられるX軸方向における範囲は、第1メサ部71-1のコンタクト領域15が設けられるX軸方向における範囲に包含されている。このような構造により、キャリアの引き抜き速度を向上させることができる。
図23は、第1メサ部71-1および第2メサ部71-2の上面における、エミッタ領域12およびコンタクト領域15の他の配置例を示す図である。本例では、第1メサ部71-1および第2メサ部71-2において、エミッタ領域12が、コンタクト領域15よりも、X軸方向において長く形成されている。エミッタ領域12の長さは、コンタクト領域15の長さの倍以上であってよい。
第1メサ部71-1のコンタクト領域15が設けられるX軸方向における範囲は、第2メサ部71-2のエミッタ領域12が設けられるX軸方向における範囲に包含されている。第2メサ部71-2のコンタクト領域15が設けられるX軸方向における範囲は、第1メサ部71-1のエミッタ領域12が設けられるX軸方向における範囲に包含されている。このような構造により、チャネル密度を向上できる。
図24は、蓄積領域16の配置例を示す図である。本例の蓄積領域16は、XY面において、開口92を有する。開口92の内部には、ドリフト領域18が設けられてよい。開口92は、第1メサ部71-1および第2メサ部71-2において、コンタクト領域15と重なるように配置されてよい。このような構造により、第1メサ部71-1および第2メサ部71-2においてキャリアを引き抜くことができる。XY面における開口92の面積は、コンタクト領域15の面積と同一であってよく、小さくてもよい。開口92の面積は、コンタクト領域15の面積の半分以下であってもよい。
図25は、半導体装置100の製造方法の一例を示す図である。なお、半導体装置200も同様の方法で製造してよい。ステップS250において、ゲートトレンチ部40およびダミートレンチ部30が設けられた半導体基板10にベース領域14を形成する。ベース領域14は、半導体基板10の上面側からボロン等のP型の不純物を注入して形成してよい。
ステップS252において、蓄積領域16を形成する。蓄積領域16は、フォトレジスト等のマスクを用いて、半導体基板10の上面側からリン等のN型の不純物を注入して形成してよい。
ステップS254において、第1ウェル領域13を形成する。第1ウェル領域13は、フォトレジスト等のマスクを用いて、半導体基板10の上面側からボロン等のP型の不純物を注入して形成してよい。P型の不純物は、加速電圧を変更して、複数回に分けて異なる深さに注入してよい。
ステップS256において、コンタクト領域15を形成する。コンタクト領域15は、フォトレジスト等のマスクを用いて、半導体基板10の上面側からボロン等のP型の不純物を注入して形成してよい。
ステップS258において、半導体基板10の下面側の構造を形成する。例えばコレクタ領域22を形成する。
ステップS260において、所定の条件で半導体基板10をアニールする。これにより、ステップS250からS258において注入した不純物をドナーまたはアクセプタ化させて、各領域を形成する。
ステップS262において、エミッタ領域12を形成する。エミッタ領域12は、フォトレジスト等のマスクを用いて、半導体基板10の上面側からヒ素等のN型の不純物を注入して形成してよい。
ステップS264において、所定の条件で半導体基板10をアニールする。これにより、ステップS262において注入した不純物をドナー化させて、エミッタ領域12を形成する。
ステップS264の後に、層間絶縁膜26、コンタクトホール54、エミッタ電極52等を形成する。これにより、半導体装置100を製造できる。
なお、ステップS254は、ステップS264の後に行ってもよい。この場合、ステップS254の後に、アニール工程を有してよい。この場合、第1ウェル領域13を形成した後のアニールの回数を低減できるので、第1ウェル領域13の深さを精度よく制御できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した方法における各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の結果物を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・半導体基板、11・・・第2ウェル領域、12・・・エミッタ領域、13・・・第1ウェル領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、17・・・領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・上面、22・・・コレクタ領域、23・・・下面、26・・・層間絶縁膜、28・・・下面側領域、30・・・ダミートレンチ部、31・・・延伸部、32・・・ダミー絶縁膜、33・・・先端部、34・・・ダミー導電部、35・・・底部、36・・・端部、37・・・第2ダミー側壁、38・・・第1ダミー側壁、40・・・ゲートトレンチ部、41・・・延伸部、42・・・ゲート絶縁膜、43・・・先端部、44・・・ゲート導電部、45・・・ゲート配線、46・・・ゲート電極、52・・・エミッタ電極、54、55、56・・・コンタクトホール、57・・・接続部、58・・・コレクタ電極、71・・・メサ部、72・・・ダミーメサ部、73・・・窪み部、74・・・第1ゲート側壁、75・・・第2ゲート側壁、92・・・開口、100・・・半導体装置、200・・・半導体装置