JP2023031660A - 半導体装置及び電子機器 - Google Patents

半導体装置及び電子機器 Download PDF

Info

Publication number
JP2023031660A
JP2023031660A JP2021137286A JP2021137286A JP2023031660A JP 2023031660 A JP2023031660 A JP 2023031660A JP 2021137286 A JP2021137286 A JP 2021137286A JP 2021137286 A JP2021137286 A JP 2021137286A JP 2023031660 A JP2023031660 A JP 2023031660A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
sealing body
external heat
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021137286A
Other languages
English (en)
Inventor
健 村松
Takeshi Muramatsu
真也 清水
Shinya Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021137286A priority Critical patent/JP2023031660A/ja
Priority to TW112132848A priority patent/TW202406077A/zh
Priority to TW110149665A priority patent/TWI817303B/zh
Priority to PCT/JP2022/001343 priority patent/WO2023026511A1/ja
Publication of JP2023031660A publication Critical patent/JP2023031660A/ja
Priority to US18/435,091 priority patent/US20240178212A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

【課題】放熱性を改善する半導体装置及び電子機器を提供する。【解決手段】半導体装置１Ａは、基板１４と、基板上に配置されたコントローラ１１と、基板上にコントローラと離隔して配置された不揮発性メモリと、コントローラの上面に接して配置される第１のヒートシンク４０と、不揮発性メモリの上面に接して配置される第２のヒートシンク４１と、コントローラ、不揮発性メモリ、第１のヒートシンク及び第２のヒートシンクを封止する第１の樹脂封止体１５と、を備える。第１のヒートシンク及び第２のヒートシンクは、第１の樹脂封止体の上面又は側面の少なくとも一方の面に露出している。【選択図】図２Ａ

Description

本発明の実施形態は、半導体装置及び電子機器に関する。
近年の一般的な半導体装置は、樹脂でモールドされたパッケージの状態で使用されている。この樹脂でモールドされたパッケージは、一般的にエポキシ樹脂とシリカの混合物が用いられるが熱伝導率が低いため、放熱の妨げになる可能性がある。
米国特許第９，９６０，０９９号明細書
実施形態が解決しようとする課題は、放熱性を改善する半導体装置を提供することにある。
実施形態に係る半導体装置は、基板と、基板上に配置されたコントローラと、基板上にコントローラと離隔して配置された不揮発性メモリと、コントローラの上面に接して配置される第１のヒートシンクと、不揮発性メモリの上面に接して配置される第２のヒートシンクと、コントローラ、不揮発性メモリ、第１のヒートシンク、及び第２のヒートシンクを封止する第１の樹脂封止体とを備える。第１のヒートシンク及び第２のヒートシンクは、第１の樹脂封止体の上面または側面の少なくとも一方の面に露出している。
第１の実施形態に係る半導体装置の構成の一例を示すブロック図。 第１の実施形態に係る半導体装置の断面図。 第１の実施形態に係る半導体装置の上面図。 第２の実施形態に係る半導体装置の断面図。 第２の実施形態に係る半導体装置の上面図。 第２の実施形態の変形例に係る半導体装置の断面図。 第２の実施形態の変形例に係る半導体装置の上面図。 第３の実施形態に係る半導体装置の断面図。 第３の実施形態に係る半導体装置の上面図。 第３の実施形態の変形例に係る半導体装置の断面図。 第３の実施形態の変形例に係る半導体装置の上面図。 第４の実施形態に係る半導体装置の断面図。 第４の実施形態に係る半導体装置の上面図。 第４の実施形態の変形例に係る半導体装置の断面図。 第４の実施形態の変形例に係る半導体装置の上面図。 第５の実施形態に係る半導体装置の断面図。 第５の実施形態に係る半導体装置の上面図。 第５の実施形態の変形例に係る半導体装置の断面図。 第５の実施形態の変形例に係る半導体装置の上面図。 第６の実施形態に係る半導体装置の断面図。 第６の実施形態に係る半導体装置の上面図。 実施形態に係る半導体装置が搭載される電子機器の一例を示す図。 電子機器の回路基板のブロック図。 実施形態に係る半導体装置が搭載される電子機器の一例を示す図。 実施形態に係る半導体装置が搭載される電子機器の一例を示す図。 実施形態に係る半導体装置が搭載される電子機器の一例を示す図。
次に、図面を参照して、実施形態について説明する。以下に説明する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。図面は模式的なものである。
また、以下に示す実施形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の材質、形状、構造、配置等を特定するものではない。この実施形態は、特許請求の範囲において、種々の変更を加えることができる。
［第１の実施形態］
（半導体装置の構成）
第１の実施形態に係る半導体装置１について説明する。図１は、第１の実施形態に係る半導体装置１のブロック図である。半導体装置１は、図１に示すように、コントローラの一例であるメモリコントローラ１１と、不揮発性メモリの一例であるＮＡＮＤフラッシュメモリ１２とを備える。メモリコントローラ１１は、ＮＡＮＤインタフェース１３によってＮＡＮＤフラッシュメモリ１２に接続している。なお、不揮発性メモリとしては、ＮＡＮＤフラッシュメモリ１２のような不揮発性半導体メモリに限定されず、ＲｅＲＡＭ（Resistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）などのデータ格納可能なメモリであればよい。なお、以下の説明において、不揮発性メモリの一例であるＮＡＮＤフラッシュメモリ１２について説明する。
メモリコントローラ１１は、プロセッサ１１１、内蔵メモリ１１２、ＥＣＣ回路１１３、ＮＡＮＤインタフェース回路１１４、バッファメモリ１１５、及びホストインタフェース回路１１６を備える。
プロセッサ１１１は、複数の信号ライン９を介して、ホストコントローラ５の命令を受け取り、受け取られた命令に基づいて、ＮＡＮＤフラッシュメモリ１２を制御する集積回路である。
内蔵メモリ１１２は、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ：Dynamic Random Access Memory）等の半導体メモリであり、プロセッサ１１１の作業領域として使用される。なお、内蔵メモリ１１２は、ＮＡＮＤフラッシュメモリ１２を管理するためのファームウェア、及び各種の管理テーブル等を保持してもよい。
ＥＣＣ回路１１３は、エラー検出及びエラー訂正処理を行う。具体的には、データの書き込み時には、ホストコントローラ５から受信したデータに基づいて、或る数のデータの組毎にＥＣＣ符号を生成する。また、データの読み出し時には、ＥＣＣ符号に基づいてＥＣＣ復号し、エラーの有無を検出する。そして、エラー検出された際には、そのビット位置を特定し、エラーを訂正する。
ＮＡＮＤインタフェース回路１１４は、ＮＡＮＤインタフェース１３を介して、ＮＡＮＤフラッシュメモリ１２と接続され、ＮＡＮＤフラッシュメモリ１２との通信を司る。ＮＡＮＤインタフェース回路１１４は、プロセッサ１１１の指示により、例えば、コマンドＣＭＤ、アドレスＡＤＤ、及び書き込みデータをＮＡＮＤフラッシュメモリ１２に送信する。また、ＮＡＮＤインタフェース回路１１４は、ＮＡＮＤフラッシュメモリ１２から読み出しデータを受信する。
バッファメモリ１１５は、メモリコントローラ１１がＮＡＮＤフラッシュメモリ１２及びホストコントローラ５から受信したデータ等を一時的に保持する。バッファメモリ１１５は、例えば、ＮＡＮＤフラッシュメモリ１２からの読み込みデータ、及び読み出しデータに対する演算結果等を一時的に保持する記憶領域としても使用される。
ホストインタフェース回路１１６は、複数の信号ライン９を介して、ホストコントローラ５と接続され、ホストコントローラ５との通信を司る。ホストインタフェース回路１１６は、例えば、ホストコントローラ５から受信した命令及びデータをそれぞれプロセッサ１１１及びバッファメモリ１１５に転送する。
（半導体装置のパッケージ構造の構成）
次に、第１の実施形態に係る半導体装置１Ａのパッケージ構造について説明する。図２Ａは、第１の実施形態に係る半導体装置１Ａの断面図である。図２Ｂは、第１の実施形態に係る半導体装置１Ａの上面図である。以下の説明において、Ｘ方向は、半導体装置１Ａの長手方向、Ｙ方向は、Ｘ方向と直交する半導体装置１Ａの短手方向、Ｚ方向はＸ－Ｙ平面に垂直な方向を示している。
半導体装置１Ａは、図２Ａに示すように、メモリコントローラ１１、ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）、基板１４、第１の樹脂封止体１５、ボンディングワイヤ（１８Ａ、１８Ｂ、１９Ａ、１９Ｂ）、はんだボール１６、第１のヒートシンク２０Ａ、及び第２のヒートシンク２０Ｂを備える。
基板１４は、多層の配線基板を備える。基板１４は、配線１７を備える。基板１４において、配線１７を介して、はんだボール１６とボンディングワイヤ（１８Ａ、１８Ｂ、１９Ａ、１９Ｂ）は、電気的に接続されている。
ボンディングワイヤは、第１のボンディングワイヤ１８Ａ、第２のボンディングワイヤ１８Ｂ、第３のボンディングワイヤ１９Ａ、及び第４のボンディングワイヤ１９Ｂを有する。
メモリコントローラ１１は、基板１４上に配置されている。メモリコントローラ１１は、第１～第２のボンディングワイヤ（１８Ａ、１８Ｂ）を介して、配線１７と電気的に接続されている。
メモリコントローラ１１は、図２Ａ及び図２Ｂに示すように、第１の一端５０と第１の一端５０と対向する第１の他端５１を有する。
具体的には、図２Ｂに示すように、メモリコントローラ１１上において、第１の一端５０に第１のボンディングワイヤ１８Ａが電気的に接続されている。また、第１の他端５１に第２のボンディングワイヤ１８Ｂが電気的に接続されている。また、メモリコントローラ１１は、第１～第２のボンディングワイヤ（１８Ａ、１８Ｂ）を介して、配線１７と電気的に接続されている。
ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）は、基板１４上に配置されている。ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）は、基板１４上にメモリコントローラ１１と離隔して配置されている。ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）は、第３～第４のボンディングワイヤ（１９Ａ、１９Ｂ）を介して、配線１７と電気的に接続されている。
ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）は、図２Ａ及び図２Ｂに示すように、第２の一端５２と第２の一端５２と対向する第２の他端５３を有する。
具体的には、図２Ｂに示すように、ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）上において、第２の一端５２に第３のボンディングワイヤ１９Ａが電気的に接続されている。また、第２の他端５３に第４のボンディングワイヤ１９Ｂが電気的に接続されている。
第１の樹脂封止体１５は、メモリコントローラ１１、ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）、第１～第４のボンディングワイヤ（１８Ａ、１８Ｂ、１９Ａ、１９Ｂ）、第１のヒートシンク２０Ａ、及び第２のヒートシンク２０Ｂを封止する。なお、第１の樹脂封止体１５は、例えば、エポキシ樹脂とシリカの混合物であってもよい。
第１のヒートシンク２０Ａ及び第２のヒートシンク２０Ｂは、例えば、熱伝導率のよい金属で形成されている。具体的には、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）などを適用可能である。
第１のヒートシンク２０Ａは、メモリコントローラ１１の上面に接して配置されている。すなわち、メモリコントローラ１１から発生する熱を主として、第１のヒートシンク２０Ａから放散する。
第１のヒートシンク２０Ａの上面４０は、図２Ｂに示すように、第１の樹脂封止体１５の上面と面一に露出している。
第１のヒートシンク２０Ａは、図２Ａ及び図２Ｂに示すように、メモリコントローラ１１上において、平面視において、第１のボンディングワイヤ１８Ａと、第２のボンディングワイヤ１８Ｂとの間に配置されている。すなわち、第１～第２のボンディングワイヤ（１８Ａ、１８Ｂ）は、平面視において、第１のヒートシンク２０Ａの外側に配置されている。なお、図２Ａに示すように、第１のヒートシンク２０Ａの厚さは、第２のヒートシンクのＺ方向の厚さよりも厚くてもよい。
第２のヒートシンク２０Ｂは、ＮＡＮＤフラッシュメモリ１２の上面に接して配置されている。このため、第２のヒートシンク２０Ｂは、ＮＡＮＤフラッシュメモリ１２と熱伝導性が良好である。具体的には、第２のヒートシンク２０Ｂは、ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）が積層された最上部のＮＡＮＤフラッシュメモリ１２Ｄの上面に接して配置されている。このため、第２のヒートシンク２０Ｂは、ＮＡＮＤフラッシュメモリ１２Ｄと熱伝導性が良好である。すなわち、ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）から発生する熱を主として、第２のヒートシンク２０Ｂから放散する。
第２のヒートシンク２０Ｂの上面４１が、図２Ｂに示すように、第１の樹脂封止体１５の上面と面一に露出している。なお、第２のヒートシンク２０Ｂの露出する面積は、第１のヒートシンク２０Ａの露出する面積よりも大きくてもよい。以下に説明において、Ｚ方向のプラス側の主面を上面と称する。
第２のヒートシンク２０Ｂは、図２Ａ及び図２Ｂに示すように、ＮＡＮＤフラッシュメモリ１２上において、平面視において、第３のボンディングワイヤ１９Ａと、第２の他端５３側で電気的に接続している第４のボンディングワイヤ１９Ｂとの間に配置されている。すなわち、第３～第４のボンディングワイヤ（１９Ａ、１９Ｂ）は、平面視において、第２のヒートシンク２０Ｂの外側に配置されている。なお、ＮＡＮＤフラッシュメモリ１２は、ここでは、ＮＡＮＤフラッシュメモリ１２を４個で説明したが、個数に限定するものではなく、単層であっても良い。
はんだボール１６は、半導体装置１Ａの入出力ピンとして用いられる。具体的には、半導体装置１Ａは、はんだボール１６を介して、電源電圧を供給し、また、信号を入出力可能である。
（第１の実施形態の効果）
第１の実施形態に係る半導体装置によれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱をそれぞれ第１のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。
［第２の実施形態］
（半導体装置のパッケージ構造の構成）
図３Ａは、第２の実施形態に係る半導体装置１Ｂの断面図である。図３Ｂは、第２の実施形態に係る半導体装置１Ｂの上面図である。
第２の実施形態に係る半導体装置１Ｂは、図３Ａに示すように、第１の実施形態に係る半導体装置１Ａに対し、さらに、第１の樹脂封止体１５の上面１５ａを覆う第１の外部ヒートシンク２０Ｃを備える。以下の説明において、第１の樹脂封止体１５の外部のヒートシンクを外部ヒートシンク（例えば、第１の外部ヒートシンク２０Ｃ）と称する。なお、他の構成は、第１の実施形態と同じであるため、説明を省略する。
第１の外部ヒートシンク２０Ｃは、例えば、熱伝導率のよい金属で形成されている。具体的には、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）などを適用可能である。
第１の外部ヒートシンク２０Ｃは、図３Ａに示すように、第１の樹脂封止体１５の上面１５ａに接して配置されている。第１の外部ヒートシンク２０Ｃは、第１の樹脂封止体１５の上面１５ａに露出している第１のヒートシンク２０Ａの上面４０及び第２のヒートシンク２０Ｂの上面４１に接して配置されている。すなわち、メモリコントローラ１１から発生する熱を主として、第１のヒートシンク２０Ａから放散する。また、ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）から発生する熱を主として、第２のヒートシンク２０Ｂから放散する。さらに、第１のヒートシンク２０Ａ及び第２のヒートシンク２０Ｂの熱を主として、第１の外部ヒートシンク２０Ｃから放散する。
第１の外部ヒートシンク２０Ｃは、図３Ｂに示すように、第１のヒートシンク２０Ａ及び第２のヒートシンク２０Ｂの上面（４０、４１）を覆うように配置されている。第１の外部ヒートシンク２０Ｃの面積は、平面視において、第１の樹脂封止体１５の面積よりも小さく配置されている。
（第２の実施形態の効果）
第２の実施形態に係る半導体装置によれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱をそれぞれ第１のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。また、第１のヒートシンク、第２のヒートシンクの熱を第１の外部ヒートシンクに適切に放散し、放熱性を改善することができる。
［第２の実施形態の変形例］
（半導体装置のパッケージ構造の構成）
図４Ａは、第２の実施形態の変形例に係る半導体装置１Ｃの断面図である。図４Ｂは、第２の実施形態の変形例に係る半導体装置１Ｃの上面図である。
第２の実施形態の変形例に係る半導体装置１Ｃは、図４Ａに示すように、第２の実施形態に係る半導体装置１Ｂの第１の外部ヒートシンク２０Ｃに対し、第１の樹脂封止体１５の上面１５ａを覆う第２の外部ヒートシンク２０Ｃ１及び第３の外部ヒートシンク２０Ｃ２を備える。なお、他の構成は、第１の実施形態と同じであるため、説明を省略する。
第２の外部ヒートシンク２０Ｃ１及び第３の外部ヒートシンク２０Ｃ２は、例えば、熱伝導率のよい金属で形成されている。具体的には、金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）などを適用可能である。
第２の外部ヒートシンク２０Ｃ１は、図４Ａに示すように、第１の樹脂封止体１５の上面１５ａに接して配置されている。第２の外部ヒートシンク２０Ｃ１は、第１の樹脂封止体１５の上面１５ａに露出している第１のヒートシンク２０Ａの上面４０に接して配置されている。すなわち、メモリコントローラ１１から発生する熱を主として、第１のヒートシンク２０Ａから放散する。また、具体的には、第１のヒートシンク２０Ａの熱を主として、第２の外部ヒートシンク２０Ｃ１から放散する。
第２の外部ヒートシンク２０Ｃ１は、図４Ｂに示すように、第１のヒートシンク２０Ａが露出している上面４０を覆うように配置されている。
第３の外部ヒートシンク２０Ｃ２は、図４Ａに示すように、第１の樹脂封止体１５の上面１５ａに接して配置されている。第３の外部ヒートシンク２０Ｃ２は、第１の樹脂封止体１５の上面１５ａに露出している第２のヒートシンク２０Ｂに接して配置されている。
第３の外部ヒートシンク２０Ｃ２は、図４Ｂに示すように、第２のヒートシンク２０Ｂが露出している上面４１を覆うように配置されている。すなわち、第３の外部ヒートシンク２０Ｃ２は、第２の外部ヒートシンク２０Ｃ１と離隔して配置されている。すなわち、メモリコントローラ１１から発生する熱を主として、第１のヒートシンク２０Ａから放散する。また、ＮＡＮＤフラッシュメモリ１２（１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ）から発生する熱を主として、第２のヒートシンク２０Ｂから放散する。つまり、メモリコントローラ及びＮＡＮＤフラッシュメモリから発生する熱を第２の外部ヒートシンク２０Ｃ１、第３の外部ヒートシンク２０Ｃ２に分離して放散する。なお、第３の外部ヒートシンク２０Ｃ２の面積は、平面視において、第２の外部ヒートシンク２０Ｃ１よりも大きく配置してもよい。
（第２の実施形態の変形例の効果）
第２の実施形態の変形例に係る半導体装置によれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱をそれぞれ第１のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。
また、第２の実施形態の変形例に係る半導体装置によれば、第２の外部ヒートシンク、第３の外部ヒートシンクを有することにより、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱を分離して放散し、放熱性を改善することができる。
［第３の実施形態］
（半導体装置のパッケージ構造の構成）
図５Ａは、第３の実施形態に係る半導体装置１Ｄの断面図である。図５Ｂは、第３の実施形態に係る半導体装置１Ｄの上面図である。
第３の実施形態に係る半導体装置１Ｄは、図５Ａに示すように、第１の実施形態に係る半導体装置１Ａの第１のヒートシンク２０Ａに対し、第１のヒートシンクの一例である第３のヒートシンク２０Ａ１を備える。半導体装置１Ｄは、さらに、第１の樹脂封止体１５の上面１５ａ及び側面１５ｂを覆う第４の外部ヒートシンク２０Ｄを備える。なお、他の構成は、第１の実施形態と同じであるため、説明を省略する。
第３のヒートシンク２０Ａ１及び第４の外部ヒートシンク２０Ｄは、例えば、熱伝導率のよい金属で形成されている。具体的には、金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）などを適用可能である。
第３のヒートシンク２０Ａ１は、メモリコントローラ１１の上面に接して配置されている。すなわち、メモリコントローラ１１から発生する熱を主として、第３のヒートシンク２０Ａ１から放散する。また、第３のヒートシンク２０Ａ１は、Ｚ方向に延在する部分と、Ｘ方向に延在する部分とから形成されている。なお、Ｘ方向に延在する部分は、Ｙ方向に延在していてもよい。
第３のヒートシンク２０Ａ１のＸ方向に延在する部分は、図５Ａ及び図５Ｂに示すように、第３のヒートシンク２０Ａ１の側面４２が第１の樹脂封止体１５のＸ方向に露出している。なお、第３のヒートシンク２０Ａ１の側面４２は、Ｙ方向に露出してもよい。
第３のヒートシンク２０Ａ１のＺ方向に延在する部分は、図５Ａ及び図５Ｂに示すように、メモリコントローラ１１上において、平面視において、第１のボンディングワイヤ１８Ａと、第２のボンディングワイヤ１８Ｂとの間に配置されている。すなわち、第１～第２のボンディングワイヤ（１８Ａ、１８Ｂ）は、平面視において、第３のヒートシンク２０Ａ１の外側に配置されている。なお、第３のヒートシンク２０Ａ１の厚さは、図５Ａに示すように、第２のヒートシンクのＺ方向の厚さよりも厚くてもよい。
第４の外部ヒートシンク２０Ｄは、図５Ａに示すように、第１の樹脂封止体１５の上面１５ａ及び側面１５ｂに接して配置されている。また、第４の外部ヒートシンク２０Ｄは、第３のヒートシンク２０Ａ１の側面４２及び第２のヒートシンク２０Ｂの上面４１に接して配置されている。すなわち、第３のヒートシンク２０Ａ１、第２のヒートシンク２０Ｂの熱を主として、第４の外部ヒートシンク２０Ｄから放散する。
第４の外部ヒートシンク２０Ｄは、図５Ｂに示すように、第３のヒートシンク２０Ａ１の側面４２及び第２のヒートシンク２０Ｂの上面４１を覆うように配置されている。なお、側面の第３のヒートシンク２０Ａ１の面積は、平面視において、第２のヒートシンク２０Ｂの面積より小さく配置してもよい。
（第３の実施形態の効果）
第３の実施形態に係る半導体装置によれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱をそれぞれ第３のヒートシンク、第２のヒートシンクに適切に拡散し、放熱性を改善することができる。また、第３のヒートシンク、第２のヒートシンクの熱を主として、第４の外部ヒートシンクに適切に放散し、放熱性を改善することができる。
［第３の実施形態の変形例］
（半導体装置のパッケージ構造の構成）
図６Ａは、第３の実施形態変形例に係る半導体装置１Ｅの断面図である。図６Ｂは、第３の実施形態の変形例に係る半導体装置１Ｅの上面図である。
第３の実施形態の変形例に係る半導体装置１Ｅは、図６Ａに示すように、第３の実施形態に係る半導体装置１Ｄの第４の外部ヒートシンク２０Ｄに対し、第１の樹脂封止体１５の上面１５ａ及び側面１５ｂを覆う第５の外部ヒートシンク２０Ｄ１及び第６の外部ヒートシンク２０Ｄ２を備える。なお、他の構成は、第３の実施形態と同じであるため、説明を省略する。
第５の外部ヒートシンク２０Ｄ１及び第６の外部ヒートシンク２０Ｄ２は、例えば、熱伝導率のよい金属で形成されている。具体的には、金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）などを適用可能である。
第５の外部ヒートシンク２０Ｄ１は、図６Ａに示すように、第１の樹脂封止体１５上面１５ａ及び側面１５ｂに接して配置されている。第５の外部ヒートシンク２０Ｄ１は、第３のヒートシンク２０Ａ１の側面４２に接して配置されている。すなわち、第３のヒートシンク２０Ａ１の熱を主として、第５の外部ヒートシンク２０Ｄ１から放散する。
第６の外部ヒートシンク２０Ｄ２は、図６Ａに示すように、第１の樹脂封止体１５上面１５ａ及び側面１５ｂに接して配置されている。第６の外部ヒートシンク２０Ｄ２は、第２のヒートシンク２０Ｂの上面４１に接して配置されている。
第５の外部ヒートシンク２０Ｄ１は、図６Ａ及び図６Ｂに示すように、第３のヒートシンク２０Ａ１の露出している側面４２を覆うように配置されている。
第６の外部ヒートシンク２０Ｄ２は、図６Ｂに示すように、第２のヒートシンク２０Ｂが露出している上面４１を覆うように配置されている。すなわち、第６の外部ヒートシンク２０Ｄ２は、第５の外部ヒートシンク２０Ｄ１と離隔して配置されている。すなわち、第２のヒートシンク２０Ｂの熱を主として、第６の外部ヒートシンク２０Ｄ２から放散する。なお、第６の外部ヒートシンク２０Ｄ２の面積は、平面視において、第５の外部ヒートシンク２０Ｄ１よりも大きく配置してもよい。
（第３の実施形態の変形例の効果）
第３の実施形態の変形例に係る半導体装置によれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱をそれぞれ第３のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。
また、第３の実施形態の変形例に係る半導体装置によれば、第５の外部ヒートシンク及び第６の外部ヒートシンクを有することにより、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱を分離して放散し、放熱性を改善することができる。
［第４の実施形態］
（半導体装置のパッケージ構造の構成）
図７Ａは、第４の実施形態に係る半導体装置１Ｆの断面図である。図７Ｂは、第４の実施形態に係る半導体装置１Ｆの上面図である。
第４の実施形態に係る半導体装置１Ｆは、図７Ａに示すように、第１の実施形態に係る半導体装置１Ａに対し、さらに、第１の樹脂封止体１５の上面１５ａ及び側面１５ｂを覆う第４の外部ヒートシンク２０Ｄと、第１の樹脂封止体１５の内部に第１の内部ヒートシンク２０Ｅとを備える。なお、他の構成は、第１の実施形態と同じであるため、説明を省略する。
第１の内部ヒートシンク２０Ｅは、例えば、熱伝導率のよい金属で形成されている。具体的には、金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）などを適用可能である。
第４の外部ヒートシンク２０Ｄは、図７Ａに示すように、第１の樹脂封止体１５の上面１５ａ及び側面１５ｂに接して配置されている。
第１の内部ヒートシンク２０Ｅは、図７Ａ及び図７Ｂに示すように、第１のヒートシンク２０Ａの上面４０及び第２のヒートシンク２０Ｂの上面４１に接して配置されている。すなわち、第１のヒートシンク２０Ａ、第２のヒートシンク２０Ｂの熱を主として、第１の内部ヒートシンク２０Ｅから放散する。
第１の内部ヒートシンク２０Ｅの面積は、平面視において、図７Ｂに示すように、第１の樹脂封止体１５の面積よりも小さく配置されている。
（第４の実施形態の効果）
第４の実施形態に係る半導体装置によれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱をそれぞれ第１のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。また、第１のヒートシンク、第２のヒートシンクの熱を第１の内部ヒートシンクに適切に放散し、放熱性を改善することができる。
［第４の実施形態の変形例］
（半導体装置のパッケージ構造の構成）
図８Ａは、第４の実施形態の変形例に係る半導体装置１Ｇの断面図である。図８Ｂは、第４の実施形態の変形例に係る半導体装置１Ｇの上面図である。
第４の実施形態の変形例に係る半導体装置１Ｇは、図８Ａに示すように、第４の実施形態に係る半導体装置１Ｆの第１の内部ヒートシンク２０Ｅに対し、第１の樹脂封止体１５の内部に第２の内部ヒートシンク２０Ｅ１と、第３の内部ヒートシンク２０Ｅ２とを備える。なお、他の構成は、第３の実施形態と同じであるため、説明を省略する。
第２の内部ヒートシンク２０Ｅ１及び第３の内部ヒートシンク２０Ｅ２は、例えば、熱伝導率のよい金属で形成されている。具体的には、金属は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）などを適用可能である。
第２の内部ヒートシンク２０Ｅ１は、図８Ａ及び図８Ｂに示すように、第１のヒートシンク２０Ａの上面４０に接して配置されている。すなわち、第１のヒートシンク２０Ａの熱を主として、第２の内部ヒートシンク２０Ｅ１から放散する。
第３の内部ヒートシンク２０Ｅ２は、第２のヒートシンク２０Ｂの上面４１に接して配置されている。
第３の内部ヒートシンク２０Ｅ２は、図８Ｂに示すように、第３の内部ヒートシンク２０Ｅ２は、第２の内部ヒートシンク２０Ｅ１と離隔して配置されている。すなわち、第２のヒートシンク２０Ｂの熱を主として、第３の内部ヒートシンク２０Ｅ２から放散する。なお、第３の内部ヒートシンク２０Ｅ２の面積は、平面視において、第２の内部ヒートシンク２０Ｅ１よりも大きく配置してもよい。
（第４の実施形態の変形例の効果）
第４の実施形態の変形例に係る半導体装置によれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱をそれぞれ第１のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。
また、第４の実施形態の変形例に係る半導体装置によれば、第２の内部ヒートシンク、第３の内部ヒートシンクを有することにより、メモリコントローラ１１、ＮＡＮＤフラッシュメモリ１２から発生する熱を分離して放散し、放熱性を改善することができる。
［第５の実施形態］
（半導体装置のパッケージ構造の構成）
図９Ａは、第５の実施形に係る半導体装置１Ｈの断面図である。図９Ｂは、第５の実施形態に係る半導体装置１Ｈの上面図である。
第５の実施形態に係る半導体装置１Ｈは、図９Ａに示すように、第２の実施形態に係る半導体装置１Ｂに対し、さらに、実装基板２２と、熱伝導体２１と、金属筐体２３とを備える。なお、他の構成は、第３の実施形態と同じであるため、説明を省略する。
実装基板２２は、多層の配線基板を備える。なお、実装基板２２は、図示はしていないが配線を備えてもよい。実装基板２２は、はんだボール１６と実装基板２２が有する配線とで電気的に接続されている。
熱伝導体２１は、熱伝導率の高い金属または金属酸化物の粒子を有する熱伝導ペーストにより製造可能である。熱伝導ペーストには、例えば、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）などの熱伝導率の高い金属を適用可能である。また、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化マグネシウム（ＭｇＯ）、窒化アルミニウム（ＡｌＮ）などの金属酸化物を適用可能である。なお、熱伝導体２１は、熱伝導シートまたは、熱伝導グリスであってもよい。
熱伝導体２１は、図９Ａに示すように、第１の外部ヒートシンク２０Ｃ上に設けられる。熱伝導体２１は、第１の外部ヒートシンク２０Ｃの上面４３及び金属筐体２３の下面４４に接して配置されている。以下の説明において、金属筐体２３と熱伝導体２１と接する主面を金属筐体２３の下面４４と称する。
金属筐体２３は、電磁波をシールドする金属で形成されている。例えば、銅（Ｃｕ）とベリリウム（Ｂｅ）の合金、鉄（Ｆｅ）とニッケル（Ｎｉ）の合金などを適用可能である。なお、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）などを適用可能してもよい。具体的には、例えば、金属で形成されているノイズシールドなどがある。
金属筐体２３は、図９Ｂに示すように、実装基板２２上に第１の樹脂封止体１５、第１の外部ヒートシンク２０Ｃ、及び熱伝導体２１を覆うように配置されている。すなわち、第１のヒートシンク２０Ａ、第２のヒートシンク２０Ｂの熱を主として、第１の外部ヒートシンク２０Ｃ、熱伝導体２１を介し、金属筐体２３から放散する。
（第５の実施形態の効果）
第５の実施形態に係る半導体装置よれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱をそれぞれ第１のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。さらに、第１のヒートシンク、第２のヒートシンクの熱を第１の外部ヒートシンク、熱伝導体を介し、金属筐体に適切に放散し、放熱性を改善することができる。
［第５の実施形態の変形例］
（半導体装置のパッケージ構造の構成）
図１０Ａは、第５の実施形の変形例に係る半導体装置１Ｋの断面図である。図１０Ｂは、第５の実施形態の変形例に係る半導体装置１Ｋの上面図である。
第５の実施形態の変形例に係る半導体装置１Ｋは、図１０Ａに示すように、第５の実施形態に係る半導体装置１Ｈの第１の外部ヒートシンク２０Ｃに対し、第２の外部ヒートシンク２０Ｃ１と、第３の外部ヒートシンク２０Ｃ２とを備える。また、半導体装置１Ｋは、第５の実施形態に係る半導体装置１Ｈの熱伝導体２１に対し、熱伝導体２１Ａ、熱伝導体２１Ｂを備える。なお、他の構成は、第５の実施形態と同じであるため、説明を省略する。
第２の外部ヒートシンク２０Ｃ１及び第３の外部ヒートシンク２０Ｃ２は、例えば、熱伝導率のよい金属で形成されている。具体的には、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）などを適用可能である。
熱伝導体２１Ａ及び熱伝導体２１Ｂは、熱伝導体２１と同様に、熱伝導率の高い金属または金属酸化物の粒子を有する熱伝導ペーストにより製造可能である。なお、熱伝導体２１Ａ及び熱伝導体２１Ｂは、熱伝導シートまたは、熱伝導グリスであってもよい。
第２の外部ヒートシンク２０Ｃ１は、図１０Ａに示すように、第１のヒートシンク２０Ａの上面４０に接して配置されている。すなわち、第１のヒートシンク２０Ａの熱を主として、第２の外部ヒートシンク２０Ｃ１から放散する。
第３の外部ヒートシンク２０Ｃ２は、第２のヒートシンク２０Ｂの上面４１に接して配置されている。すなわち、第３の外部ヒートシンク２０Ｃ２は、図１０Ｂに示すように、第２の外部ヒートシンク２０Ｃ１と離隔して配置されている。また、第２のヒートシンク２０Ｂの熱を主として、第３の外部ヒートシンク２０Ｃ２から放散する。
熱伝導体２１Ａは、図１０Ａに示すように、第２の外部ヒートシンク２０Ｃ１上に設けられる。熱伝導体２１Ａは、第２の外部ヒートシンク２０Ｃ１の上面４５及び金属筐体２３の下面４６に接して配置されている。すなわち、第２の外部ヒートシンク２０Ｃ１の熱を主として、熱伝導体２１Ａを介して、金属筐体２３から放散する。
熱伝導体２１Ｂは、図１０Ａに示すように、第３の外部ヒートシンク２０Ｃ２上に設けられる。熱伝導体２１Ｂは、第３の外部ヒートシンク２０Ｃ２の上面４７及び金属筐体２３の下面４８に接して配置されている。すなわち、熱伝導体２１Ｂは、図１０Ｂに示すように、熱伝導体２１Ａと離隔して配置されている。すなわち、第３の外部ヒートシンク２０Ｃ２の熱を主として、熱伝導体２１Ｂを介して、金属筐体２３から放散する。
（第５の実施形態の変形例の効果）
第５の実施形態の変形例に係る半導体装置によれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱をそれぞれ第１のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。
また、第５の実施形態の変形例に係る半導体装置によれば、第２の外部ヒートシンク、第３の外部ヒートシンクを有することにより、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱を分離して放散し、放熱性を改善することができる。さらに、第２の外部ヒートシンク、第３の外部ヒートシンクの熱を主として、熱伝導体を介して、金属筐体に適切に放散し、放熱性を改善することができる。
［第６の実施形態］
（半導体装置のパッケージ構造の構成）
図１１Ａは、第６の実施形に係る半導体装置１Ｌの断面図である。図１１Ｂは、第６の実施形態に係る半導体装置１Ｌの上面図である。
第６の実施形態に係る半導体装置１Ｌは、図１１Ａに示すように、第１の実施形態に係る半導体装置１Ａに対し、さらに、第２の樹脂封止体３０を備える。なお、他の構成は、第１の実施形態と同じであるため、説明を省略する。
第２の樹脂封止体３０は、図１１Ｂに示すように、第１の樹脂封止体１５の上面１５ａと、第１のヒートシンク２０Ａ及び第２のヒートシンク２０Ｂとを覆うように封止する。すなわち、メモリコントローラ１１から発生する熱を主として、第１のヒートシンク２０Ａから放散する。また、メモリコントローラ１１から発生する熱を主として、第１のヒートシンク２０Ａから放散する。なお、第１の樹脂封止体１５と第２の樹脂封止体３０との間には、上記の第２の実施形態～第５の実施形態の変形例の一例であげたように、第１の樹脂封止体１５の上部に外部ヒートシンク、熱伝導体、及び金属筐体を備えていても良い。また、第１の樹脂封止体１５の内部に内部ヒートシンクを備えていても良い。
第２の樹脂封止体３０は、例えば、エポキシ樹脂である熱硬化性樹脂とシリカの混合物であってもよい。また、第２の樹脂封止体３０は、カーボンブラックを含有するエポキシ樹脂等であってもよい。
第２の樹脂封止体３０の上面３０ａには、図１１Ｂに示すように、例えば、レーザ照射により、社名、製品番号、製造月日、製造工場等の製品情報が刻印（マーキング：ＭＡＲＫＩＮＧ）されている。
刻印の位置は、図１１Ｂに示すように、平面視において、第１のヒートシンク２０Ａ及び第２のヒートシンク２０Ｂの位置以外に刻印している。
（第６の実施形態の効果）
第６の実施形態に係る半導体装置によれば、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱を第１のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。
また、第６の実施形態に係る半導体装置によれば、平面視において、第１のヒートシンク、第２のヒートシンクの位置以外に刻印していることにより、レーザ照射のダメージを抑制しつつ、メモリコントローラ、ＮＡＮＤフラッシュメモリから発生する熱を第１のヒートシンク、第２のヒートシンクに適切に放散し、放熱性を改善することができる。
［電子機器］
実施形態に係る半導体装置１が搭載される電子機器２の構成について説明する。
図１２は、実施形態に係る半導体装置１が搭載される電子機器２の構成図である。図１３は、電子機器２の回路基板４のブロック図である。
電子機器２は、図１２に示すように、筐体３を備える。筐体３は、回路基板４を収容している。回路基板４は、半導体装置１、ホストコントローラ５、揮発性メモリの一例であるＤＲＡＭ６、及び電源回路７を備える。具体的には、電子機器２は、例えば、スマートフォン、タブレット、及び携帯端末であってもよい。実際には、これらの例に限定されない。ここでは、電子機器２をスマートフォンとして説明する。
すなわち、電子機器２Ｂには、第１～第６の実施形態に記載の半導体装置１を適用可能である。
回路基板４は、図１３に示すように、電源回路７が設けられる。電源回路７は、電源ライン８（８ａ、８ｂ、８ｃ）を介して、半導体装置１、ホストコントローラ５、及びＤＲＡＭ６に接続する。電源回路７は、電源ライン８ａを介して電源電圧をホストコントローラ５に供給する。また、電源回路７は、電源ライン８ｂを介して電源電圧を半導体装置１に供給する。同様に、電源回路７は、電源ライン８ｃを介して電源電圧をＤＲＡＭ６に供給する。
半導体装置１とホストコントローラ５との間には、例えば、複数の信号ライン９が設けられる。半導体装置１は、電子機器２の記憶装置として機能する。半導体装置１は、複数の信号ライン９を介して、ホストコントローラ５との間で信号をやりとりする。半導体装置１は、例えば、複数のメモリチップによって構成されるマルチチップパッケージであってもよい。
ＤＲＡＭ６とホストコントローラ５との間には、例えば、信号ライン１０が設けられる。ＤＲＡＭ６は、ホストコントローラ５におけるプログラム実行処理中に利用されるデータ等を一時的に格納し、作業領域として利用される一時的なメモリ等として機能する。ＤＲＡＭ６は、信号ライン１０を介して、ホストコントローラ５との間で信号をやりとりする。
ホストコントローラ５は、半導体装置１を含む電子機器２の全体の動作を制御する集積回路である。ホストコントローラ５は、なお、ホストコントローラ５は、例えば、サウスブリッジを含んでもよい。
図１４は、実施形態に係る半導体装置１が搭載される電子機器２Ｂの構成図である。
電子機器２Ｂは、図１４に示すように、筐体３Ｂを備える。筐体３Ｂは、回路基板４を収容している。回路基板４は、半導体装置１と、ホストコントローラ５Ｂとを備える。具体的には、電子機器２Ｂは、例えば、ラックトップであってもよい。
すなわち、電子機器２Ｂには、第１～第６の実施形態に記載の半導体装置１を適用可能である。
図１５は、実施形態に係る半導体装置１が搭載される電子機器２Ｃの構成図である。
電子機器２Ｃは、図１５に示すように、回路基板４を備える。回路基板４は、半導体装置１と、ホストコントローラ５Ｃとを備える。具体的には、電子機器２Ｃは、例えば、記憶装置（ストレージ：Storage）の一例であるＭ．２ ＳＳＤ（Solid State Driveｓ）であってもよい。
すなわち、電子機器２Ｃには、第１～第６の実施形態に記載の半導体装置１を適用可能である。
図１６は、実施形態に係る半導体装置１が搭載される電子機器２Ｄの構成図である。
電子機器２Ｄは、図１６に示すように、筐体３Ｄを備える。筐体３Ｄは、回路基板４を収容している。回路基板４は、半導体装置１と、ホストコントローラ５Ｄと、ＤＲＡＭ６と、電源回路７とを備える。具体的には、電子機器２Ｄは、例えば、ＳＳＤであってもよい。
すなわち、電子機器２Ｄには、第１～第６の実施形態に記載の半導体装置１を適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈ、１Ｋ、１Ｌ・・・半導体装置
２、２Ｂ、２Ｃ、２Ｄ・・・電子機器
３、３Ｂ、３Ｃ、３Ｄ・・・筐体
４・・・回路基板
５、５Ｂ、５Ｃ、５Ｄ・・・ホストコントローラ
６・・・ＤＲＡＭ
７・・・電源回路
１１・・・メモリコントローラ
１２、１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ・・・ＮＡＮＤフラッシュメモリ
１３・・・ＮＡＮＤインタフェース
１４・・・基板
１５・・・第１の樹脂封止体
１５ａ・・・第１の樹脂封止体の上面
１５ｂ・・・第１の樹脂封止体の側面
１６・・・はんだボール
１７・・・配線
１８Ａ・・・第１のボンディングワイヤ
１８Ｂ・・・第２のボンディングワイヤ
１９Ａ・・・第３のボンディングワイヤ
１９Ｂ・・・第４のボンディングワイヤ
２０Ａ・・・第１のヒートシンク
２０Ａ１・・・第３のヒートシンク
２０Ｂ・・・第２のヒートシンク
２０Ｃ・・・第１の外部ヒートシンク
２０Ｃ１・・・第２の外部ヒートシンク
２０Ｃ２・・・第３の外部ヒートシンク
２０Ｄ・・・第４の外部ヒートシンク
２０Ｄ１・・・第５の外部ヒートシンク
２０Ｄ２・・・第６の外部ヒートシンク
２０Ｅ・・・第１の内部ヒートシンク
２０Ｅ１・・・第２の内部ヒートシンク
２０Ｅ２・・・第３の内部ヒートシンク
２１、２１Ａ、２１Ｂ・・・熱伝導体
２２・・・実装基板
２３・・・金属筐体
３０・・・第２の樹脂封止体
４０・・・第１のヒートシンクの上面
４１・・・第２のヒートシンクの上面
４２・・・第３のヒートシンクの側面
４３・・・第１の外部ヒートシンクの上面
４４、４６、４８・・・金属筐体の下面
４５・・・第２の外部ヒートシンクの上面
４７・・・第３の外部ヒートシンクの上面
５０・・・第１の一端
５１・・・第１の他端
５２・・・第２の一端
５３・・・第２の他端
ＸＸＸ・・・マーキング

Claims (17)

  1. 基板と、
    前記基板上に配置されたコントローラと、
    前記基板上に前記コントローラと離隔して配置された不揮発性メモリと、
    前記コントローラの上面に接して配置される第１のヒートシンクと、
    前記不揮発性メモリの上面に接して配置される第２のヒートシンクと、
    前記コントローラ、前記不揮発性メモリ、前記第１のヒートシンク、及び前記第２のヒートシンクを封止する第１の樹脂封止体とを備え、
    前記第１のヒートシンク及び前記第２のヒートシンクは、前記第１の樹脂封止体の上面または側面の少なくとも一方の面に露出している、半導体装置。
  2. 前記第１のヒートシンクの厚さは、前記第２のヒートシンクの厚さよりも厚い、
    請求項１に記載の半導体装置。
  3. 前記基板は、配線を有し、
    前記基板上に、前記配線と前記コントローラ及び前記不揮発性メモリとを電気的に接続するボンディングワイヤと、
    前記配線と電気的に接続するはんだボールをさらに備え、
    前記コントローラは、
    第１の一端と前記第１の一端と対向する第１の他端とを有し、
    前記不揮発性メモリは、
    第２の一端と前記第２の一端と対向する第２の他端とを有し、
    前記ボンディングワイヤは、
    前記コントローラ上において、前記第１の一端に電気的に接続される第１のボンディングワイヤ及び前記第１の他端に電気的に接続されている第２のボンディングワイヤと、
    前記不揮発性メモリ上において、前記第２の一端に電気的に接続される第３のボンディングワイヤ及び前記第２の他端に電気的に接続される第４のボンディングワイヤとを備え、
    前記第１のヒートシンクは、前記コントローラ上において、平面視において、前記第１のボンディングワイヤと、前記第２のボンディングワイヤとの間に配置され、
    前記第２のヒートシンクは、前記不揮発性メモリ上において、平面視において、前記第３のボンディングワイヤと、前記第４のボンディングワイヤとの間に配置される、
    請求項１または請求項２に記載の半導体装置。
  4. 前記第１の樹脂封止体の上面に露出する前記第２のヒートシンクの面積が前記第１の樹脂封止体の上面に露出する前記第１のヒートシンクの面積よりも大きい、請求項１～請求項３のいずれか1項に記載の半導体装置。
  5. 前記第１の樹脂封止体上の上面に、前記第１のヒートシンク及び前記第２のヒートシンクと、前記第１のヒートシンク及び前記第２のヒートシンクを覆うように配置される第１の外部ヒートシンクをさらに備える、請求項３に記載の半導体装置。
  6. 前記第１の外部ヒートシンクの上面の面積は、前記前記第１の樹脂封止体の上面の面積より小さい、請求項５に記載の半導体装置。
  7. 前記第１の樹脂封止体上に、前記第１のヒートシンクに接して、前記第１のヒートシンクを覆うように配置される第２の外部ヒートシンクと、
    前記第１の樹脂封止体上に、前記第２のヒートシンクに接して、前記第２のヒートシンクを覆うように配置される第３の外部ヒートシンクとをさらに備える、請求項３に記載の半導体装置。
  8. 前記第３の外部ヒートシンクの上面の面積は、前記第２の外部ヒートシンクの上面の面積よりも大きい、請求項７に記載の半導体装置。
  9. 前記第１の樹脂封止体の上面に露出する前記第２のヒートシンクの面積が前記第１の樹脂封止体の側面に露出する第３のヒートシンクの面積よりも大きい、請求項１～請求項３のいずれか1項に記載の半導体装置。
  10. 前記第１の樹脂封止体上の上面及び側面に、前記第３のヒートシンク及び前記第２のヒートシンクに接して、前記第３のヒートシンク及び前記第２のヒートシンクを覆うように配置される第４の外部ヒートシンクをさらに備える、請求項９に記載の半導体装置。
  11. 前記第１の樹脂封止体上に、前記第３のヒートシンクに接して、前記第３のヒートシンクを覆うように配置される第５の外部ヒートシンクと、
    前記第１の樹脂封止体上に、前記第２のヒートシンクに接して、前記第２のヒートシンクを覆うように配置される第６の外部ヒートシンクとをさらに備える、請求項９に記載の半導体装置。
  12. 前記はんだボールと電気的に接続する実装基板と、
    前記実装基板上に配置される金属筐体と、
    前記第１の外部ヒートシンク上に配置され、前記第１の外部ヒートシンク及び前記金属筐体に接する熱伝導体と、
    をさらに備える、請求項５または請求項６に記載の半導体装置。
  13. 前記はんだボールと電気的に接続する実装基板と、
    前記実装基板上に配置される金属筐体と、
    前記第２の外部ヒートシンク及び前記第３の外部ヒートシンク上に配置され、前記第２の外部ヒートシンク、前記第３の外部ヒートシンク、及び前記金属筐体に接する熱伝導体と、
    をさらに備える、請求項７または請求項８に記載の半導体装置。
  14. 前記第１の樹脂封止体上に、前記第１の樹脂封止体、前記第１のヒートシンク、及び前記第２のヒートシンクを覆うように積層して配置される第２の樹脂封止体をさらに備える、請求項１～４のいずれか1項に記載の半導体装置。
  15. 前記第２の樹脂封止体の上面には、前記第１のヒートシンク及び前記第２のヒートシンクの位置以外に刻印がされる、請求項１４に記載の半導体装置。
  16. 回路基板と、
    前記回路基板に実装された請求項１～１５のいずれか１項に記載の半導体装置と、
    前記回路基板に実装され、前記半導体装置を制御するホストコントローラと、
    を備える、電子機器。
  17. 前記回路基板に実装され、前記ホストコントローラの一時的なメモリを記憶する揮発性メモリと、
    前記回路基板に実装され、前記ホストコントローラ、前記半導体装置、及び前記揮発性メモリに電源を供給する電源回路と、
    前記回路基板を収容する筐体をさらに備える、請求項１６に記載の電子機器。
JP2021137286A 2021-08-25 2021-08-25 半導体装置及び電子機器 Pending JP2023031660A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021137286A JP2023031660A (ja) 2021-08-25 2021-08-25 半導体装置及び電子機器
TW112132848A TW202406077A (zh) 2021-08-25 2021-12-30 半導體裝置及電子機器
TW110149665A TWI817303B (zh) 2021-08-25 2021-12-30 半導體裝置及電子機器
PCT/JP2022/001343 WO2023026511A1 (ja) 2021-08-25 2022-01-17 半導体装置及び電子機器
US18/435,091 US20240178212A1 (en) 2021-08-25 2024-02-07 Semiconductor device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021137286A JP2023031660A (ja) 2021-08-25 2021-08-25 半導体装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2023031660A true JP2023031660A (ja) 2023-03-09

Family

ID=85322591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021137286A Pending JP2023031660A (ja) 2021-08-25 2021-08-25 半導体装置及び電子機器

Country Status (4)

Country Link
US (1) US20240178212A1 (ja)
JP (1) JP2023031660A (ja)
TW (2) TW202406077A (ja)
WO (1) WO2023026511A1 (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680065B2 (ja) * 2003-05-26 2005-08-10 沖電気工業株式会社 半導体装置
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
JP2011035352A (ja) * 2009-08-06 2011-02-17 Fujitsu Semiconductor Ltd 半導体装置
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
JP6314729B2 (ja) * 2014-07-30 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
US20160049383A1 (en) * 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
JP6290758B2 (ja) * 2014-09-19 2018-03-07 ルネサスエレクトロニクス株式会社 半導体装置
TWI553799B (zh) * 2015-08-26 2016-10-11 力成科技股份有限公司 半導體封裝結構
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
JP6839897B2 (ja) * 2017-11-06 2021-03-10 日立Astemo株式会社 電子制御装置
KR102439761B1 (ko) * 2017-12-22 2022-09-02 삼성전자주식회사 전자 장치 및 전자 장치의 제조 방법
JP2020047651A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置
CN109863596B (zh) * 2019-01-22 2020-05-26 长江存储科技有限责任公司 集成电路封装结构及其制造方法
JP7124795B2 (ja) * 2019-06-27 2022-08-24 株式会社村田製作所 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
JP2021077698A (ja) * 2019-11-06 2021-05-20 キオクシア株式会社 半導体パッケージ

Also Published As

Publication number Publication date
TW202310291A (zh) 2023-03-01
TW202406077A (zh) 2024-02-01
WO2023026511A1 (ja) 2023-03-02
US20240178212A1 (en) 2024-05-30
TWI817303B (zh) 2023-10-01

Similar Documents

Publication Publication Date Title
JP6122290B2 (ja) 再配線層を有する半導体パッケージ
KR101798571B1 (ko) 반도체 패키지
US10522522B2 (en) Package substrate comprising side pads on edge, chip stack, semiconductor package, and memory module comprising same
US10593617B2 (en) Semiconductor device
US7880312B2 (en) Semiconductor memory device
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
US10797021B2 (en) Semiconductor packages having improved thermal discharge and electromagnetic shielding characteristics
KR102307490B1 (ko) 반도체 패키지
JP2020035957A (ja) 半導体装置
US10068828B2 (en) Semiconductor storage devices
CN101091250A (zh) 半导体器件及其安装结构
JP2016207785A (ja) 半導体装置
JP2015195368A (ja) 半導体パッケージ
US10957627B2 (en) Semiconductor packages including a bridge die
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
US8169066B2 (en) Semiconductor package
KR20140048468A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
US11699684B2 (en) Semiconductor package including heat dissipation layer
WO2023026511A1 (ja) 半導体装置及び電子機器
US8376238B2 (en) Semiconductor storage device
US7187065B2 (en) Semiconductor device and semiconductor device unit
US9281267B1 (en) Semiconductor package having overhang portion
US8872340B2 (en) Substrate for semiconductor package which can prevent the snapping of a circuit trace despite physical deformation of a semiconductor package and semiconductor package having the same
JP2016039213A (ja) 基板内蔵パッケージ、半導体装置およびモジュール
KR20230143014A (ko) 반도체 패키지