JP2022552897A - Ｅｍｉシールド工程及び通信モジュール製品 - Google Patents

Ｅｍｉシールド工程及び通信モジュール製品 Download PDF

Info

Publication number
JP2022552897A
JP2022552897A JP2022523920A JP2022523920A JP2022552897A JP 2022552897 A JP2022552897 A JP 2022552897A JP 2022523920 A JP2022523920 A JP 2022523920A JP 2022523920 A JP2022523920 A JP 2022523920A JP 2022552897 A JP2022552897 A JP 2022552897A
Authority
JP
Japan
Prior art keywords
shielding
shield
communication module
emi
shielding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022523920A
Other languages
English (en)
Inventor
林萍 李
▲荊▼浩 盛
舟 江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huzhou Jianwenlu Technology Co Ltd
Original Assignee
Huzhou Jianwenlu Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huzhou Jianwenlu Technology Co Ltd filed Critical Huzhou Jianwenlu Technology Co Ltd
Publication of JP2022552897A publication Critical patent/JP2022552897A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/006—Casings specially adapted for signal processing applications, e.g. CATV, tuner, antennas amplifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Transceivers (AREA)

Abstract

本出願は、ＥＭＩシールド材料、ＥＭＩシールド工程及び通信モジュール製品を開示している。本出願は、ＥＭＩシールド材料を開示している。当該ＥＭＩシールド材料は互いに混合する樹脂材料と金属粒子とを含み、前記金属粒子の表面は絶縁保護層を有する。本出願は、基板に設けられたモジュール素子を含む通信モジュール製品をさらに開示し、ＥＭＩシールドを必要とする前記モジュール素子の周辺には上記のシールド材料が充填されている。本出願はＥＭＩシールド工程をさらに開示し、前記ＥＭＩシールド工程は、ａ：モジュール素子が設けられた通信モジュールを製造するステップと、ｂ：前記通信モジュールの、ＥＭＩシールドを必要とするモジュール素子領域に上記のシールド材料を付与するステップと、を含む。当該シールド材料は、シールドを必要とするチップ領域に対する被覆シールドを実現でき、即ち、チップの６つの表面又は６つの方向に対していずれも被覆シールドを行うとともに、チップ同士の間に対してシールドを行うことができ、従来のシールド工程を結合して、低周波から高周波へのよいシールドを実現でき、その同時、低い工程コストを具備する。【選択図】図４

Description

本出願の実施例は、電磁分野に関して、具体的にＥＭＩシールド材料、通信モジュール製品及びＥＭＩシールド工程に関する。
従来のＥＭＩシールド技術は、主に携帯電話などのセルラー端末に適用され、周波数帯が複雑になり、キャリアアグリゲーションが隣接周波数帯の同時使用を必要とすることに連れて、端末の内部空間がより小さくなり、集積度がますます高くなり、モジュールの間の干渉が課題になり、通信効果及び機械全体の消費電力を保証しなければならないため、モジュールの間のＥＭＩシールド、特に、低周波周波数帯のシールドに対する要求がますます高くなる。通信技術の継続的な拡張に連れて、通信モジュールの性能を保証するために、インテリジェントターミナル、ドローン、無人車両、自動車通信モジュール、ＩＯＴなどを含む各類の端末に対して高水準のＥＭＩシールド工程を幅広く応用する必要がある。
従来のＥＭＩシールド技術は、主にコンフォーマルＥＭＩシールド構成及び分割式ＥＭＩシールド構成を含む。コンフォーマルＥＭＩシールド構成は、スパッタリング又は塗装の方式で、金属シールド層を付与するが、このような方式は分割式シールドを実現できない。分割式ＥＭＩシールド構成は、一般的に、各チップ部品に対して独立のシールド領域を作り出し、具体的に、トレンチ掘り及び充填又は接着剤塗布などの方式を利用して、部品の間で分割式シールド構成を形成する。ただし、このような分割式工程の製造コストは高く、工程制御が困難である。また、従来技術のシールド構成は、チップ底部にＥＭＩシールドを形成していないとともに、高いコストを有するため、大量生産に不利になる。
従来技術の上記問題に対して、本出願は、改良されたＥＭＩシールド材料、ＥＭＩシールド工程、及び上記シールド材料、シールド工程が付与された通信モジュール製品を提出する。
本発明の１つの態様によれば、互いに混合する樹脂材料と金属粒子とを含むＥＭＩシールド材料を提出し、前記金属粒子の表面は絶縁保護層を有する。当該ＥＭＩシールド材料は優れたシールド性及び絶縁性を同時に具備するため、直接的に無線周波モジュールに付与でき、且つ、非常に低い製造コスト及び施工コストを具備し、大量生産に適する。
好適な実施例において、前記シールド材料には、一定割合の二酸化ケイ素粒子がさらに混合されている。二酸化ケイ素粒子を添加することで、前記シールド材料の膨張係数を低下させる。
好適な実施例において、前記シールド材料には、一定割合のアルミナ粒子がさらに混合されている。アルミナ粒子を添加することで、シールド材料の放熱係数を低下させる。
好適な実施例において、前記シールド材料において、前記金属粒子の重量比率は１～９５％であり、前記金属粒子の直径は０．１～３０μｍの間にある。必要なＥＭＩシールド効果に基づいて、当該比率を選択すればよく、比率が高いほど、優れたシールド効果を有し、金属粒子自体が絶縁保護層を具備するため、高比率の金属粒子はシールド材料の絶縁性に影響することない。
好適な実施例において、前記シールド材料において、前記二酸化ケイ素粒子の重量比率は１～４０％であり、前記二酸化ケイ素粒子の大きさは０．１ｕｍ～３０ｕｍの間にある。実際の必要に応じて、その比率及び大きさを決定すればよい。
好適な実施例において、前記シールド材料において、前記アルミナの重量比率は１～４０％であり、前記アルミナ粒子の大きさは０．１ｕｍ～３０ｕｍの間にある。実際の必要に応じて、その比率及び大きさを決定すればよい。
好適な実施例において、前記シールド材料は、重量比率が０．１～０．２％である硬化剤をさらに含む。硬化剤を添加することで、シールド材料を便利に凝固させる。
好適な実施例において、前記シールド材料において、前記樹脂材料の重量比率は１％～３０％である。好適な実施例において、前記金属粒子の材質は銀、金、銅、クロム、ニッケル、フェロニッケル、上記２つ以上の金属からなる合金、又は上記金属或いは合金からなる傾斜機能材料を含む。異なるシールドニーズ（例えば、低周波干渉又は高周波干渉）に対して、異なる材質の金属粒子を選択できる。
好適な実施例において、前記金属粒子は、異なる材質が混在する金属粒子を含む。無論、フル周波数のシールドニーズに応じて、異なる材質の金属粒子を同時に選択してもよい。
好適な実施例において、前記金属粒子上の前記絶縁保護層は樹脂、テフロン、窒化ケイ素又は酸化ケイ素コーティングであり、その厚さが１ｎｍ～５０００ｎｍの間にある。絶縁保護層の存在は、金属粒子の絶縁性を保証して、シールド材料の全体的な絶縁性を実現する。
本発明の別の態様によれば、基板に設けられたモジュール素子を含む通信モジュール製品を提出し、ＥＭＩシールドを必要とする前記モジュール素子の周辺には、上記に記載のシールド材料が充填されている。モジュール素子の周辺に本出願が保護を請求するシールド材料を簡単に充填することで、よいシールド効果を実現するとともに、モジュール素子に対する別の絶縁保護材料を付与する必要がない。当該モジュール素子は抵抗、コンデンサー又はコンバイナなどの任意の部品であってもよい。
好適な実施例において、前記モジュール素子と前記基板との間、及び前記モジュール素子の天井部には前記シールド材料が充填されている。モジュール素子の天井部及び底部にいずれもシールド材料を充填することで、モジュール素子本体の６つの方向に対してシールドを行って、２つのモジュール素子の間のシールドを含み、従来技術の分割式シールド及びコンフォーマルシールドの効果を同時に実現する。
好適な実施例において、前記モジュール素子の天井部での前記シールド材料は３０ｕｍを超える厚さを有する。発明者は、当該厚さが必要なシールド効果をよく実現できることを見つけた。
好適な実施例において、前記通信モジュール製品の外部は金属シールド層で被覆される。別途の金属シールド層の付与は、２層シールドの効果を達成し、通信モジュール製品に対するよりよいシールドを実現できる。
本発明の別の態様によれば、ＥＭＩシールド工程を提出し、ａ：モジュール素子が設けられた通信モジュールを製造するステップと、ｂ：前記通信モジュールの、ＥＭＩシールドを必要とするモジュール素子領域に上記のシールド材料を付与するステップと、を含む。当該シールド工程の施工が簡単であり、コストが低く、大量生産に適し、また、従来工程に対してよりよいシールド効果を達成する。
好適な実施例において、前記付与ステップは、印刷工程及び／又はディスペンシング工程を利用する。
好適な実施例において、前記印刷工程は具体的に、前記通信モジュールの、被覆を必要とする領域にカスタマイズのスクリーンを使用して、前記シールド材料を印刷するステップを含む。
好適な実施例において、好ましくは、前記印刷工程は真空印刷である。発明者の実験により、真空印刷はよりよい付与効果を実現できることを証明した。
好適な実施例において、ディスペンシング工程は具体的に、ディスペンシングの方式で、モジュール素子の底部及び天井部に対するシールド材料の充填又は被覆を実現するステップを含む。
好適な実施例において、前記方法は、ｃ：前記シールド材料が付与された通信モジュールで射出成形を行うステップをさらに含む。射出成形によって、通信モジュールの外部に均一な表面を形成し、後続工程を便利にする。
好適な実施例において、前記方法は、ｄ：射出成形後の通信モジュールの外層でスパッタリング又は塗装を行うことで、金属シールド層を形成するステップをさらに含む。これによって、２層シールド層の形成を実現する。
図面を結合して、実施例に対するさらなる理解を提供し、図面は本明細書に援用され、本明細書の一部を構成する。図面は実施例を示し、明細書とともに本発明の原理を解釈する。他の実施例及び実施例の多くの予想利点を容易に認識でき、なぜならば、以下の詳しい記載を引用することで、分かりやすくなるからである。図面の素子は必ずしも互いに縮尺に従うとは限らない。同じ符号は、対応する類似部件を指す。
従来技術におけるコンフォーマルＥＭＩシールド構成の模式図を示す。 従来技術における分割式ＥＭＩシールド構成の模式図を示す。 本発明の実施例による、シールド材料における金属粒子の構成模式図を示す。 本発明の実施例によるＥＭＩシールド構成の模式図を示す。 本発明の別の実施例によるＥＭＩシールド構成の模式図を示す。 本発明の実施例によるＥＭＩシールド工程のフローチャートを示す。 本発明の実施例によるＥＭＩシールド工程のフローチャートを示す。 本発明の実施例によるＥＭＩシールド工程のフローチャートを示す。 本発明の実施例によるＥＭＩシールド工程のフローチャートを示す。
以下は、図面及び実施例を結合して、本出願をさらに詳しく説明する。ここで、記載の具体的な実施例は、ただ関連発明を解釈するためのものであり、当該発明を限定しない。また、記載の便宜上、図面は、関連発明に関する部分のみを示す。
ここで、衝突しない場合、本出願の実施例及び実施例の特徴に対して互いに組み合わせてもよい。以下は図面を参照し、実施例を結合して本出願を詳しく説明する。
図１は、従来技術のコンフォーマルＥＭＩシールド構成の模式図を示す。図１に示すように、無線周波通信モジュール製品１０１には、フィルタ、低雑音増幅器（ＬＮＡ）、ローパスフィルタ（ＬＰＦ）、コンバイナ、スイッチ、オペアンプ（ＰＡ）などのチップ１０２が設けられる。ＥＭＩシールドを必要とする無線周波通信モジュール製品１０１には金属シールド層１０３が設けられる。当該金属シールド層１０３は一般的に、製品で銅ターゲット材をスパッタリングするか、又は銀ペースト材料を塗装することで付与される。当該金属シールド層１０３の付与工程は簡単であるが、高周波に対するシールド効果が劣って、分割式シールドを実現できない。
図２は、従来技術の分割式ＥＭＩシールド構成の模式図を示す。図２に示すように、無線周波通信モジュール製品２０１にはチップ２０２が設けられる。チップ２０２の間には分割式シールド構成２０３が設けられ、当該分割式シールド構成２０３は、各チップの間にいずれも独立のシールド領域を具備させ、シールド効果を大幅に向上させる。当該分割式シールド構成は、一般的に、分割シールドを必要とするチップの周囲で、トレンチ掘りを行ってから導電性材料（又はｗｉｒｅｂｏｎｄｉｎｇの方法を利用してチップの間でシールドを形成する）スパッタリング、塗装又は充填し、最後、モジュールの外面の金属シールド層２０４を形成し、必要がある任意の領域に対して分離型シールド効果を形成する。ただし、従来技術における分割式シールドの工程が複雑であり、コストが高く、特に、低周波干渉に対するシールド効果はよくない。当該低周波は主に、５００～８００ＭＨｚの通信周波数帯を指す。
本出願が開示するシールド技術は、特殊なシールド材料を採用することを核心とする。当該シールド材料は互いに混合する樹脂材料と金属粒子とを含み、当該金属粒子の表面は絶縁保護層を有する。当該金属粒子は図３の金属球３０１である。金属粒子の形状は球状又は円形に限定されず、扁平又は楕円形などの他の形状であってもよく、又は、異なるサイズ或いは形状の粒子を混合し調合してもよい。
当該金属球の表面には、絶縁保護層３０２を形成するためのナノスケールの樹脂コーティングが設けられ、また、当該金属球は単一金属球（図３の左側図に示すように）、又は複合金属球（図３の右側図に示すように）であってもよい。無論、金属粒子は、球状以外の形状を有しもよい。また、異なるシールド効果に基づいて、金属粒子の材質を決定してもよく、例えば、金、銀、銅、クロム、ニッケル又はフェロニッケル、或いは２種以上の金属からなる合金、若しくは上記金属又は合金からなる傾斜機能材料、例えば、多層金属又は合金からなる多層金属を複合して形成された金属粒子であってもよい。銀のシールド効果が最もよく、フェロニッケルの低周波信号に対するシールド効果はよりよい。実際の操作で、必要に応じて、異なる種類の金属粒子を選択して、最終のシールド材料に混合し、結果として、例えば、より全面的なシールド効果を実現する。樹脂材料はエポキシ樹脂又はシリコーンゴムなどを採用してもよく、異なるニーズに応じて選択すればよい。金属粒子のサイズは０．１ｕｍ～３０ｕｍであり、シールド材料での重量比率は１～９５％であってもよい。当該サイズ及び比率について、シールドの必要に応じて柔軟に選択すればよい。異なる金属成分割合に対応するＥＭＩシールド効果に応じて決定してもよい。
好適な技術案において、絶縁保護層の厚さは１ｎｍ～５０００ｎｍの間にある。絶縁保護層の配置によって、当該シールド材料は絶縁であることを確保できるため、チップモジュールを絶縁材料で被覆しておく必要がなく、直接的にチップモジュールに付与されることで、シールド干渉効果を実現できる。具体的な厚さに対する選択について、確実性及び熱伝導性の要求に応じて決定すればよい。好ましくは、絶縁保護層はナノスケールであり、具体的に、樹脂、テフロン、窒化ケイ素又は酸化ケイ素などのような材料を採用してもよい。
好適な技術案において、シールド材料に二酸化ケイ素粒子を添加することで、シールド材料の膨張係数を低下させ、アルミナ粒子を添加することで、放熱係数を高める。二酸化ケイ素粒子のサイズは０．１ｕｍ～３０ｕｍの間にあり、アルミナ粒子のサイズは０．１ｕｍ～３０ｕｍの間にある。前記シールド材料において、二酸化ケイ素とアルミナ粒子という両者の重量比率は１～４０％であってもよい。二酸化ケイ素粒子又はアルミナ粒子の形状は球状又は円形に限定されず、扁平又は楕円形などの他の形状であってもよく、或いは異なるサイズ又は形状の二酸化ケイ素粒子若しくはアルミナ粒子を混合し調合してもよい。
図４は、本発明の実施例によるシールド材料における金属粒子の構成模式図であり、本出願に記載のＥＭＩシールド材料が付与された後、即ち、パッケージングされた後の通信モジュール製品を示す。図４から分かるように、当該通信モジュール製品は、基板４０１に設けられたモジュール素子４０２を含み、ＥＭＩシールドを必要とする前記モジュール素子４０２の周辺には上記のシールド材料４０３が充填されている。これによって、モジュール素子４０２の間に分割式シールドを形成し、当該シールドは領域及びモジュール素子４０２に対する制限がなく、コンデンサー、抵抗、インダクターなどの他の任意の素子の間、又は局所で、このようなシールド構成を形成してもよい。特に、モジュール素子４０２の天井部及び底部（即ち、モジュール素子４０２と基板４０１との間）にはいずれもシールド材料が充填されているため、モジュール素子４０２に対する独特な被覆シールドを実現できる。モジュール素子底部のＥＭＩシールド領域の形成はモジュール素子４０２底部のシールド効果を大幅に向上させ、業界の重要な問題を解决する。本出願が開示するシールド材料自体は金属粒子を含有するとともに、非導電性であるため、モジュール素子４０２の動作に影響しない。モジュール素子４０２の上方領域でよりよいシールド効果を取得するために、好ましくは、モジュール素子４０２の天井部のシールド材料の厚さを３０ｕｍを超える厚さにするため、結果として、モジュール素子４０２の６つの方向でシールドを行うことができ、複数のモジュール素子４０２の間でもシールドを行うことができる。
当該通信モジュール製品は、無線セルラー端末で使用される無線周波モジュール製品であってもよく、当該無線セルラー端末は２Ｇ/３Ｇ/４Ｇ/５Ｇの携帯電話、ＷｉＦｉ機器、Ｐａｄ、スマートウォッチ、ＩＯＴ機器及び車載端末などであってもよい。通信モジュール製品でのモジュール素子４０２、例えば、フィルタ、スイッチ、低雑音増幅器、オペアンプ、チューナ又は前者の組み合わせであってもよい。
図５は、本発明の実施例によるＥＭＩシールド構成の模式図を示す。図５の実施例と図４との相違点は以下の通りであり、即ち、通信モジュール製品の外部には外層金属シールド層５０４が設けられることで、２層シールドを実現し、よりよい低周波シールド効果を達成する。
図６ａ～ｄは、本発明の実施例によるＥＭＩシールド工程のフローチャートを示す。まず、図６ａに示すように、モジュール素子４０２ＳＭＴを基板に貼着して、溶接及び洗浄を完成させる。当該モジュール素子４０２はフィルタチップ、低雑音増幅器（ＬＮＡ）、スイッチ及びオペアンプ（ＰＡ）などのチップを含んでもよいし、抵抗、コンデンサー、インダクターまたはコンバイナ、ＬＰＦなどの任意の素子であってもよい。無論、ＳＭＴは１つの例示に過ぎず、他の工程でモジュール素子を取り付けてもよい。
図６ｂに示すように、本出願が開示するシールド材料を利用して、印刷又はディスペンシング工程で基板４０１に付与し、シールドを必要とするチップ領域を被覆し充填する。ディスペンシング工程は具体的に、ディスペンシングの方式で、モジュール素子の底部及び天井部に対するシールド材料の充填又は被覆を実現するステップを含む。当該シールド材料の独特な性質のため、印刷工程でＥＭＩシールド材料の付与を実現でき、具体的に、被覆を必要とする領域でカスタマイズのスクリーン６０１を使用して、シールド材料を印刷して、被覆を完成する。当該スクリーン６０１は金属又はプラスチック材質であってもよい。印刷後、スクレーパー６０２を利用して余計なシールド材料６０３を除去する。好適な技術案において、真空印刷の方式でシールド材料を付与し、当該方式によって、シールド材料はモジュール素子４０２の底部、及びその間の領域によりよく入り込み、より十分な充填を実現する。無論、モジュール素子４０２の底部に接着剤を充填して、モジュール素子４０２領域の底部及び上方に対する被覆を完成してもよく、これによって、モジュール素子４０２の間（モジュール素子４０２内部を含む）の無線周波信号の干渉をよく低減させる。これから分かるように、当該シールド材料の付与は、別途の溝切り及びフレーム製造を必要としないため、低い工程の困難さ及びコストを有する。
図６ｃに示すように、シールド材料が付与された通信モジュール製品で射出成形を行うことで、製品外部を射出材料６０４で被覆する。そして、図６ｄのステップにおいて、スパッタリング又は塗装の方式で、製品の最外層に金属シールド層６０５を形成する。これから分かるように、当該ステップは選択可能である。結果として、パッケージング後の製品に、分割式シールド及び２層シールドの効果を同時に具備させる。発明者の実際テストによって、このようなシールド工程は、５００ＭＨｚ～６ＧＨｚの範囲内で４０ｄＢのシールド効果を実現できる。
以上は本出願の具体的な実施形態を記載したが、本出願の保護範囲はこれらに限定されず、当業者であれば、本出願が開示した技術範囲内で、変更及び差し替えを容易に想到し得て、これらの変更及び差し替えも本出願の保護範囲内に該当すべきである。従って、本出願の保護範囲は、請求項の保護範囲を基準とする。
ここで、本出願の記載において、「上」、「下」、「内」、「外」などの用語が指示する方位又は位置関係は、図面による方位又は位置関係であり、係る装置又は素子が必ずしも特定の方位を有し、特定の方位で構造及び操作されなければならないことを指示又は暗示するのではなく、本出願を便利に記載し、及び記載を簡略化するためのものであるので、本出願に対する限定ではない。語句「含む」は、請求項に挙げられていない素子又はステップの存在を排除しない。素子の前の語句「１」又は「１つ」は複数のこのような素子の存在を排除しない。互いに異なる従属請求項に記載したいくつかの措置の簡単な事実は、これらの措置の組み合わせが改良できないことを意味するのではない。請求項における任意の符号は、範囲に対する限定として解釈されるわけではない。

Claims (25)

  1. 互いに混合する樹脂材料と金属粒子とを含むＥＭＩシールド材料であって、前記金属粒子の表面は絶縁保護層を有することを特徴とするシールド材料。
  2. 前記シールド材料には、一定割合の二酸化ケイ素粒子がさらに混合されていることを特徴とする請求項１に記載のシールド材料。
  3. 前記シールド材料には、一定割合のアルミナ粒子がさらに混合されていることを特徴とする請求項１又は２に記載のシールド材料。
  4. 前記シールド材料において、前記金属粒子の重量比率は１～９５％であることを特徴とする請求項１に記載のシールド材料。
  5. 前記シールド材料において、前記二酸化ケイ素粒子の重量比率は１～４０％であることを特徴とする請求項２に記載のシールド材料。
  6. 前記シールド材料において、前記アルミナの重量比率は１～４０％であることを特徴とする請求項３に記載のシールド材料。
  7. 前記シールド材料は、重量比率が０．１～０．２％である硬化剤をさらに含むことを特徴とする請求項１に記載のシールド材料。
  8. 前記シールド材料において、前記樹脂材料の重量比率は１％～３０％であることを特徴とする請求項１に記載のシールド材料。
  9. 前記金属粒子のサイズは、０．１ｕｍ～３０ｕｍの間にあることを特徴とする請求項１に記載のシールド材料。
  10. 前記二酸化ケイ素粒子のサイズは、０．１ｕｍ～３０ｕｍの間にあることを特徴とする請求項２に記載のシールド材料。
  11. 前記アルミナ粒子のサイズは、０．１ｕｍ～３０ｕｍの間にあることを特徴とする請求項３に記載のシールド材料。
  12. 前記金属粒子の材質は、銀、金、銅、クロム、ニッケル、フェロニッケル、上記２つ以上の金属からなる合金、又は上記金属或いは合金からなる傾斜機能材料を含むことを特徴とする請求項１に記載のシールド材料。
  13. 前記金属粒子は、異なる材質が混在する金属粒子を含むことを特徴とする請求項１２に記載のシールド材料。
  14. 前記金属粒子上の前記絶縁保護層は、樹脂、テフロン、窒化ケイ素又は酸化ケイ素コーティングであり、その厚さが１ｎｍ～５０００ｎｍの間にあることを特徴とする請求項１に記載のシールド材料。
  15. 基板に設けられたモジュール素子を含む通信モジュール製品であって、ＥＭＩシールドを必要とする前記モジュール素子の周辺には、請求項１～１４の何れか１項に記載のシールド材料が充填されていることを特徴とする通信モジュール製品。
  16. 前記モジュール素子と前記基板との間、及び前記モジュール素子の天井部には前記シールド材料が充填されていることを特徴とする請求項１５に記載の通信モジュール製品。
  17. 前記モジュール素子の天井部での前記シールド材料は、３０ｕｍを超える厚さを有することを特徴とする請求項１５に記載の通信モジュール製品。
  18. 前記通信モジュール製品の外部は、金属シールド層で被覆されていることを特徴とする請求項１５に記載の通信モジュール製品。
  19. ＥＭＩシールド工程であって、
    ａ：モジュール素子が設けられた通信モジュールを製造するステップと、
    ｂ：前記通信モジュールの、ＥＭＩシールドを必要とするモジュール素子領域に、請求項１～１４の何れか１項に記載のシールド材料を付与するステップと、を含むＥＭＩシールド工程。
  20. 前記付与ステップは、印刷工程及び／又はディスペンシング工程を利用することを特徴とする請求項１９に記載のＥＭＩシールド工程。
  21. 前記印刷工程は、具体的に、前記通信モジュールの被覆を必要とする領域にカスタマイズのスクリーンを使用して、前記シールド材料を印刷するステップを含むことを特徴とする請求項２０に記載のＥＭＩシールド工程。
  22. 前記印刷工程は、真空印刷であることを特徴とする請求項２１に記載のＥＭＩシールド工程。
  23. 前記ディスペンシング工程は、具体的に、ディスペンシングの方式で、前記モジュール素子の底部及び天井部に対する前記シールド材料の充填又は被覆を実現するステップを含むことを特徴とする請求項２０に記載のＥＭＩシールド工程。
  24. ｃ：前記シールド材料が付与された通信モジュールで射出成形を行うステップをさらに含むことを特徴とする請求項１９～２３の何れか１項に記載のＥＭＩシールド工程。
  25. ｄ：射出成形後の通信モジュールの外層でスパッタリング又は塗装を行うことで、金属シールド層を形成するステップをさらに含むことを特徴とする請求項２４に記載のＥＭＩシールド工程。
JP2022523920A 2019-10-23 2020-09-11 Ｅｍｉシールド工程及び通信モジュール製品 Pending JP2022552897A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201911014276.4A CN110752189B (zh) 2019-10-23 2019-10-23 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品
CN201911014276.4 2019-10-23
PCT/CN2020/114836 WO2021077937A1 (zh) 2019-10-23 2020-09-11 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品

Publications (1)

Publication Number Publication Date
JP2022552897A true JP2022552897A (ja) 2022-12-20

Family

ID=69279601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022523920A Pending JP2022552897A (ja) 2019-10-23 2020-09-11 Ｅｍｉシールド工程及び通信モジュール製品

Country Status (5)

Country Link
US (1) US11770920B2 (ja)
EP (1) EP4036962A4 (ja)
JP (1) JP2022552897A (ja)
CN (1) CN110752189B (ja)
WO (1) WO2021077937A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752189B (zh) 2019-10-23 2020-08-21 杭州见闻录科技有限公司 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品
CN112616305A (zh) * 2020-12-30 2021-04-06 湘潭市神钜机电科技有限公司 电子设备的抗核屏蔽结构及制作方法、电子设备
CN114188312B (zh) * 2022-02-17 2022-07-08 甬矽电子(宁波)股份有限公司 封装屏蔽结构和屏蔽结构制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518228A (ja) * 2007-02-06 2010-05-27 ワールド プラパティーズ、 インコーポレイテッド 導電性ポリマー発泡体、その作製方法、およびその使用
JP2017188647A (ja) * 2016-03-31 2017-10-12 Tdk株式会社 複合磁性封止材料を用いた電子回路パッケージ
JP2018093155A (ja) * 2016-12-01 2018-06-14 Tdk株式会社 電子回路パッケージ

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372886A (en) * 1989-03-28 1994-12-13 Sumitomo Electric Industries, Ltd. Insulated wire with an intermediate adhesion layer and an insulating layer
KR100533097B1 (ko) * 2000-04-27 2005-12-02 티디케이가부시기가이샤 복합자성재료와 이것을 이용한 자성성형재료, 압분 자성분말성형재료, 자성도료, 복합 유전체재료와 이것을이용한 성형재료, 압분성형 분말재료, 도료, 프리프레그및 기판, 전자부품
US20060163744A1 (en) * 2005-01-14 2006-07-27 Cabot Corporation Printable electrical conductors
CN101191007B (zh) * 2007-11-23 2010-09-08 武汉理工大学 一种含金属颗粒的树脂基复合材料的制备方法
US8059425B2 (en) * 2008-05-28 2011-11-15 Azurewave Technologies, Inc. Integrated circuit module with temperature compensation crystal oscillator
JP5316051B2 (ja) * 2009-02-12 2013-10-16 住友電装株式会社 電気接続箱
US9167736B2 (en) * 2010-01-15 2015-10-20 Applied Nanostructured Solutions, Llc CNT-infused fiber as a self shielding wire for enhanced power transmission line
JP2012151326A (ja) * 2011-01-20 2012-08-09 Toshiba Corp 半導体装置の製造方法、半導体装置及び電子部品のシールド方法
KR20130035620A (ko) * 2011-09-30 2013-04-09 삼성전자주식회사 Ｅｍｉ 쉴드된 반도체 패키지 및 ｅｍｉ 쉴드된 기판 모듈
CN103571215A (zh) * 2012-07-18 2014-02-12 天瑞企业股份有限公司 高导热及emi遮蔽的高分子复合材
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
KR102161173B1 (ko) * 2013-08-29 2020-09-29 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
CN103496228B (zh) * 2013-08-29 2016-07-13 北京工业大学 一种电磁屏蔽用结构型导电硅橡胶及制备
CN105474334B (zh) * 2013-09-03 2018-05-01 山阳特殊制钢株式会社 磁性构件用绝缘包覆粉末
TW201513275A (zh) * 2013-09-17 2015-04-01 Chipmos Technologies Inc 晶片封裝結構及其製作方法
CN203690294U (zh) * 2013-11-07 2014-07-02 新科实业有限公司 电子元件组件
JPWO2016117575A1 (ja) * 2015-01-22 2017-10-26 住友電気工業株式会社 プリント配線板用基材、プリント配線板及びプリント配線板の製造方法
JP6477124B2 (ja) 2015-03-26 2019-03-06 Tdk株式会社 軟磁性金属圧粉コア、及び、リアクトルまたはインダクタ
US9881877B2 (en) * 2016-03-31 2018-01-30 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US9818518B2 (en) * 2016-03-31 2017-11-14 Tdk Corporation Composite magnetic sealing material
US9685413B1 (en) * 2016-04-01 2017-06-20 Intel Corporation Semiconductor package having an EMI shielding layer
CN107507823B (zh) * 2016-06-14 2022-12-20 三星电子株式会社 半导体封装和用于制造半导体封装的方法
KR102620863B1 (ko) * 2016-08-19 2024-01-05 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
CN106961826A (zh) * 2017-03-27 2017-07-18 保定乐凯新材料股份有限公司 一种可重复贴装使用的电磁波防护膜
CN107452696B (zh) 2017-08-10 2019-11-01 华进半导体封装先导技术研发中心有限公司 电磁屏蔽封装体以及制造方法
CN207489847U (zh) * 2017-10-13 2018-06-12 中芯长电半导体（江阴）有限公司 Emi防护的芯片封装结构
JP6770050B2 (ja) * 2017-12-29 2020-10-14 エヌトリウム インコーポレイテッド 電磁波保護層を有する電子装置及びその製造方法
TWI791769B (zh) * 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
US11804420B2 (en) * 2018-06-27 2023-10-31 Intel Corporation Core-shell particles for magnetic packaging
CN110752189B (zh) 2019-10-23 2020-08-21 杭州见闻录科技有限公司 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010518228A (ja) * 2007-02-06 2010-05-27 ワールド プラパティーズ、 インコーポレイテッド 導電性ポリマー発泡体、その作製方法、およびその使用
JP2017188647A (ja) * 2016-03-31 2017-10-12 Tdk株式会社 複合磁性封止材料を用いた電子回路パッケージ
JP2018093155A (ja) * 2016-12-01 2018-06-14 Tdk株式会社 電子回路パッケージ

Also Published As

Publication number Publication date
CN110752189B (zh) 2020-08-21
EP4036962A4 (en) 2022-11-23
CN110752189A (zh) 2020-02-04
US20220418174A1 (en) 2022-12-29
WO2021077937A1 (zh) 2021-04-29
US11770920B2 (en) 2023-09-26
EP4036962A1 (en) 2022-08-03

Similar Documents

Publication Publication Date Title
JP2022552897A (ja) Ｅｍｉシールド工程及び通信モジュール製品
JP7242938B2 (ja) パッケージ化電子デバイス、および無線周波数モジュール
US8004860B2 (en) Radiofrequency and electromagnetic interference shielding
US8350368B2 (en) Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
CN109119380B (zh) 使用复合磁性密封材料的电子电路封装
JP2003273571A (ja) 素子間干渉電波シールド型高周波モジュール
CN109545503B (zh) 电子组件
CN103258817B (zh) 半导体封装结构及其制造方法
JPWO2015015863A1 (ja) アンテナ一体型無線モジュールおよびこのモジュールの製造方法
CN108987378A (zh) 微电子装置
TW201318137A (zh) 封裝結構及其製法
CN110034075A (zh) 使用具有导电性的模制材料的电路封装
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN110729176A (zh) 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
US10978779B2 (en) Sputtered SIP antenna
CN110752163A (zh) 一种用于通信模块产品的emi屏蔽工艺和通信模块产品
CN205123724U (zh) 一种信道组件
US11346920B2 (en) Radar component package and method for manufacturing the same
WO2019102726A1 (ja) チップインダクタ
CN210641072U (zh) 一种传感器封装结构以及电子设备
WO2002043135A1 (en) Semiconductor device and its manufacturing method
JP6780833B2 (ja) コイル電子部品
JP6839037B2 (ja) インダクタンス素子およびその製造方法ならびに電子・電気機器
JP2003298004A (ja) 素子間干渉電波シールド型高周波モジュール及び電子装置
US11211340B2 (en) Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220506

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230302