JP2022530680A - 有線ローカルエリアネットワークにおけるコリジョンのエミュレート、並びに関連するシステム、方法、及びデバイス - Google Patents

Abstract

様々な実施形態は、有線ローカルエリアネットワークに関する。方法は、有線ローカルエリアネットワーク内のノードにおいて、少なくとも１つのイベントを検出することを含み得る。ネットワークノードの物理レイヤデバイスは、物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを実装するように構成される。少なくとも１つのイベントは、ノードの先入れ先出し（ＦＩＦＯ）バッファに記憶されたデータの量が少なくとも閾値量であることと、受信されたパケットが可変遅延を生じている高精度時間プロトコル（ＰＴＰ）パケットであることと、のうちの少なくとも一方を含み得る。方法は、少なくとも１つの検出されたイベントに応答して、ノードにおけるコリジョンをエミュレートすることを更に含み得る。【選択図】 図８

Description

（優先権の主張）
本出願は、２０１９年５月３日に出願された「ＥＭＵＬＡＴＩＮＧ ＣＯＬＬＩＳＩＯＮＳ ＩＮ ＡＮ １０ＳＰＥ ＮＥＴＷＯＲＫ」と題する米国特許仮出願第６２／８４２，８７３号の利益を主張するものであり、その開示は、参照によりその全体が本明細書に組み込まれる。

（発明の分野）
本開示は、概して、有線ローカルエリアネットワークに関し、より詳細には、有線ローカルエリアネットワーク（例えば、１０ＳＰＥネットワーク）におけるコリジョンをエミュレートすることに関する。

コンピュータ及び外部周辺機器を接続するための様々なインターフェース規格を使用して、高速での接続性を提供し得る。コンピュータを（例えば、Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ（ＬＡＮ）及びＷｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ（ＷＡＮ）において）接続するための広く使用されているフレキシブルなネットワーキング規格は、Ｅｔｈｅｒｎｅｔプロトコルである。Ｅｔｈｅｒｎｅｔ通信は、一般に、複数のエンドポイントのネットワーク内のポイントツーポイント通信を指す。Ｅｔｈｅｒｎｅｔは、一般に、共有リソースを効率的に使い、管理及び再構成が容易であり、多くのシステムにわたって互換性がある。

本開示は、特定の実施形態を具体的に指摘し明確に請求する特許請求の範囲をもって結論とするが、本開示の範囲内の実施形態の様々な特徴及び利点は、添付の図面と併せて読むと、以下の説明からより容易に確認することができる。

スイッチ及びいくつかのノードを含む例示的なネットワークを示す。 インターフェースを介して１０ＳＰＥ媒体などの共有伝送媒体に結合された物理レイヤ（ＰＨＹ）を含む例示的なノードを示す。 いくつかの実施形態による、物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤの線についてのバスサイクル数を示す。 いくつかの実施形態による、図３に示される第２のバスサイクルに関連付けられた信号タイミング図を示す。 本開示の様々な実施形態による、ＰＬＣＡを含むネットワークのノードに関連付けられた例示的な信号タイミング図を示す。 ＰＴＰパケットが、ノードのＭＡＣからノードのＰＨＹにおいてノードの伝送機会（transmit opportunity、ＴＯ）外で受信される、信号タイミング図を示す。 ＰＴＰパケットが、ノードに対するＴＯ中にノードのＭＡＣからノードのＰＨＹにおいて受信される、信号タイミング図を示す。 １０ＳＰＥネットワークなど、ネットワークを動作させる例示的な方法のフローチャートである。 いくつかの実施形態による、ネットワークノードを動作させる第１の方法を示すフローチャートである。 いくつかの実施形態による、ネットワークノードを動作させる第２の方法を示すフローチャートである。 いくつかの実施形態による、ノードの機能ブロック図である。 ネットワークを含む車両を示す。 いくつかの実施形態において使用され得るコンピューティングデバイスのブロック図である。

以下の詳細な説明では、本明細書の一部をなし、本開示を実施し得る実施形態の具体例を例示として示す添付の図面を参照する。これらの実施形態は、当業者が本開示を実施できるように十分に詳細に説明される。しかしながら、他の実施形態が用いられ得、本開示の範囲から逸脱することなく、構造、材料、及びプロセスを変えられ得る。

本明細書に提示する図は、任意の特定の方法、システム、デバイス、又は構造の実際の図であることを意図するものではなく、本開示の実施形態を説明するために用いられる理想化した表現にすぎない。本明細書に提示する図面は、必ずしも縮尺どおりに描かれていない。様々な図面における類似の構造又は構成要素は、読者の便宜のために同一又は類似の付番を保持し得る。しかしながら、付番における類似性は、構造又は構成要素が必ずしもサイズ、組成、構成、又は任意の他の特性において同一であることを意味するものではない。

以下の説明は、当業者が開示される実施形態を実施することを可能にするのを補助するための実施例を含み得る。「例示的な」、「例として」、「例えば」という用語の使用は、関連する説明が、説明的なものであることを意味し、本開示の範囲は、実施例及び法的等価物を包含することを意図するものであり、かかる用語の使用は、実施形態又は本開示の範囲を特定の構成要素、ステップ、特徴、機能などに限定することを意図するものではない。

本明細書で概して説明され、図面に例示される実施形態の構成要素は、多種多様な異なる構成で配置及び設計され得ることが容易に理解されるであろう。したがって、様々な実施形態の以下の説明は、本開示の範囲を限定することを目的とするものではなく、単に様々な実施形態を表すものである。実施形態の様々な態様が図面に提示され得るが、図面は、具体的に指示されていない限り、必ずしも尺度どおりに描画されていない。

更に、図示及び説明する具体的な実装形態は、単なる例であり、本明細書において別段の指定がない限り、本開示を実施する唯一の方式と解釈されるべきでない。要素、回路、及び機能は、不要に詳述して本開示を不明瞭にしないように、ブロック図の形態で示され得る。逆に、図示し、説明する具体的な実装形態は、単に例示的なものであり、本明細書において別段の指定がない限り、本開示を実装する唯一の方法と解釈されるべきではない。更に、様々なブロック間での論理のブロック定義及びパーティショニングは、例示的な具体的な実装形態である。当業者には、本開示が多数の他のパーティショニングソリューションによって実施され得ることが容易に明らかになるであろう。大部分については、タイミングの考察などに関する詳細は省略されており、かかる詳細は、本開示の完全な理解を得るために必要ではなく、当業者の能力の範囲内である。

当業者であれば、情報及び信号は、様々な異なる技術及び技法のいずれかを使用して表され得ることを理解するであろう。いくつかの図面は、表示及び説明を明確にするために、単一の信号として信号を例示し得る。当業者は、信号が信号のバスを表し得、このバスは様々なビット幅を有してよく、本開示は、単一のデータ信号を含む任意の数のデータ信号で実施され得ることを理解するであろう。

本明細書に開示する実施形態に関連して説明される様々な例示的な論理ブロック、モジュール、及び回路は、汎用プロセッサ、専用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、集積回路（ＩＣ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）若しくは他のプログラマブル論理デバイス、別個のゲート若しくはトランジスタ論理、別個のハードウェア構成要素、又は本明細書で説明される機能を実行するように設計されたこれらの任意の組み合わせを用いて実装、又は実行され得る。汎用プロセッサ（本明細書では、ホストプロセッサ又は単にホストと呼ばれこともある）は、マイクロプロセッサであってもよいが、代替的に、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンでもあってもよい。プロセッサはまた、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた１つ以上のマイクロプロセッサ、又は任意の他のかかる構成の組み合わせとして実装され得る。プロセッサを含む汎用コンピュータは専用コンピュータとみなされ、汎用コンピュータは、本開示の実施形態に関連するコンピューティング命令（例えば、ソフトウェアコード）を実行するように構成される。

実施形態は、フローチャート、フロー図、構造図、又はブロック図として示すプロセスに関して説明され得る。フローチャートは、順次プロセスとして動作行為を説明し得るが、これらの行為の多くは、別の順序で、並行して、又は実質的に同時に実行できる。加えて、行為の順序は再調整され得る。プロセスは、方法、スレッド、機能、手順、サブルーチン、サブプログラムなどに対応し得る。更に、本明細書で開示される方法は、ハードウェア、ソフトウェア、又はその両方において実施され得る。ソフトウェアで実装される場合、機能は、コンピュータ可読媒体上の１つ以上の命令又はコードとして記憶され得る、又は送信され得る。コンピュータ可読媒体は、コンピュータ記憶媒体及びコンピュータプログラムのある場所から別の場所への転送を容易にする任意の媒体など通信媒体の両方を含む。

「第１」、「第２」などの表記を使用した、本明細書の要素に対する任意の言及は、かかる制限が明示的に記載されていない限り、それらの要素の数量又は順序を限定しない。むしろ、これらの表記は、本明細書において、２つ以上の要素又は要素の例を区別する便利な方法として使用され得る。したがって、第１の要素及び第２の要素への言及は、２つの要素のみが用いられ得ること、又は何らかの方法で第１の要素が第２の要素に先行しなければならないことを意味するものではない。加えて、特に明記しない限り、要素のセットは、１つ以上の要素を含んでよい。

本明細書で使用されるとき、所与のパラメータ、特性、又は条件に言及する際の「実質的に（substantially）」という用語は、所与のパラメータ、特性、又は条件が、例えば許容可能な製造許容差の範囲内などの、小さいばらつきを満たすことを当業者が理解するであろう程度を意味し、かつ含む。一例として、実質的に満たされる特定のパラメータ、特性、又は条件に応じて、パラメータ、特性、又は条件は、少なくとも９０％満たされ得るか、少なくとも９５％満たされ得るか、更には少なくとも９９％満たされ得る。

１０ＳＰＥ（すなわち、１０Ｍｂｐｓ Ｓｉｎｇｌｅ Ｐａｉｒ Ｅｔｈｅｒｎｅｔ）は、ＩＥＥＥ ８０２．３ｃｇ（商標）として、米国電気電子学会（ＩＥＥＥ）により現在開発中のネットワーク技術仕様である。１０ＳＰＥを使用して、マルチドロップネットワーク上でのコリジョンのない決定論的伝送を提供し得る。１０ＳＰＥ仕様は、任意選択的な物理レベルコリジョン回避（ＰＬＣＡ）リコンシリエーションサブレイヤを含むことを意図しており、これを使用してマルチドロップバス上での物理的コリジョンを回避する。

自動車、トラック、バス、船舶、及び／又は航空機などの車両は車両通信ネットワーク（例えば、Ｅｔｈｅｒｎｅｔなどの有線ローカルエリアネットワーク）を含み得るが、この車両通信ネットワークは１０ＳＰＥを実装し得る。車両通信ネットワークの複雑性は、ネットワーク内の電子デバイスの数に応じて変化することがある。例えば、高度車両通信ネットワークは、例えば、エンジン制御、変速機制御、安全制御（例えば、アンチロックブレーキ）、及び排出制御のための様々な制御モジュールを含み得る。これらのモジュールをサポートするために、車載産業は様々な通信プロトコルに依存する。

車載サブネットは、少数（例えば、８つ以下）のノード（例えば、ＰＬＣＡノード）を有し得る。しかし、他の用途（例えば、産業用、サーババックプレーン、又はモノのインターネット）では、より多くのノードを有し得るか、又は必要とされ得る。従来のシステムでは、ＰＬＣＡの基本定数に起因して、ノード数が制限されることがある。更に、ＰＬＣＡ内の伝送先入れ先出し（ＴＸ ＦＩＦＯ）バッファは、媒体アクセス制御サブレイヤ（ＭＡＣ）フレームに可変遅延を追加してもよく、したがって、従来のシステムでは、ＭＡＣの高精度時間プロトコル（ＰＴＰ）機能は使用できないことがある。

本明細書に開示される様々な実施形態は、ＰＬＣＡ機能性を向上させるために、ネットワーク（例えば、１０ＳＰＥマルチドロップハーフデュプレックスサブネット）上のコリジョンをエミュレートすることに関する。より具体的には、様々な実施形態は、１つ以上のイベント（例えば、ノードのＴＸ ＦＩＦＯバッファに記憶されたデータの量が、少なくとも所定の量であること、及び／又はノードで記憶されたパケットが高精度時間プロトコル（ＰＴＰ）パケットであること）に応答して、ネットワーク上で論理的コリジョンをエミュレートすることに関し得る。本明細書で使用される場合、「エミュレートされたコリジョン」という用語は、ネットワークノードの伝送先入れ先出し（ＴＸ ＦＩＦＯ）バッファに記憶されたデータの閾値量又はＭＡＣからのＰＴＰパケットの検出に応答してネットワークノードの物理レイヤデバイス（ＰＨＹ）によるコリジョン信号（例えば、「ＣＯＬ」）のアサートされること（例えば、論理レベルローから論理レベルハイへ遷移すること）を指す。少なくともデータの閾値量が伝送ＦＩＦＯバッファに記憶される場合、伝送ＦＩＦＯバッファフルと呼ぶ。ＰＴＰ（ｐｒｅｃｉｓｉｏｎ ｔｉｍｅ ｐｒｏｔｏｃｏｌ、高精度時間プロトコル）パケットは、ＩＥＥＥ ８０２．１ＡＳ又はＩＥＥＥ １５８８を実装する際に使用されるパケットである。ＣＯＬは、ＭＡＣから受信された伝送イネーブル信号（例えば、「ＴＸ＿ＥＮ」）がデアサートされるまで、ＣＯＬはアサートされた状態（例えば、論理レベルハイ）に保持され得、ＰＨＹは、ＴＸ＿ＥＮ信号のデアサートされることに続いてＣＯＬ信号をデアサートし得る。場合によっては、ＣＯＬのアサートされることは、ネットワークノードの伝送機会まで、キャリアセンス信号（例えば、「ＣＲＳ」）をアサートされた状態（例えば、論理レベルハイ状態）に保持することを伴い得る。

エミュレートされたコリジョンを使用することにより、増加したノードの数を有効にし、ＰＬＣＡを使用するときにＭＡＣによる高精度時間プロトコル（ＰＴＰ）をハンドリングすることを可能にする。これは、コリジョンに対する従来のＭＡＣデバイスのプログラムされた応答を活用して非コリジョン問題を解決することにより、本明細書に開示される実施形態による物理レイヤデバイスによって達成され得る。したがって、本明細書に開示される実施形態による物理レイヤデバイスは、物理レイヤ側の増加したノード及びＰＴＰパケットの数をハンドリングするための戦略的な方法でコリジョンを（例えば、ＣＯＬ信号及びＣＲＳ信号を使用して）シグナリングし得る。

例えば、いくつかの実施形態は、（例えば、産業自動化、サーババックプレーンなどと共に使用するために）ＰＬＣＡを使用して、多数の（例えば、３２を超える）ノードを有するサブネットワークを可能にし得る。この多数のノードは、ＰＬＣＡ ＴＸ ＦＩＦＯがフルであるときにコリジョンをエミュレートすることによって可能になり得る。したがって、伝送データをバス上で伝送するためにノードの伝送機会を待っている間に、ＭＡＣからの比較的大量の伝送データ（例えば、ＴＸＤ）の蓄積により、ネットワークノードのＴＸ ＦＩＦＯがフルであるとき、コリジョンをエミュレートする（ＣＯＬをアサートする）ことにより、コリジョンが生じたことがＭＡＣにシグナリングされ得、ＣＯＬ信号及びＣＲＳ信号のデアサートされるまでＭＡＣに待機させる。

更に、いくつかの実施形態は、ＰＬＣＡを利用しながら、ノードのネイティブタイムスタンプユニットを使用してそのノードの媒体アクセス制御（ＭＡＣ）において高精度時間プロトコル（ＰＴＰ）パケットがハンドリングされることを可能にし得る。例えば、いくつかの実施形態は、外部タイムスタンプサポートを有し得ない構成要素（例えば、１０ＳＰＥコントローラ／スイッチ）がＰＴＰを使用することを可能にし得る。ＭＡＣから受信されたＰＴＰフレームのＰＨＹによる検出時にエミュレートされたコリジョン（ＣＯＬ信号のアサート）は、伝送機会が利用可能でないときに、ＰＴＰフレームと共にＴＸ ＦＩＦＯを使用することを防止し、結果として可変ＴＸ ＦＩＦＯ遅延は導入されず、対応するＰＴＰパケットが物理レイヤデバイス（ＰＨＹ）を通じて既知の遅延を有することができるようにする。より具体的には、ＭＡＣは、ＣＲＳ信号がデアサートされるまで待って、ＰＴＰパケットをＰＨＹに再伝送するように構成される。ＰＨＹがＰＨＹの伝送機会においてＣＲＳ信号をデアサートするため、ＰＨＹは、ＰＨＹの伝送機会中にＭＡＣから再送ＰＴＰパケットを受信し、いかなる種類の可変遅延バッファにもＰＴＰパケットを保持せずに、ＰＴＰパケットは直ちに共有伝送媒体（例えば、１０ＳＰＥ媒体）上で伝送され得る。

ここで、本開示の様々な実施形態について、添付図面を参照して解説する。

図１は、スイッチ１０２及びＮ個のノード１１６（例えば、これらに限定されないが、ノード１０４、ノード１０６、ノード１０８及びノード１１８）を含む例示的なネットワーク１００を示している。例えば、ネットワーク１００は、ハーフデュプレックス、マルチドロップネットワークを含み得る１０ＳＰＥネットワークなどの有線ローカルエリアネットワークを含み得る。更に、例えば、ネットワーク１００、より具体的には、ネットワーク１００の１つ以上のノード１１６は、物理レイヤコリジョン回避（ＰＬＣＡ）サブレイヤを含み得、及び／又は実装し得る。ＰＬＣＡは、物理（ＰＨＹ）レイヤと媒体アクセス制御（ＭＡＣ）レイヤとの間のリコンシリエーションサブレイヤである。いくつかの実施形態では、ＰＬＣＡはＰＨＹに実装される。ネットワーク１００は、本明細書では「サブネット」又は「サブネットワーク」と呼ばれることもある。

例えば、ノード１１６は、１つ以上のセンサを含み得、ノード１１６のそれぞれは、一意のＩＤ（例えば、ノード０、ノード１、ノード２、．．．ノードＮ）を含み得る。いくつかの実施形態では、ノード１１６の個数Ｎは、これに限定されないが、９以上（例えば、Ｎ＞８）であってもよい。スイッチ１０２は、いくつかのポート（例えば、同じ又は異なる速度のために構成されるポート１１０、ポート１１２、ポート１１４）を含み、データを受信し、異なるデバイス（例えば、これに限定されないが、制御ユニット、センサ（ノード））にデータを伝達するように構成され得る。

図２は、リンクレイヤ２１６の媒体アクセス制御サブレイヤ２２０内に存在する媒体アクセス制御（ＭＡＣ）デバイス２０８、及び有線ローカルエリアネットワーク（例えば、図１のネットワーク１００）の物理レイヤ２１８内に存在する物理レイヤデバイス（ＰＨＹ ２０２）を含む、例示的なノード２００を示している。ＰＨＹ ２０２は、インターフェース２０６を介して１０ＳＰＥ媒体２０４などの共有伝送媒体に結合される。１０ＳＰＥ媒体２０４は、ＰＨＹ ２０２及びＭＡＣ ２０８のそれぞれのインスタンスを含むノードを含む、ネットワーク（例えば、ネットワーク１００）の一部分であるノードのための通信経路である物理媒体を含み得る。非限定的な実施例として、１０ＳＰＥ媒体２０４は、単一ペアＥｔｈｅｒｎｅｔに使用されるような単一のツイストペアを含み得る。ベースバンドネットワーク（例えば、これに限定されないが、マルチドロップネットワーク）にあるデバイスは、同じ物理伝送媒体を共有し、典型的には、伝送のためにその媒体の帯域幅全体を使用する（すなわち、ベースバンド伝送において使用されるデジタル信号は、媒体の帯域幅全体を占有する）。その結果、ベースバンドネットワーク上の１つのデバイスのみが、所与の瞬間に伝送し得る。そのため、媒体アクセス制御方法を使用して、１０ＳＰＥ媒体２０４に関する競合をハンドリングする。

いくつかの実施形態では、ノード１１６のうちの１つ（例えば、ノード１０４、ノード１０６、ノード１０８及びノード１１８（図１を参照））は、ノード２００を含み得る。ＭＡＣ ２０８は、媒体独立インターフェース（ＭＩＩインターフェース２１２）及び／又は管理データ入力／出力インターフェース（ＭＤＩＯインターフェース２１４）を介してＰＨＹ ２０２に結合されたコントローラを含み得る。更に、例えば、ＰＨＹ ２０２は、媒体依存インターフェース（ＭＤＩインターフェース２１０）を介してインターフェース２０６に結合され得る。ＰＨＹ ２０２は、他の信号の中でも、コリジョン信号ＣＯＬ及びキャリアセンス信号ＣＲＳをＭＩＩインターフェース２１２を通じてＭＡＣ ２０８に提供するように構成され得る。ＭＡＣ ２０８は、他の信号の中でも、伝送データビットＴＸＤ（例えば、ＴＸＤ０－ＴＸＤ３）及び伝送イネーブル信号ＴＸ＿ＥＮをＰＨＹ ２０２に提供するように構成され得る。ＭＡＣ ２０８は、リンクレイヤ動作を実行するように構成されるため、ＰＨＹ ２０２は、リンクレイヤ２１６であるＭＡＣ ２０８からＴＸＤ信号及びＴＸ＿ＥＮ信号を受信するように構成される。

少なくともいくつかの実施形態によれば、ネットワーク（例えば、ネットワーク１００）は、コリジョン検出付きキャリアセンス多重アクセス（ＣＳＭＡ／ＣＤ）式媒体アクセス制御を利用し得る。更に、いくつかの実施形態では、ＰＬＣＡを利用し得る（例えば、物理的（電気的）コリジョンを回避）。

ネットワークの企図された動作中に、ビーコン（例えば、マスタノードを介して生成される）は、バスサイクルを開始し得、ネットワークの各ノードは伝送機会（ＴＯ）（例えば、２バイト）を有し、ＴＯはそれのＩＤの順で（すなわち、ラウンドロビン方式で）割り振られ得る。より具体的には、ノード０（例えば、マスタノード）（ノード１０４）はＴＯを有し、続いてノード１（ノード１０６）のためのＴＯ、続いてノード２（ノード１０８）のためのＴＯ、続いてノードＮ（ノード１１８）のためのＴＯを有し得る（図１）など。

図３は、いくつかの実施形態による、物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤの線３４６（例えば、図２の１０ＳＰＥ媒体２０４）についてのバスサイクル３００の数を示す。具体的には、図３は、第１のバスサイクル３４８及び第２のバスサイクル３５０を示している。バスサイクル３００は、線３４６の複数のタイムスロット３５２（例えば、タイムスロット３０２～タイムスロット３３２）を含む。タイムスロット３５２はそれぞれ、様々なネットワークノード（例えば、ノード０、ノード１、ノード２、ノード３、ノード４、．．．ノードＮ、例えば、図１のノード１１６）のうちの１つに対応する数（例えば、０、１、２、３、４、Ｎ、Ｎ数はネットワークノードの数より１つ少ない）でラベル付けされ、ネットワークノードは、それぞれタイムスロット３５２のうちの１つの間に通信することになる。非限定的な実施例として、Ｎ数は７であってもよく、これにより、８つのネットワークノードに対応する。ノード１１６は、これらのネットワークノードを含み得る。また、図３は、バスサイクル３００のそれぞれにおける通信が、ビーコン３３８、サイレンス３４０、データ３４２又はコミット信号３４４を含むかどうかを示している。例えば、図３に示されるように、ビーコン３３８は、タイムスロット３０２、タイムスロット３０４、及びタイムスロット３０６のそれぞれの間にノード０（例えば、マスタノード）によって送信され得る。また、サイレンス３４０は、タイムスロット３０８～タイムスロット３２６のそれぞれの間に、線３４６に存在し得る（すなわち、データは、タイムスロット３０６～タイムスロット３２６の間に伝送されない）。更に、タイムスロット３３２では、コミット信号３４４が送信され得る（すなわち、ノード３が、例えば、バスをキャプチャした後にデータ３４２のパケットを送信することによって）伝送され得る。データ３４２は、タイムスロット３２８～タイムスロット３３０の間に送信され得る。より具体的には、ノード１は、タイムスロット３２８中にデータ３４２を送信し得、ノード３は、タイムスロット３３０中にデータ３４２を送信し得る。

バスサイクル３００のそれぞれの間に、マスタノード（ノード０）は、ビーコン３３８を送信し得、その後に、ノード（ノード０～ノードＮ）のそれぞれのための１つ以上のタイムスロット３５２が続く。図３に示されるように、第１のバスサイクル３４８は、ノード０によって伝送されるビーコン３３８を有するタイムスロット３０２を含み、次いで、サイレンス３４０を有するタイムスロット３０８～タイムスロット３１４を含み、それらの間、ノード０～ノードＮはサイレンスのままである（すなわち、ノード０に対応するタイムスロット３０８、ノード１に対応するタイムスロット３１０、ノード２～Ｎ－１に対応するタイムスロット３１２、及びノードＮに対応するタイムスロット３１４の間のサイレンス３４０。第１のバスサイクル３４８と関連して示されるように、ノードのそれぞれは、バスサイクル中の最小タイムスロット長３３６しか必要としない場合、第１のバスサイクル３３４に関して示されるように、バスサイクルは最小バスサイクル長を有することに留意されたい。

第１のバスサイクル３４８の後に、第２のバスサイクル３５０が生じ得る。第２のバスサイクル３５０中に、マスタノード（例えば、ノード０）は、タイムスロット３０４中にビーコン３３８を送信し得、次いで、ノード０に対応する最小タイムスロット長３３６のタイムスロット３１６中にサイレンス３４０を送信し得る。第２のバスサイクル３５０は、タイムスロット３２８中にノード１によって伝送されるデータ３４２を含み、次いで、ノード２に対応するタイムスロット３１８についてサイレンス３４０を含む。タイムスロット３３２において、第２のバスサイクル３５０は、（例えば、バスをキャプチャした後にデータ３４２のパケットを送信するように）コミット信号３４４、続いてデータ３４２を搬送するタイムスロット３３０を含み、コミット信号３４４及びデータ３４２がノード３によって伝送される。第２のバスサイクル３５０は、ノード４に対応するタイムスロット３２０、ノード５～ノードＮ １に対応するタイムスロット３２２、及びノードＮに対応するタイムスロット３２４のそれぞれの間に伝送されるサイレンス３４０を更に含む。タイムスロット３０６における追加のビーコン３３８、及びサイレンス３４０として示されるタイムスロット３２６においてノード０から開始する個々のノード伝送は、次いで、第２のバスサイクル３５０に続く。

図４は、いくつかの実施形態による、図３に示される第２のバスサイクル３５０（例えば、ＰＬＣＡサブレイヤ）に関連付けられた信号タイミング図４００を示している。非限定的な実施例として、信号タイミング図４００は、８つのノードを有するバスに関連付けられ得る。信号タイミング図４００は、図３の線３４６上の線信号４２４、及びノード１信号４２０、ノード３信号４２２、及び現在ノード識別情報（ｃｕｒＩＤ情報）４４２を示している。いくつかの実施形態では、ノードのうちの１つ以上のＰＨＹは、データ記憶装置４１８（例えば、データレジスタ、揮発性データ記憶装置、不揮発性データ記憶装置）内にｃｕｒＩＤ情報４４２に記憶して、どのノードが現在伝送機会を有するかをＰＨＹが追跡することができ得る。ノード１信号４２０は、ＴＸＥＮ線４０２上の伝送イネーブル信号（ＭＡＣからのＴＸＥＮ信号４２６）、ＴＸＤ線４０４上の伝送データ信号（ＭＡＣからのＴＸＤ信号４２８）、ＣＲＳ線４０６上のキャリアセンス信号（ＭＡＣからのＣＲＳ信号４３０）、及びＣＯＬ線４０８上のコリジョン検出信号（ＭＡＣへのＣＯＬ信号４３２）を含むＭＩＩインターフェース（例えば、図２のＭＩＩインターフェース２１２）の信号を含む。同様に、ノード３信号４２２は、（例えば、ノード３のＰＨＹとＭＡＣとの間のＭＩＩインターフェースの）ＴＸＥＮ線４１０上のＴＸＥＮ信号４３４、ＴＸＤ線４１２上のＴＸＤ信号４３６、ＣＲＳ線４１４上のＣＲＳ信号４３８、及びＣＯＬ線４１６上のＣＯＬ信号４４０を含む、ＭＩＩインターフェース（例えば、図２のＭＩＩインターフェース２１２）の信号を含む。ｃｕｒＩＤ情報４４２は、どのノード（例えば、ノード０～ノード７）が線３４６上でデータ３４２を伝送するように指定されるか（すなわち、どのノードが現在伝送機会を割り当てられるか）を示す識別情報を示す。

図４は、ノード３通信とノード１通信との間の論理的コリジョン、及びノード３のＰＨＹのコリジョンシグナリングに対するノード３のＭＡＣの反応に応答するノード３のＰＨＹのシグナリングの実施例を示している。図４は、エミュレートされたコリジョンを示していないが、図４は、ノード３のＰＨＹによってシグナリングされたコリジョンに対するノード３のＭＡＣのプログラムされた応答を示し、ＭＡＣがエミュレートされたコリジョンにどのように応答するかを示している。ＰＨＹからのコリジョンシグナリングに対するＭＡＣのこのプログラムされた応答は、以下で説明される実施形態において活用される。この実施例では、第１のノード（ＰＨＹ＃１を含むノード１）及び第３のノード（ＰＨＹ＃３を含むノード３）は、伝送データ３４２として、それらのそれぞれの伝送ＦＩＦＯにおいて伝送すべきデータを有し、他のノードはサイレントである。この実施例では、ノード１は、それ自体のタイムスロット（伝送機会）が利用可能になるまでその伝送を延期し得、ノード３は、ノード１が伝送しているタイムスロット中にコリジョンをシグナリングし得る。

図４に示されるように、データ記憶装置４１８上のｃｕｒＩＤ情報４４２によって指定されたノード７で終了する前のバスサイクル（例えば、図３の第１のバスサイクル３４８）に続いて、ノード０は、線３４６上でビーコン３３８を送信する。データ記憶装置４１８上のｃｕｒＩＤ情報４４２によってノード０が線３４６上で伝送機会を有するように指定された後に、ｃｕｒＩＤ情報４４２はノード１を示し、ノード１は、線３４６上でデータ３４２を送信する。ノード１が線３４６上でデータ３４２を送信している間に、ノード３のＭＡＣは、ＴＸＤ線４１２上でＴＸＤ信号４３６としてデータ３４２を送信しようとする。ＰＬＣＡでは、ＭＡＣは伝送機会を追跡せず、その結果、ＭＡＣは、それのノードの伝送機会がいつ生じるかを通知されない。したがって、ＭＡＣは、ノードのうちのいずれかの伝送機会のうちのいずれかの間に、ＰＨＹに伝送データを提供し得る。この実施例では、ノード３のＭＡＣは、線４１０上のＴＸ＿ＥＮ信号４３４をアサートし、ノード１が線３４６上でデータを伝送している間に、ＴＸＤ信号４３６としてＴＸＤ線４１２を介してデータ３４２をノード３のＰＨＹに提供する。

しかし、ノード１が現在線３４６上でデータ３４２を送信しているため、論理的コリジョンが結果として生じる（すなわち、ノード３に関連付けられたＣＯＬ信号４４０がハイに遷移し、ジャム信号４４４がＴＸＤ線４１２のＴＸＤ信号４３６においてアサートされる）。別の言い方をすれば、ノード３のＭＡＣは、データ３４２を送信しようとするが、ノード１はデータ３４２を伝送し、論理的コリジョン（すなわち、ノード３に関連付けられたＣＯＬ信号４４０がハイに遷移する）及びジャム信号４４４をもたらす。ジャム信号は、ＭＡＣからＴＸＤ線４１２上のＰＨＹに送信された３２ビット信号であり、他のノードにパケットを破棄するように指示する。非限定的な実施例として、ジャム信号４４４は４バイトを含み得るか、又は４～６バイトの範囲のバイト数を含み得る。その結果、ＰＨＹは、データ３４２及びジャム信号４４４をバッファに記憶し、その後、データ３４２及びジャム信号４４４を含むパケットを線３４６上で伝送する場合、そのパケット中にジャム信号４４４が存在することは、他のノードにパケットを破棄すべきことを指示し得る。

ノード３のＣＲＳ線４１４のＣＲＳ信号４３８がハイのままである間に、ノード１は線３４６上のデータ３４２の送信を終了し、ｃｕｒＩＤ情報４４２はノード２を示す。次いで、ｃｕｒＩＤ情報４４２はノード３を示す。続いて、ノード３信号４２２のＣＲＳ信号４３８はハイ４４６からロー４４８に遷移し、その後に、ノード３は、線３４６上でコミット信号３４４及びデータ３４２を送信し得る。図４に示されるように、ノード３に関連付けられたＣＲＳ信号４３８はハイに設定され、ノード３のＭＡＣがそれのタイムスロット（すなわち、ｃｕｒＩＤ情報４４２＝３）まで伝送するのを防止する。続いて、ノード３に関連付けられたＣＲＳ信号４３８はローに設定され、ノード３のＭＡＣが（パケット間ギャップの後に）ＴＸＤ線４１２上でパケットを配信することができる。したがって、ノード３のＰＨＹ ２０２は、ＰＨＹ（ＰＨＹ＃３）のＴＯに到達するまで、ノード２のサイレント期間中にＣＲＳ信号４３８をハイに維持し、その到達時点において、ノード３のＰＨＹは、線３４６上でコミット信号３４４を伝送し、ＣＲＳ信号４３８をノード３のＭＡＣにデアサートする。ＰＬＣＡについては、データは、ノードにおいて、コリジョン（ＣＯＬ）及び／又はジャム（ＪＡＭ）中に他のノードから線３４６を介して受信され得ることに留意されたい。この実施例では、論理的コリジョンが存在する（ノード１がそれの伝送機会中にデータを伝送している間に、ノード３のＭＡＣがデータを伝送しようとする）が、物理的コリジョンは存在せず（ノード１の伝送中に、ノード３のＰＨＹはＭＡＣから受信したデータ３４２を伝送しない）、ノード３の伝送は、追加の遅延なし（例えば、ＭＡＸバックオフ＋待ち時間＜ＭＩＮパケットサイズ）に、ノード１の伝送の後に（例えば、その直後に）生じる。本明細書で使用される「論理的コリジョン」という用語は、別のノードが共有伝送媒体上で伝送している間に、共有伝送媒体に伝送されるべき伝送データがＭＡＣからＰＨＹに伝送されることを指す。

図４に示されるように、２つ以上のノードは、それのＭＡＣからデータ３４２を受信し得るが、ノードは、それの伝送機会まで線３４６上でデータ３４２を伝送しなくてもよい。したがって、ノードは、そのノードのタイムスロットが生じるまで、それぞれのＰＨＹ ２０２内に位置するローカル（伝送）ＦＩＦＯ（「遅延線」）内にデータ３４２を記憶（「ストアアンドフォワード」）し得る。例えば、ＦＩＦＯは、４９．５バイト以下の記憶又は６４バイト以下の記憶を含むようにプログラム可能であり得るが、最小Ｅｔｈｅｒｎｅｔパケットのサイズであってもよい。ＦＩＦＯの４９．５バイト以下の記憶を選択することは、ＦＩＦＯがパケット全体（例えば、これに限定されないが、６４バイトを含み得る）を記憶することを防止し得る。その結果、ストアアンドフォワードが、一般に、ＦＩＦＯ内のパケット全体の記憶に基づいて動作するため、ＦＩＦＯ記憶が４９．５バイト以下でプログラム可能に設定されている場合に、ストアアンドフォワード動作は防止され得る。いくつかの実施例では、例えば、ネットワーク内のノードの数が比較的多い（例えば、従って、ノードのＴＯ間の期間が比較的長い）、及び／又はノードのＴＯ前の期間が比較的長い（例えば、ノードのＴＯがサイクル内で遅延している）（すなわち、ノードのＩＤに依る）場合、ノードの遅延線（ＴＸ ＦＩＦＯ）は、フル（例えば、これらに限定されないが、４９．５バイト以下、又は６４バイト以下にプログラム可能に設定される）又はほぼフルになり得る。２つのノードしか有しない場合であっても、バスサイクルは、例えば、（例えば、ＩＤ範囲に対応する）最大２５６ ＴＯを含み得る。これは、ノードのＰＨＹ内のバッファがフルになること、及びノードにおけるレイトコリジョン検出など、複数の問題をもたらし得る。レイトコリジョンは、ＭＡＣからＰＨＹへのパケット伝送において、管理規格によって許可されるよりも更に生じるコリジョンである。非限定的な例として、レイトコリジョン閾値は、４９．５バイト又は６４バイト以下にプログラム可能に設定され得る。ＰＬＣＡでは、ＦＩＦＯ深さは、少なくともＴＯ長にノードの数を乗じたものなければならない。したがって、ＦＩＦＯ深さを制限する（例えば、ＦＩＦＯ深さをその最大容量未満に制限する）ことなくコリジョンをエミュレートすることにより、レイトコリジョンをもたらし得る。これは、ＦＩＦＯ深さが管理規格によって設定されたレイトコリジョン閾値よりも大きい場合、データのレイトコリジョン閾値量が既に伝送された後まで、ＦＩＦＯがフルにならないことがあるために生じ得る。ＦＩＦＯ深さは、ＦＩＦＯが記憶することが可能であるデータの最大量である。いくつかの実施形態では、ＦＩＦＯ深さは、レイトコリジョン閾値（例えば、これらに限定されないが、４９．５バイト又は６４バイト以下）に限定され得る。しかし、ＦＩＦＯ深さは変化することが可能であり、これは、ＦＩＦＯ深さが制御可能であり得ることを意味する。その結果、異なるノードは、異なるＦＩＦＯ深さを使用して、１つのノードが異なる時間に異なるＦＩＦＯ深さを使用することを含み得る。

図４は、ＴＸＥＮ信号４３４、ＴＸＤ信号４３６、ＣＲＳ信号４３８、及びＣＯＬ信号４４０の相互作用を示している。例えば、ＣＲＳ信号４３８は、ＰＨＹのＦＩＦＯにデータを書き込むとき、又はＴＸ＿ＥＮ信号４３４がアサートされるときに、ＰＨＹが線３４６上のアクティビティ（例えば、キャリアが線３４６でセンスされる）を検出するたびにアサートされる。図４では、ＣＲＳ信号４３８は、ＴＸＤ信号４３６からのデータ３４２がＰＨＹのＦＩＦＯに書き込まれることに応答して、又はＴＯ外でのＴＸ＿ＥＮ信号４３４のアサートされたことに応答して、アサートされる。ＣＯＬ信号４４０のアサートされることに続いて、ＣＲＳ信号４３８は、ノードの次の伝送機会までアサートされた状態で保持される。ＣＯＬ信号４４０は、別のノード（例えば、ノード１）が線３４６上で既にデータ３４２を伝送しており、ＭＡＣがＴＸＤ線４１２上でデータ３４２を伝送しているという、ＰＨＹによる検出に応答してアサートされる。したがって、ノード３のＰＨＹは、ノード３のＴＯまでＣＲＳ信号４３８をハイに保持する。ＣＯＬ信号４４０に応答して、ＭＡＣはＴＸＤ線４１２上でのデータの伝送をバックオフする。ＣＲＳ信号４３８がアサートされた状態である間、ＭＡＣは、伝送データ３４２をＰＨＹに提供することを遅らせる。ノード３のＴＯにおいて、ＣＲＳ信号４３８はローに遷移し、これにより、ＭＡＣに対して、ノード３のＴＯが訪れ、ノード３がデータを伝送し得ることをシグナリングする。ＰＨＹは、線３４６にコミット信号３４４を提供して、ノード３がそれのＴＯ中にデータ３４２を伝送することになることを示し、ＭＡＣはＴＸＥＮ信号４３４をアサートしてＰＨＹにデータ３４２を提供する。ＰＨＹは、コミット信号３４４に続いてデータ３４２を線３４６に提供する。

本開示の様々な実施形態によれば、コリジョン（「ＣＯＬ」）は、ＴＸ ＦＩＦＯバッファがフル状態に近づく、又はそれに到達することに応答してエミュレートされ得る。すなわち、ＴＸ ＦＩＦＯバッファに記憶されたデータの量が少なくとも所定の閾値量である（例えば、伝送ＦＩＦＯがフルであるとみなされるが、物理的にはほぼフルであり得る）ことに応答して、コリジョンがエミュレートされ得る。上述したように、ＣＯＬ信号（例えば、ＣＯＬ信号４４０）のアサートされることに続いて、ＣＲＳ信号（例えば、ＣＲＳ信号４３８）は、ノードの次のＴＯまでアサートされたままであり得、これにより、ＭＡＣに、伝送データをＰＨＹに提供することを控えさせる。したがって、ＴＸ ＦＩＦＯバッファがフル状態に近づくか、又はフル状態に到達することに応答してＣＯＬ信号をアサートすることにより、ＭＡＣに、ＰＨＹの既にフルであるＴＸ ＦＩＦＯバッファに更なる伝送データを提供することを控えさせる。例えば、所定の閾値量は、約４９．５バイト又は６４バイト以下にプログラム可能に設定され得る。これらの実施形態のいくつかでは、キャリアセンスＣＲＳ及びコリジョンＣＯＬは、ＰＨＹからＭＡＣ（例えば、ＭＩＩインターフェースのＣＯＬ）への排他的なコリジョンシグナリングを提供するインターフェースを介して（すなわち、これに限定されないが、ＭＩＩインターフェースにおけるＣＯＬのための専用線などのコリジョンが検出されたことをシグナリングする専用線を使用して）アサートされ、更なるデータ３４２がＭＡＣからそれのＰＨＹへ転送されることを防止し得る。

図５は、本開示の様々な実施形態による、ＰＬＣＡを含むネットワークのノードに関連付けられた例示的な信号タイミング図５００を示している。信号タイミング図５００は、伝送機会（ビーコン５２６及びＴＯ ０～ＴＯ ３０を含むＴＯ ５０２）、ノードのキャリアセンスＣＲＳに関連付けられたＣＲＳ信号５０４、及びノードにおけるコリジョンＣＯＬに関連付けられたＣＯＬ信号５１０を示している。信号タイミング図５００はまた、ノードのＭＡＣ（ＭＡＣ行動５０６）及びＰＨＹ（ＰＨＹ行動５０８）の行為も示している。

信号タイミング図５００では、ＴＯ＃５の開始時に、ＭＡＣはＰＨＹにデータを伝送し５３０、ＰＨＹはＭＡＣから受信したデータをバッファし５２８、ＰＨＹは、ＰＨＹがＭＡＣからのデータをバッファすること５２８に応答して、キャリアセンスＣＲＳ信号５０４をハイに遷移させる。更に、この実施例では、ＰＨＹのバッファ（例えば、伝送（ＴＸ）ＦＩＦＯバッファ）がフル又はほぼフルになることに応答して（例えば、バッファフル閾値５３４において）、コリジョンは、（コリジョンエミュレーション５２４によって示されるように）エミュレートされ得、すなわち、ＣＯＬ信号５１０がアサートされる。更に、ＭＡＣは、（例えば、バックオフ状態で）キャリアセンスＣＲＳ信号５０４が（例えば、ＴＯ＃３０において、ノードの次のノードのＴＯの到来に応答して）ローに遷移するのを待ち５１２、パケット間ギャップ（ＩＰＧ ５１４）の後に、ＭＡＣはデータを伝送する５１６。更に、ＣＯＬ信号５１０及びキャリアセンスＣＲＳ信号５０４がローに遷移した後に、ＰＨＹは（コミット信号、コミット５２０を線上で伝送することによって）バスをキャプチャし得る（すなわち、ＩＰＧ ５１４を待っている間に他のノードの他のＰＨＹがバスをキャプチャすることを防止するために）。ＩＰＧ ５１４の後に、ＰＨＹはデータを伝送し得る５２２。

ＴＸ ＦＩＦＯがフル状態に近づく又は到達することに応答してコリジョンをエミュレートすることにより、ＴＸ ＦＩＦＯデータ記憶に関連付けられた問題の蓋然性を防止又は低減し得る。したがって、この実施形態は、ノード（例えば、ＰＣＬＡノード）を（例えば、サブネットワーク上で）追加することを可能にし得る。例えば、様々な実施形態は、ＰＬＣＡを有する１０ＳＰＥサブネットワーク上の多数のノード（例えば、＞３２ノード）を可能にし得る。

１０ＳＰＥネットワークに関連付けられた別の問題は、時間依存パケットである高精度時間プロトコル（ＰＴＰ）パケットの使用に関し得る。ＰＴＰについては、ＭＩＩインターフェースにおいて参照されるタイムスタンプは、固定リンク遅延を想定し得る。しかし、ＰＬＣＡは可変遅延を含む。したがって、ＰＴＰパケットは、ＰＨＹ内で（例えば、ＴＸ ＦＩＦＯによって）可変遅延を起こし得る。このように、従来のシステムでは、ＰＬＣＡとＰＴＰを併用することができなかった。ＰＨＹによる、ＭＡＣから受信されたＰＴＰパケットの検出に応答してコリジョンをエミュレートすることにより、ノードのＴＯ中にＭＡＣをバックオフさせてＰＴＰパケットを再伝送させ、ＰＨＹのＦＩＦＯバッファに関連付けられた遅延を回避し得る。

本開示のいくつかの実施形態によれば、コリジョンをエミュレートして、ノードのＭＡＣが、それのネイティブタイムスタンプユニットを使用してＰＴＰクロック同期をハンドリングすることを可能にし得る。より具体的には、様々な実施形態によれば、ＰＴＰパケットは、ノードにおいてＰＨＹによって検出され得、ＦＩＦＯバッファを通じて可変遅延を起こし得るＰＴＰパケットの検出に応答して、コリジョンがノードにおいてエミュレートされ得る（例えば、それにより、コリジョン後にリトライされると、パケットのノードの伝送ＦＩＦＯバッファを通じて遅延することはなく、結果として、リトライされたパケットについてノードのＰＨＹを通じて固定遅延が存在する）。より具体的には、ノードのＴＯがＰＴＰパケットのタイムスタンプに対して可変遅延をもたらすまで、ＦＩＦＯバッファ内のＰＴＰパケットを保持するのではなく、エミュレートされたコリジョンがアサートされ、エミュレートされたコリジョンがデアサートされると、ＰＴＰパケットは、ＰＴＰパケットに提供された新しいタイムスタンプを用いてＭＡＣによってリトライされる。エミュレートコリジョンは、それぞれのノードのＴＯでデアサートされ、これにより、ＭＡＣは、それのノードのそれぞれのＴＯ中にＰＴＰパケットを再伝送し得る。したがって、この場合のコリジョンエミュレーションの使用は、ＰＴＰパケットがＦＩＦＯバッファに保持されることを防止し、代わりに、ＭＡＣはそれのノードのＴＯ中にＰＴＰパケットを再伝送することができる。これは、コリジョンを起こす伝送パケットが、ＦＩＦＯ遅延が追加されないときに、新しいタイムスタンプを用いてＭＡＣによって再伝送されるために生じ得る。

図６は、ＰＴＰパケットの伝送データ６１２が、ノードの伝送機会（ＴＯ）外でノードのＭＡＣからそのノードのＰＨＹにおいて受信される、信号タイミング図６００を示している。すなわち、ＰＨＹがＭＡＣからＰＴＰパケットの伝送データ６１２を受信するときは、そのノードのＴＯではない。却って、信号タイミング図６００に示されるように、伝送データ６１２は、そのノードのための（論理レベルハイ６１６におけるＴＯ信号６１０によって示される）ＴＯの前に、ＰＨＹのＦＩＦＯバッファ６０２において受信される。ＴＸ＿ＥＮ信号６０４はアサートされ、ＭＡＣが伝送データ６１２を伝送していることをシグナリングする。ＣＲＳ信号６０８は、ＴＸ＿ＥＮ信号６０４のアサートされたことに応答してアサートされる。

ＰＨＹは、伝送データ６１２がＰＴＰパケットのためのものであると判定する。非限定的な例として、ＰＨＹは、伝送データ６１２内のＰＴＰヘッダ６２２を検出し得る。伝送データ６１２がＰＴＰパケットのためのものであると判定したことに応答して、コリジョンがエミュレートされ得る（ＣＯＬ信号６０６が論理レベルローから論理レベルハイへ遷移する６１８）。ＴＸ＿ＥＮ信号６０４がデアサートされ、ＭＡＣがＣＯＬ信号６０６のアサートされたことに応答して伝送データ６１２の伝送をバックオフするときにＣＯＬ信号６０６がデアサートされる限り、ＣＯＬ信号６０６がどれだけ長くアサートされたままであるかは重要ではない。ただし、ＣＯＬ信号６０６の長さは、これに限定されないが、約４～６バイト長であり得る。いくつかの実施形態では、図６に示されるように、ＣＯＬ信号６０６は、ＴＸ＿ＥＮ信号６０４のデアサートされる前にデアサートされる（例えば、ＴＸ＿ＥＮ信号６０４は、ＣＯＬ信号６０６のアサートされた後に１２バイトをデアサートし得る）。ただし、いくつかの実施形態では、ＣＯＬ信号６０６は、ＭＡＣがＴＸＤ線（図示せず）にジャム信号を提供するか、又はＴＸ＿ＥＮ信号６０４がデアサートされるまで、アサートされたままであり得る。

ＰＨＹによる伝送のためにＭＡＣから受信したパケットをＰＴＰパケットとして識別する情報は、最初にアクセスされないことがあることに留意されたい。すなわち、例えば、ＰＴＰパケットとしてパケットを識別する情報は、パケットのバイト２５であってもよい。このように、パケットがＰＴＰパケットであるとＰＨＹが判定するのに、いくらかの時間を要し得る。このように、図６に示される実施例では、伝送データ６１２がＰＴＰパケットのためのものであると判定されたときに、伝送データ６１２の一部は既にＦＩＦＯ６０２に記憶され得る。伝送データ６１２がＰＴＰパケットのためであるため、ＰＨＹはコリジョンをエミュレートし得る。しかし、ＰＴＰパケットの伝送データ６１２の一部が既にＦＩＦＯ ６０２に記憶されているため、ＦＩＦＯ ６０２上の伝送データ６１２の記憶を単に停止することは、ラントパケット（すなわち、４９．５バイト又は６４バイト未満）をもたらし得るが、これが線上で伝送されるのを可能にされる（又は推奨される）ことはない。ラントパケットは、６４バイト未満のペイロード（例えば、追加の８バイトのプリアンブルを伴う）を有するパケットであり得るが、ラントパケットを４９．５バイト未満に制限することは、ＰＨＹ及び／又はネットワークにおける比較的大きい遅延を補償し得る。その結果、様々な実施形態によれば、伝送データ６１２は「パディングアウト」され得る。この実施例では、バイト番号２５が到来し、ＦＩＦＯ ６０２に記憶されている伝送データ６１２がＰＴＰパケットのためのものであると判定された後に、ＣＯＬ信号６０６が論理レベルローから論理レベルハイへ遷移６１８することによってコリジョンがエミュレートされ得、伝送データ６１２がパディングアウトされ得、ストリーム終端デリミタ（ＥＳＤ）６２０が伝送データ６１２に追加され得る。例えば、パディングは、巡回冗長検査（ＣＲＣ）エラーを保証するように選択され得る。より具体的には、パディングが０１０１０１を含み、不良ＣＲＣを強制し得る。更に、少なくともいくつかの実施形態によれば、ＥＳＤエラー６２０（例えば、ＥＳＤ＿ＥＲＲ、図示せず）が伝送データ６１２に追加され得る（すなわち、それにより、この場合、伝送データ６１２がエミュレートされたコリジョンを起こして破損しているため、受信ノードは、伝送データ６１２が、それが線上で伝送されたときに、エラーパケットの一部分であることを知る）。別の言い方をすれば、ストリーム終端デリミタ（例えば、ＥＳＤエラー６２０）が、伝送データ６１２に追加され得る。

ノードに対するＴＯ ６１６の到来に応答して、ＣＲＳ信号６０８がデアサートする。この時点で、ＰＨＹは、線にコミット信号（図示せず）を提供して、ＰＴＰパケット６１４がＭＡＣから受信されるまで線を予約する。ＣＲＳ信号６０８のデアサートされたことに応答して、ＭＡＣは、ＴＸ＿ＥＮ信号６０４をアサートし、ＰＴＰパケット６１４をＰＨＹに提供する。ＰＨＹは、ノードのＴＯ ６１６中に、ＦＩＦＯ深さをゼロ（ゼロＦＩＦＯ遅延に対応する）に設定し、ＦＩＦＯ ６０２はＰＴＰパケット６１４を受信する。ゼロＦＩＦＯ遅延で、ＰＴＰパケット６１４は、線（図示せず）に提供される。その結果、ＰＴＰパケット６１４は、ＰＨＹを通じて一定の遅延を伴って線に提供される。ＦＩＦＯバッファ以外に、ＰＨＹは、それに関連付けられた固定遅延を有する。その結果、ＰＨＹは、ＰＴＰパケット６１４に固定遅延（ＰＴＰパケット６１４がＭＡＣからＰＨＹによって受信されてからＰＴＰパケットが線上で伝送されるまでの遅延）を導入し得る。遅延が固定されているため、ＰＴＰパケットのタイムスタンプは、ＦＩＦＯバッファの可変遅延が回避されているために不正確になることがなくてもよい。

図７は信号タイミング図７００を示しており、ＰＴＰパケット７０２が、ノードのＰＨＹにおいて、ノードの伝送機会（ＴＯ、ＴＯ信号６１０の論理レベルハイ７０４によって示される）中にノードのＭＡＣから受信される。この実施例では、ＰＴＰパケット７０２は、ノードのＴＯ中に受信されるため、エミュレートされたコリジョンは使用されなくてもよい。ＰＨＹは、ＦＩＦＯ ６０２で受信されたパケット（図示せず）がＰＴＰパケット７０２であることをＴＯ信号６１０の論理レベルハイ７０４の時点で認識しないが、ＰＴＰパケット７０２はゼロＦＩＦＯ遅延を生じる。ＰＴＰパケット７０２がノードのＴＯのＴＯ中に受信されたため、受信されたパケットがＰＴＰパケット７０２であるとＰＨＹが（例えば、ＰＴＰパケット７０２の２５番目のバイトで）判定しても、ＣＯＬ信号６０６は論理レベルロー状態のままである。信号のバランスは、図７に関連して上述した意味を有する。代替的に、ＰＨＹが、ノードのＴＯであっても受信されたパケットがＰＴＰパケットであると判定したときに、ＰＴＰパケット７０２は、ＰＴＰパケット７０２のプリアンブルの前にコミット信号が先行して、ノードの次のＴＯで伝送され得る。結果として、この代替的な実施形態では、コミット信号の存在は、コリジョンがエミュレートされるべきではないことをシグナリングし得る。

図８は、１０ＳＰＥネットワークなど、ネットワークを動作させる例示的方法８００のフローチャートである。方法８００は、本開示で説明される、少なくとも１つの実施形態に従って並べ替えられ得る。方法８００は、いくつかの実施形態では、ネットワーク１００（図１を参照）、ノード２００（図２を参照）、ネットワーク１２０２（図１２を参照）、それらの構成要素の１つ以上、又は別のシステム若しくはデバイスによって実行され得る。これら及び他の実施形態では、方法８００は、１つ以上の非一時的コンピュータ可読媒体に記憶された命令の実行に基づいて実行され得る。個別のブロックとして示されているが、様々なブロックは、所望の実装形態に応じて、追加ブロックに分割されるか、より少ないブロックに組み合わせるか、又は削除され得る。

方法８００は、ブロック８０２で開始し得、ネットワーク内のノードにおける少なくとも１つのイベントが検出され得る。例えば、ネットワークは、ＰＬＣＡを実装する１０ＳＰＥネットワークを含み得る。少なくとも１つのイベントは、ブロック８０４及び８０８のうちの少なくとも一方を含む。例えば、少なくとも１つのイベントは、ノードのＴＸ ＦＩＦＯバッファに記憶されたデータの量が、少なくとも閾値量を含み得（ブロック８０４）、これは、上述のように、ＴＸ ＦＩＦＯがフルである、及び／又はノード（例えば、ノードのＰＨＹ）で受信されたパケットが高精度時間プロトコル（ＰＴＰ）パケットである（ブロック８０６）と説明され得る。ブロック８０４において、方法は、ノードのＦＩＦＯバッファ内の第１のバッファに記憶されたデータの量が、少なくとも閾値量であることを含む。例えば、データの閾値量は、４９．５バイト又は６４バイト以下であり得る。非限定的な例として、ブロック８０４はブロック８０６を含み得る。ブロック８０６は、バッファに記憶されたデータの量が約４９．５バイト又は６４バイトであることを検出することを含む。ＦＩＦＯバッファに記憶されたデータの量が少なくとも閾値量である（ブロック８０４）という検出（ブロック８０２）に応答して、方法８００はブロック８１２に進み得る。

いくつかの実施形態では、ブロック８０２において少なくとも１つのイベントを検出することは、ブロック８０８において受信されたパケットがＰＴＰパケットであることを検出することを含む。いくつかのそのような実施形態では、ブロック８０８はＰＴＰパケットをパディングすることを含む（例えば、それにより、パディングされたＰＴＰパケットは６４バイトを含み、及び／又はエラーを引き起こすパターン（例えば、０１０１０１）を含み、又はブロック８１０においてストリーム終端デリミタをＰＴＰパケットに追加する）。受信されたパケットがＰＴＰパケットである（ブロック８０８）という検出（ブロック８０２）に応答して、方法８００はブロック８１２に進み得る。

ブロック８１２において、ノードにおけるコリジョンは、検出された少なくとも１つのイベントに応答してエミュレートされ得る。より具体的には、ノードのＴＸ ＦＩＦＯバッファに記憶されたデータの量が少なくとも閾値量であること、及び／又はノードで受信されたパケット（例えば、ノードのＰＨＹ）が高精度時間プロトコル（ＰＴＰ）パケットであることに応答して、コリジョンがエミュレートされ得る。更に、例えば、コリジョンは、ノードの媒体独立インターフェース（ＭＩＩ）又は縮小媒体独立インターフェース（ＲＭＩＩ）上でエミュレートされ得る。

本開示の範囲から逸脱することなく、方法８００に、修正、追加、又は省略を行われ得る。例えば、方法８００の動作は、異なる順序で実装され得る。更に、概説された動作及び行動は、実施例として提供されるにすぎず、動作及び行動の一部は任意選択的であってもよく、より少ない動作及び行動に組み合わされてもよく、又は、開示される実施形態の本質から逸脱することなく、追加の動作及び行動に拡張され得る。

図９は、いくつかの実施形態による、ネットワークノードを動作させる方法９００を示すフローチャートである。ブロック９０２では、方法９００は、１０ＳＰＥネットワーク内のノードにおいて、ノードのバッファに記憶されたデータの量が少なくとも閾値量であると判定し、これは、上述のように、ＴＸ ＦＩＦＯがフルであると説明され得る。いくつかの実施形態では、ノードのバッファ内に記憶されたデータの量が少なくとも閾値であると判定することは、ブロック９０４において、ノードのバッファ内に記憶されたデータの量が実質的に４９．５バイト又は６４バイトであると判定することを含む。

ブロック９０６において、方法９００は、データの量が少なくとも閾値量であることに応答して、ノードにおけるコリジョンをエミュレートする。いくつかの実施形態では、コリジョンをエミュレートすることは、ノードのＭＩＩインターフェース上でコリジョンをエミュレートすることを含む。

図１０は、いくつかの実施形態による、ネットワークノードを動作させる方法１０００を示すフローチャートである。ブロック１００２では、方法１０００は、１０ＳＰＥネットワーク内のノードにおいて受信したパケットを高精度時間プロトコル（ＰＴＰ）パケットとして識別する。ブロック１００４では、方法１０００は、固定された（例えば、これに限定されないが、ゼロ）バッファ（例えば、ＦＩＦＯ）遅延を起こしたＰＴＰパケットが、ノードのＴＯ中に受信されたかどうかを判定する。はいの場合、方法はブロック１００６で終了し、ＰＴＰパケットは共有伝送線に正常に伝送される。しかし、ＰＴＰパケットが固定バッファ遅延を起こしていなかったと判定された場合は、ブロック１００８において、方法８００は、受信されたパケットがＰＴＰパケットであり、そのＰＴＰパケットが固定バッファ遅延を起こしていないことに応答してノードにおけるコリジョンをエミュレートする。また、ブロック１０１０において、方法８００はＰＴＰパケットをパディングする。

いくつかの実施形態では、ＰＴＰパケットをパディングするブロック１０１０はブロック１０１２を含み、ＰＴＰパケットをパターンでパディングし、それにより、パディングされたＰＴＰパケットは少なくとも６４バイトを含み、パターンはエラーを引き起こす。いくつかの実施形態では、ＰＴＰパケットをパディングするブロック１０１０はブロック１０１４を含み、ストリーム終端デリミタをＰＴＰパケットに追加する。

図１１は、いくつかの実施形態によるノード１１００の機能ブロック図である。ノード１１００は、ＭＡＣ １１０２及びＰＨＹ １１０４を含み、ＰＨＹ １１０４は、ＭＡＣ １１０２に（ＭＩＩ又はＲＭＩＩインターフェースであり得るインターフェース１１４２を介して）、及び共有伝送媒体（例えば、図２の１０ＳＰＥ媒体２０４）に、動作可能に結合される。１０ＳＰＥ媒体２０４は、それに動作可能に結合された複数のノード（図示せず）を有し得る。ＰＨＹ １１０４は、ＭＡＣ １１０２から（例えば、インターフェース１１４２のＴＸＤ信号を介して）パケット１１２８を受信し、イベントに応答してコリジョンをエミュレートするように構成される。例えば、いくつかの実施形態では、イベントは、ＰＨＹ ２０２のバッファ１１０６に記憶されたデータの量が少なくとも閾値量（例えば、これに限定されないが、バッファフル閾値５３４又はバッファほぼフル閾値）であることを含む。いくつかの実施形態では、イベントは、ＭＡＣ １１０２から受信したパケット１１２８がＰＴＰパケットであるという検出を含む。

ＰＨＹ １１０４は、制御回路１１３４に動作可能に結合されたバッファ１１０６を含む。制御回路１１３４は、伝送機会検出器１１３６、パケットパッダ１１０８、デリミタ生成器１１１０、エラーパターン生成器１１４０、閾値検出器１１１２、コリジョンエミュレータ１１１４、及びＰＴＰパケット検出器１１１６を含む。いくつかの実施形態では、バッファ１１０６は、ＦＩＦＯバッファを含む。ＭＡＣ １１０２からのパケット１１２８の受信に応答して、パケット１１２８は、制御可能な深さを有し得るバッファ１１０６に提供される。バッファ１１０６の深さは、伝送機会検出器１１３６からのＴＯ信号１１２２に応答して制御され得る。伝送機会検出器１１３６は、ＴＯ信号１１２２を生成して、現在がノード１１００の伝送機会であるか否かを示すように構成される。ＴＯ信号１１２２がノード１１００の伝送機会であることを示す場合、バッファ１１０６の深さはゼロに設定され得る。このような場合は、バッファされたパケット１１３０は、バッファ１１０６からインターフェース１１３８にルーティングされ、次いで、ゼロバッファ遅延を伴って伝送パケット１１４８として線２０４にルーティングされる。しかし、ＴＯ信号１１２２がノード１１００の伝送機会ではないことを示す場合、バッファ１１０６の深さは、非ゼロ値（例えば、レイトコリジョン閾値）に設定され得る。このような場合は、バッファ１１０６はパケット１１２８を記憶し、バッファされたパケット１１３０をインターフェース１１３８に提供し、次いで、ノード１１００の次のＴＯにおいて伝送パケット１１４８として線２０４に提供する。

ＰＴＰパケット検出器１１１６は、パケット１１２８がノード１１００のＴＯ中に受信されたかどうかを示すＴＯ信号１１２２を受信するように構成される。ＰＴＰパケット検出器１１１６はまた、ＴＯ信号１１２２が、パケット１１２８がノード１１００のＴＯ中に受信されなかったことを示すときに、バッファ１１０６によって受信されたパケット１１２８がＰＴＰパケットであるかどうかを検出するように構成させる。ＰＴＰパケット検出器１１１６は、パケット１１２８がＰＴＰパケットであるかどうかをコリジョンエミュレータ１１１４及びパケットパッダ１１０８に示すＰＴＰ検出信号１１３２を提供するように構成される。

場合によっては、パケットパッダ１１０８は、ＰＴＰパケット１１２８をパディングするように構成される。例えば、パケットパッダ１１０８は、パケット１１２８が、ノード１１００のＴＯ外で受信されたＰＴＰパケットであることを示すＰＴＰ検出信号に応答して、バッファ１１０６内のパケット１１２８に追加されるべきパディング１１１８を提供するように構成され得る。非限定的な実施例として、パディング１１１８は、（エラーパターン生成器１１４０によって提供される）パターン１１４６を含み、エラー（例えば、巡回冗長検査（ＣＲＣ）エラー）を引き起こし得る。特定の非限定的な実施例として、パディング１１１８は、０１０１０１パターンを含み得る。また、非限定的な実施例として、パケットパッダ１１０８は、バッファ１１０６内のパケット１１２８に（例えば、エラーパターン生成器１１４０によって提供される）エラーを追加するように構成され得る。いくつかの実施形態では、パケットパッダ１１０８は、パケット１１２８をパターンでパッド１１２８にパディングするように構成され、それにより、パケット１１２８は、少なくとも６４バイトを含み、パターンはエラーを引き起こす。

いくつかの実施形態では、パケットパッダ１１０８は、パケット１１２８を（例えば、デリミタ生成器１１１０によって生成される）デリミタ１１２６でパッド１１２８をパッドパディングするように構成される。デリミタ生成器１１１０は、バッファ１１０６内のパケット１１２８に追加されるべきデリミタ１１２６を生成して提供するように構成される。いくつかの実施形態では、デリミタ１１２６は、ストリーム終端デリミタを含む。したがって、パケットパッダ１１０８は、パケット１１２８にストリーム終端デリミタを追加するように構成され得る。パケットパッダ１１０８が、エラーパターン生成器１１４０からのパターン１１４６、又はデリミタ生成器１１１０からデリミタ１１２６を含むパディング１１１８を追加するかどうかにかかわらず、パディングは、ノード１１００のＴＯ外で受信されたＰＴＰパケットの一部分をパディングして、コリジョンがエミュレートされるのに応答してラントパケットが線２０４に放出されることを回避できる。

閾値検出器１１１２は、バッファ１１０６内に記憶されたデータの量を検出するように構成され、一方、バッファは、非ゼロ深さ（すなわち、ノード１１００のＴＯ外）に設定される。閾値検出器１１１２は、バッファ１１０６内に記憶されたデータの検出された量を１つ以上の閾値量と比較するように構成され得る。例えば、閾値量は、バッファフル閾値（例えば、図５のバッファフル閾値５３４）、バッファほぼフル閾値、レイトコリジョン閾値５３２（図５）、他の閾値、又はこれらの任意の組み合わせに対応する量を含み得る。いくつかの実施形態では、バッファ１１０６は、４９．５バイト又は６４バイトのデータを記憶するように構成され（例えば、バッファ深さは４９．５バイト又は６４バイトに設定される）、対応するバッファフル閾値は、４９．５バイト又は６４バイト以下にプログラム可能に設定される。閾値検出器１１１２が、バッファ１１０６に記憶されたデータの量が、１つ以上の閾値量（例えば、４９．５バイト又は６４バイト以下）に到達するか、又はそれを超過するのを検出することに応答して、閾値検出器１１１２は、１つ以上の閾値量に到達したか又は超過したことを示す閾値検出信号１１２０を提供するように構成される。閾値検出器１１１２は、閾値検出信号１１２０をコリジョンエミュレータ１１１４に提供するように構成される。上記のように、閾値検出信号１１２０がアサートされると、バッファ１１０６は、閾値に関係なく、フルであると説明される。

コリジョンエミュレータ１１１４は、閾値検出器１１１２から閾値検出信号１１２０を、ＰＴＰパケット検出器１１１６からＰＴＰ検出信号１１３２を、及び伝送機会検出器１１３６からＴＯ信号１１２２を受信するように構成される。したがって、コリジョンエミュレータ１１１４は、ＭＡＣ １１０２から受信されたパケット１１２８がノード１１００のＴＯ中に受信されたＰＴＰパケットであるかどうか、及びバッファ１１０６によって記憶されたデータの量が１つ以上の閾値を超過しているかどうかを通知される。この情報を使用して、コリジョンエミュレータ１１１４は、閾値検出信号１１２０又はＰＴＰ検出信号１１３２のうちの少なくとも一方に応答して、ノードにおけるコリジョンをエミュレートするように構成される。いくつかの実施形態では、コリジョンエミュレータ１１１４は、ＣＯＬ信号１１２４をアサートし、ノード１１００の次のＴＯまでＣＲＳ信号１１４４をアサートされた状態に維持することによって、コリジョンをエミュレートするように構成される。いくつかの実施形態では、コリジョンエミュレータ１１１４は、ＣＯＬ信号１１２４をアサートすることによってコリジョンをエミュレートする（例えば、ＭＩＩであり得るインターフェース１１４２のＣＯＬ信号１１２４を論理レベルハイに遷移させる）ように構成される。

上述のように、コリジョンエミュレータ１１１４はまた、ＴＯ信号１１２２を受信するように構成される。また上述のように、ＴＯ信号１１２２はアサートされ、ノード１１００の伝送機会であることをシグナリングする。したがって、コリジョンエミュレータ１１１４は、ＴＯ信号１１２２がデアサートされる（例えば、ＰＴＰパケット１１２８は、ノード１１００の伝送機会外に受信される）場合にのみ、ＰＴＰ検出信号１１３２に応答してコリジョンをエミュレートするように構成され得る。

ＴＸ＿ＥＮ（図示せず）に応答して、バッファ１１０６は、パケット１１２８をバッファして、パケット１１２８の少なくとも一部分及びそれに追加された（例えば、最小パケット長まで追加された）任意のパディング１１１８を含むバッファされたパケット１１３０をインターフェース１１３８に生成し、次いで、バッファされたパケット１１３０を、適切な時間に（例えば、ＴＯ信号１１２２によって示されるノード１１００の次のＴＯにおいて）、伝送されたパケット１１４８として１０ＳＰＥ媒体２０４に提供する。すなわち、ＴＸ＿ＥＮ信号に応答して、パケット１１２８はバッファされ、ノードの次のＴＯにおいてインターフェース１１３８に提供される。例えば、制御回路１１３４は、ＴＯ信号１１２２がアサートされる間に到来するパケット１１２８に応答して、遅延なしに（すなわち、バッファ１１０６の深さをゼロに設定して）１０ＳＰＥ媒体２０４にパケット１１２８を提供するように構成される。したがって、パケット１１２８がノード１１００のＴＯ間に受信されたＰＴＰパケット（例えば、ＭＡＣ １１０２から受信される最初のＰＴＰパケット、又はＭＡＣから以前に受信されたＰＴＰパケットの再伝送）である場合、ＰＴＰパケットは、バッファ１１０６によって遅延されることなくインターフェース１１３８に配信され、その結果、伝送されたパケット１１４８として、固定遅延を伴って１０ＳＰＥ媒体２０４に伝送される。別の実施例として、バッファ１１０６は、ＭＡＣからＰＨＹ（例えば、図４のＴＸＥＮ信号４２６又はＴＸＥＮ信号４３４、図６のＴＸ＿ＥＮ信号６０４）の伝送イネーブル信号ＴＸ＿ＥＮのアサートされたことに応答して、バッファされたパケット１１３０を（例えば、伝送されたパケット１１４８としてインターフェース１１３８を介して）１０ＳＰＥ媒体２０４に提供するように構成される。ＴＸ＿ＥＮ信号は、コリジョンエミュレータ１１１４によって提供されるエミュレートされたコリジョンに続いて、ＭＡＣによってアサートされ得るが、これは、インターフェース１１４２のＣＲＳ信号１１４４のデアサートされた後であり得る。

図１２は、いくつかのノード（例えば、増幅器、マイクロフォン、アンテナ、スピーカ、センサなど）を有する、ネットワーク１２０２（例えば、１０ＳＰＥネットワーク）を含む、車両１２００（例えば、トラック、バス、船舶、及び／又は航空機）を示している。いくつかの実施形態によれば、ネットワーク１２０２は、車両ネットワークを含み得る。更に、いくつかの実施形態では、少なくとも１つのノード（例えば、ノードのＰＨＹ）は、少なくとも１つのイベントを検出するように構成され得る。少なくとも１つのイベントは、ノードのＦＩＦＯバッファに記憶されたデータの量が少なくとも閾値量であること、及び／又は、ノードにおいて受信されたパケットが高精度時間プロトコル（ＰＴＰ）パケットであることを含み得る。更に、ノードは、少なくとも１つのイベントの検出に応答して、ノードにおけるコリジョンをエミュレートするように構成され得る。

本明細書に開示されるように、ノードのＦＩＦＯバッファが所定の閾値レベルに到達することに応答してコリジョンをエミュレートすることは、本明細書で説明されるように、ネットワーク上の多数のノード及び／又は伝送機会間の長期間に関連付けられた問題を解決し得る。更に、コリジョンをエミュレートすることにより、本明細書で説明されるように、ＰＴＰパケットが伝送ＦＩＦＯを通じて可変遅延を発生することを防止し得る。

本明細書に開示される実施形態の機能要素（例えば、機能、動作、動作、プロセス、及び／又は方法）は、任意の好適なハードウェア、ソフトウェア、ファームウェア、又はそれらの組み合わせで実装され得ることが、当業者には理解されるであろう。図１３は、本明細書に開示される機能要素の実装形態の非限定的な実施例を示している。いくつかの実施形態では、本明細書に開示される機能要素の一部又は全ての部分は、機能的要素を実行するために特別に構成されたハードウェアによって実行され得る。

図１３は、回路１３００のブロック図であり、いくつかの実施形態において、回路１３００を使用して、本明細書に開示される様々な機能、動作、行為、プロセス、及び／又は方法を実装し得る。回路１３００は、１つ以上のデータ記憶デバイス（本明細書では「記憶装置１３０４」と呼ばれることもある）に動作可能に結合された１つ以上のプロセッサ１３０２（本明細書では「プロセッサ１３０２」と呼ばれることもある）を含む。記憶装置１３０４は、それに記憶された機械実行可能コード１３０６を含み、プロセッサ１３０２は論理回路１３０８を含む。機械実行可能コード１３０６は、論理回路１３０８によって実施（例えば、実行）され得る機能要素を説明する情報を含む。論理回路１３０８は、機械実行可能コード１３０６によって記述される機能要素を実装（例えば、実行）するように適合される。回路１３００は、機械実行可能コード１３０６によって記述される機能要素を実行するとき、本明細書に開示される機能要素を実行するように構成された専用ハードウェアとして見なされるべきである。いくつかの実施形態では、プロセッサ１３０２は、機械実行可能コード１３０６によって記述される機能的要素を、順次に、同時に（例えば、１つ以上の異なるハードウェアプラットフォーム上で）、又は１つ以上の並列処理ストリームにおいて、実行するように構成され得る。

プロセッサ１３０２の論理回路１３０８によって実装されるとき、機会実行可能コード１３０６は、本明細書に開示される実施形態の動作を実行するようにプロセッサ１３０２を適合させるように構成される。例えば、機械実行可能コード１３０６は、図８の方法８００、図９の方法９００、及び／又は図１０の方法１０００の少なくとも一部分又は全体を実行するようにプロセッサ１３０２を適合させるように構成され得る。別の実施例として、機械実行可能コード１３０６は、図２のＰＨＹ ２０２について述べた動作の少なくとも一部分若しくは全体、及び／又は図１１の制御回路１１３４を実行するようにプロセッサ１３０２を適合させるように構成され得る。特定の非限定的な実施例として、機械実行可能コード１３０６は、少なくとも１つの検出されたイベント（例えば、これらに限定されないが、受信されたパケットがＰＴＰパケットの可変遅延であるという検出、バッファに記憶されたデータの量が少なくとも閾値量であるという検出）に応答してコリジョンをエミュレートするようにプロセッサ１３０２を適合させるように構成され得る。

プロセッサ１３０２は、汎用プロセッサ、専用プロセッサ、中央処理装置（ＣＰＵ）、マイクロコントローラ、プログラマブル論理コントローラ（ＰＬＣ）、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は他のプログラム可能な論理デバイス、別個のゲート若しくはトランジスタ論理、別個のハードウェア構成要素、他のプログラマブルデバイス、又は本明細書に開示される機能を実行するように設計されたそれらの任意の組み合わせを含み得る。プロセッサを含む汎用コンピュータは、専用コンピュータとみなされ、同時に、汎用コンピュータは、本開示の実施形態に関する機械実行可能コード１３０６（例えば、ソフトウェアコード、ファームウェアコード、ハードウェア記述）に対応する機能要素を実行するように構成される。汎用プロセッサ（本明細書では、ホストプロセッサ又は単にホストとも呼ばれることもある）は、マイクロプロセッサであってもよいが、代替的に、プロセッサ１３０２は、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンを含み得ることに留意されたい。プロセッサ１３０２はまた、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた１つ以上のマイクロプロセッサ、又は任意の他のこのような構成の組み合わせなど、コンピューティングデバイスの組合せとして実装され得る。

いくつかの実施形態では、記憶装置１３０４は、揮発性データ記憶装置（例えば、ランダムアクセスメモリ（ＲＡＭ））、不揮発性データ記憶装置（例えば、フラッシュメモリ、ハードディスクドライブ、ソリッドステートドライブ、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ）など）を含む。いくつかの実施形態では、プロセッサ１３０２及び記憶装置１３０４は、単一のデバイス（例えば、半導体デバイス製品、システムオンチップ（system on chip、ＳＯＣ）など）に実装され得る。いくつかの実施形態では、プロセッサ１３０２及び記憶装置１３０４は、別個のデバイスに実装され得る。

いくつかの実施形態では、機械実行可能コード１３０６は、コンピュータ可読命令（例えば、ソフトウェアコード、ファームウェアコード）を含み得る。非限定的な実施例として、コンピュータ可読命令は、記憶装置１３０４によって記憶され、プロセッサ１３０２によって直接アクセスされ、少なくとも論理回路１３０８を使用してプロセッサ１３０２によって実行され得る。また、非限定的な実施例として、コンピュータ可読命令は、記憶装置１３０４に記憶され、実行のためにメモリデバイス（図示せず）に転送され、少なくとも論理回路１３０８を使用してプロセッサ１３０２によって実行され得る。したがって、いくつかの実施形態では、論理回路１３０８は、電気的に構成可能な論理回路１３０８を含む。

いくつかの実施形態では、機械実行可能コード１３０６は、論理回路１３０８内に実装されるハードウェア（例えば、回路）を記述し、機能要素を実行し得る。このハードウェアは、ローレベルトランジスタレイアウトからハイレベル記述言語までの様々な抽象化レベルのいずれかで記述され得る。高レベルの抽象化では、ＩＥＥＥ Ｓｔａｎｄａｒｄ ハードウェア記述言語（ＨＤＬ）などのハードウェア記述言語（ＨＤＬ）が使用され得る。非限定的な例として、Ｖｅｒｉｌｏｇ（商標）、ＳｙｓｔｅｍＶｅｒｉｌｏｇ（商標）又は超大規模集積（ＶＬＳＩ）ハードウェア記述言語（ＶＨＤＬ（商標））が使用され得る。

ＨＤＬ記述は、所望に応じて、多数の他の抽象化レベルのうちのいずれかにおける記述に変換され得る。非限定的な実施例として、高レベル記述を、レジスタ転送言語（ＲＴＬ）、ゲートレベル（ＧＬ）記述、レイアウトレベル記述、又はマスクレベル記述などの論理レベル記述に変換することができる。非限定的な例として、論理回路１３０８のハードウェア論理回路（例えば、これらに限定されないが、ゲート、フリップフロップ、レジスタ）によって実行されるマイクロ動作は、ＲＴＬに記述され、次いで合成ツールによってＧＬ記述に変換されてもよく、ＧＬ記述は、配置及びルーティングツールによってレイアウトレベル記述に変換され得、このレイアウトレベル記述は、プログラム可能論理デバイス、別個ゲート若しくはトランジスタ論理、個別のハードウェア構成要素、又はそれらの組み合わせの集積回路の物理的レイアウトに対応する。したがって、いくつかの実施形態では、機械実行可能コード１３０６は、ＨＤＬ、ＲＴＬ、ＧＬ記述、マスクレベル記述、他のハードウェア記述、又はこれらの任意の組み合わせを含み得る。

機械実行可能コード１３０６が（任意の抽象化レベルにおける）ハードウェア記述を含む実施形態では、システム（図示しないが、記憶装置１３０４を含む）は、機械実行可能コード１３０６によって記述されるハードウェア記述を実施するように構成され得る。非限定的な実施例として、プロセッサ１３０２は、プログラム可能論理デバイス（例えば、ＦＰＧＡ又はＰＬＣ）を含む得、論理回路１３０８は、ハードウェア記述に対応する回路を論理回路１３０８に実装するように電気的に制御され得る。また、非限定的な実施例として、論理回路１３０８は、機械実行可能コード１３０６のハードウェア記述に従って製造システム（図示しないが、記憶装置１３０４を含む）によって製造されたハードワイヤード論理を含み得る。

機械実行可能コード１３０６がコンピュータ可読命令又はハードウェア記述を含むかどうかにかかわらず、論理回路１３０８は、機械実行可能コード１３０６の機能要素を実装するときに、機械実行可能コード１３０６によって記述された機能要素を実行するように適合される。ハードウェア記述は機能要素を直接記述しなくともよいが、ハードウェア記述は、ハードウェア記述によって記述されたハードウェア要素が実行することができる機能要素を間接的に記述することに留意されたい。

本開示で使用される用語、及び特に添付の特許請求の範囲（例えば、添付の特許請求の範囲の本文）において使用される用語は、一般に「オープン」用語として意図される（例えば、用語「含んでいる（including）」は、「含んでいるが、これに限定されない」と解釈されるべきであり、「有している」という用語は、「少なくとも有している」と解釈されるべきであり、「含む」という用語は、「含むが、これに限定されない」などと解釈されるべきである。

加えて、特定の数の導入された請求項列挙が意図される場合、このような意図は請求項に明示的に列挙されることになり、このような列挙がない場合には、このような意図は存在しない。例えば、理解を助けるものとして、以下の添付の請求項は、請求項の列挙を導入するための導入句「少なくとも１つ」及び「１つ以上」の使用を含むことがある。しかし、このような語句の使用は、たとえ同じ請求項が導入語句「１つ以上」又は「少なくとも１つ」、及び「ａ」又は「ａｎ」などの不定冠詞を含む場合であっても、不定冠詞「ａ」又は「ａｎ」による請求項列挙の導入が、そのような導入された請求項列挙を含む任意の特定の請求項を、そのような列挙のうちの１つのみを含む実施形態に限定するものと解釈されるべきではない（例えば、「ａ」及び／又は「ａｎ」は、「少なくとも１つ」又は「１つ以上」を意味すると解釈されるべきである）。請求項列挙を導入するために使用される明確な冠詞の使用についても同じことが当てはまる。

加えて、導入された請求項列挙の特定の数が明示的に列挙される場合であっても、当業者は、このような列挙が少なくとも列挙された数を意味すると解釈されるべきであることを、認識するであろう（例えば、他の修飾語なしでの「２つの列挙」の明白な列挙は、少なくとも２つの列挙又は２つ以上の列挙を意味する）。更に、「Ａ、Ｂ、及びＣなどのうちの少なくとも１つ」又は「Ａ、Ｂ、及びＣなどのうちの１つ以上」に類似した慣例が使用される場合、一般に、このような構造は、Ａのみ、Ｂのみ、Ｃのみ、Ａ及びＢを一緒に、Ａ及びＣを一緒に、Ｂ及びＣを一緒に、又はＡ、Ｂ、及びＣを一緒に含むことを意図する。

更に、２つ以上の代替用語を提示する任意の離接語又は語句は、説明、請求項、又は図面のいずれかにおいて、用語のうちの１つ、用語のいずれか又は両方の用語を含む可能性を企図するものと理解されるべきである。例えば、語句「Ａ又はＢ」は、「Ａ」又は「Ｂ」又は「Ａ及びＢ」の可能性を含むと理解されるべきである。

例示的な実施形態（「実施例」）の非網羅的かつ非限定的なリストは、以下の通りである。以下に列挙される例示的な実施形態の全てが、以下に列挙される例示的な実施形態及び上述の実施形態の他の全てと組み合わせ可能であると個々に示されてはいない。しかし、これらの例示的な実施形態は、実施形態が組み合わせ可能ではないことが当業者には明らかである場合を除き、全ての他の例示的な実施形態及び上述の実施形態と組み合わせ可能であることが意図される。

実施例１：物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを含む１０ＳＰＥネットワーク内のノードにおいて、ノードの先入れ先出し（ＦＩＦＯ）バッファに記憶されたデータの量は少なくとも閾値量であること、受信されたパケットは高精度時間プロトコル（ＰＴＰ）パケットであること、のうちの少なくとも１つを含む少なくとも１つのイベントを検出するステップと、その検出された少なくとも１つのイベントに応答して、ノードにおけるコリジョンをエミュレートするステップと、を含む、方法。

実施例２：少なくとも１つのイベントを検出するステップは、受信されたパケットが高精度時間プロトコル（ＰＴＰ）パケットであることを検出するステップを含み、この方法は、少なくとも６４バイトを含むようにＰＴＰパケットをパディングするステップを更に含む、実施例１に記載の方法。

実施例３：少なくとも１つのイベントを検出するステップは、受信されたパケットが高精度時間プロトコル（ＰＴＰ）パケットであることを検出するステップを含み、この方法は、エラーを引き起こすパターンを含むようにＰＴＰパケットをパディングするステップを更に含む、実施例１及び２のいずれか１つに記載の方法。

実施例４：パターンを含むようにＰＴＰパケットをパディングするステップは、０１０１０１を含むパターンを含むようにＰＴＰパケットをパディングするステップを含む、実施例３に記載の方法。

実施例５：少なくとも１つのイベントを検出するステップは、受信されたパケットが高精度時間プロトコル（ＰＴＰ）パケットであることを検出するステップを含み、この方法は、ＰＴＰパケットにエラーを追加するステップを更に含む、実施例１に記載の方法。

実施例６：少なくとも１つのイベントを検出するステップは、受信されたパケットが高精度時間プロトコル（ＰＴＰ）パケットであることを検出するステップを含み、この方法は、ＰＴＰパケットが少なくとも６４バイトを含み、パターンがエラーを引き起こすように、ＰＴＰパケットをパターンで追加するステップと、ストリーム終端デリミタをＰＴＰパケットに追加するステップと、を更に含む、実施例１～５のいずれか１つに記載の方法。

実施例７：検出するステップは、ＦＩＦＯバッファに記憶されたデータの量が約４９．５バイト又は６４バイトであると検出するステップを含む、実施例１～６のいずれか１つに記載の方法。

実施例８：１０ＳＰＥネットワーク内のノードにおいて、ノードのバッファに記憶されたデータの量が少なくとも閾値量であると判定するステップと、データの量が少なくとも閾値量であることに応答してノードでのコリジョンをエミュレートするステップと、を含む方法。

実施例９：ノードのバッファに記憶されたデータの量が少なくとも閾値であると判定するステップは、ノードのバッファに記憶されたデータの量は、実質的に４９．５バイト又は６４バイトであると判定するステップを含む、実施例８に記載の方法。

実施例１０：１０ＳＰＥネットワークは９つ以上のノードを含む、実施例８及び９のいずれか１つに記載の方法。

実施例１１：コリジョンをエミュレートするステップは、ノードの媒体独立インターフェース（ＭＩＩ）上のコリジョンをエミュレートするステップを含む、実施例８～１０のいずれか１つに記載の方法。

実施例１２：１０ＳＰＥネットワーク内のノードにおいて受信されたパケットを高精度時間プロトコル（ＰＴＰ）パケットとして識別するステップと、受信されたパケットがＰＴＰパケットであることに応答してノードにおけるコリジョンをエミュレートするステップと、を含む方法。

実施例１３：パケットがノードの伝送機会（ＴＯ）中に受信されたかどうかを判定するステップを更に含み、コリジョンをエミュレートするステップは、受信されたパケットがＰＴＰパケットであり、そのパケットがそれのＴＯ外で受信されることに応答して、ノードにおけるコリジョンをエミュレートするステップを含む、実施例１２に記載の方法。

実施例１４：ＰＴＰパケットは少なくとも６４バイトを含み、パターンがエラーを引き起こすように、ＰＴＰパケットをパターンでパディングするステップ、及びストリーム終端デリミタをＰＴＰパケットに追加するステップ、のうちの少なくとも一方を更に含む、実施例１２及び１３のいずれか１つに記載の方法。

実施例１５：コリジョンをエミュレートするステップは、ノードの媒体独立インターフェース（ＭＩＩ）上のコリジョンをエミュレートするステップを含む、実施例１２～１４のいずれか１つに記載の方法。

実施例１５Ａ：コリジョンをエミュレートするステップは、ノードの縮小媒体独立（、ＲＭＩＩ）上でコリジョンをエミュレートするステップを含む、実施例１２～１４のいずれか１つに記載の方法。

実施例１６：物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを含む物理レイヤ（ＰＨＹ）を含むノードであって、ＰＨＹは、ノードの先入れ先出し（ＦＩＦＯ）バッファに記憶されたデータの量が少なくとも閾値量であることと、受信されたパケットが高精度時間プロトコル（ＰＴＰ）パケットであることと、のうちの少なくとも一方を含む少なくとも１つのイベントを検出することと、検出された少なくとも１つのイベントに応答して、ノードにおいてコリジョンをエミュレートすることと、を行うように構成された、ノードを備える、１０ＳＰＥネットワーク。

実施例１７：ＰＨＹは、ＰＴＰパケットが少なくとも６４バイトを含み、パターンが巡回冗長検査（ＣＲＣ）エラーを引き起こすように、ＰＴＰパケットをパターンでパディングすることと、ストリーム終端デリミタをＰＴＰパケットに追加することと、を行うように更に構成された、実施例１６に記載の１０ＳＰＥネットワーク。

実施例１８：受信されたパケットは、ノードの媒体アクセス制御（ＭＡＣ）から受信される、実施例１６及び１７のいずれか１つに記載の１０ＳＰＥネットワーク。

実施例１９：閾値量は４９．５バイト又は６４バイト以下である、実施例１６～１８のいずれか１つに記載の１０ＳＰＥネットワーク。

実施例２０：１０ＳＰＥネットワークを含む車両であって、いくつかのノードを備え、そのいくつかのノードのちの少なくとも１つのノードが、少なくとも１つのイベントを検出することであって、少なくとも１つのイベントが、ノードの先入れ先出し（ＦＩＦＯ）バッファに記憶されたデータの量が少なくとも閾値量であることと、ノードにおいて受信されたパケットが高精度時間プロトコル（ＰＴＰ）パケットであることと、のうちの少なくとも一方を含む少なくとも１つのイベントを含む、検出することと、検出された少なくとも１つのイベントに応答してコリジョンをエミュレートすることと、を行うように構成された、１０ＳＰＥネットワークを含む車両。

実施例２１：ネットワークノードのための物理レイヤデバイスであって、物理レイヤデバイスは、有線ローカルエリアネットワークの共有通信媒体における伝送のために媒体アクセス制御サブレイヤによって提供された伝送パケットを受信するように構成されたバッファであって、物理レイヤデバイスが、物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを実装するように構成された、バッファと、制御回路であって、バッファによって記憶されたデータの量が少なくとも閾値量であることと、又は受信された伝送パケットが可変遅延を生じている高精度時間プロトコル（ＰＴＰ）パケットであることと、のうちの少なくとも一方のイベントを検出することと、検出された少なくとも１つのイベントに応答してコリジョン信号をアサートすることによってノードにおいてコリジョンをエミュレートすることと、を行うように構成された制御回路と、を備える、物理レイヤデバイス。

実施例２２：制御回路は、受信された伝送パケットがネットワークノードの伝送機会外に受信されたＰＴＰパケットであるという検出に応答して、少なくとも６４バイトを含むようにＰＴＰパケットをパディングするように構成される、実施例２１に記載の物理レイヤデバイス。

実施例２３：制御回路は、受信された伝送パケットがネットワークノードの伝送機会外に受信されたＰＴＰパケットであるという検出に応答して、エラーを引き起こすパターンを含むようにＰＴＰパケットをパディングするように構成される、実施例２１及び２２のいずれか１つに記載の物理レイヤデバイス。

実施例２４：パターンは０１０１０１を含む、実施例２３に記載の物理レイヤデバイス。

実施例２５：制御回路は、受信された伝送パケットがネットワークノードの伝送機会外に受信されたＰＴＰパケットであるという検出に応答して、ＰＴＰパケットにエラーデリミタを追加するように構成される、実施例２１に記載の物理レイヤデバイス。

実施例２６：受信された伝送パケットはネットワークノードの伝送機会外に受信されたＰＴＰパケットであるという検出に応答して、制御回路が、ＰＴＰパケットが少なくとも６４バイトのペイロードを含み、パターンがエラーを引き起こすように、ＰＴＰパケットをパターンでパディングすることと、ストリーム終端デリミタをＰＴＰパケットに追加することと、を行うように構成される、実施例２１～２５のいずれか１つに記載の物理レイヤデバイス。

実施例２６Ａ：制御回路は、ネットワークノードの伝送機会内の伝送イネーブル（ＴＸ＿ＥＮ）信号のアサートされることに応答して、又はエミュレートされたコリジョン後、キャリアセンス（ＣＲＳ）信号のデアサートされることに応答して、ＰＴＰパケットによって生じる固定遅延を検出するように構成される、実施例２１～２６のいずれか１つに記載の物理レイヤデバイス。

実施例２７：バッファが、４９．５バイト又は６４バイトのデータを記憶するように構成される、実施例２１～２６Ａのいずれか１つに記載の物理レイヤデバイス。

実施例２８：バッファの深さが、ネットワークノードの伝送機会中にゼロに設定され、ネットワークノードの伝送機会外に非ゼロ値に設定される、実施例２１～２７のいずれか１つに記載の物理レイヤデバイス。

実施例２９：ネットワークノードのための物理レイヤデバイスであって、物理レイヤデバイスは、有線ローカルエリアネットワークの共有伝送媒体における伝送のために伝送パケットを記憶するように構成されたバッファであって、物理レイヤデバイが物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを実装するように構成された、バッファと、制御回路であって、バッファに記憶されたデータの量が少なくとも閾値量であると判定することと、データの量が少なくとも閾値量であることに応答してコリジョン信号をアサートすることによってコリジョンをエミュレートすることと、を行うように構成された制御回路と、を備える、物理レイヤデバイス。

実施例３０：閾値量は最大４９．５バイトであるようにプログラム可能である、実施例２９に記載の物理レイヤデバイス。

実施例３１：有線ローカルエリアネットワークは９つ以上のノードを含む、実施例２９及び３０のいずれか１つに記載の物理レイヤデバイス。

実施例３２：制御回路は、媒体独立インターフェース（ＭＩＩ）又は縮小媒体独立インターフェース（ＲＭＩＩ）上でコリジョンをエミュレートするように構成される、実施例２９～３１のいずれか１つに記載の物理レイヤデバイス。

実施例３３：ネットワークノードのための物理レイヤデバイスであって、物理レイヤデバイスは、有線ローカルエリアネットワークの共有伝送媒体における伝送のための媒体アクセス制御サブレイヤから受信した伝送パケットを記憶するように構成されたバッファであって、有線ローカルエリアネットワークが物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを含む、バッファと、制御回路であって、記憶された伝送パケットを高精度時間プロトコル（ＰＴＰ）パケットとして識別することと、記憶された伝送パケットがＰＴＰパケットとして識別され、識別されたＰＴＰパケットが可変遅延を生じていることに応答して、コリジョン信号を媒体アクセス制御サブレイヤにアサートすることによって、ノードにおけるコリジョンをエミュレートすることとを、行うように構成された制御回路と、を備える、物理レイヤデバイス。

実施例３４：制御回路は、バッファによって記憶されたデータの量が所定の閾値レベルを超過することに応答して、コリジョン信号を媒体アクセス制御サブレイヤにアサートすることによって、コリジョンをエミュレートするように更に構成される、実施例３３に記載の物理レイヤデバイス。

実施例３５：制御回路は、パディングされたＰＴＰパケットが少なくとも６４バイトを含み、パターンがエラーを引き起こすように、ＰＴＰパケットをパターンでパディングすること、又はストリーム終端デリミタをＰＴＰパケットに追加すること、のうちの少なくとも一方を行うように更に構成される、実施例３３及び３４のいずれか１つに記載の物理レイヤデバイス。

実施例３６：制御回路は、媒体独立インターフェース（ＭＩＩ）又は縮小媒体独立インターフェース（ＲＭＩＩ）上でコリジョンをエミュレートするように構成される、実施例３３～３５のいずれか１つに記載の物理レイヤデバイス。

実施例３７：物理レイヤ（ＰＨＹ）を含むノードであって、ＰＨＹは、物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを含み、ＰＨＹは、ノードの先入れ先出し（ＦＩＦＯ）バッファに記憶されたデータの量が少なくとも閾値量であることと、受信されたパケットが可変遅延を生じている高精度時間プロトコル（ＰＴＰ）パケットであることと、の少なくとも一方を含む少なくとも１つのイベントを検出するように構成された、ノードを備える、有線ローカルエリアネットワーク。

実施例３８：ＰＨＹは、ＰＴＰパケットをパターンでパディングし、それにより、パディングされたＰＴＰパケットが少なくとも６４バイトを含み、パターンが巡回冗長検査（ＣＲＣ）エラーを引き起こすことと、ストリーム終端デリミタをＰＴＰパケットに追加することと、を行うように更に構成された、実施例３７に記載の有線ローカルエリアネットワーク。

実施例３９：受信されたパケットは、ノードの媒体アクセス制御サブレイヤから受信される、実施例３７及び３８のいずれか１つに記載の有線ローカルエリアネットワーク。

実施例４０：閾値量は、４９．５バイト又は６４バイトのうちの一方以下であるようにプログラム可能である、実施例１７～１９のいずれか１つに記載の有線ローカルエリアネットワーク。

実施例４１：物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを含む有線ローカルエリアネットワークを含む車両であって、有線ローカルエリアネットワークは、いくつかのノードであって、そのいくつかのノードのうちの少なくとも１つのノードは、少なくとも１つのイベントを検出することであって、少なくとも１つのイベントがノードの先入れ先出し（ＦＩＦＯ）バッファに記憶されたデータの量が少なくとも閾値量であることと、ノードのリンクレイヤからノードで受信された伝送パケットが高精度時間プロトコル（ＰＴＰ）パケットであり、可変遅延を生じていることと、のうちの少なくとも一方を含む、検出することを行うように構成された、いくつかのノードを備える、車両。

本開示は、特定の例示される実施形態に関して本明細書に記載されているが、当業者は、本発明がそのように限定されないことを認識し、理解するであろう。むしろ、以下にそれらの法的等価物と共に特許請求されるような本発明の範囲から逸脱することなく、例示され、説明される実施形態に対して数多くの追加、削除、及び修正を行うことができる。加えて、一実施形態の特徴は、本発明者によって想到されるように、別の開示した実施形態の特徴と組み合わせることができるが、それでも、本開示の範囲内に包含される。

Claims (20)

1. ネットワークノードのための物理レイヤデバイスであって、該物理レイヤデバイスは、
   有線ローカルエリアネットワークの共有通信媒体における伝送のための媒体アクセス制御サブレイヤによって提供された伝送パケットを受信するように構成されたバッファであって、前記物理レイヤデバイスが物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを実装するように構成された、バッファと、
   制御回路であって、
   前記バッファによって記憶されたデータの量が少なくとも閾値量であること、又は
   前記受信された伝送パケットが、可変遅延を生じる高精度時間プロトコル（ＰＴＰ）パケットであること、のいずれか一方を含む少なくとも１つのイベントを検出することと、
   前記少なくとも１つの検出されたイベントに応答して、コリジョン信号を前記媒体アクセス制御サブレイヤにアサートすることによって、前記ネットワークノードにおけるコリジョンをエミュレートすることと、を行うように構成された制御回路と、を備える、物理レイヤデバイス。
2. 前記制御回路は、前記受信された伝送パケットが前記ネットワークノードの伝送機会外に受信された前記ＰＴＰパケットであるという検出に応答して、少なくとも６４バイトを含むように前記ＰＴＰパケットをパディングするように構成される、請求項１に記載の物理レイヤデバイス。
3. 前記制御回路は、前記受信された伝送パケットが前記ネットワークノードの伝送機会外に受信された前記ＰＴＰパケットであるという検出に応答して、エラーを引き起こすパターンを含むように前記ＰＴＰパケットをパディングするように構成される、請求項１に記載の物理レイヤデバイス。
4. 前記パターンは、０１０１０１を含む、請求項３に記載の物理レイヤデバイス。
5. 前記制御回路は、前記受信された伝送パケットが前記ネットワークノードの伝送機会外に受信された前記ＰＴＰパケットであるという検出に応答して、前記ＰＴＰパケットにエラーデリミタを追加するように構成される、請求項１に記載の物理レイヤデバイス。
6. 受信された前記伝送パケットは、前記ネットワークノードの伝送機会外に受信された前記ＰＴＰパケットであるという検出に応答して、前記制御回路が、
   前記ＰＴＰパケットが少なくとも６４バイトのペイロードを含み、パターンがエラーを引き起こすように、前記ＰＴＰパケットを前記パターンでパディングすることと、
   ストリーム終端デリミタを前記ＰＴＰパケットに追加することと、を行うように構成される、請求項１に記載の物理レイヤデバイス。
7. 前記制御回路は、前記ネットワークノードの伝送機会内の伝送イネーブル（ＴＸ＿ＥＮ）信号のアサートされることに応答して、又はエミュレートされたコリジョン後のキャリアセンス（ＣＲＳ）信号のデアサートされることに応答して、前記ＰＴＰパケットによって生じた固定遅延を検出するように構成される、請求項１に記載の物理レイヤデバイス。
8. ネットワークノードのための物理レイヤデバイスであって、前記物理レイヤデバイスは、
   有線ローカルエリアネットワークの共有伝送媒体における伝送のための伝送パケットを記憶するように構成されたバッファであって、前記物理レイヤデバイスが物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを実装するように構成された、バッファと、
   制御回路であって、
   前記バッファに記憶されたデータの量が少なくとも閾値量であると判定することと、
   前記データの量が少なくとも前記閾値量であることに応答して、コリジョン信号をアサートすることによってコリジョンをエミュレートすることと、を行うように構成された、制御回路と、を備える、物理レイヤデバイス。
9. 前記閾値量は、最大４９．５バイトであるようにプログラム可能である、請求項８に記載の物理レイヤデバイス。
10. 前記有線ローカルエリアネットワークは、９つ以上のノードを含む、請求項８に記載の物理レイヤデバイス。
11. 前記制御回路は、媒体独立インターフェース（ＭＩＩ）上で前記コリジョンをエミュレートするように構成される、請求項８に記載の物理レイヤデバイス。
12. ネットワークノードのための物理レイヤデバイスであって、前記物理レイヤデバイスは、
    有線ローカルエリアネットワークの共有伝送媒体における伝送のための媒体アクセス制御サブレイヤから受信した伝送パケットを記憶するように構成されたバッファであって、前記有線ローカルエリアネットワークが物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを含む、バッファと、
    制御回路であって、
    前記記憶された伝送パケットを、高精度時間プロトコル（ＰＴＰ）パケットとして識別することと、
    前記記憶された伝送パケットが前記ＰＴＰパケットとして識別され、前記識別されたＰＴＰパケットが可変遅延を生じていることに応答して、コリジョン信号を前記媒体アクセス制御サブレイヤにアサートすることによって前記ネットワークノードにおけるコリジョンをエミュレートすることと、を行うように構成された、制御回路と、を備える、物理レイヤデバイス。
13. 前記制御回路は、前記バッファによって記憶されたデータの量が所定の閾値レベルを超過することに応答して、前記コリジョン信号を前記媒体アクセス制御サブレイヤにアサートすることによってコリジョンをエミュレートするように更に構成される、請求項１２に記載の物理レイヤデバイス。
14. 前記制御回路は、
    パディングされたＰＴＰパケットが少なくとも６４バイトを含み、パターンがエラーを引き起こすように、前記ＰＴＰパケットを前記パターンでパディングすること、又は
    ストリーム終端デリミタを前記ＰＴＰパケットに追加すること、のうちの少なくとも一方を行うように更に構成される、請求項１２に記載の物理レイヤデバイス。
15. 前記制御回路は、媒体独立インターフェース（ＭＩＩ）又は縮小媒体独立インターフェース（ＲＭＩＩ）上で前記コリジョンをエミュレートするように構成される、請求項１２に記載の物理レイヤデバイス。
16. 有線ローカルエリアネットワークであって、該有線ローカルエリアネットワークは、
    物理レイヤ（ＰＨＹ）を含むノードであって、前記ＰＨＹは、物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを含み、前記ＰＨＹは、
    前記ノードの先入れ先出し（ＦＩＦＯ）バッファに記憶されたデータの量が少なくとも閾値量であることと、受信されたパケットが、可変遅延を生じている高精度時間プロトコル（ＰＴＰ）パケットであることと、の少なくとも一方を含む少なくとも１つのイベントを検出することと、
    前記少なくとも１つの検出されたイベントに応答して、前記ノードにおいてコリジョンをエミュレートすることと、を行うように構成された、ノードを備える、有線ローカルエリアネットワーク。
17. 前記ＰＨＹは、
    前記ＰＴＰパケットをパターンでパディングし、それにより、前記パディングされたＰＴＰパケットが少なくとも６４バイトを含み、前記パターンが巡回冗長検査（ＣＲＣ）エラーを引き起こすことと、
    ストリーム終端デリミタを前記ＰＴＰパケットに追加することと、を行うように更に構成された、請求項１６に記載の有線ローカルエリアネットワーク。
18. 前記受信されたパケットは、前記ノードの媒体アクセス制御サブレイヤから受信される、請求項１６に記載の有線ローカルエリアネットワーク。
19. 前記閾値量は、４９．５バイト又は６４バイトのうちの一方以下であるようにプログラム可能である、請求項１６に記載の有線ローカルエリアネットワーク。
20. 物理レベルコリジョン回避（ＰＬＣＡ）サブレイヤを含む有線ローカルエリアネットワークを含む車両であって、前記有線ローカルエリアネットワークは、
    いくつかのノードであって、該いくつかのノードのうちの少なくとも１つのノードは、
    少なくとも１つのイベントを検出することであって、前記少なくとも１つのイベントが、前記ノードの先入れ先出し（ＦＩＦＯ）バッファに記憶されたデータの量が少なくとも閾値量であることと、前記ノードのリンクレイヤから前記ノードで受信された伝送パケットが高精度時間プロトコル（ＰＴＰ）パケットであり、可変遅延を生じていることと、のうちの少なくとも一方を含む、検出することと、
    前記少なくとも１つの検出されたイベントに応答して、前記少なくとも１つのノードにおけるコリジョンをエミュレートすることと、を行うように構成された、いくつかのノードを備える、車両。

Images