JP2022141423A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022141423A
JP2022141423A JP2021041715A JP2021041715A JP2022141423A JP 2022141423 A JP2022141423 A JP 2022141423A JP 2021041715 A JP2021041715 A JP 2021041715A JP 2021041715 A JP2021041715 A JP 2021041715A JP 2022141423 A JP2022141423 A JP 2022141423A
Authority
JP
Japan
Prior art keywords
trench
electrode
layer
active
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021041715A
Other languages
English (en)
Other versions
JP7468413B2 (ja
Inventor
康一 西
Koichi Nishi
真也 曽根田
Shinya Soneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021041715A priority Critical patent/JP7468413B2/ja
Priority to US17/406,003 priority patent/US11799023B2/en
Priority to DE102021128828.2A priority patent/DE102021128828A1/de
Priority to CN202210238651.9A priority patent/CN115084255A/zh
Publication of JP2022141423A publication Critical patent/JP2022141423A/ja
Application granted granted Critical
Publication of JP7468413B2 publication Critical patent/JP7468413B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】メサの微細化が容易であり、ラッチアップ耐量が高い半導体装置を得る。【解決手段】アクティブトレンチ８が半導体基板１の上面からエミッタ層６及びベース層５を貫通する。ダミートレンチ９がアクティブトレンチ８を挟み、半導体基板１の上面からコンタクト層７及びベース層５を貫通する。ゲートトレンチ電極１０がアクティブトレンチ８の内部にゲート絶縁膜１１を介して形成されている。ダミーゲートトレンチ電極１２がダミートレンチ９の内部にゲート絶縁膜１１を介して形成されている。埋込絶縁膜１３がアクティブトレンチ８の内部でゲートトレンチ電極１０の上に形成され、かつダミートレンチ９の内部でダミーゲートトレンチ電極１２の上に形成されている。埋込絶縁膜１３の上端は半導体基板１の上面よりも低い。エミッタ電極１４が、半導体基板１の上面及びアクティブトレンチ８の内壁でエミッタ層６に接し、半導体基板１の上面及びダミートレンチ９の内壁でコンタクト層７に接する。【選択図】図２

Description

本開示は、半導体装置に関する。
省エネの観点から、汎用インバータ・ＡＣサーボ等の分野で三相モータの可変速制御を行なうためのパワーモジュール等にＩＧＢＴ及びＤｉｏｄｅが使用されている。インバータ損失を減らすために、ＩＧＢＴ及びＤｉｏｄｅとしてスイッチング損失とオン電圧が低いデバイスが求められている。
低スイッチング損失のデバイスとしてトレンチゲート型ＩＧＢＴがある。トレンチゲート型ＩＧＢＴでは、トレンチゲートで挟まれたメサの幅を狭くすることでＩＥ効果を高め、オン電圧を低減することができる。しかし、メサの幅を狭くするほど、エミッタ電極をエミッタ層及びコンタクト層に接続するためのコンタクトホールの幅も狭くなる。従って、微細加工が必要になるため、メサの幅を容易に微細化できなかった。これに対して、トレンチ内部でゲートトレンチ電極の上に埋込絶縁膜を形成した構造が提案されている（例えば、特許文献１参照）。これにより、層間絶縁膜及びコンタクトホールを形成することなく、エミッタ電極をエミッタ層及びコンタクト層に接続することができるため、メサの微細化が容易である。
特開２０１５－１８８１０４号公報
しかし、トレンチゲート電極の上端が深くなるほどエミッタ層を深くする必要があるため、ベース層の上下方向の長さが短くなる。ターンオフ時にコレクタから流入するホール電流はベース層を横方向に流れるため、ベース層の長さが短いとホール電流経路の抵抗が高くなり、ベース層の電位が上昇する。これにより、エミッタ層／ベース層／ドリフト層で構成されるＮＰＮトランジスタが動作し、エミッタ層／ベース層／ドリフト層／コレクタ層で構成される寄生サイリスタがラッチアップしてデバイスの破壊に至る。このため、ラッチアップ耐量が悪化するという問題があった。
本開示は、上述のような課題を解決するためになされたもので、その目的はメサの微細化が容易であり、ラッチアップ耐量が高い半導体装置を得るものである。
本開示に係る半導体装置は、互いに対向する上面及び下面と、前記上面と前記下面との間に形成された第一導電型のドリフト層とを有する半導体基板と、前記ドリフト層と前記上面との間に形成された第二導電型のベース層と、前記ベース層と前記上面との間に形成された第一導電型のエミッタ層及び第二導電型のコンタクト層と、前記上面から前記エミッタ層及び前記ベース層を貫通するアクティブトレンチと、前記アクティブトレンチを挟み、前記上面から前記コンタクト層及び前記ベース層を貫通するダミートレンチと、前記アクティブトレンチの内部にゲート絶縁膜を介して形成されたゲートトレンチ電極と、前記ダミートレンチの内部にゲート絶縁膜を介して形成されたダミーゲートトレンチ電極と、前記アクティブトレンチの内部で前記ゲートトレンチ電極の上に形成され、かつ前記ダミートレンチの内部で前記ダミーゲートトレンチ電極の上に形成され、上端が前記上面よりも低い埋込絶縁膜と、前記上面及び前記アクティブトレンチの内壁で前記エミッタ層に接し、前記上面及び前記ダミートレンチの内壁で前記コンタクト層に接するエミッタ電極とを備えることを特徴とする。
本開示では、アクティブトレンチの内部でゲートトレンチ電極の上に埋込絶縁膜を形成する。これにより、層間絶縁膜及びコンタクトホールを形成することなく、エミッタ電極をエミッタ層及びコンタクト層に接続することができるため、メサの微細化が容易である。また、コンタクト層が、半導体基板の上面でエミッタ電極に接するだけでなく、ダミートレンチの内壁でもエミッタ電極に接する。従って、ターンオフ時にホールが半導体基板の上面からだけでなくダミートレンチの内壁からもエミッタ電極に排出される。このため、ホールが排出されやすくなり、ラッチアップ耐量が高くなる。
実施の形態１に係る半導体装置を示す平面図である。 図１のＩ－ＩＩに沿った断面図である。 図１のＩＩＩ－ＩＶに沿った断面図である。 図１のＶ－ＶＩに沿った断面図である。 実施の形態２に係る半導体装置を示す断面図である。 実施の形態３に係る半導体装置を示す断面図である。 実施の形態４に係る半導体装置を示す断面図である。 実施の形態５に係る半導体装置を示す断面図である。 実施の形態６に係る半導体装置を示す断面図である。 実施の形態７に係る半導体装置を示す断面図である。 実施の形態８に係る半導体装置を示す断面図である。
実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置を示す平面図である。半導体基板１は平面視で活性領域２と配線領域３を有する。なお、図１では基板上の電極及び層間絶縁膜等は省略している。
図２は図１のＩ－ＩＩに沿った断面図である。半導体基板１は、互いに対向する主面である上面及び下面と、上面と下面との間に形成された第一導電型のドリフト層４とを有する。第二導電型のベース層５がドリフト層４と半導体基板１の上面との間に形成されている。なお、例えば、第一導電型はｎ型であり、第二導電型はｐ型である。第一導電型のエミッタ層６及び第二導電型のコンタクト層７が、ベース層５と半導体基板１の上面との間に形成されている。
アクティブトレンチ８が半導体基板１の上面からエミッタ層６及びベース層５を貫通してドリフト層４に到達している。従って、アクティブトレンチ８の両側にエミッタ層６が形成されている。ダミートレンチ９が半導体基板１の上面からコンタクト層７及びベース層５を貫通してドリフト層４に到達している。従って、ダミートレンチ９の両側にコンタクト層７が形成されている。
アクティブトレンチ８とダミートレンチ９は、平面視で互いに平行に配置されている。２つのダミートレンチ９がアクティブトレンチ８を挟んでいる。従って、２つのアクティブトレンチ８が隣り合うことはないため、エミッタ層６が２つのアクティブトレンチ８に接することは無い。
ゲートトレンチ電極１０がアクティブトレンチ８の内部にゲート絶縁膜１１を介して形成されている。ダミーゲートトレンチ電極１２がダミートレンチ９の内部にゲート絶縁膜１１を介して形成されている。埋込絶縁膜１３がアクティブトレンチ８の内部でゲートトレンチ電極１０の上に形成され、かつダミートレンチ９の内部でダミーゲートトレンチ電極１２の上に形成されている。
半導体基板１の上面を基準として、埋込絶縁膜１３の上端までの深さをＤ１、ゲートトレンチ電極１０及びダミーゲートトレンチ電極１２の上端までの深さをＤ２、エミッタ層６の下端までの深さをＤ３、コンタクト層７の下端までの深さをＤ４とすると、０＜Ｄ１＜Ｄ２＜Ｄ３＜Ｄ４である。埋込絶縁膜１３の上端が半導体基板１の上面よりも低い（０＜Ｄ１）ため、コンタクト層７はダミートレンチ９の内壁でもエミッタ電極１４に接する。
エミッタ電極１４が、半導体基板１の上面及びアクティブトレンチ８の内壁でエミッタ層６に接し、半導体基板１の上面及びダミートレンチ９の内壁でコンタクト層７に接する。第一導電型のバッファ層１５がドリフト層４の下に形成されている。第二導電型のコレクタ層１６がバッファ層１５の下に形成されている。コレクタ電極１７がコレクタ層１６に接続されている。
以上説明したように、本実施の形態では、アクティブトレンチ８の内部でゲートトレンチ電極１０の上に埋込絶縁膜１３を形成する。これにより、層間絶縁膜及びコンタクトホールを形成することなく、エミッタ電極１４をエミッタ層６及びコンタクト層７に接続することができるため、メサの微細化が容易である。
また、コンタクト層７が、半導体基板１の上面でエミッタ電極１４に接するだけでなく、ダミートレンチ９の内壁でもエミッタ電極１４に接する。従って、ターンオフ時にホールが半導体基板１の上面からだけでなくダミートレンチ９の内壁からもエミッタ電極１４に排出される。このため、ホールが排出されやすくなり、ラッチアップ耐量が高くなる。
また、コンタクト層７の下端はエミッタ層６の下端よりも低い（Ｄ３＜Ｄ４）。このため、ターンオフ時にホールがコンタクト層７に排出されやすくなり、ラッチアップ耐量が高くなる。
また、互いに隣接したアクティブトレンチ８とダミートレンチ９の間の領域をアクティブメサと呼ぶ。アクティブメサの幅をＷ１、半導体基板１の上面に露出したエミッタ層６の幅をＷ２、半導体基板１の上面に露出したコンタクト層７の幅をＷ３とすると、Ｗ１＝Ｗ２＋Ｗ３である。アクティブメサにおいて、上面に露出したコンタクト層７の幅Ｗ３は、上面に露出したエミッタ層６の幅Ｗ２よりも広い（Ｗ３＞Ｗ２）。これにより、コンタクト層７の断面積をエミッタ層６よりも大きくしてホール排出経路を広げる。これによりラッチアップ耐量が高くなる。
また、第一導電型のキャリア蓄積層１８がドリフト層４とベース層５との間に形成されている。キャリア蓄積層１８の不純物濃度はドリフト層４よりも高い。キャリア蓄積層１８により電子注入が増大し、ドリフト層４中のキャリア密度が高まるため、オン電圧が低減される。
また、エミッタ層６の幅は半導体基板１の上面から下面に向かって狭くなる。これにより、ホール排出経路を広げ、ラッチアップ耐量を向上させることができる。
図３は、図１のＩＩＩ－ＩＶに沿った断面図である。配線領域３において、第二導電型のウェル層１９がドリフト層４と半導体基板１の上面との間に形成されている。半導体基板１の上面に層間絶縁膜２０を介してゲート電極２１が形成されている。アクティブトレンチ８に埋込絶縁膜１３が形成されておらず、ゲートトレンチ電極１０の上端が半導体基板１の上面に露出している。ゲートトレンチ電極１０が層間絶縁膜２０の開口を介してゲート電極２１と接続されている。これにより、ゲート電極２１をアクティブトレンチ８の内部まで埋め込むことなく、ゲートトレンチ電極１０とゲート電極２１を接続させることができる。
図４は、図１のＶ－ＶＩに沿った断面図である。活性領域２の一部において、ダミートレンチ９に埋込絶縁膜１３が形成されておらず、ダミーゲートトレンチ電極１２の上端が半導体基板１の上面に露出してエミッタ電極１４に接続されている。これにより、エミッタ電極１４をダミートレンチ９の深くまで埋め込むことなく、ダミーゲートトレンチ電極１２とエミッタ電極１４を接続させることができる。
なお、エミッタ電極１４は例えばＡｌ又はＡｌＳｉ等の金属からなる。エミッタ電極１４とエミッタ層６及びコンタクト層７との間にバリアメタルを形成してもよい。バリアメタルは例えばＴｉ、ＴｉＮ、またはＴｉＳｉ等からなる。Ｗ等で構成されるプラグを形成してもよい。
実施の形態２．
図５は、実施の形態２に係る半導体装置を示す断面図である。アクティブトレンチ８を挟むことなく互いに隣接したダミートレンチ９の間の領域をダミーメサと呼ぶ。本実施の形態では、ダミーメサにおいて、半導体基板１の上面とエミッタ電極１４との間に層間絶縁膜２０が形成され、半導体基板１とエミッタ電極１４が絶縁されている。これにより、ダミーメサの上部からホールが抜けるのが抑制され、ドリフト層４中のキャリア密度が高まるため、オン電圧が低減される。
実施の形態３．
図６は、実施の形態３に係る半導体装置を示す断面図である。本実施の形態では、ダミートレンチ９の幅がアクティブトレンチ８の幅よりも広い。このため、ダミーメサの幅が狭くなる。また、ダミートレンチ９の深さはアクティブトレンチ８の深さよりも深い。これにより、ダミーメサの上部からホールが抜けるのが抑制され、ドリフト層４中のキャリア密度が高まるため、オン電圧が低減される。
実施の形態４．
図７は、実施の形態４に係る半導体装置を示す断面図である。本実施の形態では、アクティブトレンチ８の内部でゲートトレンチ電極１０の下にシールド電極２２が形成されている。シールド電極２２はエミッタ電極１４に接続されている。ゲートトレンチ電極１０とシールド電極２２は絶縁膜により互いに絶縁されている。シールド電極２２の上端はベース層５の下端よりも低い。これにより、ゲートトレンチ電極１０の寄生容量を低減することができる。
実施の形態５．
図８は、実施の形態５に係る半導体装置を示す断面図である。アクティブトレンチ８の内部でゲートトレンチ電極１０の上に埋込絶縁膜１３を介してポリシリコン２３が形成されている。ポリシリコン２３はエミッタ電極に接続されている。ポリシリコン２３の上端は半導体基板１の上面より低い。一般的に絶縁膜よりもポリシリコンの埋込性の方が良いため、アクティブトレンチ８の上部の埋込性を改善させることができる。
実施の形態６．
図９は、実施の形態６に係る半導体装置を示す断面図である。本実施の形態では、ゲートトレンチ電極１０は、アクティブトレンチ８の内部の第１の部分１０ａと、配線領域３の一部において半導体基板１の上面よりも上に張り出した第２の部分１０ｂとを有する。第２の部分１０ｂは、層間絶縁膜２０の開口を介してゲート電極２１と接続されている。第２の部分１０ｂは第１の部分１０ａよりも幅が広い。これにより、層間絶縁膜２０の開口の位置又は寸法がバラついた場合でも開口が第２の部分１０ｂの範囲内に形成されやすい。従って、層間絶縁膜２０の開口がズレてゲート電極２１と半導体基板１が接触する可能性が低くなるため、絶縁性を高めることができる。
実施の形態７．
図１０は、実施の形態７に係る半導体装置を示す断面図である。本実施の形態では、配線領域３におけるアクティブトレンチ８の幅は活性領域２におけるアクティブトレンチ８の幅よりも広い。この領域において埋込絶縁膜１３の開口を介してゲートトレンチ電極１０とゲート電極２１とが接続されている。これにより、埋込絶縁膜１３の開口を大きくできるため、開口へのゲート電極２１の埋込性を改善させることができる。
実施の形態８．
図１１は、実施の形態８に係る半導体装置を示す断面図である。本実施の形態では、活性領域２の一部において、ダミートレンチ９はアクティブトレンチ８よりも幅が広い。この領域において埋込絶縁膜１３の開口を介してダミーゲートトレンチ電極１２がエミッタ電極１４に接続されている。このようにダミートレンチ９の幅を広くすることでダミーゲートトレンチ電極１２とエミッタ電極１４との間の金属の埋込性を改善させることができる。
上記の実施の形態では、半導体装置が絶縁ゲート型トランジスタ（ＩＧＢＴ）である場合について説明した。これに限らず、本開示の構成はＭＯＳＦＥＴ、ＲＣ－ＩＧＢＴなどのパワーデバイスに適用できる。耐圧クラス、ＦＺ基板／ＭＣＺ基板／エピ基板等も限定されない。また、異なる実施の形態の組み合わせも可能であり、ある領域に部分的に他の実施の形態の構成を適用することもできる。
なお、半導体基板１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この半導体装置を組み込んだ半導体モジュールも小型化・高集積化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１ 半導体基板、２ 活性領域、３ 配線領域、４ ドリフト層、５ ベース層、６ エミッタ層、７ コンタクト層、８ アクティブトレンチ、９ ダミートレンチ、１０ ゲートトレンチ電極、１０ａ 第１の部分、１０ｂ 第２の部分、１１ ゲート絶縁膜、１２ ダミーゲートトレンチ電極、１３ 埋込絶縁膜、１４ エミッタ電極、１８ キャリア蓄積層、２０ 層間絶縁膜、２１ ゲート電極、２２ シールド電極、２３ ポリシリコン

Claims (15)

  1. 互いに対向する上面及び下面と、前記上面と前記下面との間に形成された第一導電型のドリフト層とを有する半導体基板と、
    前記ドリフト層と前記上面との間に形成された第二導電型のベース層と、
    前記ベース層と前記上面との間に形成された第一導電型のエミッタ層及び第二導電型のコンタクト層と、
    前記上面から前記エミッタ層及び前記ベース層を貫通するアクティブトレンチと、
    前記アクティブトレンチを挟み、前記上面から前記コンタクト層及び前記ベース層を貫通するダミートレンチと、
    前記アクティブトレンチの内部にゲート絶縁膜を介して形成されたゲートトレンチ電極と、
    前記ダミートレンチの内部にゲート絶縁膜を介して形成されたダミーゲートトレンチ電極と、
    前記アクティブトレンチの内部で前記ゲートトレンチ電極の上に形成され、かつ前記ダミートレンチの内部で前記ダミーゲートトレンチ電極の上に形成され、上端が前記上面よりも低い埋込絶縁膜と、
    前記上面及び前記アクティブトレンチの内壁で前記エミッタ層に接し、前記上面及び前記ダミートレンチの内壁で前記コンタクト層に接するエミッタ電極とを備えることを特徴とする半導体装置。
  2. 前記コンタクト層の下端は前記エミッタ層の下端よりも低いことを特徴とする請求項１に記載の半導体装置。
  3. 互いに隣接した前記アクティブトレンチと前記ダミートレンチの間の領域において、前記上面に露出した前記コンタクト層の幅が、前記上面に露出した前記エミッタ層の幅よりも広いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記エミッタ層の幅は前記上面から前記下面に向かって狭くなることを特徴とする請求項１～３の何れか１項に記載の半導体装置。
  5. 前記ドリフト層と前記ベース層との間に形成され、前記ドリフト層よりも不純物濃度が高い第一導電型のキャリア蓄積層を更に備えることを特徴とする請求項１～４の何れか１項に記載の半導体装置。
  6. 互いに隣接した前記ダミートレンチの間の領域において前記上面と前記エミッタ電極との間に絶縁膜が形成されていることを特徴とする請求項１～５の何れか１項に記載の半導体装置。
  7. 前記ダミートレンチの幅は前記アクティブトレンチの幅よりも広く、
    前記ダミートレンチの深さは前記アクティブトレンチの深さよりも深いことを特徴とする請求項１～６の何れか１項に記載の半導体装置。
  8. 前記アクティブトレンチの内部で前記ゲートトレンチ電極の下に形成され、前記エミッタ電極に接続されたシールド電極を更に備え、
    前記シールド電極の上端は前記ベース層の下端よりも低いことを特徴とする請求項１～７の何れか１項に記載の半導体装置。
  9. 前記アクティブトレンチの内部で前記ゲートトレンチ電極の上に形成され、前記エミッタ電極に接続されたポリシリコンを更に備え、
    前記ポリシリコンの上端は前記上面より低いことを特徴とする請求項１～８の何れか１項に記載の半導体装置。
  10. 前記半導体基板は平面視で活性領域と配線領域を有し、
    前記活性領域において、前記上面に前記エミッタ電極が形成され、
    前記配線領域において、前記上面に層間絶縁膜を介してゲート電極が形成され、前記ゲートトレンチ電極が前記層間絶縁膜の開口を介して前記ゲート電極と接続されていることを特徴とする請求項１～９の何れか１項に記載の半導体装置。
  11. 前記ゲートトレンチ電極は、前記アクティブトレンチの内部の第１の部分と、前記配線領域の一部において前記上面よりも上に張り出し前記開口を介して前記ゲート電極と接続され、前記第１の部分よりも幅が広い第２の部分とを有することを特徴とする請求項１０に記載の半導体装置。
  12. 前記配線領域の一部における前記アクティブトレンチの幅は前記活性領域における前記アクティブトレンチの幅よりも広いことを特徴とする請求項１０又は１１に記載の半導体装置。
  13. 前記活性領域の一部において、前記ダミーゲートトレンチ電極の上端が前記上面に露出して前記エミッタ電極に接続されていることを特徴とする請求項１０～１２の何れか１項に記載の半導体装置。
  14. 前記活性領域の一部において、前記ダミートレンチは前記アクティブトレンチよりも幅が広く、前記埋込絶縁膜の開口を介して前記ダミーゲートトレンチ電極が前記エミッタ電極に接続されていることを特徴とする請求項１３に記載の半導体装置。
  15. 前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～１４の何れか１項に記載の半導体装置。
JP2021041715A 2021-03-15 2021-03-15 半導体装置 Active JP7468413B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021041715A JP7468413B2 (ja) 2021-03-15 2021-03-15 半導体装置
US17/406,003 US11799023B2 (en) 2021-03-15 2021-08-18 Semiconductor device
DE102021128828.2A DE102021128828A1 (de) 2021-03-15 2021-11-05 Halbleitervorrichtung
CN202210238651.9A CN115084255A (zh) 2021-03-15 2022-03-10 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021041715A JP7468413B2 (ja) 2021-03-15 2021-03-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2022141423A true JP2022141423A (ja) 2022-09-29
JP7468413B2 JP7468413B2 (ja) 2024-04-16

Family

ID=83005289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021041715A Active JP7468413B2 (ja) 2021-03-15 2021-03-15 半導体装置

Country Status (4)

Country Link
US (1) US11799023B2 (ja)
JP (1) JP7468413B2 (ja)
CN (1) CN115084255A (ja)
DE (1) DE102021128828A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117374120A (zh) * 2023-09-28 2024-01-09 海信家电集团股份有限公司 半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021918A (ja) 2006-07-14 2008-01-31 Mitsubishi Electric Corp 半導体装置
JP2008159745A (ja) 2006-12-22 2008-07-10 Toko Inc Ｍｏｓトランジスタ
KR101366982B1 (ko) 2012-08-14 2014-02-24 삼성전기주식회사 트렌치 게이트형 전력 반도체 소자
JP2014060362A (ja) 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
WO2015107614A1 (ja) 2014-01-14 2015-07-23 三菱電機株式会社 電力用半導体装置
JP2016174029A (ja) 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP7073872B2 (ja) 2018-04-13 2022-05-24 株式会社デンソー スイッチング素子とその製造方法
JP7002026B2 (ja) 2020-12-22 2022-01-20 ブラザー工業株式会社 圧電アクチュエータ、液体吐出装置、及び、圧電アクチュエータの製造方法
JP2023077239A (ja) * 2021-11-24 2023-06-05 三菱電機株式会社 Ｒｃ－ｉｇｂｔ

Also Published As

Publication number Publication date
CN115084255A (zh) 2022-09-20
US20220293777A1 (en) 2022-09-15
US11799023B2 (en) 2023-10-24
JP7468413B2 (ja) 2024-04-16
DE102021128828A1 (de) 2022-09-15

Similar Documents

Publication Publication Date Title
KR100275756B1 (ko) 트렌치 절연 게이트 바이폴라 트랜지스터
JP2006073987A (ja) 半導体素子
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
US11349020B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2019029434A (ja) 半導体装置およびその製造方法
EP3327787A1 (en) Semiconductor device
JP5135666B2 (ja) 電力変換装置
US11552002B2 (en) Semiconductor device
CN111081770A (zh) 半导体装置
JP5652409B2 (ja) 半導体素子
JP7192968B2 (ja) 半導体装置
JP2021052078A (ja) 半導体装置及びその製造方法
JP2024015431A (ja) 半導体装置
JP7468413B2 (ja) 半導体装置
JP2020013836A (ja) 半導体装置および半導体回路装置
JP7158317B2 (ja) 半導体装置
JP7256771B2 (ja) 半導体装置
JP7476129B2 (ja) 半導体装置及び半導体回路
CN113764508B (zh) 半导体装置
JP7334678B2 (ja) 半導体装置
JP2013069801A (ja) 半導体装置
JP2024071984A (ja) 半導体装置
CN118016705A (zh) 一种逆导型绝缘栅双极晶体管
KR20230155856A (ko) 전력 반도체 소자 및 전력 반도체 칩
JP2020004864A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7468413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150