JP2022061161A - サーマルプリントヘッドおよびサーマルプリントヘッドの製造方法 - Google Patents

Abstract

【課題】 より容易に製造可能なサーマルプリントヘッドおよびサーマルプリントヘッドの製造方法を提供すること。【解決手段】 単結晶半導体からなる基材１０を含む基板１と、基板１に支持され、かつ、主走査方向ｘに配列された複数の発熱部４１を有する抵抗体層４と、記基板１に支持され、かつ、複数の発熱部４１への通電経路を構成する配線層３と、を備えており、配線層３は、基板１に接しており、抵抗体層４は、厚さ方向ｚにおいて基板１とは反対側から配線層３に重なる部分を有する。【選択図】 図３

Description

本開示は、サーマルプリントヘッドおよびサーマルプリントヘッドの製造方法に関する。

サーマルプリントヘッドは、感熱紙等の印刷対象物に印刷するサーマルプリンタの主要機能を実現するデバイスである。特許文献１には、従来のサーマルプリントヘッドの一例が開示されている。同文献に開示されたサーマルプリントヘッドは、基板、抵抗体層および配線層を備える。基板は、半導体単結晶からなる基材を含む。抵抗体層は、基板上に直接形成されている。配線層は、抵抗体層上に形成されている。

特開２０１７－１１４０５１号公報

抵抗体層や配線層は、スパッタリングやＣＶＤ等の薄膜形成手法によって形成されている。このような場合、抵抗体層は、配線層のすべての部分と基板との間に形成される。一般的に、その後に、配線層にフォトリソグラフィ技術を適用することによって配線パターンが形成され、抵抗体層にフォトリソグラフィ技術を適用することによって抵抗体パターンが形成される。抵抗体パターンは、複数の発熱部を含む。各フォトリソグラフィ技術は、レジスト塗布、プリベーク、露光、現像、リンス、ポストベーク、エッチング、レジスト除去の各工程を含む。

本開示は、上記した事情のもとで考え出されたものであって、より容易に製造可能なサーマルプリントヘッドおよびサーマルプリントヘッドの製造方法を提供することをその課題とする。

本開示の第１の側面によって提供されるサーマルプリントヘッドは、単結晶半導体からなる基材を含む基板と、前記基板に支持され、かつ、主走査方向に配列された複数の発熱部を有する抵抗体層と、前記基板に支持され、かつ、前記複数の発熱部への通電経路を構成する配線層と、を備えており、前記配線層は、前記基板に接しており、前記抵抗体層は、厚さ方向において前記基板とは反対側から前記配線層に重なる部分を有する。

本開示の第２の側面によって提供されるサーマルプリントヘッドの製造方法は、単結晶半導体からなる基材を含む基板を準備する工程と、前記基板に支持された配線層を形成する工程と、前記抵抗体層を形成する工程と、を備えており、前記配線層を形成する工程は、スパッタリングまたはＣＶＤを用いた導電膜形成処理を含み、前記抵抗体層を形成する工程は、抵抗体ペーストを塗布する処理、および前記抵抗体ペーストを焼成する処理、を含む。

本開示によれば、サーマルプリントヘッドをより容易に製造可能である。

本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

本開示の第１実施形態にかかるサーマルプリントヘッドを示す平面図である。 図１に示す平面図の一部を拡大した要部平面図である。 図２に示す平面図の一部を拡大した要部拡大平面図である。 第１実施形態にかかるサーマルプリントヘッドを備えるサーマルプリンタの部分拡大断面図であって、図１のＩＶ－ＩＶ線に沿う断面図である。 図４に示す断面図の一部を拡大した要部断面図である。 図５に示す断面図の一部を拡大した要部拡大断面図である。 本開示の第１実施形態にかかるサーマルプリントヘッドの製造方法の一例を示すフローチャートである。 本開示の第１実施形態にかかるサーマルプリントヘッドの製造方法の一工程を示す要部断面図である。 本開示の第１実施形態にかかるサーマルプリントヘッドの製造方法の一工程を示す要部断面図である。 本開示の第１実施形態にかかるサーマルプリントヘッドの製造方法の一工程を示す要部断面図である。 本開示の第１実施形態にかかるサーマルプリントヘッドの製造方法の一工程を示す要部拡大断面図である。 本開示の第１実施形態にかかるサーマルプリントヘッドの製造方法の一工程を示す要部拡大平面図である。 図１２のＸＩＩＩ－ＸＩＩＩ線に沿う要部拡大断面図である。 本開示の第１実施形態にかかるサーマルプリントヘッドの製造方法の一工程を示す要部拡大平面図である。 図１４のＸＶ－ＸＶ線に沿う要部拡大断面図である。 本開示の第１実施形態にかかるサーマルプリントヘッドの製造方法の一工程を示す要部拡大平面図である。 図１６のＸＶＩＩ－ＸＶＩＩ線に沿う要部拡大断面図である。 本開示の第１実施形態にかかるサーマルプリントヘッドの製造方法の一工程を示す要部拡大平面図である。 図１８のＸＩＸ－ＸＩＸ線に沿う要部拡大断面図である。 本開示の第１実施形態に係るサーマルプリントヘッドの第１変形例を示す要部拡大断面図である。 本開示の第１実施形態に係るサーマルプリントヘッドの第２変形例を示す要部拡大平面図である。 図２１のＸＸＩＩ－ＸＸＩＩ線に沿う要部拡大断面図である。 本開示の第２実施形態に係るサーマルプリントヘッドを示す要部拡大平面図である。 本開示の第３実施形態に係るサーマルプリントヘッドを示す要部拡大平面図である。 本開示の第３実施形態に係るサーマルプリントヘッドの第１変形例を示す要部拡大平面図である。 本開示の第３実施形態に係るサーマルプリントヘッドの第１変形例の製造方法の一例を示すフローチャートである。 本開示の第４実施形態に係るサーマルプリントヘッドを示す要部拡大断面図である。

以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。図面の各々は、模式的に描かれている。さらに当該図面の各々は、省略された部分および誇張された部分を含むことがある。

本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。

＜第１実施形態＞
図１～図６は、本開示の第１実施形態に係るサーマルプリントヘッドを示している。本実施形態のサーマルプリントヘッドＡ１は、基板１、保護層２、配線層３、抵抗体層４、接続基板５、複数のワイヤ６１，６２、複数のドライバＩＣ７、保護樹脂７８および放熱部材８を備える。図１～図３に示すように、抵抗体層４が有する複数の発熱部４１は、列をなすように並べられている。複数の発熱部４１が並べられた方向を主走査方向ｘと呼ぶ。主走査方向ｘに垂直な方向を副走査方向ｙと呼ぶ。サーマルプリントヘッドＡ１は、印刷対象物（図示略）に印字を施すサーマルプリンタＰｒ（図４参照）に組み込まれるものである。サーマルプリンタＰｒは、サーマルプリントヘッドＡ１およびプラテンローラ９１を備える。プラテンローラ９１は、サーマルプリントヘッドＡ１に正対する。印刷対象物は、サーマルプリントヘッドＡ１とプラテンローラ９１との間に挟まれ、このプラテンローラ９１によって、副走査方向に搬送される。このような印刷対象物としては、たとえばバーコードシートやレシートを作成するための感熱紙が挙げられる。プラテンローラ９１に代えて、平坦なゴムからなるプラテンを使用してもよい。このプラテンは、大きな曲率半径を有する円柱状のゴムにおける、断面視して弓形状の一部分を含む。本開示において、「プラテン」という用語は、プラテンローラ９１と平坦なプラテンとの双方を含む。

図１は、サーマルプリントヘッドＡ１を示す平面図である。図２は、図１に示す平面図の一部を拡大した要部平面図である。図３は、図２に示す平面図の一部を拡大した要部拡大平面図である。図４は、サーマルプリントヘッドＡ１を備えるサーマルプリンタの部分拡大断面図であって、図１のＩＶ－ＩＶ線に沿う断面図である。図５は、図４に示す断面図の一部を拡大した要部断面図である。図６は、図５に示す断面図の一部を拡大した要部拡大断面図である。図１～図３においては、保護層２を省略している。図１および図２においては、保護樹脂７８を省略している。図２においては、複数のワイヤ６１を省略している。図中において、副走査方向ｙの座標軸を示す矢印が指す側（図１における上側）を下流側と呼び、印刷対象物の排出先の側に相当する。図中において、副走査方向ｙに沿って下流側とは反対側（図１における下側）を上流側と呼び、印刷対象物の供給元の側に相当する。

〔基板１〕
基板１は、配線層３および抵抗体層４を支持する。本実施形態の基板１は、基材１０および絶縁層１９を含む。

基材１０は、主走査方向ｘを長手方向とする細長矩形状である。以降の説明においては、基材１０の厚さ方向を厚さ方向ｚとする。基材１０の大きさは特に限定されないが、一例を挙げると、厚さ（厚さ方向ｚ寸法）が７２５μｍであり、主走査方向ｘ寸法が５０ｍｍ以上１５０ｍｍ以下であり、副走査方向ｙ寸法が２．０ｍｍ以上５．０ｍｍ以下である。

基材１０は、単結晶半導体からなり、当該単結晶半導体はたとえばシリコン（Ｓｉ）である。基材１０は、図４および図５に示すように、主面１１および裏面１２を有する。主面１１および裏面１２は、厚さ方向ｚに離間し、かつ、厚さ方向ｚにおいて互いに反対側を向く。配線層３および抵抗体層４は、主面１１の側に設けられる。

本実施形態の基材１０は、凸部１３を有する。凸部１３は、主面１１から厚さ方向ｚに突出しており、主走査方向ｘに長く延びている。図示された例においては、凸部１３は、基材１０の副走査方向ｙ下流寄りに形成されている。凸部１３は、基材１０の一部であることから、単結晶半導体であるＳｉからなる。

凸部１３は、頂部１３０、一対の第１傾斜部１３１Ａ，１３１Ｂおよび一対の第２傾斜部１３２Ａ，１３２Ｂを有する。

頂部１３０は、凸部１３のうち主面１１からの距離が最も大きい部分である。頂部１３０は、たとえば主面１１と略平行な平面である。頂部１３０は、厚さ方向ｚ視において、主走査方向ｘに長く延びる細長矩形状である。

一対の第１傾斜部１３１Ａ，１３１Ｂは、図６に示すように、頂部１３０の副走査方向ｙ両側に繋がっている。第１傾斜部１３１Ａは、副走査方向ｙの上流側から頂部１３０に繋がる。第１傾斜部１３１Ｂは、副走査方向ｙの下流側から頂部１３０に繋がる。第１傾斜部１３１Ａが、特許請求の範囲に記載の「上流側第１傾斜部」に相当し、第１傾斜部１３１Ｂが、特許請求の範囲に記載の「下流側第１傾斜部」に相当する。一対の第１傾斜部１３１Ａ，１３１Ｂはそれぞれ、主面１１に対して、角度α１だけ傾斜している（第１傾斜角度α１を以て傾斜している）。一対の第１傾斜部１３１Ａ，１３１Ｂはそれぞれ、厚さ方向ｚ視において主走査方向ｘに長く延びる細長矩形状の平面である。なお、凸部１３は、一対の第１傾斜部１３１Ａ，１３１Ｂに繋がり、頂部１３０の主走査方向ｘ両端に隣接する傾斜部（図示略）を有していてもよい。

一対の第２傾斜部１３２Ａ，１３２Ｂは、図６に示すように、一対の第１傾斜部１３１Ａ，１３１Ｂに対して、副走査方向ｙにおいて頂部１３０と反対側から繋がる。第２傾斜部１３２Ａは、副走査方向ｙにおいて、第１傾斜部１３１Ａと主面１１とに挟まれている。第２傾斜部１３２Ａは、副走査方向ｙの上流側から第１傾斜部１３１Ａに繋がり、副走査方向ｙの下流側から主面１１に繋がる。第２傾斜部１３２Ｂは、副走査方向ｙにおいて、第１傾斜部１３１Ｂと主面１１とに挟まれている。第２傾斜部１３２Ｂは、副走査方向ｙの下流側から第１傾斜部１３１Ｂに繋がり、副走査方向ｙの上流側から主面１１に繋がる。第２傾斜部１３２Ａが、特許請求の範囲に記載の「上流側第２傾斜部」に相当し、第２傾斜部１３２Ｂが、特許請求の範囲に記載の「下流側第２傾斜部」に相当する。一対の第２傾斜部１３２Ａ，１３２Ｂはそれぞれ、主面１１に対して、角度α２だけ傾斜している（第２傾斜角度α２を以て傾斜している）。角度α２は、角度α１よりも大きい。一対の第２傾斜部１３２Ａ，１３２Ｂはそれぞれ、厚さ方向ｚ視において主走査方向ｘに長く延びる細長矩形状の平面である。一対の第２傾斜部１３２Ａ，１３２Ｂはそれぞれ、主面１１に繋がっている。なお、凸部１３は、一対の第２傾斜部１３２Ａ，１３２Ｂに繋がり、頂部１３０の主走査方向ｘ両端の主走査方向ｘ外方に位置する傾斜部（図示略）を有していてもよい。

基材１０において、主面１１は（１００）面である。後述の製造方法例によれば、主面１１に対する各第１傾斜部１３１Ａ，１３１Ｂの角度α１（図６参照）は、たとえば３０．１度であり、主面１１に対する各第２傾斜部１３２Ａ，１３２Ｂの角度α２（図６参照）は、たとえば５４．７度である。凸部１３の厚さ方向ｚ寸法は、たとえば１５０μｍ以上３００μｍ以下である。

絶縁層１９は、図５および図６に示すように主面１１および凸部１３を覆っている。絶縁層１９は、基材１０の主面１１側をより確実に絶縁するためのものである。絶縁層１９は、絶縁性材料からなる。この絶縁性材料としては、たとえばＴＥＯＳ（オルトケイ酸テトラエチル）を原料ガスとして成膜されるＳｉＯ₂（ＴＥＯＳ－ＳｉＯ₂）が採用される。ＴＥＯＳ－ＳｉＯ₂の代わりに、たとえば他の方法によって成膜されたＳｉＯ₂や、ＳｉＮが採用されてもよい。絶縁層１９の厚さは特に限定されないが、その一例を挙げるとたとえば５μｍ以上１５μｍ以下（好ましくは５μｍ以上１０μｍ以下）である。

〔配線層３〕
配線層３は、後述の抵抗体層４の複数の発熱部４１に通電するための通電経路を構成する。配線層３は、基材１０に支持されており、本実施形態においては、図５および図６に示すように、絶縁層１９上に直接積層されている。

配線層３の材質や積層構成は、何ら限定されない。たとえば、配線層３が、下層および上層（いずれも図示略）の２層からなる場合を例に説明する。下層の構成材料としては、たとえばＴｉ（チタン）が採用されるが、Ｔｉの代わりに、Ｔａ、Ｇａ、Ｓｎ、ＰｔＩｒ、Ｐｔ、ＴＩ（タリウム）、Ｖ（バナジウム）あるいはＣｒなどを採用してもよい。下層の形成方法は特に限定されないが、たとえばスパッタリング法やＣＶＤ法、めっきなどによって形成され、採用される構成材料により適宜選定される。たとえば、下層の構成材料がＴｉの場合、下層はスパッタリング法により形成される。下層の厚さは特に限定されないが、その一例を挙げると０．１μｍ以上０．２μｍ以下である。

上層は、下層上に形成されている。上層の構成材料は、たとえばＣｕが採用されるが、Ｃｕの代わりに、Ｃｕ合金、Ａｌ、Ａｌ合金、Ａｕ、Ａｇ、ＮｉあるいはＷ（タングステン）などを採用してもよい。上層の形成方法は特に限定されないが、たとえばスパッタリング法やＣＶＤ法、めっきなどによって形成され、採用される構成材料により適宜選定される。たとえば、上層の構成材料がＣｕの場合、上層はスパッタリング法により形成される。なお、上層の構成材料がＡｕ、Ａｇ、Ｎｉである場合、一般的にはめっきにより形成されるが、この場合、上層は、シード層（たとえばＣｕ）などを含んでいてもよい。上層は、下層よりも厚い。上層の厚さは、使用する材料、配線層３に流れる電流の値などに依存する。上層の厚さの一例を挙げると０．５μｍ以上５μｍ以下である。

本実施形態の配線層３は、図３および図６に示すように、複数の個別電極３２、複数の共通電極３１および複数の中継電極３３を有する。

図３に示すように、複数の個別電極３２および複数の共通電極３１は、後述の抵抗体層４の複数の発熱部４１に対して副走査方向ｙ上流側に配置されている。また、複数の中継電極３３は、複数の発熱部４１に対して副走査方向ｙ下流側に配置されている。複数の個別電極３２と複数の共通電極３１とは、主走査方向ｘに沿って交互に配列されている。複数の中継電極３３は、主走査方向ｘにおいて所定ピッチで配置されている。

共通電極３１は、基部３４１および一対の第１帯状部３４２を有する。一対の第１帯状部３４２は、主走査方向ｘに隣り合う一対の発熱部４１（後述の一対の第１発熱部４１１）に繋がっており、主走査方向ｘに沿って互いに離間配置されている。第１帯状部３４２は、副走査方向ｙに沿って延びる帯状である。基部３４１は、一対の第１帯状部３４２の双方に繋がっており、副走査方向ｙの上流側に位置する。本例においては、第１帯状部３４２の先端が、頂部１３０上に位置する。

個別電極３２は、第２帯状部３４５を有する。第２帯状部３４５は、個別電極３２の第１帯状部３４２に対して主走査方向ｘに隣り合った位置に配置されており、発熱部４１（後述の第２発熱部４１２）に繋がっている。第２帯状部３４５は、副走査方向ｙに沿って延びる帯状である。本実施形態においては、１つの共通電極３１が有する一対の第１帯状部３４２を挟んで、主走査方向ｘの両側に一対の第２帯状部３４５が配置された構成である。本例においては、第２帯状部３４５の先端が、頂部１３０上に位置しており、第２帯状部３４５の先端の副走査方向ｙにおける位置が、第１帯状部３４２の先端の位置とほぼ同じである。

中継電極３３は、副走査方向ｙに折り返す通電経路を構成する形状とされている。中継電極３３は、互いに隣り合う後述の第１発熱部４１１と第２発熱部４１２とに繋がっている。本例においては、各中継電極３３は、凸部１３の第１傾斜部１３１Ｂから第２傾斜部１３２Ｂおよび主面１１に跨って形成されている。中継電極３３の副走査方向ｙ上流側の先端は、第１傾斜部１３１Ｂ上に位置している。

〔抵抗体層４〕
抵抗体層４は、配線層３を構成する材料よりも抵抗率が大である材料からなる。抵抗体層４は、たとえば酸化ルテニウムなどからなる。本例の抵抗体層４の形成位置は、何ら限定されず、本例においては、図３および図６に示すように、凸部１３の頂部１３０および第１傾斜部１３１Ｂ上に形成されている。抵抗体層４の厚さは、たとえば３μｍ以上６μｍ以下である。抵抗体層４の材料および厚さは限定されない。本例においては、抵抗体層４の厚さは、配線層３の厚さよりも厚い。抵抗体層４は、複数の発熱部４１を有する。発熱部４１の形状は何ら限定されず、たとえば副走査方向ｙを長手方向とする長矩形状である。抵抗体層４の形成手法は何ら限定されず、本実施形態においては、後述のように、酸化ルテニウムを含むペーストを塗布し、これを焼成することにより抵抗体膜を得る。この抵抗体膜の所定箇所を除去することにより、複数の発熱部４１（第１発熱部４１１および第２発熱部４１２）を含む抵抗体層４が得られる。

複数の発熱部４１は、主走査方向ｘにおいて互いに離間して配列されている。複数の発熱部は、第１発熱部４１１および第２発熱部４１２を含む。図示された例においては、一対の第１発熱部４１１が主走査方向ｘに離間して配置されている。また、一対の第１発熱部４１１を挟んで、主走査方向ｘの両側に一対の第２発熱部４１２が配置されている。これらの一対の第１発熱部４１１および一対の第２発熱部４１２の組が、主走査方向ｘに複数配列されている。

第１発熱部４１１は、第１帯状部３４２の先端部分と、中継電極３３の一方の先端部分とのそれぞれに重なっている。すなわち、第１発熱部４１１は、基板１（絶縁層１９）に直接接する部分と、厚さ方向ｚにおいて基板１とは反対側から第１帯状部３４２および中継電極３３に重なる部分とを有する。したがって、第１発熱部４１１の副走査方向ｙに沿う寸法は、第１帯状部３４２の先端と中継電極３３の先端との間の距離よりも大きい。

第２発熱部４１２は、第２帯状部３４５の先端部分と、中継電極３３の他方の先端部分とのそれぞれに重なっている。すなわち、第２発熱部４１２は、基板１（絶縁層１９）に直接接する部分と、厚さ方向ｚにおいて基板１とは反対側から第２帯状部３４５および中継電極３３に重なる部分とを有する。したがって、第２発熱部４１２の副走査方向ｙに沿う寸法は、第２帯状部３４５の先端と中継電極３３の先端との間の距離よりも大きい。

いずれかの個別電極３２が通電されると、第２帯状部３４５、第２発熱部４１２、中継電極３３、第１発熱部４１１および第１帯状部３４２からなる導通経路に電流が流れる。これにより、互いに隣り合う第１発熱部４１１と第２発熱部４１２とが発熱する。すなわち、本実施形態のサーマルプリントヘッドＡ１においては、隣り合う１つの第１発熱部４１１と１つの第２発熱部４１２とによって、１つの印刷ドット（印刷対象物の上に形成された１つの点）が構成される。図３を参照して説明すれば、たとえば、左から４番目の第１発熱部４１１と左から３番目の第２発熱部４１２とによって、１つの印刷ドットが構成される。

〔保護層２〕
保護層２は、配線層３および抵抗体層４を覆っており、配線層３および抵抗体層４を保護している。保護層２は、絶縁性材料からなる。この絶縁性材料としては、たとえばＳｉＮ（窒化ケイ素）が採用されるが、ＳｉＮの代わりに、ＳｉＯ₂（酸化ケイ素）、ＳｉＣ（炭化ケイ素）、ＡｌＮ（窒化アルミニウム）などが採用されてもよい。保護層２は、先述の絶縁性材料を含む単層または複数層によって構成される。保護層２の厚さは特に限定されないが、その一例を挙げると１．０μｍ以上１０μｍ以下である。

保護層２は、図５に示すように、複数のパッド用開口２１を有する。各パッド用開口２１は、保護層２を厚さ方向ｚに貫通する。複数のパッド用開口２１はそれぞれ、各個別電極３２の個別パッド３２１を露出させている。図示された例示と異なり、複数のパッド用開口２１に導電性材料を充填させてもよい。この場合、この導電性材料上にめっき層を形成してもよい。このめっき層の構成は特に限定されないが、一例を挙げると、導電性材料の表面からＮｉ、Ｐｄ（パラジウム）、Ａｕの順に積層されている。

〔接続基板５〕
接続基板５は、図１および図４に示すように、基板１に対して副走査方向ｙ上流側に配置されている。接続基板５は、たとえばＰＣＢ基板であり、ドライバＩＣ７や後述のコネクタ５９が搭載される。接続基板５の形状などは特に限定されないが、本実施形態においては、主走査方向ｘを長手方向とする矩形状である。接続基板５は、主面５１および裏面５２を有する。主面５１は、基材１０の主面１１と同じ側を向く面であり、裏面５２は、基材１０の裏面１２と同じ側を向く面である。本実施形態においては、主面５１は、主面１１よりも厚さ方向ｚ図中下方に位置する。

接続基板５には、コネクタ５９が取り付けられている。コネクタ５９は、サーマルプリントヘッドＡ１をサーマルプリンタＰｒが有する制御部（図示略）に接続するために用いられる。コネクタ５９は、接続基板５の配線パターン（図示略）に接続されている。

〔ドライバＩＣ７〕
ドライバＩＣ７は、接続基板５の主面５１に搭載されており、複数の発熱部４１に個別に通電させるためのものである。複数のドライバＩＣ７は、複数のワイヤ６１によって複数の個別電極３２に接続されている。複数のドライバＩＣ７による複数の発熱部４１への通電制御は、接続基板５を介してサーマルプリントヘッドＡ１外から入力される指令信号に従う。複数のドライバＩＣ７は、複数のワイヤ６２によって接続基板５の配線パターン（図示略）に接続されている。複数のドライバＩＣ７は、複数の発熱部４１の個数に応じて、適宜設けられている。

〔保護樹脂７８〕
保護樹脂７８は、複数のドライバＩＣ７、複数のワイヤ６１および複数のワイヤ６２を覆っている。保護樹脂７８は、たとえばエポキシ樹脂などの絶縁性樹脂からなりたとえば黒色である。保護樹脂７８は、基板１と接続基板５とに跨るように形成されている。

〔放熱部材８〕
放熱部材８は、基板１および接続基板５を支持しており、複数の発熱部４１によって生じた熱の一部を、基板１の基材１０を介して外部へと放熱するためのものである。放熱部材８は、たとえばＡｌ等の金属からなるブロック状の部材である。放熱部材８は、第１支持面８１および第２支持面８２を有する。第１支持面８１および第２支持面８２は、各々が厚さ方向ｚ上側を向いており、副走査方向ｙに並んで配置されている。第１支持面８１には、基材１０の裏面１２が接合されている。第２支持面８２には、接続基板５の裏面５２が接合されている。

次に、サーマルプリントヘッドＡ１の製造方法の一例について、図７～図１９を参照して、以下に説明する。

図７は、サーマルプリントヘッドＡ１の製造方法の一例を示すフローチャートである。同図に示すように、本実施形態のサーマルプリントヘッドＡ１の製造方法は、基板準備工程、配線層形成工程、抵抗体層形成工程および保護層形成工程を備える。

〔基板準備工程〕
まず、図８に示すように、基板材料１Ｋを用意する。基板材料１Ｋは、単結晶半導体からなり、たとえば、ほぼ円形のＳｉウェハの一部分である。１枚のＳｉウェハは複数の基板材料１Ｋを含む。以下の図では、Ｓｉウェハの一部分であって１個のサーマルプリントヘッドＡ１に対応する１個の基板材料１Ｋ（基材１０）を対象にして図示する場合がある。基板材料１Ｋの厚さ（言い換えればＳｉウェハの厚さ）は特に限定されないが、本実施形態においては、たとえば７２５μｍ程度である。基板材料１Ｋは、互いに反対側を向く主面１１Ｋおよび裏面１２Ｋを有する。主面１１Ｋは、（１００）面である。

次いで、主面１１Ｋを所定のマスク層で覆った後、たとえばＫＯＨを用いた異方性エッチングを行う。その後にマスク層を除去する。これにより、図９に示すように、基板材料１Ｋには、凸部１３Ｋが形成される。凸部１３Ｋは、主面１１Ｋから突出しており、主走査方向ｘに長く延びている。凸部１３Ｋは、頂部１３０Ｋおよび一対の傾斜部１３２Ｋを有する。頂部１３０Ｋは、主面１１Ｋと平行な面であり、主面１１Ｋと同じ（１００）面である。一対の傾斜部１３２Ｋは、頂部１３０Ｋの副走査方向ｙ両側に位置しており、頂部１３０Ｋと主面１１Ｋとの間に介在している。一対の傾斜部１３２Ｋはそれぞれ、頂部１３０Ｋおよび主面１１Ｋに対して傾斜した平面である。一対の傾斜部１３２Ｋのそれぞれと、主面１１Ｋおよび頂部１３０Ｋとがなす角度は、５４．７度である。

次いで、前記マスク層を除去した後に、たとえばＴＭＡＨ（水酸化トリメチルアンモニウム）を用いた異方性エッチングを行う。これにより、基板材料１Ｋが、図１０に示すように、主面１１、裏面１２および凸部１３を有する基材１０となる。凸部１３は、頂部１３０、一対の第１傾斜部１３１Ａ，１３１Ｂおよび一対の第２傾斜部１３２Ａ，１３２Ｂを有する。頂部１３０は、頂部１３０Ｋであった部分であり、一対の第２傾斜部１３２Ａ，１３２Ｂは、一対の傾斜部１３２Ｋであった部分である。一対の第１傾斜部１３１Ａ，１３１Ｂは、頂部１３０Ｋと一対の傾斜部１３２Ｋとの境界がＴＭＡＨによりエッチングされた部分である。主面１１に対する各第１傾斜部１３１Ａ，１３１Ｂの角度α１（図６および図１０参照）は、３０．１度であり、主面１１に対する各第２傾斜部１３２Ａ，１３２Ｂの角度α２（図６および図１０参照）は、５４．７度である。

次いで、図１１に示すように、絶縁層１９を形成する。絶縁層１９の形成は、たとえばＣＶＤを用いて、ＴＥＯＳ（オルトケイ酸テトラエチル）を原料ガスとして形成されるＳｉＯ₂を基材１０に堆積させることによって行う。絶縁層１９の形成方法は、これに限定されない。以上の工程により、基材１０および絶縁層１９を有する基板１が得られる。

〔配線層形成工程〕
配線層形成工程は、導電膜形成処理および導電膜パターニング処理を有する。

（導電膜形成処理）
次いで、図１２および図１３に示すように、導電膜３Ｋを形成する。導電膜３Ｋを形成する工程では、たとえば、上述した下層および上層を順に形成する。下層を形成する工程では、たとえば、スパッタリングによって基板１の絶縁層１９上に、Ｔｉの薄膜を形成する。このとき、下層は、基板１の略全面を覆っている。上層を形成する工程では、たとえば、めっきやスパッタリングなどによって下層上に、Ｃｕからなる層を形成する。このとき、上層は、下層の略全面を覆っている。

（導電膜パターニング処理）
次いで、導電膜３Ｋを部分的に除去する導電膜パターニング処理を行う。導電膜パターニング処理は、たとえばフォトリソグラフィの手法を用いたマスク作成と、当該マスクを用いたエッチングにより行う。これにより、図１４および図１５に示すように、複数の共通電極３１、複数の個別電極３２および複数の中継電極３３を有する配線層３が得られる。

〔抵抗体層形成工程〕
抵抗体層形成工程は、抵抗体ペースト塗布処理、抵抗体ペースト焼成処理および抵抗体膜除去処理を有する。

（抵抗体ペースト塗布処理）
図１６および図１７に示すように、酸化ルテニウムを含む抵抗体ペーストを、厚膜印刷等によって、基板１上に塗布する。この際、抵抗体ペーストを主走査方向ｘに延びる帯状に塗布する。また、第１帯状部３４２および第２帯状部３４５の副走査方向ｙ下流側の先端部分と中継電極３３の副走査方向ｙ上流側の先端部分とに重なるように、抵抗体ペーストを塗布する。帯状の抵抗体ペーストの副走査方向ｙにおける寸法は、第１帯状部３４２および第２帯状部３４５と中継電極３３との副走査方向ｙにおける距離よりも大きい。なお、ディスペンサを使用して、抵抗体ペーストを基板１上に吐出してもよい。

（抵抗体ペースト焼成処理）
次いで、抵抗体ペーストを乾燥させた後に、抵抗体ペーストを焼成することによって固化する。これにより、図１６および図１７に示す固化された抵抗体膜４Ｋが得られる。抵抗体膜４Ｋは、凸部１３の頂部１３０および第１傾斜部１３１Ｂ上に位置しており、複数の共通電極３１の第１帯状部３４２、複数の個別電極３２の第２帯状部３４５および複数の中継電極３３の一部ずつと重なっている。

（抵抗体膜除去処理）
次いで、固化された抵抗体膜４０の一部を除去する。この除去処理においては、図１６に示すように、抵抗体膜４Ｋに複数の除去領域４９Ｋを設定し、これらの除去領域４９Ｋを除去する。除去領域４９Ｋは、主走査方向ｘにおいて隣り合う第１帯状部３４２同士の間、または第１帯状部３４２と第２帯状部３４５との間に位置し、副走査方向ｙに長く延びる細長い帯状または線状の領域である。また、除去領域４９Ｋは、主走査方向ｘにおいて隣り合う中継電極３３同士の間、または中継電極３３の副走査方向ｙ上流側の一対の先端の間に位置する。なお、除去領域４９Ｋの設定は、除去処理を行うための製造条件によって設定され、必ずしも抵抗体膜４Ｋに視認可能な印を付したり、特徴的な幾何的形状を形成したり、治具等を配置することを意味するものではない。上述したように、抵抗体膜４０の一部を除去する処理を行うタイミングは、抵抗体ペーストを焼成することによって固化した後である。このことは他の実施形態においても同様である。

本実施形態においては、抵抗体膜４Ｋの除去領域４９Ｋを除去する手法は、なんら限定されない。除去手法としては、レーザ光を用いた手法、砥粒を含む回転刃（ダイシングブレード）、ワイヤソーなどの切削工具を使用する切削手法等が適宜挙げられる。本実施形態においては、図１８および図１９に示すように、レーザ光Ｌを用いて複数の除去領域４９Ｋを除去する。レーザ光Ｌの種類は何ら限定されず、除去領域４９Ｋを除去可能なものであればよい。本実施形態においては、レーザ光Ｌとして、パルス幅がたとえば１ｐｓ程度～２５ｐｓ程度のいわゆるピコ秒レーザ光を用いる。あるいは、いわゆるナノ秒レーザ光を用いてもよい。また、レーザ光Ｌの波長は何ら限定されず、たとえば赤外領域の波長の赤外線レーザ光を用いる。

本実施形態においては、除去領域４９Ｋに向けて、副走査方向ｙに沿ってレーザ光Ｌを走査させる。すなわち、抵抗体層４の除去領域４９Ｋよりも副走査方向ｙ下流側の位置から、抵抗体層４の除去領域４９Ｋを経由して、抵抗体層４の除去領域４９Ｋの副走査方向ｙ上流側の位置に向けて、副走査方向ｙに沿ってレーザ光Ｌを走査させる。これにより、抵抗体膜４Ｋには、副走査方向ｙに延びるスリットが生じ、発熱部４１が順次形成される。そして、すべての除去領域４９Ｋを除去することにより、図３に示した、複数の発熱部４１を含む抵抗体層４が形成される。図３においては、レーザ光Ｌが照射された部分を想像線で示している。当該部分は、レーザ光Ｌが照射された痕跡が変色等となって、隣り合う発熱部４１を区画する加工痕１０９として残存する場合がある。砥粒を含む回転刃などを使用して除去領域４９Ｋを除去した場合には、抵抗体層４が除去されることによって形成された面において、砥粒に起因する加工痕１０９が残存する。

なお、本開示の抵抗体膜除去処理において除去領域４９Ｋを除去する処理は、抵抗体膜４Ｋを明瞭に分断して、複数の発熱部４１が完全に個別の領域に形成される構成のみに限定されない。たとえば、レーザ光Ｌの出力設定や、抵抗体膜４Ｋの厚さ等の出来栄えによって、隣り合う発熱部４１同士が、抵抗体層４のわずかな部分によって互いに繋がった構成が生じうる。このような構成であっても、個々の発熱部４１が実質的に個別に発熱し、それぞれが個別の印刷ドットを形成可能な構成であれば、本開示における抵抗体膜除去処理によって形成されたものに含まれる。この点は、以降の実施形態においても同様である。

〔保護層形成工程〕
次いで、保護層２を形成する。保護層２の形成は、たとえばＣＶＤを用いて絶縁層１９、配線層３および抵抗体層４上にＳｉＮを堆積させることにより実行される。また、保護層２をエッチング等によって部分的に除去することにより、パッド用開口２１を形成する。この後は、ダイシング装置などを使用して、１枚のＳｉウェハを複数個の基材１０（図１，４，５を参照）に個片化する。

その後に、１個の基材１０に対して組立工程が行われる。放熱部材８への基材１０および接続基板５の取付け、ドライバＩＣ７の接続基板５への搭載、複数のワイヤ６１および複数のワイヤ６２のボンディング、および、保護樹脂７８の形成などの工程を経ることにより、上述のサーマルプリントヘッドＡ１が得られる。

本実施形態においては、１つの印刷ドットを構成する隣り合う１つの第１発熱部４１１および１つの第２発熱部４１２（たとえば、図３では左から４番目の第１発熱部４１１と左から３番目の第２発熱部４１２）の境界においても、除去領域４９Ｋを設定して抵抗体層４を除去する。これに限らず、上述した境界に除去領域４９Ｋを設定しなくてもよい。これにより、その境界に抵抗体層４が残る。したがって、隣り合う１つの第１発熱部４１１と１つの第２発熱部４１２とがつながった横長で１個の矩形の領域が、１つの印刷ドットを構成する。この横長で１個の矩形の領域が発熱する際に、その領域の中心部における温度が上昇する場合がある。上昇した温度が１つの印刷ドットの形状に悪影響を与えなければ、隣り合う１つの第１発熱部４１１と１つの第２発熱部４１２とがつながった構成を採用できる。この場合には、除去領域４９Ｋを除去する処理の時間が半減するので、サーマルプリントヘッドＡ１を製造する工数を削減できる。

次に、サーマルプリントヘッドＡ１およびサーマルプリントヘッドＡ１の製造方法の作用について説明する。

サーマルプリントヘッドＡ１は、配線層３の全体が基板１の絶縁層１９に直接接している。この配線層３は、たとえばスパッタリングやＣＶＤ等の薄膜形成手法によって形成されている。一方、抵抗体層４は、配線層３の一部と重なる構成であり、スパッタリングやＣＶＤ等の薄膜形成手法によって形成されることが必須ではない。そして、本実施形態においては、抵抗体層４は、抵抗体ペーストを塗布し、これを焼成することによって抵抗体膜を得る。そして、この抵抗体膜を部分的に除去することにより、複数の発熱部４１が形成されている。このため、第１に、薄膜形成手法によって基板１の全面において基板１と配線層３との間に介在する抵抗体層４を形成する場合と比べて、抵抗体層４をより容易に形成可能である。第２に、フォトリソグラフィ技術を適用することによって抵抗体パターンを形成する場合と比べて、複数の発熱部４１をより容易に形成可能である。したがって、サーマルプリントヘッドＡ１をより容易に製造することができる。

図３に示すように、隣接する第１発熱部４１１と第２発熱部４１２とによって１つの印刷ドットが構成される。第１に、１つの印刷ドットの副走査方向ｙに沿う寸法ｙｄは、印刷された抵抗体の幅（副走査方向ｙに沿う寸法）によって決まるのではなくて、第２帯状部３４５の先端と中継電極３３の先端との間の距離によって規定される。この距離は、導電膜３Ｋをエッチングすることによって決定される（図３および図１４参照）。この距離に相当する抵抗体の領域に電流が流れることによって、その抵抗体の領域が発熱する。したがって、エッチングによって高精度でこの距離が得られるので、１つの印刷ドットの寸法ｙｄが抵抗体の幅によって決まる場合（図２４参照）に比較して、寸法ｙｄの精度を向上させることができる。

第２に、１つの印刷ドットの主走査方向ｘに沿う寸法ｘｄは、ドットピッチ（隣接するドット同士の中心間距離）から、１個の加工痕１０９の主走査方向ｘに沿う寸法（１個の加工痕１０９の幅）を差し引いた長さによって規定される。この長さは、レーザ光Ｌまたは切削工具による１個の加工痕１０９の幅（主走査方向ｘに沿う寸法）によって決定される。したがって、高精度でこの長さが得られるので、１つの印刷ドットの寸法ｘｄの精度が向上する。さらに、１個の加工痕１０９の幅の部分には抵抗体層４が存在しないので、１ドットに相当する発熱体からｘ方向の両側に熱が伝わりにくくなる。これらにより、サーマルプリントヘッドＡ１によって形成される印刷ドットの寸法および形状の均一化が可能であり、良好な印字品質を実現するサーマルプリントヘッドＡ１が得られる。

図１６に示すように、主走査方向ｘに延びる帯状の抵抗体膜４Ｋを形成した後に、図１８および図１９に示すように、この抵抗体膜４Ｋの複数の除去領域４９Ｋを除去することにより、複数の発熱部４１を形成する。この手法は、たとえば、抵抗体ペーストを、複数の発熱部４１に対応する大きさ、形状および個数の複数の小領域に塗布する場合と比べて、製造効率を高めることができる。

図１８および図１９に示す抵抗体膜除去処理において、レーザ光Ｌを用いることにより、より正確に除去領域４９Ｋを除去することができる。また、レーザ光Ｌを用いれば、様々な形状の除去領域４９Ｋを除去することができる。さらに、レーザ光Ｌとして、パルス幅がたとえば１ｐｓ程度～２５ｐｓ程度のピコ秒レーザを用いれば、よりシャープな外形の発熱部４１を形成することができる。

サーマルプリントヘッドＡ１では、複数の発熱部４１が、凸部１３の頂部１３０および第１傾斜部１３１Ｂ上に配置されている。これにより、プラテンローラ９１の各発熱部４１に対する接触位置を通る半径９１０（図４参照）を凸部１３に対して副走査方向ｙ下流側に偏らせた場合でも、良好な印字品質が得られる。このような配置は、プラテンローラ９１と後述の保護樹脂７８との干渉を回避するのに有利であり、基板１の副走査方向ｙを縮小することができる。

図２０～図２７は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。

＜第１実施形態 第１変形例＞
図２０は、サーマルプリントヘッドＡ１の第１変形例を示している。本例のサーマルプリントヘッドＡ１１は、配線層３および抵抗体層４の形成位置が、上述したサーマルプリントヘッドＡ１と異なっている。

本例においては、抵抗体層４（複数の発熱部４１）は、凸部１３の頂部１３０上に形成されている。第１帯状部３４２および第２帯状部３４５の先端は、頂部１３０上に位置している。また、中継電極３３の副走査方向ｙ上流側の先端は、頂部１３０上に位置している。

本変形例によっても、サーマルプリントヘッドＡ１１をより容易に製造することができる。また、本変形例から理解されるように、配線層３および抵抗体層４の厚さ方向ｚに沿って視た配置は、何ら限定されない。

＜第１実施形態 第２変形例＞
図２１および図２２は、サーマルプリントヘッドＡ１の第２変形例を示している。本変形例のサーマルプリントヘッドＡ１２は、基材１０が、端面１５を有している。端面１５は、副走査方向ｙの下流側を向く面である。また、凸部１３は、端面１５に接している。すなわち、主面１１は、凸部１３に対して副走査方向ｙ上流側にのみ存在し、凸部１３に対して副走査方向ｙ下流側に位置する部分を有していない。

中継電極３３は、第１傾斜部１３１Ｂおよび第２傾斜部１３２Ｂ上に形成されている。中継電極３３は、凸部１３からはみ出した部分を有していない。

本変形例によっても、サーマルプリントヘッドＡ１２をより容易に製造することができる。また、主面１１が、凸部１３に対して副走査方向ｙ上流側にのみ存在することにより、図４に示す印刷状態と比べて、半径９１０がさらに傾いた状態で、サーマルプリンタＰｒを設定することが可能である。これは、サーマルプリンタＰｒと保護樹脂７８との干渉抑制に好ましい。

＜第２実施形態＞
図２３は、本開示の第２実施形態に係るサーマルプリントヘッドを示している。本実施形態のサーマルプリントヘッドＡ２は、配線層３の構成が上述した実施形態と異なっている。

本実施形態の配線層３は、共通電極３１および複数の個別電極３２を有する。共通電極３１は、抵抗体層４の複数の発熱部４１に対して、副走査方向ｙ下流側から繋がっている。複数の個別電極３２は、抵抗体層４の複数の発熱部４１に対して、副走査方向ｙ上流側から繋がっている。

本実施形態の共通電極３１は、連結部３５１および複数の第３帯状部３５２を有する。連結部３５１は、基板１の副走査方向ｙ下流側の端縁寄りに配置されており、主走査方向ｘに延びる帯状である。複数の第３帯状部３５２は、各々が連結部３５１から副走査方向ｙ上流側に延びており、主走査方向ｘに等ピッチで配置されている。共通電極３１は、配線層３のうちコネクタ５９において印字用電圧が供給されるコモンラインに導通する部位（図示略）に繋がる。当該部位は、凸部１３よりも副走査方向ｙ上流側に位置する。共通電極３１と当該部位とを導通させる経路の具体的構成は、何ら限定されない。凸部１３の主走査方向ｘの一方側または両側を迂回する経路を採用してもよい。あるいは、基材１０と絶縁層１９との間に設けられた導電層を導通経路として利用してもよい。

複数の個別電極３２は、各々が第４帯状部３５５を有する。第４帯状部３５５は、副走査方向ｙに沿って延びた帯状であり、共通電極３１の第３帯状部３５２に対して副走査方向ｙの上流側に対向配置されている。１つの発熱部４１に１つの第３帯状部３５２と１つの第４帯状部３５５とが繋がっている。

サーマルプリントヘッドＡ２の製造方法は、たとえば、上述したサーマルプリントヘッドＡ１の製造方法と同様である。このため、抵抗体層４（発熱部４１）は、第３帯状部３５２の先端部分と第４帯状部３５５の先端部分とに重なる部分を有する。したがって、発熱部４１の副走査方向ｙに沿う寸法は、第４帯状部３５５の先端と第３帯状部３５２の先端との間の距離よりも大きい。

本実施形態によっても、サーマルプリントヘッドＡ２をより容易に製造することができる。また、いずれかの個別電極３２を通電させることにより、１つの発熱部４１のみが発熱する。このため、１つの発熱部４１によって１つの印刷ドットが構成される。これにより、サーマルプリントヘッドＡ２の高精細化を図ることができる。

たとえば、第１実施形態（図３参照）と本実施形態（図２３参照）とを比較する。図３において、それぞれ左から４番目の第１発熱部４１１と３番目の第２発熱部４１２とによって構成される１つの印刷ドットと、左から５番目の第１発熱部４１１と６番目の第２発熱部４１２とによって構成される１つの印刷ドットとの間のドットピッチを考える。このドットピッチが８４．７μｍである場合は、３００ｄｐｉ（ｄｏｔｓ ｐｅｒ ｉｎｃｈ）のドット密度に相当する。本実施形態によれば、図２３に示す１つの発熱部４１が１つの印刷ドットを構成する。図３に示す配線と図２３に示す配線とが同じ配線ピッチ（隣接する配線同士の中心間距離）を有する場合には、図２３に示すように、隣接する２つの発熱部４１の間のピッチ（隣接する発熱部４１同士の中心間距離）が４２．３（≒８４．７／２）μｍになる。この場合は、６００ｄｐｉ（ｄｏｔｓ ｐｅｒ ｉｎｃｈ）のドット密度に相当する。

＜第３実施形態＞
図２４は、本開示の第３実施形態に係るサーマルプリントヘッドを示している。本実施形態のサーマルプリントヘッドＡ３は、配線層３および抵抗体層４の構成が、上述した実施形態と異なっている。

共通電極３１は、連結部３６１および第５帯状部３６２を有する。連結部３６１は、基板１の副走査方向ｙ下流側の端縁寄りに配置されており、主走査方向ｘに延びる帯状である。複数の第５帯状部３６２は、各々が連結部３６１から副走査方向ｙ上流側に延びており、主走査方向ｘに等ピッチで配置されている。本実施形態の第５帯状部３６２は、副走査方向ｙ下流側から、主面１１、第２傾斜部１３２Ｂ、第１傾斜部１３１Ｂ、頂部１３０を経て、第１傾斜部１３１Ａに到達している。厚さ方向ｚに沿って視て、複数の第５帯状部３６２の副走査方向ｙ上流側における先端は、抵抗体層４から突出している。

複数の個別電極３２は、各々が第６帯状部３６５を有する。第６帯状部３６５は、副走査方向ｙに沿って延びた帯状であり、主走査方向ｘにおいて隣り合う第５帯状部３６２の間に配置されている。第６帯状部３６５は、副走査方向ｙ上流側から、主面１１、第２傾斜部１３２Ａ、第１傾斜部１３１Ａ、頂部１３０、第１傾斜部１３１Ｂを経て、第２傾斜部１３２Ｂに到達している。厚さ方向ｚに沿って視て、各第６帯状部３６５の副走査方向ｙ下流側における先端は、抵抗体層４から突出している。

抵抗体層４は、主走査方向ｘに延びる帯状であり、全体が１つの連続した領域からなる。抵抗体層４は、複数の第５帯状部３６２および複数の第６帯状部３６５に跨っており、複数の第５帯状部３６２および複数の第６帯状部３６５の一部ずつと重なっている。抵抗体層４は、上述したサーマルプリントヘッドＡ１の製造方法の抵抗体層形成工程の抵抗体膜除去処理を省略した製造方法によって製造される。

サーマルプリントヘッドＡ３においては、いずれかの個別電極３２が接地電極に導通されると、この個別電極３２につながる１つの第６帯状部３６５に隣り合う２つの第５帯状部３６２に、連結部３６１から電流が流れる。このため、抵抗体層４のうち、この１つの第６帯状部３６５とこれに隣り合う２つの第５帯状部３６２とに挟まれた部分の各々が、発熱部４１となっている。２つの発熱部４１が、１つの印刷ドットを構成する。

本実施形態によっても、サーマルプリントヘッドＡ３をより容易に製造することができる。また、本実施形態の抵抗体層４は、１つの連続した領域からなり、互いに区画された複数の小領域を有さない。このため、抵抗体層形成工程において抵抗体膜除去処理を行う必要がない。これは、製造効率の向上に好ましい。

＜第３実施形態 第１変形例＞
図２５は、本開示の第３実施形態に係るサーマルプリントヘッドを示している。本変形例のサーマルプリントヘッドＡ３１は、配線層３および抵抗体層４の構成が、上述した実施形態と異なっている。サーマルプリントヘッドＡ３１においては、配線層３と抵抗体層４とが重なっている部分において、配線層３と基板１（絶縁層１９）との間に、抵抗体層４が介在している。すなわち、抵抗体層４は、基板１（絶縁層１９）と直接接している。なお、このような変形例は、上述したサーマルプリントヘッドＡ１，Ａ２にも、適宜適用可能である。

図２６は、サーマルプリントヘッドＡ３１の製造方法の一例を示すフローチャートである。同図に示すように、本例の製造方法においては、基板準備工程、抵抗体層形成工程、配線層形成工程および保護層形成工程の順に行う。それぞれの工程で行う処理等は、上述したサーマルプリントヘッドＡ１の製造方法における処理と同様である。

本変形例によっても、サーマルプリントヘッドＡ３１をより容易に製造することができる。また、本変形例から理解されるように、抵抗体層４を塗布および焼成を用いた手法によって形成することによる効果は、抵抗体層４が基板１と配線層３との間に介在する構成であっても奏することができる。

＜第４実施形態＞
図２７は、本開示の第４実施形態に係るサーマルプリントヘッドを示している。本実施形態のサーマルプリントヘッドＡ４は、基板１の構成が、上述した実施形態と異なっている。

本実施形態の基板１は、基材１０に凸部１３が形成されていない。すなわち、基材１０は、主面１１から突出する部分を有していない。配線層３および抵抗体層４は、主面１１上に配置されている。

このような実施形態によっても、サーマルプリントヘッドＡ４をより容易に製造することができる。また、本実施形態から理解されるように、基板１の基材１０は、凸部１３を有する構成に限定されない。

本開示に係るサーマルプリントヘッドおよびサーマルプリントヘッドの製造方法は、上述した実施形態に限定されるものではない。本開示に係るサーマルプリントヘッドおよびサーマルプリントヘッドの製造方法の各部の具体的な構成は、種々に設計変更自在である。

〔付記１〕
単結晶半導体からなる基材を含む基板と、
前記基板に支持され、かつ、主走査方向に配列された複数の発熱部を有する抵抗体層と、
前記基板に支持され、かつ、前記複数の発熱部への通電経路を構成する配線層と、
を備えており、
前記配線層は、前記基板に接しており、
前記抵抗体層は、厚さ方向において前記基板とは反対側から前記配線層に重なる部分を有する、サーマルプリントヘッド。
〔付記２〕
前記基板は、前記基材と前記配線層との間に介在する絶縁層を含む、付記１に記載のサーマルプリントヘッド。
〔付記３〕
前記基材は、厚さ方向を向く主面と、前記主面から突出し且つ主走査方向に延びる凸部と、を有し、
前記複数の発熱部は、前記厚さ方向に沿って視て前記凸部に重なる、付記２に記載のサーマルプリントヘッド。
〔付記４〕
前記凸部は、前記主面からの距離が最も大きい頂部と、副走査方向の上流側から前記頂部に繋がる上流側第１傾斜部と、副走査方向の下流側から前記頂部に繋がる下流側第１傾斜部とを含み、
前記発熱部は、前記厚さ方向に沿って視て前記頂部に重なる、付記３に記載のサーマルプリントヘッド。
〔付記５〕
前記凸部は、前記上流側第１傾斜部に対して副走査方向において前記頂部とは反対側に繋がる上流側第２傾斜部と、前記下流側第１傾斜部に対して副走査方向において前記頂部とは反対側に繋がる下流側第２傾斜部と、をさらに含む、付記４に記載のサーマルプリントヘッド。
〔付記６〕
前記複数の発熱部は、主走査方向に互いに離間して配列されており、且つ主走査方向に隣り合う一対の第１発熱部と、前記一対の第１発熱部を挟んで主走査方向両側に離間配置された一対の第２発熱部と、を含み、
前記配線層は、
各々が副走査方向に延び且つ主走査方向に離間配置された一対の第１帯状部と、前記一対の第１帯状部に対して副走査方向上流側から繋がる基部と、を有する共通電極と、
前記一対の第１帯状部を挟んで主走査方向両側に離間配置された第２帯状部を有する一対の個別電極と、
一対の中継電極と、を有し、
前記一対の第１帯状部は、前記一対の第１発熱部に副走査方向上流側から個別に繋がっており、
前記一対の個別電極の前記第２帯状部は、主走査方向において前記一対の第２発熱部に副走査方向上流側から繋がっており、
前記中継電極は、主走査方向に隣り合う前記第１発熱部と前記第２発熱部とに、副走査方向下流側から繋がっている、付記１ないし５のいずれかに記載のサーマルプリントヘッド。
〔付記７〕
前記第１発熱部および前記第２発熱部の副走査方向の寸法は、前記第１帯状部または前記第２帯状部と前記中継電極との副走査方向の距離よりも大きい、付記６に記載のサーマルプリントヘッド。
〔付記８〕
前記第１発熱部および前記第２発熱部の主走査方向の寸法は、前記第１帯状部および前記第２帯状部のそれぞれの主走査方向の寸法よりも大きい、付記６または７に記載のサーマルプリントヘッド。
〔付記９〕
前記基板は、主走査方向において隣り合う前記発熱部同士を区画する加工痕が形成されている、付記６ないし８のいずれかに記載のサーマルプリントヘッド。
〔付記１０〕
前記配線層は、前記抵抗体層の前記複数の発熱部の各々に副走査方向の下流側から繋がる共通電極と、前記抵抗体層の前記複数の発熱部に副走査方向の上流側から個別に繋がる複数の個別電極と、を含む、付記１ないし５のいずれかに記載のサーマルプリントヘッド。
〔付記１１〕
前記複数の発熱部は、主走査方向に互いに離間して配列されており、
前記共通電極は、前記主走査方向に延びる連結部と、前記連結部から副走査方向上流側に各々が延びており且つ主走査方向に沿って互いに離間して配列された複数の第３帯状部を有し、
前記複数の個別電極の各々は、副走査方向に延びており且つ前記複数の第３帯状部に対して副走査方向上流側に各々が対向配置された複数の第４帯状部を有し、
前記複数の第３帯状部と前記複数の第４帯状部が、前記複数の発熱部に個別に繋がる、付記１０に記載のサーマルプリントヘッド。
〔付記１２〕
前記発熱部の副走査方向の寸法は、前記第３帯状部と前記第４帯状部との副走査方向の距離よりも大きい、付記１１に記載のサーマルプリントヘッド。
〔付記１３〕
前記発熱部の主走査方向の寸法は、前記第３帯状部および前記第４帯状部のそれぞれの主走査方向の寸法よりも大きい、付記１１または１２に記載のサーマルプリントヘッド。
〔付記１４〕
前記基板は、主走査方向において隣り合う前記発熱部同士を区画する加工痕が形成されている、付記１１ないし１３のいずれかに記載のサーマルプリントヘッド。
〔付記１５〕
前記共通電極は、前記主走査方向に延びる連結部と、前記連結部から副走査方向上流側に各々が延びており且つ主走査方向に沿って互いに離間して配列された複数の第５帯状部を有し、
前記複数の個別電極の各々は、副走査方向に延びており且つ主走査方向において隣り合う前記第５帯状部の間に位置する第６帯状部を有し、
前記抵抗体層は、前記複数の第５帯状部および前記複数の第６帯状部に重なる、主走査方向に延びる帯形状であり、
前記抵抗体層のうち隣り合う前記第５帯状部に挟まれた部分が、前記発熱部を構成する、付記１０に記載のサーマルプリントヘッド。
〔付記１６〕
前記第５帯状部は、前記抵抗体層から副走査方向上流側に延出しており、
前記第６帯状部は、前記抵抗体層から副走査方向下流側に延出している、付記１５に記載のサーマルプリントヘッド。
〔付記１７〕
単結晶半導体からなる基材を含む基板を準備する工程と、
前記基板に支持された配線層を形成する工程と、
前記抵抗体層を形成する工程と、を備えており、
前記配線層を形成する工程は、スパッタリングまたはＣＶＤを用いた導電膜形成処理を含み、
前記抵抗体層を形成する工程は、抵抗体ペーストを塗布する処理、および前記抵抗体ペーストを焼成する処理、を含む、サーマルプリントヘッドの製造方法。
〔付記１８〕
前記抵抗体層を形成する工程は、前記配線層を形成する工程の後に行う、付記１７に記載のサーマルプリントヘッドの製造方法。
〔付記１９〕
前記抵抗体層を形成する工程は、前記配線層を形成する工程の前に行う、付記１７に記載のサーマルプリントヘッドの製造方法。
〔付記２０〕
前記抵抗体層を形成する工程は、前記抵抗体ペーストを焼成する処理の後に、抵抗体層を部分的に除去することにより、主走査方向に互いに離間配置された複数の発熱部を形成する処理をさらに含む、付記１７ないし１９のいずれかに記載のサーマルプリントヘッドの製造方法。

Ａ１，Ａ１１，Ａ１２，Ａ２，Ａ３，Ａ３１，Ａ４：サーマルプリントヘッド
１ ：基板
１Ｋ ：基板材料
２ ：保護層
３ ：配線層
３Ｋ ：導電膜
４ ：抵抗体層
４Ｋ ：抵抗体膜
５ ：接続基板
７ ：ドライバＩＣ
８ ：放熱部材
１０ ：基材
１１，１１Ｋ：主面
１２，１２Ｋ：裏面
１３，１３Ｋ：凸部
１５ ：端面
１９ ：絶縁層
２１ ：パッド用開口
３１ ：共通電極
３２ ：個別電極
３３ ：中継電極
４０ ：抵抗体膜
４１ ：発熱部
４９Ｋ ：除去領域
５１ ：主面
５２ ：裏面
５９ ：コネクタ
６１，６２：ワイヤ
７８ ：保護樹脂
８１ ：第１支持面
８２ ：第２支持面
９１ ：プラテンローラ
１０９ ：加工痕
１３０，１３０Ｋ：頂部
１３１Ａ，１３１Ｂ：第１傾斜部
１３２Ａ，１３２Ｂ：第２傾斜部
１３２Ｋ ：傾斜部
３２１ ：個別パッド
３４１ ：基部
３４２ ：第１帯状部
３４５ ：第２帯状部
３５１ ：連結部
３５２ ：第３帯状部
３５５ ：第４帯状部
３６１ ：連結部
３６２ ：第５帯状部
３６５ ：第６帯状部
４１１ ：第１発熱部
４１２ ：第２発熱部
９１０ ：半径
Ｌ ：レーザ光
Ｐｒ ：サーマルプリンタ
ｘ ：主走査方向
ｙ ：副走査方向
ｚ ：厚さ方向
α１ ：第１傾斜角度
α２ ：第２傾斜角度

Claims (20)

1. 単結晶半導体からなる基材を含む基板と、
   前記基板に支持され、かつ、主走査方向に配列された複数の発熱部を有する抵抗体層と、
   前記基板に支持され、かつ、前記複数の発熱部への通電経路を構成する配線層と、
   を備えており、
   前記配線層は、前記基板に接しており、
   前記抵抗体層は、厚さ方向において前記基板とは反対側から前記配線層に重なる部分を有する、サーマルプリントヘッド。
2. 前記基板は、前記基材と前記配線層との間に介在する絶縁層を含む、請求項１に記載のサーマルプリントヘッド。
3. 前記基材は、厚さ方向を向く主面と、前記主面から突出し且つ主走査方向に延びる凸部と、を有し、
   前記複数の発熱部は、前記厚さ方向に沿って視て前記凸部に重なる、請求項２に記載のサーマルプリントヘッド。
4. 前記凸部は、前記主面からの距離が最も大きい頂部と、副走査方向の上流側から前記頂部に繋がる上流側第１傾斜部と、副走査方向の下流側から前記頂部に繋がる下流側第１傾斜部とを含み、
   前記発熱部は、前記厚さ方向に沿って視て前記頂部に重なる、請求項３に記載のサーマルプリントヘッド。
5. 前記凸部は、前記上流側第１傾斜部に対して副走査方向において前記頂部とは反対側に繋がる上流側第２傾斜部と、前記下流側第１傾斜部に対して副走査方向において前記頂部とは反対側に繋がる下流側第２傾斜部と、をさらに含む、請求項４に記載のサーマルプリントヘッド。
6. 前記複数の発熱部は、主走査方向に互いに離間して配列されており、且つ主走査方向に隣り合う一対の第１発熱部と、前記一対の第１発熱部を挟んで主走査方向両側に離間配置された一対の第２発熱部と、を含み、
   前記配線層は、
   各々が副走査方向に延び且つ主走査方向に離間配置された一対の第１帯状部と、前記一対の第１帯状部に対して副走査方向上流側から繋がる基部と、を有する共通電極と、
   前記一対の第１帯状部を挟んで主走査方向両側に離間配置された第２帯状部を有する一対の個別電極と、
   一対の中継電極と、を有し、
   前記一対の第１帯状部は、前記一対の第１発熱部に副走査方向上流側から個別に繋がっており、
   前記一対の個別電極の前記第２帯状部は、主走査方向において前記一対の第２発熱部に副走査方向上流側から繋がっており、
   前記中継電極は、主走査方向に隣り合う前記第１発熱部と前記第２発熱部とに、副走査方向下流側から繋がっている、請求項１ないし５のいずれかに記載のサーマルプリントヘッド。
7. 前記第１発熱部および前記第２発熱部の副走査方向の寸法は、前記第１帯状部または前記第２帯状部と前記中継電極との副走査方向の距離よりも大きい、請求項６に記載のサーマルプリントヘッド。
8. 前記第１発熱部および前記第２発熱部の主走査方向の寸法は、前記第１帯状部および前記第２帯状部のそれぞれの主走査方向の寸法よりも大きい、請求項６または７に記載のサーマルプリントヘッド。
9. 前記基板は、主走査方向において隣り合う前記発熱部同士を区画する加工痕が形成されている、請求項６ないし８のいずれかに記載のサーマルプリントヘッド。
10. 前記配線層は、前記抵抗体層の前記複数の発熱部の各々に副走査方向の下流側から繋がる共通電極と、前記抵抗体層の前記複数の発熱部に副走査方向の上流側から個別に繋がる複数の個別電極と、を含む、請求項１ないし５のいずれかに記載のサーマルプリントヘッド。
11. 前記複数の発熱部は、主走査方向に互いに離間して配列されており、
    前記共通電極は、前記主走査方向に延びる連結部と、前記連結部から副走査方向上流側に各々が延びており且つ主走査方向に沿って互いに離間して配列された複数の第３帯状部を有し、
    前記複数の個別電極の各々は、副走査方向に延びており且つ前記複数の第３帯状部に対して副走査方向上流側に各々が対向配置された複数の第４帯状部を有し、
    前記複数の第３帯状部と前記複数の第４帯状部が、前記複数の発熱部に個別に繋がる、請求項１０に記載のサーマルプリントヘッド。
12. 前記発熱部の副走査方向の寸法は、前記第３帯状部と前記第４帯状部との副走査方向の距離よりも大きい、請求項１１に記載のサーマルプリントヘッド。
13. 前記発熱部の主走査方向の寸法は、前記第３帯状部および前記第４帯状部のそれぞれの主走査方向の寸法よりも大きい、請求項１１または１２に記載のサーマルプリントヘッド。
14. 前記基板は、主走査方向において隣り合う前記発熱部同士を区画する加工痕が形成されている、請求項１１ないし１３のいずれかに記載のサーマルプリントヘッド。
15. 前記共通電極は、前記主走査方向に延びる連結部と、前記連結部から副走査方向上流側に各々が延びており且つ主走査方向に沿って互いに離間して配列された複数の第５帯状部を有し、
    前記複数の個別電極の各々は、副走査方向に延びており且つ主走査方向において隣り合う前記第５帯状部の間に位置する第６帯状部を有し、
    前記抵抗体層は、前記複数の第５帯状部および前記複数の第６帯状部に重なる、主走査方向に延びる帯形状であり、
    前記抵抗体層のうち隣り合う前記第５帯状部に挟まれた部分が、前記発熱部を構成する、請求項１０に記載のサーマルプリントヘッド。
16. 前記第５帯状部は、前記抵抗体層から副走査方向上流側に延出しており、
    前記第６帯状部は、前記抵抗体層から副走査方向下流側に延出している、請求項１５に記載のサーマルプリントヘッド。
17. 単結晶半導体からなる基材を含む基板を準備する工程と、
    前記基板に支持された配線層を形成する工程と、
    前記抵抗体層を形成する工程と、を備えており、
    前記配線層を形成する工程は、スパッタリングまたはＣＶＤを用いた導電膜形成処理を含み、
    前記抵抗体層を形成する工程は、抵抗体ペーストを塗布する処理、および前記抵抗体ペーストを焼成する処理、を含む、サーマルプリントヘッドの製造方法。
18. 前記抵抗体層を形成する工程は、前記配線層を形成する工程の後に行う、請求項１７に記載のサーマルプリントヘッドの製造方法。
19. 前記抵抗体層を形成する工程は、前記配線層を形成する工程の前に行う、請求項１７に記載のサーマルプリントヘッドの製造方法。
20. 前記抵抗体層を形成する工程は、前記抵抗体ペーストを焼成する処理の後に、抵抗体層を部分的に除去することにより、主走査方向に互いに離間配置された複数の発熱部を形成する処理をさらに含む、請求項１７ないし１９のいずれかに記載のサーマルプリントヘッドの製造方法。

Images