JP2021190556A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造 Download PDF

Info

Publication number
JP2021190556A
JP2021190556A JP2020094484A JP2020094484A JP2021190556A JP 2021190556 A JP2021190556 A JP 2021190556A JP 2020094484 A JP2020094484 A JP 2020094484A JP 2020094484 A JP2020094484 A JP 2020094484A JP 2021190556 A JP2021190556 A JP 2021190556A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
wiring
electrode
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020094484A
Other languages
English (en)
Inventor
韜鈞 方
Taojun Fang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020094484A priority Critical patent/JP2021190556A/ja
Publication of JP2021190556A publication Critical patent/JP2021190556A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】半導体素子または半導体装置において電流コラプスの対策がなされていなくても、電流コラプスを抑制可能な、半導体装置の実装構造を提供する。【解決手段】半導体装置Ａ１の実装構造は、電子走行層が形成された半導体素子６を有する半導体装置Ａ１と、半導体装置Ａ１に接続する導電体（第１配線９２１）とを備える。半導体素子６は、ｚ方向において互いに反対側を向く素子主面６ａおよび素子裏面６ｂと、素子主面６ａに配置された第１電極６１とを備える。半導体装置Ａ１は、素子裏面６ｂに接合された第１リード１と、第１リード１から離間して配置され、第１電極６１に電気的に接続された第２リード２とを備える。導電体（第１配線９２１）は、第１リード１および第２リード２が接合されている。【選択図】図１１

Description

本開示は、半導体装置の実装構造に関する。
窒化ガリウム（ＧａＮ）などのＩＩＩ−Ｖ族窒化物半導体（以下では、単に「窒化物半導体」と記載する）を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）である半導体素子が開発されている。特許文献１には、ＧａＮ−ＨＥＭＴである半導体素子を備える半導体装置が開示されている。当該半導体装置は、半導体素子と、半導体素子が搭載された搭載用リードと、ボンディングワイヤによってソース電極に接続されたソース用リードと、ボンディングワイヤによってドレイン電極に接続されたドレイン用リードと、半導体素子および各リードを覆う封止樹脂とを備えている。
ＧａＮ−ＨＥＭＴにおいては、電流コラプスが問題になる。電流コラプスは、界面や基板中の欠陥に電子がトラップされることで空乏領域が形成され、電流が流れにくくなる現象である。電流コラプスによって、オン抵抗が上昇するので、損失が増加する。電流コラプスは高電圧、大電流時に特に発生しやすく、ＧａＮ−ＨＥＭＴをパワーデバイスとして用いる場合、電流コラプスの対策が必要である。
特開２０１４−９９５３５号公報
本開示は、上記した事情のもとで考え出されたものであって、半導体素子または半導体装置において電流コラプスの対策がなされていなくても、電流コラプスを抑制可能な、半導体装置の実装構造を提供することをその課題とする。
本開示によって提供される半導体装置の実装構造は、電子走行層が形成された半導体素子を有する半導体装置と、前記半導体装置に接続する導電体とを備え、前記半導体素子は、厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子主面に配置された第１電極とを備え、前記半導体装置は、前記素子裏面に接合された第１リードと、前記第１リードから離間して配置され、前記第１電極に電気的に接続された第２リードとを備え、前記導電体は、前記第１リードおよび前記第２リードが接合されている。
本開示によれば、素子裏面に接合された第１リードと、第１電極に電気的に接続された第２リードとが、導電体によって電気的に接続されているので、素子裏面と第１リードとが導通している。これにより、トラップされた電子が素子裏面を介して放出されるので、電流コラプスの発生が抑制される。したがって、半導体素子または半導体装置において、電流コラプスの対策がなされていない場合でも、電流コラプスを抑制可能である。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置を示す斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の正面図である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の右側面図である。 半導体素子を示す平面図である。 半導体素子を示す模式的な断面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 図１に示す半導体装置の製造工程を説明する平面図である。 本開示の第１実施形態にかかる半導体装置の実装構造を示す部分平面図である。 図１０のＸＩ−ＸＩ線に沿う断面図である。 図１０のＸＩＩ−ＸＩＩ線に沿う断面図である。 図１０のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。 図１０のＸＩＶ−ＸＩＶ線に沿う断面図である。 本開示の第１実施形態にかかる配線基板を示す部分平面図である。 本開示の第２実施形態にかかる半導体装置を示す平面図である。 本開示の第２実施形態にかかる半導体装置の実装構造を示す部分平面図である。 本開示の第２実施形態にかかる配線基板を示す部分平面図である。 本開示の第３実施形態にかかる半導体装置の実装構造を示す部分平面図である。 本開示の第３実施形態にかかる配線基板を示す部分平面図である。 本開示の第４実施形態にかかる半導体装置の実装構造を示す部分平面図である。 本開示の第４実施形態にかかる配線基板を示す部分平面図である。 本開示の第５実施形態にかかる半導体モジュールを示す部分平面図であり、半導体装置の実装構造を示している。 図２３に示す半導体モジュールを示す部分平面図であり、さらに半導体装置を透過した図である。
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。
〔第１実施形態〕
図１〜図７に基づき、本開示の第１実施形態にかかる半導体装置Ａ１について説明する。半導体装置Ａ１は、複数のリード１〜５、半導体素子６、ボンディングワイヤ７１〜７４、および封止樹脂８を備えている。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す平面図である。図２においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図３は、半導体装置Ａ１を示す正面図である。図４は、半導体装置Ａ１を示す底面図である。図５は、半導体装置Ａ１を示す右側面図である。図６は、半導体素子を示す平面図である。図７は、半導体素子を示す模式的な断面図である。
これらの図に示す半導体装置Ａ１は、様々な機器の回路基板に表面実装される装置である。半導体装置Ａ１の厚さ方向視の形状は矩形状である。説明の便宜上、半導体装置Ａ１の厚さ方向をｚ方向とし、ｚ方向に直交する半導体装置Ａ１の一方の辺に沿う方向（図２における左右方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図２における上下方向）をｙ方向とする。半導体装置Ａ１の大きさは特に限定されず、本実施形態においては、たとえばｘ方向寸法が１〜１０ｍｍ程度、ｙ方向寸法が１〜１０ｍｍ程度、ｚ方向寸法が０．３〜３ｍｍ程度である。
リード１〜５は、金属からなり、好ましくはＣｕおよびＮｉのいずれか、またはこれらの合金や４２アロイなどからなる。本実施形態においては、リード１〜５が、Ｃｕからなる場合を例に説明する。リード１〜５の厚さは、たとえば０．０８〜１ｍｍであり、本実施形態においては０．５ｍｍ程度である。リード１〜５は、たとえば、金属板にエッチング加工を施すことで形成されている。なお、リード１〜５は、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されてもよい。以降の説明においては、リード１〜５を個別に説明する場合は、第１リード１、第２リード２、第３リード３、第４リード４、および第５リード５と記載する。なお、まとめて示す場合は、リード１〜５と記載する。
図２に示すように、第１リード１は、半導体装置Ａ１のｙ方向の中央より一方側（図２においては下側）寄りに配置され、ｘ方向の全体に広がっている。第２リード２と第３リード３とは、ｙ方向において、第１リード１を挟んで互いに反対側に、それぞれ第１リード１から離間して配置されている。第２リード２は、ｙ方向の一方側の端部であり、かつ、ｘ方向の一方側（図２においては左側）の端部に配置されている。第３リード３は、ｙ方向の他方側（図２においては上側）の端部に配置され、ｘ方向の全体に広がっている。第４リード４と第５リード５とは、ｙ方向において、第１リード１に対して第２リード２と同じ側（図２においては下側）に、それぞれ第１リード１から離間して配置されている。また、第２リード２、第５リード５および第４リード４は、互いに離間して、この順でｘ方向に並んで配置されている。第１リード１は、ｚ方向視寸法が、他のリード２〜５に比べて大きい。リード２〜５のｘ方向の寸法は、第３リード３が最大であり、第２リード２、第４リード４、第５リード５の順に小さくなっている。また、第３リード３の第１リード１からの離間距離は、第２リード２、第５リード５および第４リード４の第１リード１からの離間距離より大きい。
第１リード１は、半導体素子６を支持しており、搭載部１１０および連結部１２０を備えている。
搭載部１１０は、ｚ方向視において第１リード１の中央に位置し、ｚ方向視略矩形状である。搭載部１１０は、搭載部主面１１１、搭載部裏面１１２および搭載部裏面側凹部１１３を有する。搭載部主面１１１および搭載部裏面１１２は、ｚ方向において互いに反対側を向いている。搭載部主面１１１は、図３および図５の上方を向く面である。搭載部主面１１１は、半導体素子６が搭載される面である。搭載部裏面１１２は、図３および図５の下方を向く面である。搭載部裏面１１２は、封止樹脂８から露出して、裏面端子になる。搭載部裏面側凹部１１３は、搭載部１１０の一部が搭載部裏面１１２からｚ方向に凹んだ部分である。搭載部１１０のうち搭載部裏面側凹部１１３が位置する部分の厚さ（ｚ方向の寸法）は、搭載部裏面１１２が位置する部分の厚さの半分程度である。搭載部裏面側凹部１１３は、たとえばハーフエッチング処理により形成される。
連結部１２０は、搭載部１１０に繋がっており、ｚ方向視矩形状である。連結部１２０は、搭載部１１０のｘ方向の一方端面に２個配置されている。また、連結部１２０は、搭載部１１０のｘ方向の他方端面にも２個配置されている。つまり、連結部１２０は、合計４個配置されている。各連結部１２０は、連結部主面１２１、連結部裏面１２２、および連結部端面１２３を有する。連結部主面１２１および連結部裏面１２２は、ｚ方向において互いに反対側を向いている。連結部主面１２１は、図３および図５の上方を向く面である。連結部主面１２１と搭載部主面１１１とは、面一になっている。連結部裏面１２２は、図３および図５の下方を向く面である。連結部１２０の厚さ（ｚ方向の寸法）は、搭載部１１０のうち搭載部裏面側凹部１１３が位置する部分の厚さと同程度である。連結部１２０は、たとえばハーフエッチング処理により形成される。連結部端面１２３は、連結部主面１２１および連結部裏面１２２を繋ぐ面であり、ｘ方向外側を向いている。連結部端面１２３は、封止樹脂８から露出している（図１および図５参照）。
第２リード２は、ｚ方向視において、半導体装置Ａ１の角部（図２においては左下の角部）に配置され、半導体素子６と導通している。第２リード２は、ワイヤボンディング部２１０、端子部２２０および連結部２３０を備えている。
ワイヤボンディング部２１０は、ｚ方向視において、ｘ方向に長い矩形状である。ワイヤボンディング部２１０は、ワイヤボンディング部主面２１１、ワイヤボンディング部裏面２１２およびワイヤボンディング部裏面側凹部２１３を有する。ワイヤボンディング部主面２１１およびワイヤボンディング部裏面２１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面２１１は、図３および図５の上方を向く面である。ワイヤボンディング部主面２１１は、ボンディングワイヤ７１がボンディングされる面である。ワイヤボンディング部裏面２１２は、図３および図５の下方を向く面である。ワイヤボンディング部裏面２１２は、封止樹脂８から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部２１３は、ワイヤボンディング部２１０の一部がワイヤボンディング部裏面２１２からｚ方向に凹んだ部分である。ワイヤボンディング部２１０のうちワイヤボンディング部裏面側凹部２１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面２１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部２１３は、たとえばハーフエッチング処理により形成される。
端子部２２０は、ワイヤボンディング部２１０に繋がっており、ｚ方向視矩形状である。端子部２２０は、ワイヤボンディング部２１０のｙ方向の一方端面（半導体装置Ａ１の外側を向く端面）にｘ方向に２個並んで配置されている。端子部２２０は、端子部主面２２１、端子部裏面２２２、および端子部端面２２３を有する。端子部主面２２１および端子部裏面２２２は、ｚ方向において互いに反対側を向いている。端子部主面２２１は、図３および図５の上方を向く面である。端子部主面２２１とワイヤボンディング部主面２１１とは、面一になっている。端子部裏面２２２は、図３および図５の下方を向く面である。端子部裏面２２２とワイヤボンディング部裏面２１２とは、面一になっている。端子部端面２２３は、端子部主面２２１および端子部裏面２２２を繋ぐ面であり、ｙ方向外側を向いている。ワイヤボンディング部裏面２１２、端子部裏面２２２および端子部端面２２３は、封止樹脂８から露出して繋がっており、端子になる。
連結部２３０は、ワイヤボンディング部２１０のｘ方向外側（図２において左側）に繋がって配置されている。連結部２３０の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面側凹部２１３が位置するワイヤボンディング部２１０の厚さと同程度である。連結部２３０は、たとえばハーフエッチング処理により形成される。連結部２３０は、連結部主面２３１、連結部裏面２３２、および連結部端面２３３を有する。連結部主面２３１および連結部裏面２３２は、ｚ方向において互いに反対側を向いている。連結部主面２３１は、図３および図５の上方を向く面である。連結部主面２３１とワイヤボンディング部主面２１１とは、面一になっている。したがって、ワイヤボンディング部主面２１１、端子部主面２２１および連結部主面２３１は、面一の一体となった面になっている（図２参照）。連結部裏面２３２は、図３および図５の下方を向く面である。連結部端面２３３は、連結部主面２３１および連結部裏面２３２を繋ぐ面のうち、ｘ方向を向く面であり、封止樹脂８から露出する面である。
第３リード３は、ｚ方向視において、半導体装置Ａ１のｙ方向の他方側（図２においては上側）の端部に配置され、ｘ方向の全体に広がっており、半導体素子６と導通している。第３リード３は、ワイヤボンディング部３１０、端子部３２０、および連結部３３０を備えている。
ワイヤボンディング部３１０は、ｚ方向視において、ｘ方向に長い矩形状である。ワイヤボンディング部３１０は、ワイヤボンディング部主面３１１、ワイヤボンディング部裏面３１２、およびワイヤボンディング部裏面側凹部３１３を有する。ワイヤボンディング部主面３１１およびワイヤボンディング部裏面３１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面３１１は、図３および図５の上方を向く面である。ワイヤボンディング部主面３１１は、ボンディングワイヤ７２がボンディングされる面である。ワイヤボンディング部裏面３１２は、図３および図５の下方を向く面である。ワイヤボンディング部裏面３１２は、封止樹脂８から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部３１３は、ワイヤボンディング部３１０の一部がワイヤボンディング部裏面３１２からｚ方向に凹んだ部分である。ワイヤボンディング部３１０のうちワイヤボンディング部裏面側凹部３１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面３１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部３１３は、たとえばハーフエッチング処理により形成される。
端子部３２０は、ワイヤボンディング部３１０に繋がっており、ｚ方向視矩形状である。端子部３２０は、ワイヤボンディング部３１０のｙ方向の一方端面（半導体装置Ａ１の外側を向く端面）にｘ方向に４個並んで配置されている。端子部３２０は、端子部主面３２１、端子部裏面３２２、および端子部端面３２３を有する。端子部主面３２１および端子部裏面３２２は、ｚ方向において互いに反対側を向いている。端子部主面３２１は、図３および図５の上方を向く面である。端子部主面３２１とワイヤボンディング部主面３１１とは、面一になっている。端子部裏面３２２は、図３および図５の下方を向く面である。端子部裏面３２２とワイヤボンディング部裏面３１２とは、面一になっている。端子部端面３２３は、端子部主面３２１および端子部裏面３２２を繋ぐ面であり、ｙ方向外側を向いている。ワイヤボンディング部裏面３１２、端子部裏面３２２および端子部端面３２３は、封止樹脂８から露出して繋がっており、端子になる。
連結部３３０は、２個備えられており、ワイヤボンディング部３１０のｘ方向両端部にそれぞれ繋がって配置されている。連結部３３０の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面側凹部３１３が位置するワイヤボンディング部３１０の厚さと同程度である。連結部３３０は、たとえばハーフエッチング処理により形成される。連結部３３０は、連結部主面３３１、連結部裏面３３２、および連結部端面３３３を有する。連結部主面３３１および連結部裏面３３２は、ｚ方向において互いに反対側を向いている。連結部主面３３１は、図３および図５の上方を向く面である。連結部主面３３１とワイヤボンディング部主面３１１とは、面一になっている。したがって、ワイヤボンディング部主面３１１、端子部主面３２１および連結部主面３３１は、面一の一体となった面になっている（図２参照）。連結部裏面３３２は、図３および図５の下方を向く面である。連結部端面３３３は、連結部主面３３１および連結部裏面３３２を繋ぐ面のうち、ｘ方向を向く面であり、封止樹脂８から露出する面である。
第４リード４は、ｚ方向視において、半導体装置Ａ１の角部（図２においては右下の角部）に配置され、半導体素子６と導通している。第４リード４は、ワイヤボンディング部４１０、端子部４２０および連結部４３０を備えている。
ワイヤボンディング部４１０は、ｚ方向視において、ｘ方向に長い矩形状である。ワイヤボンディング部４１０は、ワイヤボンディング部主面４１１、ワイヤボンディング部裏面４１２およびワイヤボンディング部裏面側凹部４１３を有する。ワイヤボンディング部主面４１１およびワイヤボンディング部裏面４１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面４１１は、図３および図５の上方を向く面である。ワイヤボンディング部主面４１１は、ボンディングワイヤ７３がボンディングされる面である。ワイヤボンディング部裏面４１２は、図３および図５の下方を向く面である。ワイヤボンディング部裏面４１２は、封止樹脂８から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部４１３は、ワイヤボンディング部４１０の一部がワイヤボンディング部裏面４１２からｚ方向に凹んだ部分である。ワイヤボンディング部４１０のうちワイヤボンディング部裏面側凹部４１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面４１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部４１３は、たとえばハーフエッチング処理により形成される。
端子部４２０は、ワイヤボンディング部４１０に繋がっており、ｚ方向視矩形状である。端子部４２０は、ワイヤボンディング部４１０のｙ方向の一方端面（半導体装置Ａ１の外側を向く端面）に配置されている。端子部４２０は、端子部主面４２１、端子部裏面４２２、および端子部端面４２３を有する。端子部主面４２１および端子部裏面４２２は、ｚ方向において互いに反対側を向いている。端子部主面４２１は、図３および図５の上方を向く面である。端子部主面４２１とワイヤボンディング部主面４１１とは、面一になっている。端子部裏面４２２は、図３および図５の下方を向く面である。端子部裏面４２２とワイヤボンディング部裏面４１２とは、面一になっている。端子部端面４２３は、端子部主面４２１および端子部裏面４２２を繋ぐ面であり、ｙ方向外側を向いている。ワイヤボンディング部裏面４１２、端子部裏面４２２および端子部端面４２３は、封止樹脂８から露出して繋がっており、端子になる。
連結部４３０は、ワイヤボンディング部４１０のｘ方向外側（図２において右側）に繋がって配置されている。連結部４３０の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面側凹部４１３が位置するワイヤボンディング部４１０の厚さと同程度である。連結部４３０は、たとえばハーフエッチング処理により形成される。連結部４３０は、連結部主面４３１、連結部裏面４３２、および連結部端面４３３を有する。連結部主面４３１および連結部裏面４３２は、ｚ方向において互いに反対側を向いている。連結部主面４３１は、図３および図５の上方を向く面である。連結部主面４３１とワイヤボンディング部主面４１１とは、面一になっている。したがって、ワイヤボンディング部主面４１１、端子部主面４２１および連結部主面４３１は、面一の一体となった面になっている（図２参照）。連結部裏面４３２は、図３および図５の下方を向く面である。連結部端面４３３は、連結部主面４３１および連結部裏面４３２を繋ぐ面のうち、ｘ方向を向く面であり、封止樹脂８から露出する面である。
第５リード５は、ｚ方向視において、半導体装置Ａ１のｙ方向の一方側（図２においては下側）の端部の、第２リード２と第４リード４との間に配置され、半導体素子６と導通している。第５リード５は、ワイヤボンディング部５１０および端子部５２０を備えている。
ワイヤボンディング部５１０は、ｚ方向視において、ｘ方向に長い矩形状である。ワイヤボンディング部５１０は、ワイヤボンディング部主面５１１、ワイヤボンディング部裏面５１２およびワイヤボンディング部裏面側凹部５１３を有する。ワイヤボンディング部主面５１１およびワイヤボンディング部裏面５１２は、ｚ方向において互いに反対側を向いている。ワイヤボンディング部主面５１１は、図３および図５の上方を向く面である。ワイヤボンディング部主面５１１は、ボンディングワイヤ７４がボンディングされる面である。ワイヤボンディング部裏面５１２は、図３および図５の下方を向く面である。ワイヤボンディング部裏面５１２は、封止樹脂８から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部５１３は、ワイヤボンディング部５１０の一部がワイヤボンディング部裏面５１２からｚ方向に凹んだ部分である。ワイヤボンディング部５１０のうちワイヤボンディング部裏面側凹部５１３が位置する部分の厚さ（ｚ方向の寸法）は、ワイヤボンディング部裏面５１２が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部５１３は、たとえばハーフエッチング処理により形成される。
端子部５２０は、ワイヤボンディング部５１０に繋がっており、ｚ方向視矩形状である。端子部５２０は、ワイヤボンディング部５１０のｙ方向の一方端面（半導体装置Ａ１の外側を向く端面）に配置されている。端子部５２０は、端子部主面５２１、端子部裏面５２２、および端子部端面５２３を有する。端子部主面５２１および端子部裏面５２２は、ｚ方向において互いに反対側を向いている。端子部主面５２１は、図３および図５の上方を向く面である。端子部主面５２１とワイヤボンディング部主面５１１とは、面一になっている。端子部裏面５２２は、図３および図５の下方を向く面である。端子部裏面５２２とワイヤボンディング部裏面５１２とは、面一になっている。端子部端面５２３は、端子部主面５２１および端子部裏面５２２を繋ぐ面であり、ｙ方向外側を向いている。ワイヤボンディング部裏面５１２、端子部裏面５２２および端子部端面５２３は、封止樹脂８から露出して繋がっており、端子になる。
半導体素子６は、半導体装置Ａ１の電気的機能を発揮する要素である。半導体素子６は、窒化物半導体を用いた半導体素子であり、本実施形態では、窒化ガリウム（ＧａＮ）を用いたＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）である。半導体素子６は、素子本体６０、第１電極６１、第２電極６２、第３電極６３、および第４電極６４を備えている。
素子本体６０は、素子主面６ａおよび素子裏面６ｂを備えている。図３、図５および図７に示すように、素子主面６ａおよび素子裏面６ｂは、ｚ方向において互いに反対側を向いている。素子主面６ａは、図３、図５および図７の上方を向く面である。素子裏面６ｂは、図３、図５および図７の下方を向く面である。また、素子本体６０は、図７に示すように、素子基板６０１、バッファ層６０２、第１窒化物半導体層６０３、第２窒化物半導体層６０４、第３窒化物半導体層６０５、および保護膜６０６を備えている。
素子基板６０１は、たとえば低抵抗のＳｉ基板である。素子基板６０１の厚さ（ｚ方向の寸法）は、４００〜６００μｍ程度である。バッファ層６０２は、素子基板６０１上に形成された窒化物半導体膜の多層バッファ層によって構成されている。本実施形態では、バッファ層６０２は、素子基板６０１に接するＡｌＮ膜からなる第１バッファ層と、当該第１バッファ層に積層されたＡｌＧａＮ膜からなる第２バッファ層とによって構成されている。第１窒化物半導体層６０３は、バッファ層６０２上にエピタキシャル成長により積層されたＧａＮ層からなり、電子走行層を構成している。第２窒化物半導体層６０４は、第１窒化物半導体層６０３上にエピタキシャル成長により積層されたＡｌＧａＮ層からなり、電子供給層を構成している。バッファ層６０２、第１窒化物半導体層６０３および第２窒化物半導体層６０４を合わせた厚さ（ｚ方向の寸法）は、２μｍ程度であり、素子基板６０１の厚さに比べて薄い。第１窒化物半導体層６０３の第２窒化物半導体層６０４との界面に近い位置に発生する二次元電子ガス（２ＤＥＧ）が通電経路に用いられる。
第３窒化物半導体層６０５は、第２窒化物半導体層６０４上にエピタキシャル成長により積層されたｐ型ＧａＮ層からなる。第３電極６３は、第３窒化物半導体層６０５上に形成されており、ゲート電極として機能する。保護膜６０６は、たとえばＳｉＮ膜からなり、第２窒化物半導体層６０４、第３窒化物半導体層６０５および第３電極６３を覆う。第３電極６３の一部は、保護膜６０６から露出している（図２および図６参照）。第１電極６１および第２電極６２は、保護膜６０６上に形成され、それぞれの一部が保護膜６０６を貫通して第２窒化物半導体層６０４に接している。第１電極６１および第２電極６２は、互いに離間して配置されている（図２および図６参照）。また、第１電極６１は、第３窒化物半導体層６０５および第３電極６３を覆うように形成されている。第１電極６１は、ソース電極として機能する。第２電極６２は、ドレイン電極として機能する。第１電極６１、第２電極６２および第３電極６３は、例えば図２および図６に示すように、素子主面６ａに配置されている。なお、第１電極６１、第２電極６２および第３電極６３の配置のレイアウトは限定されない。
半導体素子６は、ゲート電極である第３電極６３に印加される電圧信号に応じて、ドレイン電極である第２電極６２からソース電極である第１電極６１に流れる主電流を、流れる状態と流れない状態とで切り替える。つまり、半導体素子６は、主電流のスイッチングを行う。
第４電極６４は、素子基板６０１の裏面（バッファ層６０２が形成される面とは反対側を向く面）に形成されており、素子裏面６ｂに配置されている。なお、第４電極６４は、形成されなくてもよい。また、半導体素子６の構成は、上述したものに限定されない。
図２に示すように、半導体素子６は、搭載部主面１１１のｘ方向中央で、かつ、ｙ方向中央に搭載されている。図５に示すように、半導体素子６は、素子裏面６ｂを搭載部主面１１１に向けて、図示しない導電性接合材を介して、第１リード１の搭載部主面１１１に搭載されている。これにより、半導体素子６の第４電極６４は、導電性接合材によって、第１リード１に電気的に接続されている。
複数のボンディングワイヤ７１は、半導体素子６の第１電極６１と、第２リード２のワイヤボンディング部主面２１１とに接続されている。これにより、第２リード２は、半導体素子６の第１電極６１（ソース電極）に電気的に接続されて、ソース端子として機能する。ソース端子には、スイッチングの対象である主電流が流れる。複数のボンディングワイヤ７２は、半導体素子６の第２電極６２と、第３リード３のワイヤボンディング部主面３１１とに接続されている。これにより、第３リード３は、半導体素子６の第２電極６２（ドレイン電極）に電気的に接続されて、ドレイン端子として機能する。ボンディングワイヤ７３は、半導体素子６の第３電極６３と、第４リード４のワイヤボンディング部主面４１１とに接続されている。これにより、第４リード４は、半導体素子６の第３電極６３（ゲート電極）に電気的に接続されて、ゲート端子として機能する。複数のボンディングワイヤ７４は、半導体素子６の第１電極６１と、第５リード５のワイヤボンディング部主面５１１とに接続されている。これにより、第５リード５は、半導体素子６の第１電極６１（ソース電極）に電気的に接続されて、ソースセンス端子として機能する。ソースセンス端子は、第１電極６１（ソース電極）の電位を検出するための端子であり、スイッチングの対象である主電流は流れない。したがって、ボンディングワイヤ７４の本数は、スイッチングの対象である主電流が流れるボンディングワイヤ７１の本数より少ない。なお、各ボンディングワイヤ７１〜７４の本数および材料は限定されない。また、ボンディングワイヤ７１〜７４に代えて、たとえばＣｕなどの金属板が用いられてもよい。
封止樹脂８は、各リード１〜５の一部ずつと、半導体素子６と、ボンディングワイヤ７１〜７４とを覆っている。封止樹脂８は、たとえば黒色のエポキシ樹脂からなる。
封止樹脂８は、樹脂主面８１、樹脂裏面８２および樹脂側面８３を有する。樹脂主面８１と樹脂裏面８２とは、ｚ方向において互いに反対側を向いている。樹脂主面８１は、図３および図５の上方を向く面であり、樹脂裏面８２は、図３および図５の下方を向く面である。樹脂側面８３は、樹脂主面８１および樹脂裏面８２を繋ぐ面であり、ｘ方向またはｙ方向を向いている。
本実施形態においては、第１リード１の連結部端面１２３と、第２リード２の端子部端面２２３および連結部端面２３３と、第３リード３の端子部端面３２３および連結部端面３３３と、第４リード４の端子部端面４２３および連結部端面４３３と、第５リード５の端子部端面５２３とが、封止樹脂８の樹脂側面８３と互いに面一である。また、第１リード１の搭載部裏面１１２と、第２リード２のワイヤボンディング部裏面２１２および端子部裏面２２２と、第３リード３のワイヤボンディング部裏面３１２および端子部裏面３２２と、第４リード４のワイヤボンディング部裏面４１２および端子部裏面４２２と、第５リード５のワイヤボンディング部裏面５１２および端子部裏面５２２とが、封止樹脂８の樹脂裏面８２と互いに面一である。
次に、半導体装置Ａ１の製造方法の一例について、図８および図９を参照して以下に説明する。なお、これらの図は、平面図であり、ｘ方向およびｙ方向は、図２と同じ方向を示している。
まず、図８に示すようにリードフレーム１０を用意する。リードフレーム１０は、各リード１〜５となる板状の材料である。リードフレーム１０の主面１０１０は、第１リード１の搭載部主面１１１および連結部主面１２１と、第２リード２のワイヤボンディング部主面２１１、端子部主面２２１および連結部主面２３１と、第３リード３のワイヤボンディング部主面３１１、端子部主面３２１および連結部主面３３１と、第４リード４のワイヤボンディング部主面４１１、端子部主面４２１および連結部主面４３１と、第５リード５のワイヤボンディング部主面５１１および端子部主面５２１になる面である。リードフレーム１０の主面１０１０は、面一になっている。図中の比較的密であるハッチングが施された領域は、厚さ（ｚ方向の寸法）が厚い領域である。一方、図中の比較的粗であるハッチングが施された領域は、厚さ（ｚ方向の寸法）が薄い領域である。当該領域は、たとえばハーフエッチング処理により形成される。本実施形態においては、リードフレーム１０の母材は、Ｃｕからなる。
次いで、図９に示すように、リードフレーム１０の搭載部１１０に半導体素子６を導電性接合材によってボンディングする。そして、ボンディングワイヤ７１〜７４を半導体素子６の各電極とリードフレーム１０とにボンディングする。次いで、樹脂材料を硬化させることにより、リードフレーム１０の一部、半導体素子６、およびボンディングワイヤ７１〜７４を覆う封止樹脂８（図示略）を形成する。本実施形態においては、封止樹脂８は、図９に示された全領域に形成される。次いで、リードフレーム１０および封止樹脂８を、切断線１０２０に沿って切断する。これにより、半導体装置Ａ１となる個片が形成される。
以上の工程を経ることにより、上述した半導体装置Ａ１が得られる。
次に、半導体装置Ａ１が配線基板Ｂ１に実装された実装構造について、図１０〜図１５を参照して以下に説明する。図１０は、半導体装置Ａ１が配線基板Ｂ１に実装された実装構造を示す部分平面図である。図１１は、図１０のＸＩ−ＸＩ線に沿う断面図である。図１２は、図１０のＸＩＩ−ＸＩＩ線に沿う断面図である。図１３は、図１０のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。図１４は、図１０のＸＩＶ−ＸＩＶ線に沿う断面図である。図１５は、配線基板Ｂ１を示す部分平面図であり、半導体装置Ａ１を搭載する前の配線基板Ｂ１を示している。図１５においては、理解の便宜上、半導体装置Ａ１を想像線（二点鎖線）で示している。なお、図１０〜図１５におけるｘ方向、ｙ方向、およびｚ方向は、図１〜図９の場合と同じ方向を示している。また、図１０〜図１５においては、配線基板Ｂ１のうち、半導体装置Ａ１が搭載される部分とその周辺だけを示している。配線基板Ｂ１には他の電子部品も搭載されているが、図示および説明を省略する。
配線基板Ｂ１は、基材９１、複数の配線９２、保護膜９３、および複数のパッド９４を備えている。基材９１は、たとえばガラスエポキシ樹脂やセラミックなどからなる矩形状の板材である。なお、基材９１の材料および形状は限定されない。複数の配線９２は、たとえばＣｕからなり、基材９１上に形成されている。複数の配線９２は、たとえばフォトリソグラフィ法によって形成される。なお、配線９２の材料および形成方法は限定されない。配線９２は、第１配線９２１、第２配線９２２、第３配線９２３、および第４配線９２４を含んでいる。なお、配線９２は、他の配線も含んでいるが、図示および説明を省略する。
保護膜９３は、配線基板Ｂ１の配線９２が形成された面を覆っている。保護膜９３は、たとえばソルダーレジストである。保護膜９３には所定の位置に開口が設けられており、当該開口から配線９２の一部が露出している。保護膜９３は、たとえばフォトリソグラフィ法によって形成される。なお、保護膜９３の材料および形成方法は限定されない。複数のパッド９４は、保護膜９３の開口から露出した配線９２に接して形成されており、たとえばはんだからなる。なお、パッド９４の材料および形成方法は限定されない。各パッド９４は、はんだなどの導電接合部材９９によって、半導体装置Ａ１のリード１〜５のいずれかが接合される。パッド９４は、パッド９４１〜９４５を含んでいる。
図１５に示すように、第１配線９２１は、ｘ方向に延びる直行部９２１ａと、直行部９２１ａの先端部からｘ方向に突出した第１突出部９２１ｂと、直行部９２１ａのｙ方向の一方端側（図１５においては右端側）に突出した２個の第２突出部９２１ｃとを備えている。直行部９２１ａの先端部および第１突出部９２１ｂの全体にまたがって、パッド９４１が形成されている。また、２個の第２突出部９２１ｃには、それぞれ、パッド９４２が形成されている。第２配線９２２は、第１配線９２１のｙ方向他方側（図１５においては左側）に配置され、ｘ方向に延びている。第２配線９２２は、先端部から等間隔でｘ方向に並ぶ４個のパッド９４３が形成されている。第３配線９２３は、第２配線９２２のｙ方向他方側に配置されｘ方向に延びる直行部９２３ａと、直行部９２３ａにつながり、第１配線９２１および第２配線９２２の先端側を迂回して、ｙ方向において第１配線９２１に対して直行部９２３ａとは反対側まで回り込む迂回部９２３ｂとを備えている。第２配線９２２は、ｙ方向において、第１配線９２１と第３配線９２３の直行部９２３ａとの間に配置されている。第３配線９２３の迂回部９２３ｂの先端部には、パッド９４４が形成されている。第４配線９２４は、第１配線９２１のｙ方向一方側（図１５においては右側）に配置されｘ方向に延びる直行部９２４ａと、直行部９２４ａにつながり、ｙ方向に延びる延伸部９２４ｂとを備えている。第４配線９２４の直行部９２４ａは、ｙ方向において、第１配線９２１に対して、第２配線９２２とは反対側に配置されている。第４配線９２４の延伸部９２４ｂの先端部には、パッド９４５が形成されている。なお、各配線９２の形状は限定されない。
パッド９４１は、ｚ方向視においてｘ方向に長い長矩形状であり、半導体装置Ａ１の第１リード１の搭載部裏面１１２と同程度の大きさである。２個のパッド９４２、４個のパッド９４３、パッド９４４、およびパッド９４５は、ｚ方向視において矩形状であり、互いに同じ大きさである。２個のパッド９４２、パッド９４５、およびパッド９４４は、パッド９４１のｙ方向一方側にパッド９４１から同じ距離だけ離間して、この順でｘ方向の一方から他方に向かって等間隔で並んでいる。４個のパッド９４３は、パッド９４１のｙ方向他方側にパッド９４１から同じ距離だけ離間して、ｘ方向に等間隔で並んでいる。４個のパッド９４３のパッド９４１からの離間距離は、２個のパッド９４２、パッド９４５、およびパッド９４４のパッド９４１からの離間距離より大きい。なお、各パッド９４１〜９４５の形状、大きさ、および配置は限定されず、半導体装置Ａ１の各リード１〜５の樹脂裏面８２からの露出面に応じて決定される。
図１１〜図１４に示すように、半導体装置Ａ１は、樹脂裏面８２を配線基板Ｂ１に向けて、配線基板Ｂ１に実装されている。 第１リード１は、図１１〜図１３に示すように、搭載部裏面１１２が導電接合部材９９によってパッド９４１に接合されて、第１配線９２１に電気的に接続されている。第２リード２は、図１１および図１４に示すように、ワイヤボンディング部裏面２１２および端子部裏面２２２が導電接合部材９９によってパッド９４２に接合されて、第１配線９２１に電気的に接続されている。第３リード３は、図１１〜図１３に示すように、ワイヤボンディング部裏面３１２および端子部裏面３２２が導電接合部材９９によってパッド９４３に接合されて、第２配線９２２に電気的に接続されている。第４リード４は、図１３および図１４に示すように、ワイヤボンディング部裏面４１２および端子部裏面４２２が導電接合部材９９によってパッド９４４に接合されて、第３配線９２３に電気的に接続されている。第５リード５は、図１２および図１４に示すように、ワイヤボンディング部裏面５１２および端子部裏面５２２が導電接合部材９９によってパッド９４５に接合されて、第４配線９２４に電気的に接続されている。
次に、半導体装置Ａ１が配線基板Ｂ１に実装された実装構造の作用効果について説明する。
本実施形態によると、第１リード１は、第１配線９２１を介して、第２リード２に電気的に接続している。また、第１リード１は半導体素子６の第４電極６４に電気的に接続し、第２リード２は半導体素子６の第１電極６１に電気的に接続している。したがって、第４電極６４は第１電極６１に導通している。これにより、トラップされた電子が第４電極６４を介して放出されるので、電流コラプスの発生が抑制される。したがって、半導体素子６または半導体装置Ａ１において、電流コラプスの対策がなされていない場合でも、電流コラプスを抑制可能である。
また、本実施形態によると、第３配線９２３は、直行部９２３ａとパッド９４４とにつながる迂回部９２３ｂを備えている。これにより、第３配線９２３は、第１リード１に対してｙ方向一方側に配置された第４リード４を、パッド９４１に対してｙ方向他方側に配置された直行部９２３ａに導通させることできる。また、第４配線９２４は、直行部９２４ａとパッド９４５とにつながる延伸部９２４ｂを備えている。これにより、第４配線９２４は、ｘ方向において第２リード２と第４リード４との間に配置された第５リード５を、直行部９２４ａに導通させることできる。
また、本実施形態によると、第３リード３の第１リード１からの離間距離は、第２リード２、第５リード５および第４リード４の第１リード１からの離間距離より大きい。したがって、より高い電圧が印加される第１リード１と第３リード３との間の絶縁耐力を大きくできる。
また、本実施形態によると、第１リード１の搭載部裏面１１２は、封止樹脂８の樹脂裏面８２から露出している。これにより、第１リード１は、半導体装置Ａ１を配線基板Ｂ１に実装する際の裏面端子として機能し、かつ、半導体素子６が発する熱を放出するための放熱板としても機能する。
また、本実施形態によると、半導体装置Ａ１は、第２リード２とは別に、第１電極６１に接続された第５リード５を備えている。これにより、半導体装置Ａ１は、スイッチングの対象である主電流が流れるソース端子（第２リード２）とは別に、主電流が流れず、ソース電極（第１電極６１）の電位を検出するためのソースセンス端子（第５リード５）を備えることができる。また、第２リード２に接続されるボンディングワイヤ７１の本数は、第５リード５に接続されるボンディングワイヤ７４の数より多いので、第２リード２に流れる電流に対する抵抗値を抑制できる。また、第２リード２の端子部２２０は第５リード５の端子部５２０より多く、ｘ方向の寸法は、第２リード２が第５リード５より大きい。したがって、第２リード２に流れる電流に対する抵抗値を抑制できる。
なお、本実施形態では、第１リード１の連結部端面１２３、第２リード２の端子部端面２２３、連結部端面２３３、第３リード３の端子部端面３２３、連結部端面３３３、第４リード４の端子部端面４２３、連結部端面４３３、および第５リード５の端子部端面５２３が、封止樹脂８の樹脂側面８３と互いに面一である場合について説明したが、これに限られない。これらの各端面は、樹脂側面８３から突出していてもよいし、樹脂側面８３から凹んでいてもよい。また、これらの各端面は、平坦であってもよいし、湾曲していてもよいし、凹凸が形成されていてもよい。また、これらの各端面の形状も限定されない。
〔第２実施形態〕
図１６〜図１８に基づき、本開示の第２実施形態にかかる、半導体装置Ａ２が配線基板Ｂ２に実装された実装構造について説明する。これらの図において、先述した半導体装置Ａ１および配線基板Ｂ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１６は、半導体装置Ａ２を示す平面図であり、図２に対応する図である。図１６においては、理解の便宜上、封止樹脂８を透過して、封止樹脂８の外形を想像線（二点鎖線）で示している。図１７は、半導体装置Ａ２が配線基板Ｂ２に実装された実装構造を示す部分平面図であり、図１０に対応する図である。図１８は、配線基板Ｂ２を示す部分平面図であって、半導体装置Ａ２を搭載する前の配線基板Ｂ２を示しており、図１５に対応する図である。図１８においては、理解の便宜上、半導体装置Ａ２を想像線（二点鎖線）で示している。
本実施形態にかかる半導体装置Ａ２は、第４リード４および第５リード５の配置位置が半導体装置Ａ１とは異なる。また、本実施形態にかかる配線基板Ｂ２は、各配線９２の形状および配置が配線基板Ｂ１とは異なる。
本実施形態にかかる半導体装置Ａ２は、図１６に示すように、第２リード２がｘ方向の全体に広がっている。第２リード２は、端子部２２０がｘ方向に４個並んで配置されている。また、第４リード４は、ｘ方向の一方側の端部（図１６において左側の端部）の、第３リード３と第１リード１の連結部１２０との間に配置されている。第５リード５は、ｘ方向の一方側の端部の、第１リード１の２個の連結部１２０の間に配置されている。つまり、第４リード４および第５リード５は、ｙ方向において、第２リード２と第３リード３との間に配置されている。
本実施形態にかかる配線基板Ｂ２は、図１８に示すように、第１配線９２１、第３配線９２３、および第４配線９２４の形状および配置が、配線基板Ｂ１と異なる。第１配線９２１は、ｘ方向に延びる直行部９２１ａと、直行部９２１ａの先端部からｙ方向の他方端側（図１８においては左端側）に突出した突出部９２１ｄとを備えている。突出部９２１ｄの先端側には、パッド９４１が形成されている。また、直行部９２１ａの先端部から等間隔でｘ方向に並ぶ４個のパッド９４２が形成されている。第３配線９２３は、ｙ方向において第１配線９２１と第２配線９２２との間に配置され、ｘ方向に延びている。第３配線９２３は、先端部にパッド９４４が形成されている。パッド９４４は、第４リード４の位置に合わせて配置されている。第４配線９２４は、ｙ方向において第１配線９２１と第３配線９２３との間に配置され、ｘ方向に延びている。第４配線９２４は、先端部にパッド９４５が形成されている。パッド９４５は、第５リード５の位置に合わせて配置されている。
本実施形態においても、第１リード１は、第１配線９２１を介して、第２リード２に電気的に接続している。また、第１リード１は半導体素子６の第４電極６４に電気的に接続し、第２リード２は半導体素子６の第１電極６１に電気的に接続している。したがって、第４電極６４は第１電極６１に導通している。これにより、トラップされた電子が第４電極６４を介して放出されるので、電流コラプスの発生が抑制される。したがって、半導体素子６または半導体装置Ａ２において、電流コラプスの対策がなされていない場合でも、電流コラプスを抑制可能である。
また、本実施形態によると、第３配線９２３および第４配線９２４は、第１配線９２１と第２配線９２２との間に配置されてｘ方向に延びている。これにより、配線基板Ｂ２は、配線基板Ｂ１と比較して、第３配線９２３および第４配線９２４を短くでき、また、基材９１上で配線９２１〜９２４を形成するための領域の面積を小さくできる。
〔第３実施形態〕
図１９および図２０に基づき、本開示の第３実施形態にかかる、半導体装置Ａ３が配線基板Ｂ３に実装された実装構造について説明する。これらの図において、先述した半導体装置Ａ１および配線基板Ｂ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図１９は、半導体装置Ａ３が配線基板Ｂ３に実装された実装構造を示す部分平面図であり、図１０に対応する図である。図２０は、配線基板Ｂ３を示す部分平面図であって、半導体装置Ａ３を搭載する前の配線基板Ｂ３を示しており、図１５に対応する図である。図２０においては、理解の便宜上、半導体装置Ａ３を想像線（二点鎖線）で示している。
本実施形態にかかる半導体装置Ａ３は、第５リード５の配置位置が半導体装置Ａ１とは異なる。また、本実施形態にかかる配線基板Ｂ３は、各配線９２の形状および配置が配線基板Ｂ１とは異なる。
本実施形態にかかる半導体装置Ａ３は、図１９に破線で示すように、第２リード２がｘ方向において第４リード４の手前まで延びている。第２リード２は、端子部２２０がｘ方向に３個並んで配置されている。また、第５リード５は、ｘ方向の一方側の端部（図１９において下側の端部）の、第１リード１の２個の連結部１２０の間に配置されている。つまり、第５リード５は、ｙ方向において、第２リード２と第３リード３との間に配置されている。
本実施形態にかかる配線基板Ｂ３は、図２０に示すように、第１配線９２１および第４配線９２４の形状および配置が、配線基板Ｂ１と異なる。第１配線９２１は、ｘ方向に延びる直行部９２１ａと、直行部９２１ａの先端部からｙ方向の他方端側（図２０においては左端側）に突出した突出部９２１ｄとを備えている。突出部９２１ｄの先端側には、パッド９４１が形成されている。また、直行部９２１ａの先端部から等間隔でｘ方向に並ぶ３個のパッド９４２が形成されている。第４配線９２４は、ｙ方向において第１配線９２１と第２配線９２２との間に配置され、ｘ方向に延びている。第４配線９２４は、先端部にパッド９４５が形成されている。パッド９４５は、第５リード５の位置に合わせて配置されている。
本実施形態においても、第１リード１は、第１配線９２１を介して、第２リード２に電気的に接続している。また、第１リード１は半導体素子６の第４電極６４に電気的に接続し、第２リード２は半導体素子６の第１電極６１に電気的に接続している。したがって、第４電極６４は第１電極６１に導通している。これにより、トラップされた電子が第４電極６４を介して放出されるので、電流コラプスの発生が抑制される。したがって、半導体素子６または半導体装置Ａ３において、電流コラプスの対策がなされていない場合でも、電流コラプスを抑制可能である。
また、本実施形態によると、第３配線９２３は、直行部９２３ａとパッド９４４とにつながる迂回部９２３ｂを備えている。これにより、第３配線９２３は、第１リード１に対してｙ方向一方側に配置された第４リード４を、パッド９４１に対してｙ方向他方側に配置された直行部９２３ａに導通させることできる。また、第４配線９２４は、第１配線９２１と第２配線９２２との間に配置されてｘ方向に延びている。これにより、配線基板Ｂ３は、配線基板Ｂ１と比較して、第４配線９２４を短くでき、また、基材９１上で配線９２１〜９２４を形成するための領域の面積を小さくできる。
〔第４実施形態〕
図２１および図２２に基づき、本開示の第４実施形態にかかる、半導体装置Ａ４が配線基板Ｂ４に実装された実装構造について説明する。これらの図において、先述した半導体装置Ａ１および配線基板Ｂ１と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図２１は、半導体装置Ａ４が配線基板Ｂ４に実装された実装構造を示す部分平面図であり、図１０に対応する図である。図２２は、配線基板Ｂ４を示す部分平面図であって、半導体装置Ａ４を搭載する前の配線基板Ｂ４を示しており、図１５に対応する図である。図２２においては、理解の便宜上、半導体装置Ａ４を想像線（二点鎖線）で示している。
本実施形態にかかる半導体装置Ａ４は、第４リード４の配置位置が半導体装置Ａ１とは異なる。また、本実施形態にかかる配線基板Ｂ４は、各配線９２の形状および配置が配線基板Ｂ１とは異なる。
本実施形態にかかる半導体装置Ａ４は、図２１に破線で示すように、第５リード５が、半導体装置Ａ４の角部（図２１においては右上の角部）に配置され、第２リード２がｘ方向において第５リード５の手前まで延びている。第２リード２は、端子部２２０がｘ方向に３個並んで配置されている。また、第４リード４は、ｘ方向の一方側の端部（図２１において下側の端部）の、第３リード３と第１リード１の連結部１２０との間に配置されている。つまり、第４リード４は、ｙ方向において、第２リード２と第３リード３との間に配置されている。
本実施形態にかかる配線基板Ｂ４は、図２２に示すように、第１配線９２１および第３配線９２３の形状および配置が、配線基板Ｂ１と異なる。第１配線９２１は、ｘ方向に延びる直行部９２１ａと、直行部９２１ａの先端部からｙ方向の他方端側（図２２においては左端側）に突出した突出部９２１ｄとを備えている。突出部９２１ｄの先端側には、パッド９４１が形成されている。また、直行部９２１ａの先端部から等間隔でｘ方向に並ぶ３個のパッド９４２が形成されている。第３配線９２３は、ｙ方向において第１配線９２１と第２配線９２２との間に配置され、ｘ方向に延びている。第３配線９２３は、先端部にパッド９４４が形成されている。パッド９４４は、第４リード４の位置に合わせて配置されている。
本実施形態においても、第１リード１は、第１配線９２１を介して、第２リード２に電気的に接続している。また、第１リード１は半導体素子６の第４電極６４に電気的に接続し、第２リード２は半導体素子６の第１電極６１に電気的に接続している。したがって、第４電極６４は第１電極６１に導通している。これにより、トラップされた電子が第４電極６４を介して放出されるので、電流コラプスの発生が抑制される。したがって、半導体素子６または半導体装置Ａ３において、電流コラプスの対策がなされていない場合でも、電流コラプスを抑制可能である。
また、本実施形態によると、第４配線９２４は、直行部９２４ａとパッド９４５とにつながる延伸部９２４ｂを備えている。これにより、第４配線９２４は、第２リード２のｘ方向他方側に配置された第５リード５を、直行部９２４ａに導通させることできる。また、第３配線９２３は、第１配線９２１と第２配線９２２との間に配置されてｘ方向に延びている。これにより、配線基板Ｂ４は、配線基板Ｂ１と比較して、第３配線９２３を短くでき、また、基材９１上で配線９２１〜９２４を形成するための領域の面積を小さくできる。
〔第５実施形態〕
図２３および図２４に基づき、本開示の第５実施形態にかかる、半導体装置Ａ１の実装構造について説明する。上記第１〜４実施形態では、半導体装置Ａ１（Ａ２，Ａ３，Ａ４）が配線基板Ｂ１（Ｂ２，Ｂ３，Ｂ４）に実装された実装構造について説明した。しかし、本開示にかかる半導体装置の実装構造は、配線基板に実装される際の実装構造に限定されない。本実施形態では、半導体装置Ａ１が複数のリードに接続された半導体モジュールＣ１における実装構造について説明する。半導体モジュールＣ１は、たとえばＩＰＭ（Intelligent Power Module）であり、半導体装置Ａ１、制御装置を含む複数の電子部品、複数のリード９５、および封止樹脂を備えている。
図２３は、半導体装置Ａ１が実装された半導体モジュールＣ１を示す部分平面図であり、図１０に対応する図である。図２３においては、理解の便宜上、封止樹脂８を透過している。図２４は、半導体モジュールＣ１を示す部分平面図であり、さらに半導体装置Ａ１を透過した図である。図２４においては、理解の便宜上、半導体装置Ａ１を想像線（二点鎖線）で示している。なお、図２３および図２４においては、半導体装置Ａ１が搭載される部分とその周辺だけを示している。半導体モジュールＣ１には他の電子部品も含まれているが、図示および説明を省略する。
本実施形態にかかる半導体モジュールＣ１における半導体装置Ａ１の実装構造は、半導体装置Ａ１が複数のリード９５に実装されている点で、第１実施形態にかかる半導体装置Ａ１の実装構造とは異なる。
図２４に示すように、複数のリード９５は、リード９５１、リード９５２、リード９５３、およびリード９５４を含んでいる。リード９５１、リード９５２、リード９５３、およびリード９５４は、半導体装置Ａ１を支持し、半導体装置Ａ１に接続している。リード９５１は、ｘ方向に延び、角（図２４においては右上の角）に切り欠き部分がある。リード９５２は、リード９５１のｙ方向他方側（図２４においては左側）に配置され、ｘ方向に延びている。リード９５３およびリード９５４は、リード９５１の切り欠き部分からｙ方向に延びている。リード９５４は、リード９５１とリード９５３とに挟まれている。
半導体装置Ａ１は、樹脂裏面８２を複数のリード９５に向けて実装されている。第１リード１は、搭載部裏面１１２が導電接合部材９９によってリード９５１に接合されて、リード９５１に電気的に接続されている。第２リード２は、ワイヤボンディング部裏面２１２および端子部裏面２２２が導電接合部材９９によってリード９５１に接合されて、リード９５１に電気的に接続されている。本実施形態においては、リード９５１が本開示の「導電体」に相当する。第３リード３は、ワイヤボンディング部裏面３１２および端子部裏面３２２が導電接合部材９９によってリード９５２に接合されて、リード９５２に電気的に接続されている。第４リード４は、ワイヤボンディング部裏面４１２および端子部裏面４２２が導電接合部材９９によってリード９５３に接合されて、リード９５３に電気的に接続されている。第５リード５は、ワイヤボンディング部裏面５１２および端子部裏面５２２が導電接合部材９９によってリード９５４に接合されて、リード９５４に電気的に接続されている。
本実施形態によると、第１リード１は、リード９５１を介して、第２リード２に電気的に接続している。また、第１リード１は半導体素子６の第４電極６４に電気的に接続し、第２リード２は半導体素子６の第１電極６１に電気的に接続している。したがって、第４電極６４は第１電極６１に導通している。これにより、トラップされた電子が第４電極６４を介して放出されるので、電流コラプスの発生が抑制される。したがって、半導体素子６または半導体装置Ａ３において、電流コラプスの対策がなされていない場合でも、電流コラプスを抑制可能である。
本開示にかかる半導体装置の実装構造は、先述した実施形態に限定されるものではない。本開示にかかる半導体装置の実装構造の各部の具体的な構成は、種々に設計変更自在である。
〔付記１〕
電子走行層が形成された半導体素子を有する半導体装置と、
前記半導体装置に接続する導電体と、
を備え、
前記半導体素子は、厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子主面に配置された第１電極と、を備え、
前記半導体装置は、前記素子裏面に接合された第１リードと、前記第１リードから離間して配置され、前記第１電極に電気的に接続された第２リードと、を備え、
前記導電体は、前記第１リードおよび前記第２リードが接合されている、
半導体装置の実装構造。
〔付記２〕
前記電子走行層は、窒化物半導体からなる、
付記１に記載の半導体装置の実装構造。
〔付記３〕
前記窒化物半導体は、ＧａＮである、
付記２に記載の半導体装置の実装構造。
〔付記４〕
前記半導体素子は、
前記電子走行層に対して前記素子裏面側に配置された素子基板と、
前記電子走行層に対して前記素子主面側に配置され、かつ、窒化物半導体からなる電子供給層と、
をさらに備える、
付記１ないし３のいずれかに記載の半導体装置の実装構造。
〔付記５〕
前記半導体装置は、前記半導体素子を覆う封止樹脂をさらに備え、
前記第１リードの、前記厚さ方向において前記素子裏面と同じ方向を向く面は、前記封止樹脂から露出している、
付記１ないし４のいずれかに記載の半導体装置の実装構造。
〔付記６〕
前記半導体装置は、前記第１電極と前記第２リードとに接合されるボンディングワイヤをさらに備えている、
付記１ないし５のいずれかに記載の半導体装置の実装構造。
〔付記７〕
基材と前記基材に形成された複数の配線とを有し、前記半導体装置が実装される配線基板をさらに備え、
前記導電体は、前記複数の配線に含まれる第１配線である、
付記１ないし６のいずれかに記載の半導体装置の実装構造。
〔付記８〕
前記半導体素子は、前記素子主面に配置された第２電極および第３電極をさらに備え、
前記半導体装置は、
前記第２電極に電気的に接続された第３リードと、
前記第３電極に電気的に接続された第４リードと、
をさらに備える、
付記７に記載の半導体装置の実装構造。
〔付記９〕
前記第２リードおよび前記第３リードは、前記厚さ方向視において、前記第１リードを挟んで互いに反対側に配置される、
付記８に記載の半導体装置の実装構造。
〔付記１０〕
前記厚さ方向視において、前記第１リードと前記第３リードとの離間距離は、前記第１リードと前記第２リードとの離間距離より大きい、
付記９に記載の半導体装置の実装構造。
〔付記１１〕
前記第１電極はソース電極であり、
前記第２電極はドレイン電極であり、
前記第３電極はゲート電極である、
付記８ないし１０のいずれかに記載の半導体装置の実装構造。
〔付記１２〕
前記複数の配線は、
前記第３リードが接合されている第２配線と、
前記第４リードが接合されている第３配線と、
をさらに含む、
付記８ないし１１のいずれかに記載の半導体装置の実装構造。
〔付記１３〕
前記第４リードは、前記厚さ方向視において、前記第１リードに対して、第３リードとは反対側に配置され、
前記第２配線は、前記厚さ方向視において、前記第１配線と前記第３配線との間に配置されている、
付記１２に記載の半導体装置の実装構造。
〔付記１４〕
前記第４リードは、前記厚さ方向視において、前記第２リードと第３リードとの間に配置され、
前記第３配線は、前記厚さ方向視において、前記第１配線と前記第２配線との間に配置されている、
付記１２に記載の半導体装置の実装構造。
〔付記１５〕
前記第１電極に電気的に接続され、前記第１電極の電位を出力する第５リードをさらに備え、
前記複数の配線は、前記第５リードが接合されている第４配線をさらに含む、
付記１２ないし１４のいずれかに記載の半導体装置の実装構造。
〔付記１６〕
前記第５リードは、前記厚さ方向視において、前記第１リードに対して、第３リードとは反対側に配置され、
前記第４配線は、前記厚さ方向視において、前記第１配線に対して、前記第２配線とは反対側に配置されている、
付記１５に記載の半導体装置の実装構造。
〔付記１７〕
前記第５リードは、前記厚さ方向視において、前記第２リードと第３リードとの間に配置され、
前記第４配線は、前記厚さ方向視において、前記第１配線と前記第２配線との間に配置されている、
付記１５に記載の半導体装置の実装構造。
Ａ１〜Ａ４：半導体装置
１ ：第１リード
１１０ ：搭載部
１１１ ：搭載部主面
１１２ ：搭載部裏面
１１３ ：搭載部裏面側凹部
１２０ ：連結部
１２１ ：連結部主面
１２２ ：連結部裏面
１２３ ：連結部端面
２ ：第２リード
２１０ ：ワイヤボンディング部
２１１ ：ワイヤボンディング部主面
２１２ ：ワイヤボンディング部裏面
２１３ ：ワイヤボンディング部裏面側凹部
２２０ ：端子部
２２１ ：端子部主面
２２２ ：端子部裏面
２２３ ：端子部端面
２３０ ：連結部
２３１ ：連結部主面
２３２ ：連結部裏面
２３３ ：連結部端面
３ ：第３リード
３１０ ：ワイヤボンディング部
３１１ ：ワイヤボンディング部主面
３１２ ：ワイヤボンディング部裏面
３１３ ：ワイヤボンディング部裏面側凹部
３２０ ：端子部
３２１ ：端子部主面
３２２ ：端子部裏面
３２３ ：端子部端面
３３０ ：連結部
３３１ ：連結部主面
３３２ ：連結部裏面
３３３ ：連結部端面
４ ：第４リード
４１０ ：ワイヤボンディング部
４１１ ：ワイヤボンディング部主面
４１２ ：ワイヤボンディング部裏面
４１３ ：ワイヤボンディング部裏面側凹部
４２０ ：端子部
４２１ ：端子部主面
４２２ ：端子部裏面
４２３ ：端子部端面
４３０ ：連結部
４３１ ：連結部主面
４３２ ：連結部裏面
４３３ ：連結部端面
５ ：第５リード
５１０ ：ワイヤボンディング部
５１１ ：ワイヤボンディング部主面
５１２ ：ワイヤボンディング部裏面
５１３ ：ワイヤボンディング部裏面側凹部
５２０ ：端子部
５２１ ：端子部主面
５２２ ：端子部裏面
５２３ ：端子部端面
６ ：半導体素子
６ａ ：素子主面
６ｂ ：素子裏面
６０ ：素子本体
６０１ ：素子基板
６０２ ：バッファ層
６０３ ：第１窒化物半導体層
６０４ ：第２窒化物半導体層
６０５ ：第３窒化物半導体層
６０６ ：保護膜
６１ ：第１電極
６２ ：第２電極
６３ ：第３電極
６４ ：第４電極
７１〜７４：ボンディングワイヤ
８ ：封止樹脂
８１ ：樹脂主面
８２ ：樹脂裏面
８３ ：樹脂側面
１０ ：リードフレーム
１０１０ ：主面
１０２０ ：切断線
Ｂ１〜Ｂ４：配線基板
９１ ：基材
９２ ：配線
９３ ：保護膜
９４ ：パッド
９９ ：導電接合部材
９２１ ：第１配線
９２１ａ ：直行部
９２１ｂ ：第１突出部
９２１ｃ ：第２突出部
９２１ｄ ：突出部
９２２ ：第２配線
９２３ ：第３配線
９２３ａ ：直行部
９２３ｂ ：迂回部
９２４ ：第４配線
９２４ａ ：直行部
９２４ｂ ：延伸部
９４１〜９４５：パッド
Ｃ１ ：半導体モジュール
９５，９５〜９５４：リード

Claims (17)

  1. 電子走行層が形成された半導体素子を有する半導体装置と、
    前記半導体装置に接続する導電体と、
    を備え、
    前記半導体素子は、厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子主面に配置された第１電極と、を備え、
    前記半導体装置は、前記素子裏面に接合された第１リードと、前記第１リードから離間して配置され、前記第１電極に電気的に接続された第２リードと、を備え、
    前記導電体は、前記第１リードおよび前記第２リードが接合されている、
    半導体装置の実装構造。
  2. 前記電子走行層は、窒化物半導体からなる、
    請求項１に記載の半導体装置の実装構造。
  3. 前記窒化物半導体は、ＧａＮである、
    請求項２に記載の半導体装置の実装構造。
  4. 前記半導体素子は、
    前記電子走行層に対して前記素子裏面側に配置された素子基板と、
    前記電子走行層に対して前記素子主面側に配置され、かつ、窒化物半導体からなる電子供給層と、
    をさらに備える、
    請求項１ないし３のいずれかに記載の半導体装置の実装構造。
  5. 前記半導体装置は、前記半導体素子を覆う封止樹脂をさらに備え、
    前記第１リードの、前記厚さ方向において前記素子裏面と同じ方向を向く面は、前記封止樹脂から露出している、
    請求項１ないし４のいずれかに記載の半導体装置の実装構造。
  6. 前記半導体装置は、前記第１電極と前記第２リードとに接合されるボンディングワイヤをさらに備えている、
    請求項１ないし５のいずれかに記載の半導体装置の実装構造。
  7. 基材と前記基材に形成された複数の配線とを有し、前記半導体装置が実装される配線基板をさらに備え、
    前記導電体は、前記複数の配線に含まれる第１配線である、
    請求項１ないし６のいずれかに記載の半導体装置の実装構造。
  8. 前記半導体素子は、前記素子主面に配置された第２電極および第３電極をさらに備え、
    前記半導体装置は、
    前記第２電極に電気的に接続された第３リードと、
    前記第３電極に電気的に接続された第４リードと、
    をさらに備える、
    請求項７に記載の半導体装置の実装構造。
  9. 前記第２リードおよび前記第３リードは、前記厚さ方向視において、前記第１リードを挟んで互いに反対側に配置される、
    請求項８に記載の半導体装置の実装構造。
  10. 前記厚さ方向視において、前記第１リードと前記第３リードとの離間距離は、前記第１リードと前記第２リードとの離間距離より大きい、
    請求項９に記載の半導体装置の実装構造。
  11. 前記第１電極はソース電極であり、
    前記第２電極はドレイン電極であり、
    前記第３電極はゲート電極である、
    請求項８ないし１０のいずれかに記載の半導体装置の実装構造。
  12. 前記複数の配線は、
    前記第３リードが接合されている第２配線と、
    前記第４リードが接合されている第３配線と、
    をさらに含む、
    請求項８ないし１１のいずれかに記載の半導体装置の実装構造。
  13. 前記第４リードは、前記厚さ方向視において、前記第１リードに対して、第３リードとは反対側に配置され、
    前記第２配線は、前記厚さ方向視において、前記第１配線と前記第３配線との間に配置されている、
    請求項１２に記載の半導体装置の実装構造。
  14. 前記第４リードは、前記厚さ方向視において、前記第２リードと第３リードとの間に配置され、
    前記第３配線は、前記厚さ方向視において、前記第１配線と前記第２配線との間に配置されている、
    請求項１２に記載の半導体装置の実装構造。
  15. 前記第１電極に電気的に接続され、前記第１電極の電位を出力する第５リードをさらに備え、
    前記複数の配線は、前記第５リードが接合されている第４配線をさらに含む、
    請求項１２ないし１４のいずれかに記載の半導体装置の実装構造。
  16. 前記第５リードは、前記厚さ方向視において、前記第１リードに対して、第３リードとは反対側に配置され、
    前記第４配線は、前記厚さ方向視において、前記第１配線に対して、前記第２配線とは反対側に配置されている、
    請求項１５に記載の半導体装置の実装構造。
  17. 前記第５リードは、前記厚さ方向視において、前記第２リードと第３リードとの間に配置され、
    前記第４配線は、前記厚さ方向視において、前記第１配線と前記第２配線との間に配置されている、
    請求項１５に記載の半導体装置の実装構造。
JP2020094484A 2020-05-29 2020-05-29 半導体装置の実装構造 Pending JP2021190556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020094484A JP2021190556A (ja) 2020-05-29 2020-05-29 半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020094484A JP2021190556A (ja) 2020-05-29 2020-05-29 半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JP2021190556A true JP2021190556A (ja) 2021-12-13

Family

ID=78847362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020094484A Pending JP2021190556A (ja) 2020-05-29 2020-05-29 半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JP2021190556A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070615A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070615A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP7260224B2 (ja) 半導体装置
JP6973406B2 (ja) 半導体モジュール
US8575744B2 (en) Semiconductor device and lead frame thereof
JP7137558B2 (ja) 半導体装置
US10535625B2 (en) Semiconductor device with first and second transistors and support part
KR101614669B1 (ko) 전력용 반도체 장치
JP2019192751A (ja) 半導体装置
WO2021251126A1 (ja) 半導体装置
JP2015005681A (ja) 半導体装置及びその製造方法
WO2021200336A1 (ja) 電子装置
JP2018170478A (ja) 電流検出用抵抗器
JP2020188177A (ja) 半導体装置
JP2017107937A (ja) 電力用半導体装置
JP2007027404A (ja) 半導体装置
JP2021190556A (ja) 半導体装置の実装構造
WO2021200166A1 (ja) 半導体装置
WO2021002225A1 (ja) 半導体装置
CN115335983A (zh) 半导体器件及半导体器件的制造方法
JP2007027403A (ja) 半導体装置
US20230361006A1 (en) Semiconductor device
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method
WO2023243306A1 (ja) 半導体装置
WO2022074971A1 (ja) 半導体装置
JP7018965B2 (ja) 電子モジュール
JP7264630B2 (ja) 電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416