JP2022032210A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2022032210A JP2022032210A JP2020135770A JP2020135770A JP2022032210A JP 2022032210 A JP2022032210 A JP 2022032210A JP 2020135770 A JP2020135770 A JP 2020135770A JP 2020135770 A JP2020135770 A JP 2020135770A JP 2022032210 A JP2022032210 A JP 2022032210A
- Authority
- JP
- Japan
- Prior art keywords
- slit slt
- contact
- storage device
- slit
- semiconductor storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】半導体記憶装置の歩留まりを向上させる。【解決手段】実施形態の半導体記憶装置は、基板と、複数の部材SLTと、複数の導電体層と、複数のピラーMPとを含む。基板は、複数のブロック領域BLKを含む。複数のブロック領域は、各々が第1方向に延伸して設けられ、且つ第2方向に並んで配置される。複数の導電体層は、第3方向に並び且つ互いに離れて設けられ、複数の部材によって分断されている。複数のピラーは、複数のブロック領域毎に複数の導電体層を貫通して設けられる。複数の部材うち少なくとも1つの部材が、第1方向に並んだ第1部分NPと第2部分WPとを含む。部材の第2方向の幅が、第1部分NPよりも第2部分WPの方が大きい。部材の第1部分NPと第2部分WPとが、同じ層構造を含む。【選択図】図9
Description
実施形態は、半導体記憶装置に関する。
データを不揮発に記憶することが可能なNAND型フラッシュメモリが知られている。
半導体記憶装置の歩留まりを向上させる。
実施形態の半導体記憶装置は、基板と、複数の部材と、複数の導電体層と、複数のピラーとを含む。基板は、複数のブロック領域を含む。複数のブロック領域は、各々が第1方向に延伸して設けられ、且つ第1方向と交差する第2方向に並んで配置される。複数の部材の各々は、第1方向に延伸して設けられ、複数のブロック領域のそれぞれの境界部分に配置される。複数の導電体層は、第1方向及び前記第2方向のそれぞれと交差する第3方向に並び且つ互いに離れて設けられ、複数の部材によって分断されている。複数のピラーは、複数のブロック領域毎に複数の導電体層を貫通して設けられ、導電体層と交差した部分のそれぞれがメモリセルとして機能する。複数の部材のうち少なくとも1つの部材が、第1方向に並んで配置された複数の第1部分と複数の第1部分の間に各第1部分と隣り合って配置された第2部分とを含む。部材の第2方向の幅が、第1部分及び第2部分の一方部分が第1部分及び第2部分の他方部分よりも大きく、一方部分の第1方向の長さが他方部分の第2方向の幅よりも大きい。部材の第1部分と第2部分とが、同じ層構造を含む。
以下に、実施形態について図面を参照して説明する。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は模式的又は概念的なものであり、各図面の寸法及び比率等は必ずしも現実のものと同一とは限らない。本発明の技術的思想は、構成要素の形状、構造、配置等によって特定されるものではない。
尚、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。参照符号を構成する文字の後の数字は、同じ文字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために使用される。同じ文字を含んだ参照符号で示される要素を相互に区別する必要がない場合、これらの要素はそれぞれ文字のみを含んだ参照符号により参照される。
[実施形態]
以下に、実施形態に係る半導体記憶装置1について説明する。
以下に、実施形態に係る半導体記憶装置1について説明する。
[1]半導体記憶装置1の構成
[1-1]半導体記憶装置1の全体構成
図1は、実施形態に係る半導体記憶装置1の構成例を示している。半導体記憶装置1は、データを不揮発に記憶することが可能なNAND型フラッシュメモリであり、外部のメモリコントローラ2によって制御可能である。図1に示すように、半導体記憶装置1は、例えばメモリセルアレイ10、コマンドレジスタ11、アドレスレジスタ12、シーケンサ13、ドライバモジュール14、ロウデコーダモジュール15、並びにセンスアンプモジュール16を備えている。
[1-1]半導体記憶装置1の全体構成
図1は、実施形態に係る半導体記憶装置1の構成例を示している。半導体記憶装置1は、データを不揮発に記憶することが可能なNAND型フラッシュメモリであり、外部のメモリコントローラ2によって制御可能である。図1に示すように、半導体記憶装置1は、例えばメモリセルアレイ10、コマンドレジスタ11、アドレスレジスタ12、シーケンサ13、ドライバモジュール14、ロウデコーダモジュール15、並びにセンスアンプモジュール16を備えている。
メモリセルアレイ10は、複数のブロックBLK0~BLKn(nは1以上の整数)を含んでいる。ブロックBLKは、データを不揮発に記憶することが可能な複数のメモリセルの集合であり、例えばデータの消去単位として使用される。また、メモリセルアレイ10には、複数のビット線及び複数のワード線が設けられる。各メモリセルは、例えば1つのビット線と1つのワード線とに関連付けられている。メモリセルアレイ10の詳細な構成については後述する。
コマンドレジスタ11は、半導体記憶装置1がメモリコントローラ2から受信したコマンドCMDを保持する。コマンドCMDは、例えばシーケンサ13に読み出し動作、書き込み動作、消去動作等を実行させる命令を含んでいる。
アドレスレジスタ12は、半導体記憶装置1がメモリコントローラ2から受信したアドレス情報ADDを保持する。アドレス情報ADDは、例えばブロックアドレスBAd、ページアドレスPAd、及びカラムアドレスCAdを含んでいる。例えば、ブロックアドレスBAd、ページアドレスPAd、及びカラムアドレスCAdは、それぞれブロックBLK、ワード線、及びビット線の選択に使用される。
シーケンサ13は、半導体記憶装置1全体の動作を制御する。例えば、シーケンサ13は、コマンドレジスタ11に保持されたコマンドCMDに基づいてドライバモジュール14、ロウデコーダモジュール15、及びセンスアンプモジュール16等を制御して、読み出し動作、書き込み動作、消去動作等を実行する。
ドライバモジュール14は、読み出し動作、書き込み動作、消去動作等で使用される電圧を生成する。そして、ドライバモジュール14は、例えばアドレスレジスタ12に保持されたページアドレスPAdに基づいて、選択されたワード線に対応する信号線に生成した電圧を印加する。
ロウデコーダモジュール15は、アドレスレジスタ12に保持されたブロックアドレスBAdに基づいて、対応するメモリセルアレイ10内の1つのブロックBLKを選択する。そして、ロウデコーダモジュール15は、例えば選択されたワード線に対応する信号線に印加された電圧を、選択されたブロックBLK内の選択されたワード線に転送する。
センスアンプモジュール16は、書き込み動作において、メモリコントローラ2から受信した書き込みデータDATに応じて、各ビット線に所望の電圧を印加する。また、センスアンプモジュール16は、読み出し動作において、ビット線の電圧に基づいてメモリセルに記憶されたデータを判定し、判定結果を読み出しデータDATとしてメモリコントローラ2に転送する。
以上で説明された半導体記憶装置1及びメモリコントローラ2は、それらの組み合わせにより1つの半導体装置を構成しても良い。このような半導体装置としては、例えばSDTMカードのようなメモリカードや、SSD(solid state drive)等が挙げられる。
[1-2]メモリセルアレイ10の回路構成
図2は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の回路構成の一例を示し、メモリセルアレイ10に含まれた複数のブロックBLKのうち1つのブロックBLKを表示している。図2に示すように、ブロックBLKは、例えば5つのストリングユニットSU0~SU4を含んでいる。
図2は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の回路構成の一例を示し、メモリセルアレイ10に含まれた複数のブロックBLKのうち1つのブロックBLKを表示している。図2に示すように、ブロックBLKは、例えば5つのストリングユニットSU0~SU4を含んでいる。
各ストリングユニットSUは、ビット線BL0~BLm(mは1以上の整数)にそれぞれ関連付けられた複数のNANDストリングNSを含んでいる。各NANDストリングNSは、例えばメモリセルトランジスタMT0~MT7、並びに選択トランジスタST1及びST2を含んでいる。各メモリセルトランジスタMTは、制御ゲート及び電荷蓄積層を含み、データを不揮発に保持する。選択トランジスタST1及びST2のそれぞれは、各種動作時におけるストリングユニットSUの選択に使用される。
各NANDストリングNSにおいて、メモリセルトランジスタMT0~MT7は、直列に接続される。選択トランジスタST1のドレインは、関連付けられたビット線BLに接続される。選択トランジスタST1のソースは、直列に接続されたメモリセルトランジスタMT0~MT7の一端に接続される。選択トランジスタST2のドレインは、直列に接続されたメモリセルトランジスタMT0~MT7の他端に接続される。選択トランジスタST2のソースは、ソース線SLに接続される。
同一のブロックBLKにおいて、メモリセルトランジスタMT0~MT7の制御ゲートは、それぞれワード線WL0~WL7に接続される。ストリングユニットSU0内の複数の選択トランジスタST1のゲートは、選択ゲート線SGD0に接続される。ストリングユニットSU1内の複数の選択トランジスタST1のゲートは、選択ゲート線SGD1に接続される。ストリングユニットSU2内の複数の選択トランジスタST1のゲートは、選択ゲート線SGD2に接続される。ストリングユニットSU3内の複数の選択トランジスタST1のゲートは、選択ゲート線SGD3に接続される。ストリングユニットSU4内の複数の選択トランジスタST1のゲートは、選択ゲート線SGD4に接続される。複数の選択トランジスタST2のゲートは、選択ゲート線SGSに接続される。
ビット線BL0~BLmには、それぞれ異なるカラムアドレスが割り当てられる。各ビット線BLは、複数のブロックBLK間で同一のカラムアドレスが割り当てられたNANDストリングNSによって共有される。ワード線WL0~WL7のそれぞれは、ブロックBLK毎に設けられる。ソース線SLは、例えば複数のブロックBLK間で共有される。
1つのストリングユニットSU内で共通のワード線WLに接続された複数のメモリセルトランジスタMTの集合は、例えばセルユニットCUと呼ばれる。例えば、それぞれが1ビットデータを記憶するメモリセルトランジスタMTを含むセルユニットCUの記憶容量が、「1ページデータ」として定義される。セルユニットCUは、メモリセルトランジスタMTが記憶するデータのビット数に応じて、2ページデータ以上の記憶容量を有し得る。
尚、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の回路構成は、以上で説明された構成に限定されない。例えば、各ブロックBLKが含むストリングユニットSUの個数や、各NANDストリングNSが含むメモリセルトランジスタMT並びに選択トランジスタST1及びST2の個数は、それぞれ任意の個数でも良い。
[1-3]メモリセルアレイ10の構造
以下に、実施形態に係る半導体記憶装置1の備えるメモリセルアレイ10の構造の一例について説明する。尚、以下で参照される図面において、X方向はワード線WLの延伸方向に対応し、Y方向はビット線BLの延伸方向に対応し、Z方向は半導体記憶装置1の形成に使用される半導体基板の表面に対する鉛直方向に対応している。平面図には、図を見易くするためにハッチングが適宜付加されている。平面図に付加されたハッチングは、ハッチングが付加された構成要素の素材や特性とは必ずしも関連していない。断面図では、図を見易くするために、構成の図示が適宜省略されている。各図面に示された構成は、適宜簡略化されて示されている。
以下に、実施形態に係る半導体記憶装置1の備えるメモリセルアレイ10の構造の一例について説明する。尚、以下で参照される図面において、X方向はワード線WLの延伸方向に対応し、Y方向はビット線BLの延伸方向に対応し、Z方向は半導体記憶装置1の形成に使用される半導体基板の表面に対する鉛直方向に対応している。平面図には、図を見易くするためにハッチングが適宜付加されている。平面図に付加されたハッチングは、ハッチングが付加された構成要素の素材や特性とは必ずしも関連していない。断面図では、図を見易くするために、構成の図示が適宜省略されている。各図面に示された構成は、適宜簡略化されて示されている。
[1-3-1]メモリセルアレイ10の平面レイアウト
図3は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の平面レイアウトの一例を示し、4つのブロックBLK0~BLK3に対応する領域を表示している。図3に示すように、メモリセルアレイ10の平面レイアウトは、例えば、X方向において、メモリ領域MA、並びに引出領域HA1及びHA2に分割される。また、メモリセルアレイ10は、複数のスリットSLT及びSHEを含んでいる。
図3は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の平面レイアウトの一例を示し、4つのブロックBLK0~BLK3に対応する領域を表示している。図3に示すように、メモリセルアレイ10の平面レイアウトは、例えば、X方向において、メモリ領域MA、並びに引出領域HA1及びHA2に分割される。また、メモリセルアレイ10は、複数のスリットSLT及びSHEを含んでいる。
メモリ領域MAは、複数のNANDストリングNSを含んでいる。また、メモリ領域MAは、複数のシャント領域SAを含んでいる。シャント領域SAの各々は、Y方向に延伸した領域であり、例えばソース線SLに対応するシャント配線を含んでいる。引出領域HA1及びHA2は、メモリ領域MAを挟んでいる。引出領域HA1及びHA2のそれぞれは、積層配線(例えば、ワード線WL並びに選択ゲート線SGD及びSGS)と、ロウデコーダモジュール15との間の接続に使用される領域である。
複数のスリットSLTは、それぞれがX方向に沿って延伸して設けられた部分を有し、Y方向に並んでいる。各スリットSLTは、X方向においてメモリ領域MA並びに引出領域HA1及びHA2を横切っている。また、各スリットSLTは、例えば、絶縁体や板状のコンタクトが埋め込まれた構造を有している。そして、各スリットSLTは、当該スリットSLTを介して隣り合う配線(例えば、ワード線WL0~WL7、並びに選択ゲート線SGD及びSGS)を分断している。
複数のスリットSHEは、それぞれがX方向に沿って延伸して設けられた部分を有し、Y方向に並んでいる。本例では、4つのスリットSHEが、隣り合うスリットSLTの間のそれぞれに配置されている。各スリットSHEは、X方向においてメモリ領域MAを横切り、各スリットSHEの一端が引出領域HA1に含まれ、他端が引出領域HA2に含まれている。また、各スリットSHEは、例えば、絶縁体が埋め込まれた構造を有している。そして、各スリットSLTは、当該スリットSLTを介して隣り合う配線(少なくとも、選択ゲート線SGD)を分断している。
以上で説明されたメモリセルアレイ10の平面レイアウトでは、スリットSLTによって区切られた領域のそれぞれが、1つのブロックBLKに対応している。また、スリットSLT及びSHEによって区切られた領域のそれぞれが、1つのストリングユニットSUに対応している。そして、メモリセルアレイ10には、例えば図3に示されたレイアウトが、Y方向に繰り返し配置される。
尚、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の平面レイアウトは、以上で説明されたレイアウトに限定されない。例えば、隣り合うスリットSLTの間に配置されるスリットSHEの数は、任意の数に設計され得る。隣り合うスリットSLTの間に形成されるストリングユニットSUの個数は、隣り合うスリットSLTの間に配置されたスリットSHEの数に基づいて変更され得る。
[1-3-2]メモリセルアレイ10のメモリ領域MAにおける構造
(メモリセルアレイ10のメモリ領域MAにおける平面レイアウト)
図4は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10のメモリ領域MAにおける詳細な平面レイアウトの一例を示し、1つのブロックBLK(すなわち、ストリングユニットSU0~SU4)を含む領域を表示している。図4に示すように、メモリ領域MAにおいてメモリセルアレイ10は、複数のメモリピラーMP、複数のコンタクトCV、及び複数のビット線BLを含んでいる。また、各スリットSLTは、コンタクトLI及びスペーサSPを含んでいる。
(メモリセルアレイ10のメモリ領域MAにおける平面レイアウト)
図4は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10のメモリ領域MAにおける詳細な平面レイアウトの一例を示し、1つのブロックBLK(すなわち、ストリングユニットSU0~SU4)を含む領域を表示している。図4に示すように、メモリ領域MAにおいてメモリセルアレイ10は、複数のメモリピラーMP、複数のコンタクトCV、及び複数のビット線BLを含んでいる。また、各スリットSLTは、コンタクトLI及びスペーサSPを含んでいる。
メモリピラーMPの各々は、例えば1つのNANDストリングNSとして機能する。複数のメモリピラーMPは、隣り合う2つのスリットSLTの間の領域において、例えば24列の千鳥状に配置される。そして、例えば、紙面の上側から数えて、5列目のメモリピラーMPと、10列目のメモリピラーMPと、15列目のメモリピラーMPと、20列目のメモリピラーMPとのそれぞれに、1つのスリットSHEが重なっている。
複数のビット線BLは、それぞれがY方向に延伸して設けられた部分を有し、X方向に並んでいる。各ビット線BLは、ストリングユニットSU毎に、少なくとも1つのメモリピラーMPと重なるように配置されている。本例では、2つのビット線BLが、1つのメモリピラーMPと重なるように配置されている。メモリピラーMPと重なっている複数のビット線BLのうち1つのビット線BLと、当該メモリピラーMPとの間は、コンタクトCVを介して電気的に接続される。
例えば、スリットSHEと接触しているメモリピラーMPと、ビット線BLとの間のコンタクトCVは、省略される。言い換えると、異なる2つの選択ゲート線SGDに接したメモリピラーMPとビット線BLとの間のコンタクトCVは、省略される。隣り合うスリットSLT間におけるメモリピラーMPやスリットSHE等の個数及び配置は、図4を用いて説明された構成に限定されず、適宜変更され得る。各メモリピラーMPと重なるビット線BLの数は、任意の数に設計され得る。
コンタクトLIは、X方向に延伸して設けられた部分を有する導電体である。スペーサSPは、コンタクトLIの側面に設けられた絶縁体である。言い換えると、コンタクトLIは、スペーサSPによって挟まれている。コンタクトLIと、当該コンタクトLIとY方向に隣り合う導電体(例えば、ワード線WL0~WL7、並びに選択ゲート線SGD及びSGS)との間は、スペーサSPによって離隔及び絶縁される。
(メモリセルアレイ10のメモリ領域MAにおける断面構造)
図5は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10のメモリ領域MAにおける断面構造の一例を示し、図4のV-V線に沿った断面を表示している。図5に示すように、メモリセルアレイ10は、P型ウェル領域20、絶縁体層22~28、及び導電体層30~33をさらに含んでいる。
図5は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10のメモリ領域MAにおける断面構造の一例を示し、図4のV-V線に沿った断面を表示している。図5に示すように、メモリセルアレイ10は、P型ウェル領域20、絶縁体層22~28、及び導電体層30~33をさらに含んでいる。
P型ウェル領域20は、半導体基板の表面近傍に設けられ、P型不純物(例えばボロン)を含んでいる。また、P型ウェル領域20は、N型半導体領域21を含んでいる。N型半導体領域21は、P型ウェル領域20の表面近傍に設けられたN型不純物の拡散領域である。N型半導体領域21には、例えばリンがドープされている。
P型ウェル領域20の上には、絶縁体層22が設けられる。絶縁体層22の上には、導電体層30と絶縁体層23とが交互に積層される。導電体層30は、例えばXY平面に沿って広がった板状に形成される。積層された複数の導電体層30は、選択ゲート線SGSとして使用される。導電体層30は、例えばタングステンを含んでいる。
最上層の導電体層30の上には、絶縁体層24が設けられる。絶縁体層24の上には、導電体層31と絶縁体層25とが交互に積層される。導電体層31は、例えばXY平面に沿って広がった板状に形成される。積層された複数の導電体層31は、P型ウェル領域20側から順に、それぞれワード線WL0~WL7として使用される。導電体層31は、例えばタングステンを含んでいる。
最上層の導電体層31の上には、絶縁体層26が設けられる。絶縁体層26の上には、導電体層32と絶縁体層27とが交互に積層される。導電体層32は、例えばXY平面に沿って広がった板状に形成される。積層された複数の導電体層32は、選択ゲート線SGDとして使用される。導電体層32は、例えばタングステンを含んでいる。
最上層の導電体層32の上には、絶縁体層28が設けられる。絶縁体層28の上には、導電体層33が設けられる。導電体層33は、例えばY方向に延伸したライン状に形成され、ビット線BLとして使用される。つまり、図示せぬ領域において、複数の導電体層33が、X方向に沿って配列している。導電体層33は、例えば銅を含んでいる。
メモリピラーMPの各々は、Z方向に沿って延伸して設けられ、絶縁体層22~27、及び導電体層30~32を貫通している。メモリピラーMPの底部は、P型ウェル領域20に接している。メモリピラーMPと複数の導電体層30とが交差した部分が、選択トランジスタST2として機能する。メモリピラーMPと1つの導電体層31とが交差した部分が、1つのメモリセルトランジスタMTとして機能する。メモリピラーMPと複数の導電体層32とが交差した部分が、選択トランジスタST1として機能する。
また、メモリピラーMPの各々は、例えばコア部材40、半導体層41、積層膜42を含んでいる。コア部材40は、Z方向に沿って延伸して設けられる。例えば、コア部材40の上端は、最上層の導電体層32よりも上層に含まれ、コア部材40の下端は、P型ウェル領域20よりも上方の層内に含まれる。半導体層41は、コア部材40の周囲を覆っている。メモリピラーMPの下部において、半導体層41の一部が、P型ウェル領域20に接触している。積層膜42は、半導体層41とP型ウェル領域20とが接触した部分を除いて、半導体層41の側面及び底面を覆っている。コア部材40は、例えば酸化シリコン等の絶縁体を含んでいる。半導体層41は、例えばシリコンを含んでいる。
メモリピラーMP内の半導体層41の上面には、柱状のコンタクトCVが設けられる。図示された領域には、4つのメモリピラーMPのうち、2つのメモリピラーMPにそれぞれ対応する2つのコンタクトCVが表示されている。メモリ領域MAにおいて、スリットSHEと重ならない且つコンタクトCVが接続されていないメモリピラーMPには、図示されない領域においてコンタクトCVが接続される。
コンタクトCVの上面には、1つの導電体層33、すなわち1つのビット線BLが接触している。1つの導電体層33には、スリットSLT及びSHEによって区切られた空間のそれぞれにおいて、1つのコンタクトCVが接続される。つまり、導電体層33の各々には、隣り合うスリットSLT及びSHEの間に設けられたメモリピラーMPと、隣り合う2つのスリットSHEの間に設けられたメモリピラーMPとが電気的に接続される。
スリットSLTは、例えばXZ平面に沿って設けられた部分を有し、導電体層30~32を分断している。スリットSLT内のコンタクトLIは、スリットSLTに沿って設けられている。コンタクトLIの上端の一部は、絶縁体層28と接触している。コンタクトLIの下端は、N型半導体領域21と接触している。スペーサSPは、コンタクトLIと導電体層30~32との間に少なくとも設けられる。コンタクトLIと、導電体層30~32との間は、スペーサSPによって離隔及び絶縁されている。
スリットSHEは、例えばXZ平面に沿って設けられた部分を有し、少なくとも複数の導電体層32を分断している。スリットSHEの上端は、絶縁体層28と接触している。スリットSHEの下端は、絶縁体層26と接触している。スリットSHEは、例えば酸化シリコン等の絶縁体を含んでいる。スリットSHEの上端とスリットSLTの上端とは、揃っていても良いし、揃っていなくても良い。また、スリットSHEの上端とメモリピラーMPの上端とは、揃っていても良いし、揃っていなくても良い。
図6は、実施形態に係る半導体記憶装置1におけるメモリピラーMPの断面構造の一例を示し、図5のVI-VI線に沿った断面を表示している。より具体的には、図6は、P型ウェル領域20の表面に平行且つ導電体層31を含む層におけるメモリピラーMPの断面構造を表示している。図6に示すように、積層膜42は、例えばトンネル絶縁膜43、絶縁膜44、及びブロック絶縁膜45を含んでいる。
導電体層31を含む断面において、コア部材40は、例えばメモリピラーMPの中央部に設けられる。半導体層41は、コア部材40の側面を囲っている。トンネル絶縁膜43は、半導体層41の側面を囲っている。絶縁膜44は、トンネル絶縁膜43の側面を囲っている。ブロック絶縁膜45は、絶縁膜44の側面を囲っている。導電体層31は、ブロック絶縁膜45の側面を囲っている。
半導体層41は、メモリセルトランジスタMT0~MT7並びに選択トランジスタST1及びST2のチャネル(電流経路)として使用される。トンネル絶縁膜43及びブロック絶縁膜45のそれぞれは、例えば酸化シリコンを含んでいる。絶縁膜44は、メモリセルトランジスタMTの電荷蓄積層として使用され、例えば窒化シリコンを含んでいる。これにより、各メモリピラーMPは、1つのNANDストリングNSとして機能し得る。
実施形態に係る半導体記憶装置1は、最下層の導電体層30に電圧を印加することによって、P型ウェル領域20及びN型半導体領域21の表面近傍に、メモリピラーMP内の半導体層41とコンタクトLIとの間の電流経路を形成することが出来る。これにより、半導体記憶装置1は、ビット線BLとコンタクトLIとの間でメモリピラーMPを介した電流を流すことが出来る。つまり、スリットSLT内に設けられたコンタクトLIは、ソース線SLの一部として使用され得る。
[1-3-3]メモリセルアレイ10の引出領域HAにおける構造
(メモリセルアレイ10の引出領域HAにおける平面レイアウト)
図7は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の引出領域HA1における詳細な平面レイアウトの一例を示し、隣り合うブロックBLKe及びBLKoに対応する領域を表示している。“BLKe”は、偶数番号のブロックBLKに対応し、“BLKo”は、奇数番号のブロックBLKに対応している。また、図7は、引出領域HA1の近傍におけるメモリ領域MAの一部も表示している。
(メモリセルアレイ10の引出領域HAにおける平面レイアウト)
図7は、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10の引出領域HA1における詳細な平面レイアウトの一例を示し、隣り合うブロックBLKe及びBLKoに対応する領域を表示している。“BLKe”は、偶数番号のブロックBLKに対応し、“BLKo”は、奇数番号のブロックBLKに対応している。また、図7は、引出領域HA1の近傍におけるメモリ領域MAの一部も表示している。
尚、実施形態に係る半導体記憶装置1では、メモリセルアレイ10の引出領域HA1における構造と、メモリセルアレイ10の引出領域HA2における構造とが類似している。このため、以下では、メモリセルアレイ10の引出領域HA1における構造に基づいて、メモリセルアレイ10の引出領域HA1及びHA2における構造について説明する。
図7に示すように、引出領域HA1において、選択ゲート線SGS、ワード線WL0~WL7、及び選択ゲート線SGDのそれぞれは、上層の配線層(導電体層)と重ならない部分(テラス部分)を有している。本例では、選択ゲート線SGSのテラス部分と、選択ゲート線SGDのテラス部分とのそれぞれが、複数設けられている。また、引出領域HA1においてメモリセルアレイ10は、複数のコンタクトCCを含んでいる。
引出領域HA1において、上層の配線層と重ならない部分の形状は、階段(step)、段丘(terrace)、畦石(rimstone)等と類似している。具体的には、選択ゲート線SGSとワード線WL0との間、ワード線WL0とワード線WL1との間、・・・、ワード線WL6とワード線WL7との間、ワード線WL7と選択ゲート線SGDとの間に、それぞれ段差が設けられる。本例では、X方向に段差を有する階段構造が、選択ゲート線SGSの端部と、ワード線WL0~WL7の端部と、選択ゲート線SGDの端部とによって形成されている。
引出領域HA1とブロックBLKeとが重なる領域では、複数のコンタクトCCが、選択ゲート線SGS、ワード線WL0~WL7、及び選択ゲート線SGD0~SGD4のそれぞれのテラス部分の上に、それぞれ設けられる。本例では、選択ゲート線SGSの複数のテラス部分の上と、選択ゲート線SGDの複数のテラス部分の上とのそれぞれに、複数のコンタクトCCが設けられている。そして、引出領域HA1とブロックBLKoとが重なる領域では、積層配線に対するコンタクトCCが省略される。
一方で、図示が省略されているが、引出領域HA2とブロックBLKoとが重なる領域では、複数のコンタクトCCが、選択ゲート線SGS、ワード線WL0~WL7、及び選択ゲート線SGD0~SGD4のそれぞれのテラス部分の上に、それぞれ設けられる。そして、引出領域HA2とブロックBLKeとが重なる領域では、積層配線に対するコンタクトCCが省略される。このように、引出領域HA2におけるブロックBLKoの平面レイアウトは、引出領域HA1におけるブロックBLKeの構造をX方向及びY方向のそれぞれに反転させたレイアウトと同様であり、引出領域HA2におけるブロックBLKeの平面レイアウトは、引出領域HA1におけるブロックBLKoの構造をX方向及びY方向のそれぞれに反転させたレイアウトと同様である。
選択ゲート線SGS、ワード線WL0~WL7、及び選択ゲート線SGD0~SGD4のそれぞれは、対応するコンタクトCCを介してロウデコーダモジュール15に電気的に接続される。つまり、選択ゲート線SGS、ワード線WL0~WL7、及び選択ゲート線SGD0~SGD4のそれぞれには、例えば引出領域HA1及びHA2の少なくとも一方に配置されたコンタクトCCから電圧が印加される。尚、各配線層には、引出領域HA1と、引出領域HA2とのそれぞれにコンタクトCCが接続されても良い。この場合、例えばワード線WLは、引出領域HA1内のコンタクトCCと引出領域HA2内のコンタクトCCとの両方から電圧が印加される。
(メモリセルアレイ10の引出領域HAにおける断面構造)
図8は、実施形態に係る半導体記憶装置1の備えるメモリセルアレイ10の引出領域HA1における断面構造の一例を示し、図7のVIII-VIII線に沿った断面を表示している。図8に示すように、引出領域HA1においてメモリセルアレイ10は、複数の導電体層34をさらに含んでいる。そして、選択ゲート線SGSに対応する複数の導電体層30の端部と、ワード線WLに対応する複数の導電体層31の端部と、選択ゲート線SGDに対応する複数の導電体層33の端部とが、階段状に設けられている。
図8は、実施形態に係る半導体記憶装置1の備えるメモリセルアレイ10の引出領域HA1における断面構造の一例を示し、図7のVIII-VIII線に沿った断面を表示している。図8に示すように、引出領域HA1においてメモリセルアレイ10は、複数の導電体層34をさらに含んでいる。そして、選択ゲート線SGSに対応する複数の導電体層30の端部と、ワード線WLに対応する複数の導電体層31の端部と、選択ゲート線SGDに対応する複数の導電体層33の端部とが、階段状に設けられている。
複数のコンタクトCCは、選択ゲート線SGS、ワード線WL0~WL7、及び選択ゲート線SGDのそれぞれのテラス部分の上に、それぞれ設けられる。各コンタクトCCの上には、1つの導電体層34が設けられる。各導電体層34は、ロウデコーダモジュール15と電気的に接続され、例えば導電体層33と同じ層に含まれている。これにより、導電体層30、31及び32のそれぞれと、ロウデコーダモジュール15との間が、コンタクトCC及び導電体層34を介して電気的に接続される。
尚、メモリセルアレイ10の引出領域HAにおける構造は、以上で説明された構造に限定されない。例えば、選択ゲート線SGDに対応する複数の導電体層32は、少なくとも1つのテラス部分を有していれば良い。複数の導電体層32の端部が重なっている場合、例えば当該複数の導電体層32の端部を貫通するコンタクトが設けられる。これにより、複数の導電体層32が短絡され、共通の選択ゲート線SGDとして使用され得る。
[1-3-4]メモリセルアレイ10のシャント領域SAにおける構造
(メモリセルアレイ10のシャント領域SAにおける平面レイアウト)
図9は、実施形態に係る半導体記憶装置1のメモリセルアレイ10のシャント領域SAにおける詳細な平面レイアウトの一例であり、1つのブロックBLKを含む領域を表示している。また、図9は、シャント領域SAの近傍におけるメモリ領域MAの一部も表示している。図9に示すように、シャント領域SAにおいてメモリセルアレイ10は、シャント線SH、複数のコンタクトV0、及び複数のメモリピラーMPをさらに含んでいる。
(メモリセルアレイ10のシャント領域SAにおける平面レイアウト)
図9は、実施形態に係る半導体記憶装置1のメモリセルアレイ10のシャント領域SAにおける詳細な平面レイアウトの一例であり、1つのブロックBLKを含む領域を表示している。また、図9は、シャント領域SAの近傍におけるメモリ領域MAの一部も表示している。図9に示すように、シャント領域SAにおいてメモリセルアレイ10は、シャント線SH、複数のコンタクトV0、及び複数のメモリピラーMPをさらに含んでいる。
シャント線SHは、Y方向に延伸して設けられた部分を有している。シャント線SHの線幅は、ビット線BLの線幅よりも太い。シャント線SHは、複数のスリットSLTと交差している。各スリットSLT内のコンタクトLIとシャント線SHとの間には、例えば3つのコンタクトV0が設けられる。そして、各スリットSLT内のコンタクトLIとシャント線SHとの間は、3つのコンタクトV0を介して電気的に接続される。これにより、シャント線SHは、各スリットSLTに含まれたコンタクトLIを短絡している。つまり、シャント線SHは、ソース線SLの一部として使用される。
複数のメモリピラーMPは、メモリ領域MA内と同様に、例えば24列の千鳥状に配置される。シャント領域SAにおいて、メモリピラーMPに対するコンタクトCVは、例えば省略される。尚、シャント領域SA内のメモリピラーMPは、少なくともシャント線SHに接続されていなければ良い。また、シャント領域SAにおけるメモリピラーMPの配置は、データの記憶に使用されるメモリピラーMPの形状を保障することが可能であれば、その他の配置であっても良い。
シャント領域SAにおいて、各スリットSLTは、少なくとも1つの幅広部WPを有している。本例では、各スリットSLTが、シャント領域SA内で互いに離れた3つの幅広部WPを有している。これに対して、シャント領域SAにおける互いに離れた幅広部WPの間、及びシャント領域SA外に設けられたスリットSLTの部分のことを、通常部NPと呼ぶ。シャント領域SA及びシャント領域SA外において、複数の通常部NPがそれぞれ幅広部WPと隣り合うように、X方向に沿って複数配列される。スリットSLTの幅広部WPのY方向の幅は、スリットSLTの通常部NPのY方向の幅よりも広い。スリットSLTの通常部NPのX方向の長さは、スリットSLTの幅広部WPのX方向の長さよりも長い。スリットSLTの幅広部WPのX方向の長さは、スリットSLTの通常部NPのY方向の幅より大きい。
尚、データの記憶に使用されるメモリピラーMPが配置された領域にスリットSLTの幅広部WPが配置された場合、スリットSLTとメモリピラーMPとが接触するおそれがある。このため、データの記憶に使用されるメモリピラーMPが配置された領域と隣り合うスリットSLTは、通常部NPであることが好ましい。また、スリットSLTの幅広部WPは、少なくとも1つのシャント領域SAに設けられていれば良い。幅広部WPの配置は、スリットSLT毎に異なっていても良い。
(メモリセルアレイ10のシャント領域SAにおける断面構造)
図10及び図11のそれぞれは、実施形態に係る半導体記憶装置1の備えるメモリセルアレイ10のシャント領域SAにおける断面構造の一例を示している。以下に、図10及び図11を用いて、メモリセルアレイ10のシャント領域SAにおける断面構造と、スリットSLTの通常部NP及び幅広部WPの差異について説明する。
図10及び図11のそれぞれは、実施形態に係る半導体記憶装置1の備えるメモリセルアレイ10のシャント領域SAにおける断面構造の一例を示している。以下に、図10及び図11を用いて、メモリセルアレイ10のシャント領域SAにおける断面構造と、スリットSLTの通常部NP及び幅広部WPの差異について説明する。
図10は、メモリピラーMPの断面とスリットSLTの通常部NPの断面とを含み、図9のX-X線に沿った断面を表示している。図10に示すように、シャント領域SAにおいてメモリセルアレイ10は、導電体層35をさらに含んでいる。
導電体層35は、例えば絶縁体層28の上に設けられる。導電体層35は、例えばY方向に延伸したライン状に形成され、シャント線SHとして使用される。導電体層35は、例えば銅を含んでいる。スリットSLT内のコンタクトLIの上面には、柱状のコンタクトV0が設けられる。コンタクトV0の上面には、1つの導電体層35、すなわち1つのシャント線SHが接触している。1つの導電体層35には、Y方向に並んだ複数のスリットSLT内のそれぞれのコンタクトLIが接続される。つまり、導電体層35は、複数のコンタクトLIの間を短絡している。
スリットSLTの通常部NPは、例えばボーイング形状を有している。言い換えると、スリットSLTの通常部NPは、Z方向の中間部が膨らんだ形状を有している。以下では、スリットSLTの通常部NPの底部における幅を、“WBn”と呼ぶ。スリットSLTの通常部NPの中間部で最も太い部分における幅を、“WMn”と呼ぶ。スリットSLTの通常部NPの上部における幅を、“WUn”と呼ぶ。つまり、スリットSLTの通常部NPでは、少なくともWMnが、WBn及びWUnのそれぞれよりも大きい。
また、スリットSLTの通常部NPでは、コンタクトLIにシーム(Seam)が形成されている。スリットSLTの通常部NPに形成されたシームは、少なくともスリットSLTのWMnに対応する部分と交差している。尚、本明細書において“シーム”は、CVD(Chemical Vapor Deposition)等によってスリット内に部材が形成された場合に、対向する2つの面から成長した部材が接触した部分のことを示している。当該部分では、部材が連続的に形成されず、境界が残り得る。このため、シームは、スリットSLTの延伸方向と直交する断面によって確認され得る。
図11は、メモリピラーMPの断面とスリットSLTの幅広部WPの断面とを含み、図9のXI-XI線に沿った断面を表示している。図11に示すように、スリットSLTの幅広部WPを含む断面構造は、図10に示されたスリットSLTの通常部NPを含む断面構造に対して、スリットSLTの形状のみが異なっている。
スリットSLTの幅広部WPは、通常部NPと同様に、ボーイング形状を有している。以下では、スリットSLTの幅広部WPの底部における幅を、“WBb”と呼ぶ。スリットSLTの幅広部WPの中間部で最も太い部分における幅を、“WMb”と呼ぶ。スリットSLTの幅広部WPの上部における幅を、“WUb”と呼ぶ。つまり、スリットSLTの幅広部WPでは、少なくともWMbが、WBb及びWUbのそれぞれよりも大きい。また、スリットSLTの幅広部WPと通常部NPとを比較すると、WBb、WMb及びWUbは、それぞれWBn、WMn及びWUnよりも大きい。
また、スリットSLTの幅広部WPでは、コンタクトLIにボイド(Void)が形成されている。スリットSLTの幅広部WPに形成されたボイドは、少なくともスリットSLTのWMbに対応する部分と交差している。尚、本明細書において“ボイド”は、CVD(Chemical Vapor Deposition)等によってスリット内に部材が形成された場合に、スリット内で成長した部材によって囲まれた空間部分のことを示している。このため、ボイドは、スリットSLTの延伸方向と直交する断面によって確認され得る。
尚、実施形態に係る半導体記憶装置1が備えるメモリセルアレイ10のシャント領域SAにおける構造は、以上で説明された構造に限定されない。例えば、シャント線SHとコンタクトLIとの間を接続するコンタクトV0の数は、任意に設計され得る。複数のコンタクトLIの短絡には、導電体層35の上方に設けられた導電体層がさらに利用されても良い。コンタクトV0は、スリットSLTの通常部NPと幅広部WPとのどちらに配置されても良い。コンタクトV0がスリットSLTの幅広部WPに配置される場合には、コンタクトV0の形成時におけるオーバーレイのマージンが広がり得る。
[2]半導体記憶装置1の製造方法
メモリセルが三次元に積層された半導体記憶装置1では、ワード線WL等の配線が積層されている。このような積層配線を形成する方法としては、犠牲部材を用いたリプレース処理が知られている。図12は、実施形態に係る半導体記憶装置1におけるリプレース処理の流れの一例を示し、メモリ領域MAの一部の断面を簡略化して表示している。図12(1)~(3)は、リプレース処理の代表的な工程に対応している。
メモリセルが三次元に積層された半導体記憶装置1では、ワード線WL等の配線が積層されている。このような積層配線を形成する方法としては、犠牲部材を用いたリプレース処理が知られている。図12は、実施形態に係る半導体記憶装置1におけるリプレース処理の流れの一例を示し、メモリ領域MAの一部の断面を簡略化して表示している。図12(1)~(3)は、リプレース処理の代表的な工程に対応している。
まず、図12(1)に示すように、犠牲部材SMが積層される。簡潔に述べると、絶縁体層25と犠牲部材SMとが交互に積層され、積層された絶縁体層25と犠牲部材SMとを貫通するメモリピラーMPが形成される。犠牲部材SMは、例えば窒化シリコンを含んでいる。そして、図示されない領域において、犠牲部材SMの端部が加工され、引出領域HA内に犠牲部材SMの階段構造が形成される。それから、当該階段構造の段差部分に絶縁体層28が埋め込まれ、ウエハ上の構造体の上面が、CMP(Chemical Mechanical Polishing)等によって平坦化される。
次に、図12(2)に示すように、犠牲部材SMが除去される。簡潔に述べると、まず積層された犠牲部材SMを分断するスリットSLTが形成される。そして、スリットSLTを介したエッチングによって、積層された犠牲部材SMが選択的に除去される。このとき、犠牲部材SMが除去された構造体における立体構造は、メモリピラーMP等によって維持される。その後、CVD(Chemical Vapor Deposition)等によって、犠牲部材SMが除去された空間に導電体層が形成される。その後、スリットSLT内に設けられた導電体が除去され、異なる層に設けられた導電体層30~32が分離される。
最後に、図12の(3)に示すように、スリットSLT内にスペーサSP及びコンタクトLIが形成されることによって、スリットSLTが埋め込まれる。ここで、図13を参照して、実施形態に係る半導体記憶装置1におけるスリットSLTの埋め込み処理の具体的な流れの一例について説明する。
図13は、スリットSLTの通常部NP及び幅広部WPを含む平面図と、通常部NPの断面構造を含む当該平面図のA-A’断面と、幅広部WPの断面構造を含む当該平面図のB-B’断面とを示している。図13に示すように、スリットSLTの埋め込み処理は、ステップS11~S13にそれぞれ対応して複数の状態を形成し得る。
ステップS11の処理では、スペーサSPの形成と、エッチバック処理とが実行される。具体的には、まずスペーサSPに対応する絶縁膜が、例えばCVD等によって形成される。当該絶縁膜は、スリットSLTの側面だけでなく、スリットSLTの底部にも形成される。このため、エッチバック処理が実行され、スリットSLTの底部に形成された絶縁膜が除去される。これにより、スリットSLTの底部において、半導体基板の表面(N型半導体領域21)が露出した状態になる。
ステップS12及びS13の処理では、スリットSLTに対する導電体50の埋め込みが実行される。ステップS12及びS13の間は、当該埋め込み処理の経過時間が異なっている。また、スリットSLTに埋め込まれる導電体50の形成には、例えばCVDが使用される。つまり、導電体50の形成には、ガスを用いた化学反応が利用される。以下に、ステップS12及びS13のそれぞれの詳細について説明する。
まずステップS12に示すように、導電体50の形成の進行に伴って、スリットSLTの通常部NPの上部が、形成された導電体50によって閉塞する。そして、スリットSLTの通常部NPの中間部には、ボイドが形成される。一方で、スリットSLTの幅広部WPは、上部における幅が通常部NPよりも幅広部WPの方が広く、且つ長さが通常部NPの幅より大きいことによって、開口した状態を維持している。このとき、スリットSLTの幅広部WPと通常部NPとが連続的に設けられていることから、通常部NPに形成されたボイドに、幅広部WPの開口部分を介したガスが供給され得る状態が形成される。
ステップS12から導電体50の形成がさらに進行すると、スリットSLTの幅広部WPを介したガスの供給によって、通常部NPのボイド部分に導電体50が形成される。その結果、ステップS13に示すように、スリットSLTの通常部NPにシームが形成される。それから、スリットSLTの幅広部WPの上部が、形成された導電体50によって閉塞して、スリットSLTの幅広部WPの中間部に、ボイドが形成される。その後、スリットSLTの外部に形成された導電体50が、例えばCMP等によって除去される。これにより、スペーサSP及びコンタクトLIを含むスリットSLTの構造が形成される。
[3]実施形態の効果
以上で説明された実施形態に係る半導体記憶装置1に依れば、半導体記憶装置1の歩留まりを向上させることが出来る。以下に、実施形態に係る半導体記憶装置1における効果の詳細について、比較例を用いて説明する。
以上で説明された実施形態に係る半導体記憶装置1に依れば、半導体記憶装置1の歩留まりを向上させることが出来る。以下に、実施形態に係る半導体記憶装置1における効果の詳細について、比較例を用いて説明する。
図14は、実施形態の比較例におけるスリットSLTの構造の一例を示し、メモリ領域MA内で隣り合う2本のスリットSLTを含む領域を表示している。図14に示すように、実施形態の比較例における各スリットSLTは、通常部NPのみを有し、幅広部WPを有さない。このようにスリットSLTの幅が均一に形成された場合、スリットSLTの埋め込み処理におけるスリットSLTの上部の閉塞が、ほぼ同時に発生し得る。その結果、スリットSLT内のコンタクトLIに、連続的なボイドが形成される。
コンタクトLIに形成された連続的なボイドは、半導体プロセスの後工程における不良の発生の原因となり得る。具体的には、半導体記憶装置1をパッケージする際には、半導体基板すなわち半導体チップの薄膜化が実行される。そして、半導体チップの薄膜化による半導体チップの反り等によって、コンタクトLIに形成されたボイドを起点としたチップ割れが発生する場合がある。チップ割れの発生は、歩留まりの低下の原因となり、抑制されることが好ましい。
このようなチップ割れの発生を抑制するためには、例えばコンタクトLIの抗折強度を向上させることが望まれる。コンタクトLIの抗折強度は、例えば、ボイドの長さとの相関を有する。このため、コンタクトLI内のボイドを短くすることが、チップ割れの抑制に有効であると考えられる。そこで、実施形態に係る半導体記憶装置1は、スリットSLT内のボイドが不連続に形成された構造を有している。
図15は、実施形態におけるスリットSLTの構造の一例を示し、図14と同様の領域を表示している。図15に示すように、各スリットSLTは、スリット幅が意図的に変更された構造を有している。具体的には、各スリットSLTは、通常部NPと、幅広部WPとを有している。幅広部WPは、例えばシャント領域SAに配置され、メモリセルアレイ10の全体で略一定の間隔で設けられる。
スリットSLTの幅広部WPは、図13を用いて説明されたように、スリットSLTの埋め込み処理時に、通常部NPに形成されたボイドを埋め込むための経路として使用される。これにより、実施形態に係る半導体記憶装置1では、スリットSLTの通常部NPにおいてシームが形成され、幅広部WPにおいてボイドが残った構造が形成される。言い換えると、各スリットSLT内のボイドが、通常部NPにシームが形成されることによって、不連続に設けられる。
以上のように、実施形態に係る半導体記憶装置1は、スリットSLTの幅を周期的に太くすることによって、コンタクトLIにシームを形成することが出来る。そして、当該シームは、コンタクトLI内のボイドを短く且つ不連続にすることが出来、コンタクトLIの抗折強度を向上させることが出来る。従って、実施形態に係る半導体記憶装置1は、コンタクトLIのボイドを起点としたチップ割れの発生を抑制することが出来、歩留まりを向上させることが出来る。
[4]実施形態の変形例
実施形態に係る半導体記憶装置1は、種々の変形が可能である。以下に、実施形態の第1変形例、第2変形例、第3変形例、第4変形例、第5変形例、及び第6変形例について、実施形態と異なる点を説明する。
実施形態に係る半導体記憶装置1は、種々の変形が可能である。以下に、実施形態の第1変形例、第2変形例、第3変形例、第4変形例、第5変形例、及び第6変形例について、実施形態と異なる点を説明する。
(実施形態の第1変形例)
実施形態に係る半導体記憶装置1において、各スリットSLTは、幅広部WPの代わりに幅狭部TPを有していても良い。本例を実施形態の第1変形例として、以下に具体例を説明する。
実施形態に係る半導体記憶装置1において、各スリットSLTは、幅広部WPの代わりに幅狭部TPを有していても良い。本例を実施形態の第1変形例として、以下に具体例を説明する。
図16は、実施形態の第1変形例に係る半導体記憶装置1のメモリセルアレイ10のシャント領域SAにおける詳細な平面レイアウトの一例であり、図9と同様の領域を表示している。図16に示すように、実施形態の第1変形例におけるメモリセルアレイ10の平面レイアウトは、図9に示された実施形態におけるメモリセルアレイ10の平面レイアウトに対して、スリットSLTの形状のみが異なっている。
具体的には、実施形態の第1変形例のシャント領域SAでは、各スリットSLTが、少なくとも1つの幅狭部TPを有している。本例では、各スリットSLTが、シャント領域SA内で互いに離れた3つの幅狭部TPを有している。シャント領域SA及びシャント領域SA外において、複数の通常部NPがそれぞれ幅狭部TPと隣り合うように、X方向に沿って複数配列される。スリットSLTの幅狭部TPにおけるY方向の幅は、スリットSLTの通常部NPにおけるY方向の幅よりも狭い。スリットSLTの通常部NPのX方向の長さは、スリットSLTの幅狭部TPのX方向の長さ及びY方向の幅よりも長い。幅狭部TPのX方向の長さは、任意に設計され得る。幅狭部TPの配置は、スリットSLT毎に異なっていても良い。
図17及び図18のそれぞれは、実施形態の第1変形例に係る半導体記憶装置1の備えるメモリセルアレイ10のシャント領域SAにおける断面構造の一例を示している。以下に、図17及び図18を用いて、スリットSLTの通常部NP及び幅狭部TPの差異について説明する。尚、実施形態の第1変形例のメモリセルアレイ10は、スリットSLTの形状以外は、実施形態と同様の断面構造を有する。
図17は、メモリピラーMPの断面とスリットSLTの通常部NPの断面とを含み、図16のXVII-XVII線に沿った断面を表示している。図17に示すように、実施形態の第1変形例におけるスリットSLTの通常部NPでは、コンタクトLIにボイド(Void)が形成されている。スリットSLTの通常部NPに形成されたボイドは、少なくともスリットSLTのWMnに対応する部分と交差している。
図18は、メモリピラーMPの断面とスリットSLTの幅狭部TPの断面とを含み、図16のXVIII-XVIII線に沿った断面を表示している。図18に示すように、スリットSLTの幅狭部TPを含む断面構造は、図17に示されたスリットSLTの通常部NPを含む断面構造に対して、スリットSLTの形状のみが異なっている。
スリットSLTの幅狭部TPは、通常部NPと同様に、ボーイング形状を有している。以下では、スリットSLTの幅狭部TPの底部における幅を、“WBt”と呼ぶ。スリットSLTの幅狭部TPの中間部で最も太い部分における幅を、“WMt”と呼ぶ。スリットSLTの幅狭部TPの上部における幅を、“WUt”と呼ぶ。つまり、スリットSLTの幅狭部TPでは、少なくともWMtが、WBt及びWUtのそれぞれよりも大きい。また、スリットSLTの幅狭部TPと通常部NPとを比較すると、WBt、WMt及びWUtは、それぞれWBn、WMn及びWUnよりも小さい。
また、実施形態の第1変形例におけるスリットSLTの幅狭部TPでは、コンタクトLIにシーム(Seam)が形成されている。スリットSLTの幅狭部TPに形成されたシームは、少なくともスリットSLTのWMtに対応する部分と交差している。実施形態の第1変形例に係る半導体記憶装置1のその他の構造は、実施形態と同様である。
ここで、図19を参照して、実施形態の第1変形例に係る半導体記憶装置1におけるスリットSLTの埋め込み処理の具体的な流れの一例について説明する。図19は、スリットSLTの通常部NP及び幅狭部TPを含む平面図と、通常部NPの断面構造を含む当該平面図のA-A’断面と、幅狭部TPの断面構造を含む当該平面図のB-B’断面とを示している。図19に示すように、スリットSLTの埋め込み処理は、ステップS21~S23にそれぞれ対応して複数の状態を形成し得る。
ステップS21の処理では、実施形態のステップS11と同様に、スペーサSPの形成と、エッチバック処理とが実行される。これにより、スリットSLTの側面にスペーサSPが形成され、スリットSLTの底部において、半導体基板の表面が露出した状態になる。続くステップS22及びS23の処理では、実施形態のステップS12及びS13の処理と同様に、スリットSLTに対する導電体50の埋め込みが実行される。ステップS22及びS23の間は、当該埋め込み処理の経過時間が異なっている。
具体的には、まずステップS22に示すように、導電体50の形成の進行に伴って、スリットSLTの幅狭部TPの上部が、形成された導電体50によって閉塞する。そして、スリットSLTの幅狭部TPの中間部には、ボイドが形成される。一方で、スリットSLTの通常部NPは、上部における幅が幅狭部TPよりも通常部NPの方が広いことによって、開口した状態を維持している。このとき、スリットSLTの幅狭部TPと通常部NPとが連続的に設けられていることから、幅狭部TPに形成されたボイドに、通常部NPの開口部分を介したガスが供給され得る状態が形成される。
ステップS22から導電体50の形成がさらに進行すると、スリットSLTの通常部N
Pを介したガスの供給によって、幅狭部TPのボイド部分に導電体50が形成される。その結果、ステップS23に示すように、スリットSLTの幅狭部TPにシームが形成される。それから、スリットSLTの通常部NPの上部が、形成された導電体50によって閉塞して、スリットSLTの通常部NPの中間部に、ボイドが形成される。その後、スリットSLTの外部に形成された導電体50が、例えばCMP等によって除去される。これにより、スペーサSP及びコンタクトLIを含むスリットSLTの構造が形成される。
Pを介したガスの供給によって、幅狭部TPのボイド部分に導電体50が形成される。その結果、ステップS23に示すように、スリットSLTの幅狭部TPにシームが形成される。それから、スリットSLTの通常部NPの上部が、形成された導電体50によって閉塞して、スリットSLTの通常部NPの中間部に、ボイドが形成される。その後、スリットSLTの外部に形成された導電体50が、例えばCMP等によって除去される。これにより、スペーサSP及びコンタクトLIを含むスリットSLTの構造が形成される。
以下に、実施形態の第1変形例の効果の詳細について説明する。図20は、実施形態の第1変形例におけるスリットSLTの構造の一例を示し、図15と同様の領域を表示している。図20に示すように、各スリットSLTは、スリット幅が意図的に変更された構造を有している。具体的には、各スリットSLTは、通常部NPと、幅狭部TPとを有している。幅狭部TPは、例えばシャント領域SAに配置され、メモリセルアレイ10の全体で略一定の間隔で設けられる。
スリットSLTの通常部NPは、図19を用いて説明されたように、スリットSLTの埋め込み処理時に、幅狭部TPに形成されたボイドを埋め込むための経路として使用される。これにより、実施形態の第1変形例に係る半導体記憶装置1では、スリットSLTの幅狭部TPにおいてシームが形成され、通常部NPにおいてボイドが残った構造が形成される。言い換えると、各スリットSLT内のボイドが、幅狭部TPにシームが形成されることによって、不連続に設けられる。
以上のように、実施形態の第1変形例に係る半導体記憶装置1は、スリットSLTの幅を周期的に細くすることによってコンタクトLIにシームを形成することが出来、コンタクトLIの抗折強度を向上させることが出来る。従って、実施形態の第1変形例に係る半導体記憶装置1は、実施形態と同様に、コンタクトLIのボイドを起点としたチップ割れの発生を抑制することが出来、歩留まりを向上させることが出来る。
(実施形態の第2変形例)
実施形態に係る半導体記憶装置1において、各スリットSLTの幅広部WPは、引出領域HAに配置されても良い。本例を実施形態の第2変形例として、以下に図面を用いて具体例を説明する。
実施形態に係る半導体記憶装置1において、各スリットSLTの幅広部WPは、引出領域HAに配置されても良い。本例を実施形態の第2変形例として、以下に図面を用いて具体例を説明する。
図21は、実施形態の第2変形例に係る半導体記憶装置1が備えるメモリセルアレイ10の引出領域HAにおける詳細な平面レイアウトの一例を示し、図7と同様の領域を表示している。図21に示すように、実施形態の第2変形例では、メモリセルアレイ10の引出領域HA1内の各スリットSLTが、少なくとも1つの幅広部WPを有している。
引出領域HA内の各スリットSLTの幅広部WPは、少なくともコンタクトCCと接触しないように配置されていれば良い。また、引出領域HA内において、幅広部WPの配置及び個数は、スリットSLT毎に異なっていても良いし、同じであっても良い。実施形態の第2変形例に係る半導体記憶装置1のその他の構成は、実施形態と同様である。
このような場合においても、実施形態の第2変形例に係る半導体記憶装置1は、引出領域HA内でコンタクトLIにシームを形成することが出来、引出領域HA内のコンタクトLIの抗折強度を向上させることが出来る。従って、実施形態の第2変形例に係る半導体記憶装置1は、実施形態と同様に、コンタクトLIのボイドを起点としたチップ割れの発生を抑制することが出来、歩留まりを向上させることが出来る。
(実施形態の第3変形例)
実施形態に係る半導体記憶装置1において、メモリピラーMPは、複数のピラーがZ方向に連結された構造を有していても良い。また、スリットSLTを形成するエッチング工程は、複数工程に分けられても良い。本例を実施形態の第3変形例として、以下に図面を用いて具体例を説明する。
実施形態に係る半導体記憶装置1において、メモリピラーMPは、複数のピラーがZ方向に連結された構造を有していても良い。また、スリットSLTを形成するエッチング工程は、複数工程に分けられても良い。本例を実施形態の第3変形例として、以下に図面を用いて具体例を説明する。
図22は、実施形態の第3変形例に係る半導体記憶装置1が備えるメモリセルアレイ10のメモリ領域MAにおける断面構造の一例を示し、図10と同様の領域を表示している。図22に示すように、メモリピラーMPは、下部ピラーLMPと上部ピラーUMPとを有し、スリットSLTは、下部スリットLSTと上部スリットUSTとを有している。また、複数の導電体層31は、複数の導電体層31Lと、複数の導電体層31Lの上方に設けられた複数の導電体層31Uを含んでいる。
具体的には、メモリピラーMPは、下部ピラーLMPの上に、上部ピラーUMPが設けられた構造を有している。下部ピラーLMPと上部ピラーUMPとのそれぞれは、例えば実施形態で説明されたメモリピラーMPと類似した構造を有している。下部ピラーLMP内の半導体層41は、P型ウェル領域20に接触している。下部ピラーLMP内の半導体層41の上部に、上部ピラーUMP内の半導体層41の底部が接続されている。尚、メモリ領域MAでは、上部ピラーUMP内の半導体層41の上部に、コンタクトCVが接続される。また、下部ピラーLMP内の積層膜42と、上部ピラーUMP内の積層膜42とは、連続的に設けられても良いし、分かれて設けられても良い。
スリットSLTは、下部スリットLSTの上に、上部スリットUSTが設けられた構造を有している。下部スリットLSTと上部スリットUSTとは、異なるエッチング工程によって形成される。このため、スリットSLTは、下部スリットLSTと上部スリットUSTとの接合部分で括れた構造を有している。一方で、スリットSLT内のスペーサSP及びコンタクトLIは、例えば一括で形成される。この場合、スリットSLT内で、スペーサSPとコンタクトLIとのそれぞれは、連続的に設けられている。コンタクトLIの上部には、実施形態と同様に、コンタクトV0が接続され得る。
複数の導電体層30と複数の導電体層31Lとは、下部ピラーLMPによって貫通され、下部スリットLSTによって分断されている。複数の導電体層31Uと複数の導電体層32とは、上部ピラーUMPによって貫通され、上部スリットUSTによって分断されている。例えば、下部スリットLSTの上端の高さは、下部ピラーLMPの上端の高さと略等しい。一方で、上部スリットUSTの高さは、上部ピラーUMPの上端の高さよりも高い。最上層の導電体層31Lと最下層の導電体層31Uとの間の絶縁体層29の厚さは、隣り合う導電体層31Lの間の絶縁体層よりも厚く、且つ隣り合う導電体層31Uの間の絶縁体層よりも厚い。実施形態の第3変形例に係る半導体記憶装置1のその他の構造は、実施形態と同様である。
このような場合においても、実施形態の第3変形例に係る半導体記憶装置1は、上部スリットUSTに幅広部WPが設けられることによって、コンタクトLIにシームを形成することが出来、コンタクトLIの抗折強度を向上させることが出来る。従って、実施形態の第3変形例に係る半導体記憶装置1は、実施形態と同様に、コンタクトLIのボイドを起点としたチップ割れの発生を抑制することが出来、歩留まりを向上させることが出来る。
尚、下部ピラーLMPの上部は、絶縁体層29とメモリピラーMPとが交差した部分、すなわち下部ピラーLMPと上部ピラーUMPとの接合部分において、広がった構造を有していても良い。同様に、下部スリットLSTは、絶縁体層29と下部スリットLSTとが交差した部分、すなわち下部スリットLSTと上部スリットUSTとの接合部分において、広がった構造を有していても良い。これにより、下部ピラーLMPと上部ピラーUMPとの間と、下部スリットLSTと上部スリットUSTとの間とのそれぞれのオーバーレイの難易度が緩和され、歩留まりが改善され得る。
また、実施形態の第3変形例では、メモリピラーMPが2本のピラーが連結された構造を有し、スリットSLTが2本のスリットが連結された構造を有する場合について例示したが、これに限定されない。メモリピラーMPは、3本以上のピラーが連結された構造を有していても良いし、スリットSLTは、3本以上のスリットが連結された構造を有していても良い。また、各メモリピラーMPにおいて、連結された複数のピラーの各々が貫通する導電体層の種類は、任意に割り当てられ得る。
さらに、実施形態の第3変形例では、スリットSLTが下部スリットLSTと上部スリットUSTとに分割される場合について例示したが、これに限定されない。例えば、スリットSLTは、メモリピラーMPが複数のピラーが連結された構造を有する場合においても、1回のエッチング工程によって形成されても良い。この場合、下部スリットLSTの形成に関する工程が省略されるため、半導体記憶装置の製造コストが抑制され得る。
(実施形態の第4変形例)
実施形態に係る半導体記憶装置1において、各スリットSLTの幅広部WPは、シャント領域SA及び引出領域HA以外の領域に配置されても良い。本例を実施形態の第4変形例として、以下に図面を用いて具体例を説明する。
実施形態に係る半導体記憶装置1において、各スリットSLTの幅広部WPは、シャント領域SA及び引出領域HA以外の領域に配置されても良い。本例を実施形態の第4変形例として、以下に図面を用いて具体例を説明する。
実施形態の第4変形例に係る半導体記憶装置1では、ロウデコーダモジュール15等の周辺回路が、メモリセルアレイ10の下に配置される。そして、実施形態の第4変形例では、例えば実施形態におけるメモリセルアレイ10のメモリ領域MAが、少なくとも1つの貫通コンタクト領域C4Tを含んでいる。貫通コンタクト領域C4Tは、例えば実施形態のシャント領域SAと同様に、Y方向に延伸した形状を有している。
図23は、実施形態の第4変形例に係る半導体記憶装置1が備えるメモリセルアレイ10の貫通コンタクト領域C4Tにおける詳細な平面レイアウトの一例を示している。図23に示すように、貫通コンタクト領域C4Tにおいてメモリセルアレイ10は、複数のスリットOSTと、複数のコンタクトC4とを含んでいる。
各スリットOSTは、絶縁体が埋め込まれた構造を有し、X方向に延伸して設けられた部分を有する。本例では、2つのスリットOSTが、隣り合うスリットSLTの間に配置されている。隣り合うスリットSLTの間において2つのスリットOSTは、互いに離れて配置され、Y方向に並んでいる。隣り合うスリットSLTの間の2つのスリットOSTによって挟まれた領域は、貫通領域OXを含んでいる。貫通領域OXでは、リプレース処理で使用される犠牲部材SMが残存している。
コンタクトC4は、貫通領域OXに含まれている。言い換えると、コンタクトC4は、隣り合うスリットSLT間に配置された2つのスリットOSTの間に設けられる。コンタクトC4は、メモリセルアレイ10の積層構造を貫通している。そして、コンタクトC4は、メモリセルアレイ10の下方に設けられた配線と、メモリセルアレイ10の上方に設けられた配線とを電気的に接続する。尚、貫通領域OXには、1つ以上のコンタクトC4が設けられていれば良い。
尚、図示が省略されているが、貫通コンタクト領域C4Tにおいて、選択ゲート線SGDは分断され得る。この場合、貫通コンタクト領域C4Tで分断された選択ゲート線SGDは、例えばメモリセルアレイ10の積層構造の上方に設けられた配線を介して電気的に接続される。また、同一のブロックBLKに含まれた全ての選択ゲート線SGDがスリットOST及び貫通領域OXを迂回することが可能であれば、選択ゲート線SGDは、貫通コンタクト領域C4Tにおいて分断されなくても良い。
図24は、実施形態の第4変形例に係る半導体記憶装置1が備えるメモリセルアレイ10の断面構造の一例を示し、図5と同様の領域と貫通コンタクト領域C4Tとを含む断面を表示している。図24に示すように、実施形態の第4変形例におけるメモリセルアレイ10は、導電体層60~62をさらに含んでいる。
具体的には、P型ウェル領域20の上方に、絶縁体層を介して導電体層60が設けられる。図示が省略されているが、P型ウェル領域20と導電体層60との間の絶縁体層には、例えばロウデコーダモジュール15やセンスアンプモジュール16等に対応する回路が設けられる。導電体層60は、例えばXY平面に沿って広がった板状に形成され、ソース線SLとして使用される。導電体層60は、例えばリンがドープされたシリコンを含んでいる。また、導電体層60は、例えば貫通領域OXに含まれた部分が絶縁体INSに置き換えられた構造を有している。
スリットOSTは、Z方向に延伸した部分を有している。スリットOSTの上端は、最上層の導電体層32と導電体層33との間の層に含まれている。スリットOSTの下端は、例えば導電体層60が設けられた層に含まれている。導電体層30と同じ層且つ2つのスリットOSTによって挟まれた部分には、犠牲部材SMが設けられる。同様に、導電体層31と同じ層且つ2つのスリットOSTによって挟まれた部分には、犠牲部材SMが設けられる。貫通コンタクト領域C4Tにおいて、導電体層32と同じ層には、例えば絶縁体が埋め込まれている。
導電体層61は、P型ウェル領域20と導電体層60との間の層に設けられ、メモリセルアレイ10の下方の回路と接続される。導電体層60の上には、コンタクトC4が設けられる。コンタクトC4は、Z方向に延伸して設けられ、貫通コンタクト領域C4T内の絶縁体層及び複数の犠牲部材SMを貫通している。コンタクトC4の上には、導電体層62が設けられる。導電体層62は、例えば導電体層33と同じ層に設けられ、メモリセルアレイ10の上方の回路と接続される。コンタクトC4と導電体層62との間は、その他のコンタクトや配線を介して接続されても良い。実施形態の第4変形例に係る半導体記憶装置1のその他の構成は、実施形態と同様である。
実施形態の第4変形例に係る半導体記憶装置1において各スリットSLTは、貫通コンタクト領域C4T内で実施形態と同様の幅広部WPを有している。このような場合においても、実施形態の第4変形例に係る半導体記憶装置1は、少なくとも貫通コンタクト領域C4T内でコンタクトLIにシームを形成することが出来、コンタクトLIの抗折強度を向上させることが出来る。従って、実施形態の第4変形例に係る半導体記憶装置1は、実施形態と同様に、コンタクトLIのボイドを起点としたチップ割れの発生を抑制することが出来、歩留まりを向上させることが出来る。
また、実施形態の第4変形例に係る半導体記憶装置1は、貫通コンタクト領域C4T内にスリットSLTの幅広部WPが設けられることによって、データの記憶に使用されるメモリピラーMPと、スリットSLTの幅広部WPとが接触する不良の発生を無くすことも出来る。尚、貫通コンタクト領域C4Tは、引出領域HA内に設けられても良い。引出領域HA内に貫通コンタクト領域C4Tが形成される場合、上述した選択ゲート線SGDに関する構造については適宜省略され得る。
(実施形態の第5変形例)
実施形態の第4変形例に係る半導体記憶装置1において、各スリットSLTは、絶縁体により構成されても良い。本例を実施形態の第5変形例として、以下に図面を用いて具体例を説明する。
実施形態の第4変形例に係る半導体記憶装置1において、各スリットSLTは、絶縁体により構成されても良い。本例を実施形態の第5変形例として、以下に図面を用いて具体例を説明する。
図25は、実施形態の第5変形例に係る半導体記憶装置1が備えるメモリセルアレイ10の断面構造の一例を示し、図24と同様の領域を表示している。図25に示すように、実施形態の第5変形例におけるメモリセルアレイ10の構造は、図24に示された実施形態の第4変形例におけるメモリセルアレイ10の構造に対して、スリットSLTの構成のみが異なっている。
具体的には、実施形態の第5変形例におけるスリットSLTは、絶縁体70によって埋め込まれている。そして、スリットSLTに幅広部WPが設けられ、図13で説明された埋め込み処理と類似した埋め込み処理が実行されることによって、絶縁体70にシームが形成され得る。また、図示が省略されているが、ソース線SL(導電体層60)に対するコンタクトが、例えば貫通コンタクト領域C4Tに設けられる。実施形態の第5変形例に係る半導体記憶装置1のその他の構成は、実施形態の第4変形例と同様である。
以上のように、実施形態の第5変形例に係る半導体記憶装置1は、絶縁体70にシームを形成することが出来る。絶縁体70に形成されたシームは、実施形態で説明されたコンタクトLIに形成されたシームと同様に、絶縁体70の抗折強度を向上させることが出来る。従って、実施形態の第5変形例に係る半導体記憶装置1は、絶縁体70のボイドを起点としたチップ割れの発生を抑制することが出来、歩留まりを向上させることが出来る。
(実施形態の第6変形例)
実施形態に係る半導体記憶装置1において、各スリットSLTは、一部が括れた構造を有していても良い。本例を実施形態の第6変形例として、以下に図面を用いて具体例を説明する。
実施形態に係る半導体記憶装置1において、各スリットSLTは、一部が括れた構造を有していても良い。本例を実施形態の第6変形例として、以下に図面を用いて具体例を説明する。
図26は、実施形態の第6変形例に係る半導体記憶装置1が備えるメモリセルアレイ10の断面構造の一例を示し、図10と同様の領域を表示している。図26に示すように、実施形態の第6変形例におけるメモリセルアレイ10の構造は、図10に示された実施形態におけるメモリセルアレイ10の構造に対して、スリットSLTの形状のみが異なっている。
具体的には、実施形態の第6変形例におけるスリットSLTは、WBnに対応する底部と、WMnに対応する中間部と、WUnに対応する上部と、WTnに対応する最上部とを有している。そして、実施形態の第6変形例におけるスリットSLTは、実施形態のスリットSLTに対して、最上部の径が広がった形状を有している。つまり、WTnは、WUnよりも大きい。このため、スリットSLTは、最上部から中間部にかけて、括れた形状を有している。
このような場合に、図13で説明された埋め込み処理と同様の埋め込み処理が実行されると、例えばステップS12において、スリットSLTの上部で導電体50の閉塞が発生する。そして、実施形態と同様に、スリットSLTの中間部に対応する部分で、導電体50のシームが形成される。尚、図示が省略されたスリットSLTの幅広部WPでは、中間部にボイドが形成される。実施形態の第6変形例に係る半導体記憶装置1のその他の構成は、実施形態と同様である。
以上のように、実施形態の第6変形例に係る半導体記憶装置1は、スリットSLTが単純なボーイング形状でない場合においても、コンタクトLIにシームを形成することが出来、コンタクトLIの抗折強度を向上させることが出来る。従って、実施形態の第6変形例に係る半導体記憶装置1は、実施形態と同様に、コンタクトLIのボイドを起点としたチップ割れの発生を抑制することが出来、歩留まりを向上させることが出来る。
尚、スリットSLTの形状は、ボーイング形状や図26に示された形状に限定されない。例えば、スリットSLTは、逆テーパー形状を有していても良い。このような構造であっても、一般にガスを用いた化学反応を利用してスリットSLTへの埋め込み処理が実行される場合、スリットSLTの最上部の開口部分では優先的に反応が進行して開口部分の閉塞が生じやすい。これに対して、スリットSLTの上部の閉塞をほぼ同時に発生させることなく局所的に開口した状態を維持させ、ボイドを埋め込むための経路として使用することにより、スリットSLT内のコンタクトLIにシームが形成され、コンタクトLIの抗折強度が向上し得る。つまり、半導体記憶装置1は、スリットSLTが幅広部WP又は幅狭部TPと通常部NPとを有することによって、コンタクトLI内にシームを形成することが出来る。
[5]その他
実施形態及び第1~第6変形例は、互いに組み合わせることも可能である。例えば、実施形態と実施形態の第1変形例とが組み合わされても良い。この場合、スリットSLTは、幅広部WPと幅狭部TPとの両方を有している。実施形態と実施形態の第1変形例との組み合わせは、設計の自由度を向上させることが出来る。その他の実施形態及び変形例の組み合わせにおいても、半導体記憶装置1は、組み合わされた実施形態及び変形例のそれぞれの効果を得ることが出来る。
実施形態及び第1~第6変形例は、互いに組み合わせることも可能である。例えば、実施形態と実施形態の第1変形例とが組み合わされても良い。この場合、スリットSLTは、幅広部WPと幅狭部TPとの両方を有している。実施形態と実施形態の第1変形例との組み合わせは、設計の自由度を向上させることが出来る。その他の実施形態及び変形例の組み合わせにおいても、半導体記憶装置1は、組み合わされた実施形態及び変形例のそれぞれの効果を得ることが出来る。
実施形態では、コンタクトLIが単一の導電体で構成される場合を例に説明したが、これに限定されない。例えば、コンタクトLIは、複数種類の導電体によって形成されても良い。例えば、コンタクトLIは、金属と半導体とが組み合わされた構造を有していても良いし、複数種類の金属が組み合わされた構造を有していても良い。このように、スリットSLT内に複数種類の導電体が形成される場合においても、実施形態と同様に、シームを有するコンタクトLIがスリットSLT内に形成され得る。
実施形態において、コンタクトCVと導電体層33との間と、コンタクトCCと導電体層34との間と、コンタクトV0と導電体層35との間のそれぞれには、その他のコンタクトが設けられても良い。言い換えると、例えば導電体層31と導電体層34との間が、Z方向に連結された複数のコンタクトによって接続されても良い。Z方向に複数のコンタクトが連結される場合には、連結部分に導電体層が挿入されても良い。このような構造は、あらゆるコンタクトに対して適用され得る。
実施形態で説明に使用した図面では、メモリピラーMPがZ方向において同一径を有している場合を例示したが、これに限定されない。例えば、メモリピラーMPは、テーパー形状又は逆テーパー形状を有していても良いし、中間部分が膨らんだ形状(ボーイング形状)を有していても良い。また、実施形態では、メモリピラーMP、並びにコンタクトCC、CV、V0及びC4のそれぞれの断面構造が円形である場合について例示したが、これらの断面構造は楕円形であっても良く、任意の形状に設計され得る。
実施形態では、メモリセルアレイ10が2つの引出領域HA1及びHA2を有する場合について例示したが、これに限定されない。メモリセルアレイ10には、少なくとも1つの引出領域HAが設けられていれば良い。また、引出領域HAは、メモリ領域MAを分断するように配置されても良い。1つの引出領域HAのみが設けられる場合には、引出領域HAは、メモリ領域MAの中間部分に挿入されることが好ましい。これにより、半導体記憶装置1は、ワード線WLの配線抵抗に基づいて発生し得る、ワード線WLの端部における電圧変化の遅延を抑制することが出来る。
実施形態では、引出領域HA1及びHA2においてワード線WL0~WL7が1列の階段状に設けられる場合について例示したが、これに限定されない。引出領域HA1及びHA2には、Y方向に2列以上の階段が形成されても良い。積層されたワード線WLにおいてX方向及びY方向に形成される段差の数は、任意の数に設計され得る。
本明細書において、各スリットSLTの位置は、例えばコンタクトLIの位置に基づいて特定される。また、スリットSLTが絶縁体で構成される場合には、スリットSLTの位置は、スリットSLT内のシーム及びボイドや、リプレース処理時にスリットSLTに残存した材料によって特定されても良い。
本明細書において“領域”は、半導体基板によって含まれる構成と見なされても良い。例えば、半導体基板がメモリ領域MA、引出領域HA1及びHA2を含むと規定された場合、メモリ領域MA並びに引出領域HA1及びHA2は、半導体基板(例えばP型ウェル領域20)の上方の異なる領域にそれぞれ関連付けられる。“高さ”は、例えば計測対象の構成と半導体基板とのZ方向の間隔に対応している。尚、“高さ”の基準としては、半導体基板以外の構成が使用されても良い。
本明細書において“接続”は、電気的に接続されている事を示し、例えば間に別の素子を介することを除外しない。“電気的に接続される”は、電気的に接続されたものと同様に動作することが可能であれば、絶縁体を介していても良い。“柱状”は、半導体記憶装置1の製造工程において形成されたホール内に設けられた構造体であることを示している。“同じ層構造”は、少なくとも層が形成された順番が同じであれば良い。“同じ層構造を含む”は、共通の製造工程によって、例えばスリットSLT内の層構造が形成されていることを示している。このため、スリットSLT内でシームが形成された部分と、ボイドが形成された部分とも、同じ層構造であるものと見なされる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体記憶装置、2…メモリコントローラ、10…メモリセルアレイ、11…コマンドレジスタ、12…アドレスレジスタ、13…シーケンサ、14…ドライバモジュール、15…ロウデコーダモジュール、16…センスアンプモジュール、20…P型ウェル領域、21…N型半導体領域、22~29…絶縁体層、30~35,60~62…導電体層、40…コア部材、41…半導体層、42…積層膜、43…トンネル絶縁膜、44…絶縁膜、45…ブロック絶縁膜、MP…メモリピラー、CC,CV,LI,V0,C4…コンタクト、SLT,SHE,OST…スリット、HA…引出領域、SA…シャント領域、C4T…貫通コンタクト領域、BLK…ブロック、SU…ストリングユニット、BL…ビット線、WL…ワード線、SL…ソース線、SGS,SGD…選択ゲート線、MT…メモリセルトランジスタ、ST1,ST2…選択トランジスタ
Claims (5)
- 各々が第1方向に延伸して設けられ、且つ前記第1方向と交差する第2方向に並んで配置された複数のブロック領域を含む基板と、
各々が前記第1方向に延伸して設けられ、前記複数のブロック領域のそれぞれの境界部分に配置された複数の部材と、
前記第1方向及び前記第2方向のそれぞれと交差する第3方向に並び且つ互いに離れて設けられ、前記複数の部材によって分断された複数の導電体層と、
前記複数のブロック領域毎に、前記複数の導電体層を貫通して設けられ、前記導電体層と交差した部分のそれぞれがメモリセルとして機能する複数のピラーと、を備え、
前記複数の部材のうち少なくとも1つの部材が、前記第1方向に並んで配置された複数の第1部分と前記複数の第1部分の間に各第1部分と隣り合って配置された第2部分とを含み、
前記部材の前記第2方向の幅は、前記第1部分及び前記第2部分の一方部分が前記第1部分及び前記第2部分の他方部分よりも大きく、前記一方部分の前記第1方向の長さが前記他方部分の前記第2方向の幅よりも大きく、
前記部材の前記第1部分と前記第2部分とが、同じ層構造を含む、
半導体記憶装置。 - 前記部材が、前記第1方向に周期的に配置された複数の前記第2部分を含み、前記複数の第1部分が、隣り合う前記第2部分の間のそれぞれに配置される、
請求項1に記載の半導体記憶装置。 - 前記部材の前記他方部分が、シームを含み、
前記部材の前記一方部分が、ボイドを含む、
請求項1又は請求項2に記載の半導体記憶装置。 - 各々が第1方向に延伸して設けられ、且つ前記第1方向と交差する第2方向に並んで配置された複数のブロック領域を含む基板と、
各々が前記第1方向に延伸して設けられ、前記複数のブロック領域のそれぞれの境界部分に配置された複数の部材と、
前記第1方向及び前記第2方向のそれぞれと交差する第3方向に並び且つ互いに離れて設けられ、前記複数の部材によって分断された複数の導電体層と、
前記複数のブロック領域毎に、前記複数の導電体層を貫通して設けられ、前記導電体層と交差した部分のそれぞれがメモリセルとして機能する複数のピラーと、を備え、
前記複数の部材のうち少なくとも1つの部材が、前記第1方向に並んだ第1部分と第2部分とを含み、前記部材の前記第2方向の幅は、前記第1部分及び前記第2部分の一方部分が前記第1部分及び前記第2部分の他方部分よりも大きく、
前記部材の前記他方部分がシームを含み、前記部材の前記一方部分がボイドを含む、
半導体記憶装置。 - 前記部材が、前記第3方向に沿って前記基板側から並んだ底部、中間部、及び上部を含み、前記部材の前記第2方向の幅は、前記底部及び前記上部のそれぞれよりも前記中間部の方が大きい、
請求項4に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020135770A JP2022032210A (ja) | 2020-08-11 | 2020-08-11 | 半導体記憶装置 |
US17/199,888 US11895844B2 (en) | 2020-08-11 | 2021-03-12 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020135770A JP2022032210A (ja) | 2020-08-11 | 2020-08-11 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022032210A true JP2022032210A (ja) | 2022-02-25 |
Family
ID=80223275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020135770A Pending JP2022032210A (ja) | 2020-08-11 | 2020-08-11 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11895844B2 (ja) |
JP (1) | JP2022032210A (ja) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242442A (ja) | 1985-08-19 | 1987-02-24 | Oki Electric Ind Co Ltd | ダイナミツクram半導体装置及びその製造方法 |
CN110004429B (zh) | 2012-03-27 | 2021-08-31 | 诺发***公司 | 钨特征填充 |
KR20150057148A (ko) * | 2013-11-18 | 2015-05-28 | 삼성전자주식회사 | 반도체 장치 |
US9704798B2 (en) * | 2013-12-20 | 2017-07-11 | Intel Corporation | Using materials with different etch rates to fill trenches in semiconductor devices |
US9466530B2 (en) * | 2014-10-29 | 2016-10-11 | Globalfoundries Inc. | Methods of forming an improved via to contact interface by selective formation of a metal silicide capping layer |
JP2016092044A (ja) | 2014-10-30 | 2016-05-23 | 株式会社東芝 | 半導体記憶装置の製造方法 |
KR102307059B1 (ko) * | 2015-05-13 | 2021-10-05 | 삼성전자주식회사 | 반도체 장치 |
US10170320B2 (en) * | 2015-05-18 | 2019-01-01 | Lam Research Corporation | Feature fill with multi-stage nucleation inhibition |
US9418934B1 (en) | 2015-06-30 | 2016-08-16 | International Business Machines Corporation | Structure and fabrication method for electromigration immortal nanoscale interconnects |
KR102365114B1 (ko) * | 2015-08-28 | 2022-02-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10090319B2 (en) | 2016-03-08 | 2018-10-02 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing the same |
US9793293B1 (en) | 2016-11-15 | 2017-10-17 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing same |
JP2019149445A (ja) | 2018-02-27 | 2019-09-05 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10985176B2 (en) * | 2019-03-27 | 2021-04-20 | Sandisk Technologies Llc | Three-dimensional memory device containing eye-shaped contact via structures located in laterally-undulating trenches and method of making the same |
JP2021150295A (ja) * | 2020-03-16 | 2021-09-27 | キオクシア株式会社 | 半導体記憶装置 |
-
2020
- 2020-08-11 JP JP2020135770A patent/JP2022032210A/ja active Pending
-
2021
- 2021-03-12 US US17/199,888 patent/US11895844B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20220052068A1 (en) | 2022-02-17 |
US11895844B2 (en) | 2024-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11282782B2 (en) | Semiconductor memory device | |
TWI707458B (zh) | 半導體記憶體裝置 | |
TWI567947B (zh) | Semiconductor memory device | |
JP2021044397A (ja) | 半導体記憶装置 | |
TWI737176B (zh) | 半導體記憶裝置及其製造方法 | |
JP6980518B2 (ja) | 半導体記憶装置 | |
US20200251490A1 (en) | Semiconductor memory device | |
JP2020107673A (ja) | 半導体記憶装置 | |
US11289505B2 (en) | Semiconductor memory device | |
JP2021150295A (ja) | 半導体記憶装置 | |
JP2021040028A (ja) | 半導体記憶装置、及び半導体記憶装置の製造方法 | |
JP2021150296A (ja) | 半導体記憶装置 | |
JP2021034522A (ja) | 半導体記憶装置 | |
JP2020150073A (ja) | 半導体記憶装置 | |
JP2020136535A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
JP2021141102A (ja) | 半導体記憶装置 | |
JP2022020276A (ja) | 半導体記憶装置 | |
JP2021034651A (ja) | 半導体記憶装置 | |
JP2021048189A (ja) | 半導体記憶装置 | |
TWI778483B (zh) | 半導體記憶裝置 | |
WO2021191951A1 (ja) | 半導体記憶装置 | |
CN112038353A (zh) | 半导体存储装置 | |
JP2020150233A (ja) | 半導体記憶装置 | |
TW202023036A (zh) | 半導體記憶裝置 | |
WO2021181607A1 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230106 |