JP2021182857A - 双方向ダブルベースバイポーラ接合トランジスタを用いたスイッチアセンブリ、及びそれを動作させる方法 - Google Patents

Abstract

【課題】 双方向ダブルベースバイポーラ接合トランジスタを用いたスイッチアセンブリ、及びそれを動作させる方法を提供する。【解決手段】 一例は、トランジスタの上部ベースに第１のレートで電荷キャリアを注入し、該第１のレートで注入することは、上部コレクタ−エミッタから下部コレクタ−エミッタへとトランジスタを流れる電流を生じさせ、該電流は、上部コレクタ−エミッタと下部コレクタ−エミッタとの間で測定して第１の電圧降下を生じさせ、次いで、トランジスタの第１の導通期間の終了前の所定の期間内、上部ベースに第１のレートよりも低い第２のレートで電荷キャリアを注入し、該第２のレートで注入することは、上部コレクタ−エミッタと下部コレクタ−エミッタとの間で測定して第２の電圧降下を生じさせ、第２の電圧降下は、第１の電圧降下よりも高く、次いで、第１の導通期間の終了時にトランジスタを非導通にする、ことを有する方法である。【選択図】 図１１

Description

この出願は、双方向ダブルベースバイポーラ接合トランジスタに関し、特に、双方向ダブルベースバイポーラ接合トランジスタを用いたスイッチアセンブリに関する。

双方向ダブルベースバイポーラ接合トランジスタ（以下、Ｂ−ＴＲＡＮ）は、バルク領域の第１の側のベース及びコレクタ−エミッタと、第１の側とは反対側のバルク領域の第２の側の別個の隔てられたベース及びコレクタ−エミッタと、を備えて構築される接合トランジスタである。外部ドライバによって適切に設定されるとき、電流が選択的にいずれかの方向にＢ−ＴＲＡＮを通って流れることができ、故に、Ｂ−ＴＲＡＮデバイスは双方向デバイスとみなされる。双方向性に基づき、コレクタ−エミッタがコレクタ（例えば、電流がＢ−ＴＲＡＮに流れ込む）とみなされるのか、それともエミッタ（例えば、電流がＢ−ＴＲＡＮから流れ出る）とみなされるのかは、印加される外部電圧、及び故に、Ｂ−ＴＲＡＮを通る電流の方向に依存する。特定のコレクタ−エミッタがコレクタとして作用するとき、バルク領域の同じ側のベースをコレクタ側ベース又はｃ−ベースと称し得る。関連して、特定のコレクタ−エミッタがエミッタとして作用するとき、バルク領域の同じ側のベースをエミッタ側ベース又はｅ−ベースと称し得る。例えば上部コレクタ−エミッタから下部コレクタ−エミッタへとする特定の方向の、Ｂ−ＴＲＡＮデバイスを通る電流を考える。そのような状況において、上部コレクタ−エミッタがコレクタとして作用し、下部コレクタ−エミッタがエミッタとして作用する。

Ｂ−ＴＲＡＮは、複数の異なる導通モード及び対応する順方向電圧降下を持ち得る。例えば、ダイオードオンモードにおいて、上部ベース又はｃ−ベースは上部コレクタ−エミッタに直接的に結合されることができ、下部ベース又はｅ−ベースは電気的にフローティングにされ得る。このダイオードオンモードの例では、Ｂ−ＴＲＡＮを横切る順方向電圧降下は、シリコン系ダイオードの順方向電圧降下（例えば、約１．０Ｖ）ほどになり得る。しかしながら、トランジスタオンモードにおける上部コレクタ−エミッタから下部コレクタ−エミッタへの電流の状況例では、上部コレクタ−エミッタに対する上部ベースの電圧を増加させることによって、順方向電圧降下が低減され得る（例えば、両端を含めて約０．２Ｖと０．３Ｖとの間まで）。トランジスタオンモードは、より低い順方向電圧降下の点での利点を持つものの、Ｂ−ＴＲＡＮを非導通にするためのターンオフ時間も増加する。

一例は、双方向ダブルベースバイポーラ接合トランジスタを動作させる方法であり、当該方法は、トランジスタの上部ベースに第１のレートで電荷キャリアを注入し、該第１のレートで注入することは、上部コレクタ−エミッタから下部コレクタ−エミッタへとトランジスタを流れる電流を生じさせ、該電流は、上部コレクタ−エミッタと下部コレクタ−エミッタとの間で測定して第１の電圧降下を生じさせ、次いで、トランジスタの第１の導通期間の終了前の所定の期間内、上部ベースに第１のレートよりも低い第２のレートで電荷キャリアを注入し、該第２のレートで注入することは、上部コレクタ−エミッタと下部コレクタ−エミッタとの間で測定して第２の電圧降下を生じさせ、該第２の電圧降下は、第１の電圧降下よりも高く、次いで、第１の導通期間の終了時にトランジスタを非導通にすることを有する。

当該方法例において、トランジスタを非導通にすることは更に、トランジスタの下部ベースをトランジスタの下部コレクタ−エミッタに直接結合し、上部ベースから電荷キャリアを引き抜くことを有し得る。上部ベースから電荷キャリアを引き抜いた後、当該方法例は、上部ベースを電気的にフローティングにすることを有し得る。

当該方法例は更に、第１のレートで電荷キャリアを注入することに先立って、上部ベースに第１のレートよりも高い第３のレートで電荷キャリアを注入することを有することができ、第３のレートで電荷キャリアを注入することは、トランジスタのオフモードから導通状態へのスイッチング時間を短縮するためである。

当該方法例において、トランジスタを非導通にすることは更に、上部ベースに電荷キャリアを注入することを止め、上部ベースを電気的にフローティングにし、且つトランジスタの下部ベースをトランジスタの下部コレクタ−エミッタに直接結合することを有し得る。

当該方法例において、上部ベースに第１のレートで電荷キャリアを注入することは更に、上部コレクタ−エミッタと上部ベースとの間に第１の電圧源を結合することを有し得る。上部ベースに第２のレートで電荷キャリアを注入することは更に、上部コレクタ−エミッタと上部ベースとの間に第２の電圧源を結合することを有することができ、第２の電圧源は第１の電圧源とは別個である。上部ベースに第２のレートで電荷キャリアを注入することは更に、第１の電圧源の出力電圧を低下させることを有してもよい。

当該方法例において、上部ベースに第１のレートで電荷キャリアを注入することは更に、上部コレクタ−エミッタと上部ベースとの間に第１の電流源を結合することを有し得る。上部ベースに第２のレートで電荷キャリアを注入することは更に、上部コレクタ−エミッタと上部ベースとの間に第２の電流源を結合することを有し得る。上部ベースに第２のレートで電荷キャリアを注入することは更に、第１の電流源の電流出力を低下させることを有してもよい。

当該方法例は更に、第１のレートで電荷キャリアを注入することに先立って、上部コレクタ−エミッタを上部ベースに直接結合することによってトランジスタを導通させることを有し得る。

当該方法例において、第１の電圧降下は０．２ボルト以下とすることができ、第２の電圧降下は０．４ボルトより高いとすることができる。

当該方法例は更に、トランジスタを非導通にした後に、トランジスタの下部ベースに第３のレートで電荷キャリアを注入し、該第３のレートで注入することは、下部コレクタ−エミッタから上部コレクタ−エミッタへとトランジスタを流れる電流を生じさせ、該電流は、下部コレクタ−エミッタと上部コレクタ−エミッタとの間に第３の電圧降下を生じさせ、次いで、第２の導通期間の終了の所定の期間内、下部ベースに第３のレートよりも低い第４のレートで電荷キャリアを注入し、該第４のレートで注入することは、下部コレクタ−エミッタと上部コレクタ−エミッタとの間で測定して第４の電圧降下を生じさせ、該第４の電圧降下は、第３の電圧降下よりも高く、次いで、第２の導通期間の終了時にトランジスタを非導通にすることを有し得る。

他の一例は、スイッチアセンブリであり、当該スイッチアセンブリは、上部ベース、上部コレクタ−エミッタ、下部ベース、及び下部コレクタ−エミッタを画成するバイポーラ接合トランジスタと、上部ベースに結合された上部ベース端子、上部コレクタ−エミッタに結合された上部導通端子、下部ベースに結合された下部ベース端子、及び下部コレクタ−エミッタに結合された下部導通端子を画成するドライバとを有する。ドライバは、上部ベースに第１のレートで電荷キャリアを注入し、該第１のレートで電荷キャリアを注入することは、上部コレクタ−エミッタから下部コレクタ−エミッタへのトランジスタの第１の導電率をもたらし、第１の導通期間の終了を予測し、第１の導通期間の終了前の所定の期間内、上部ベースに第１のレートよりも低い第２のレートで電荷キャリアを注入し、該第２のレートで電荷キャリアを注入することは、上部コレクタ−エミッタから下部コレクタ−エミッタへのトランジスタの第２の導電率をもたらし、該第２の導電率は、第１の導電率よりも低く、次いで、第１の導通期間の終了時にトランジスタを非導通にする、ように構成され得る。

当該スイッチアセンブリ例において、ドライバは更に、コントローラと、第１の電圧出力を画成する第１の電圧源と、第１の電圧出力に結合された第１の接続、上部ベースに結合された第２の接続、及びコントローラに結合された第１の制御入力を画成する第１の電気制御式スイッチとを有し得る。ドライバが上部ベースに第１のレートで電荷キャリアを注入するとき、コントローラは、第１の制御入力をアサートすることによって、第１の電気制御式スイッチを導通させるように構成され得る。

当該スイッチアセンブリ例は更に、第２の電圧出力を画成する第２の電圧源であり、第１の電圧源とは別個の第２の電圧源と、第２の電圧出力に結合された第１の接続、上部ベースに結合された第２の接続、及びコントローラに結合された第２の制御入力を画成する第２の電気制御式スイッチとを有し得る。ドライバが上部ベースに第２のレートで電荷キャリアを注入するとき、コントローラは、第２の制御入力をアサートすることによって、第２の電気制御式スイッチを導通させるように構成され得る。

当該スイッチアセンブリ例は更に、第１の電圧源によって画成されるセットポイント入力であり、コントローラに結合されたセットポイント入力を有し得る。ドライバが上部ベースに第２のレートで電荷キャリアを注入するとき、コントローラは、第１の電圧出力に与えられる電圧を低下させるように構成され得る。

当該スイッチアセンブリ例において、ドライバは更に、コントローラと、第１の電流出力を画成する第１の電流源と、第１の電流出力に結合された第１の接続、上部ベースに結合された第２の接続、及びコントローラに結合された第１の制御入力を画成する第１の電気制御式スイッチとを有し得る。ドライバが上部ベースに第１のレートで電荷キャリアを注入するとき、コントローラは、第１の制御入力をアサートすることによって、第１の電気制御式スイッチを導通させるように構成され得る。

当該スイッチアセンブリ例は更に、第２の電流出力を画成する第２の電流源であり、第１の電流源とは別個の第２の電流源と、第２の電流出力に結合された第１の接続、上部ベースに結合された第２の接続、及びコントローラに結合された第２の制御入力を画成する第２の電気制御式スイッチとを有し得る。ドライバが上部ベースに第２のレートで電荷キャリアを注入するとき、コントローラは、第２の制御入力をアサートすることによって、第２の電気制御式スイッチを導通させるように構成され得る。

当該スイッチアセンブリ例は更に、第１の電流源によって画成されるセットポイント入力であり、コントローラに結合されたセットポイント入力を有し得る。ドライバが上部ベースに第２のレートで電荷キャリアを注入するとき、コントローラは、第１の電流出力に与えられる電流を低下させるように構成され得る。

当該スイッチアセンブリ例は更に、コントローラと、電荷キャリアを発生させる手段と、電荷キャリアを発生させる手段に結合された第１の接続、上部ベースに結合された第２の接続、及びコントローラに結合された第１の制御入力を画成する第１の電気制御式スイッチと、下部コレクタ−エミッタに結合された第１の接続、下部ベースに結合された第２の接続、及びコントローラに結合された第２の制御入力を画成する第２の電気制御式スイッチとを有し得る。ドライバがトランジスタを非導通にするとき、コントローラは、第１の制御入力をアサートすることによって第１の電気制御式スイッチを導通させ、上部ベースを通じて電荷キャリアを引き抜き、次いで、第１の制御入力をデアサートすることによって第１の電気制御式スイッチを非導通にし、且つ第２の制御入力をアサートすることによって第２の電気制御式スイッチを導通させる、ように構成され得る。

当該スイッチアセンブリ例において、ドライバがトランジスタを非導通にするとき、ドライバは、トランジスタの下部ベースをトランジスタの下部コレクタ−エミッタに直接結合し、上部ベースから電荷キャリアを引き抜くように構成され得る。ドライバがトランジスタを非導通にするとき、ドライバは更に、上部ベースからの電荷キャリアの引き抜き後に、上部ベースを電気的にフローティングにするように構成され得る。

当該スイッチアセンブリ例において、ドライバは更に、第１のレートで電荷キャリアを注入することに先立って、上部ベースに第１のレートよりも高い第３のレートで電荷キャリアを注入するように構成されることができ、第３のレートで電荷キャリアを注入することは、トランジスタのオフモードから導通状態へのスイッチング時間を短縮するためである。

実施形態例の詳細な説明のため、以下、添付の図面を参照する。
少なくとも一部の実施形態に従ったＢ−ＴＲＡＮの立断面図を示している。 少なくとも一部の実施形態に従った、Ｂ−ＴＲＡＮの一モデル例をドライバ回路と共に示す電気回路図を示している。 実施形態例に従った、Ｂ−ＴＲＡＮが非導通であるモデル例及びドライバ回路を示している。 少なくとも一部の実施形態に従った、ダイオード導通に構成されたモデル例及びドライバ回路を示している。 少なくとも一部の実施形態に従った、導通に構成されたモデル例及びドライバ回路を示している。 少なくとも一部の実施形態に従った、プレターンオフに構成されたモデル例及びドライバ回路を示している。 時間の関数としてのＢ−ＴＲＡＮデバイスの電圧降下のプロットを示している。 少なくとも一部の実施形態に従った、時間の関数としてのＢ−ＴＲＡＮデバイスの電圧降下のプロットを示している。 少なくとも一部の実施形態に従ったスイッチアセンブリの、部分的に電気回路図である、部分ブロック図を示している。 少なくとも一部の実施形態に従ったスイッチアセンブリの、部分的に電気回路図である、部分ブロック図を示している。 少なくとも一部の実施形態に従った、時間の関数としてのＢ−ＴＲＡＮデバイスの電圧降下のプロットを示している。 少なくとも一部の実施形態に従ったスイッチアセンブリの部分電気回路図を示している。 少なくとも一部の実施形態に従ったスイッチアセンブリの部分電気回路図を示している。 少なくとも一部の実施形態に従った方法を示している。

定義
特定のシステムコンポーネントを参照するために様々な用語が使用されている。異なる会社は異なる名前でコンポーネントを参照することあり、この文書は、名前は異なるが機能は異ならないコンポーネントを区別することを意図していない。以下の説明及び請求項において、用語“含む”及び“有する”は、オープンエンド的に使用され、従って、“含むが、それに限られない”を意味すると解釈されるべきである。また、用語“結合する”は、間接的な接続又は直接的な接続のどちらも意味することを意図している。従って、第１のデバイスが第２のデバイスに結合する場合、その接続は、直接接続によってでもよいし、又は他のデバイス及び接続を介した間接接続によってでもよい。

記載パラメータを参照しての“約”は、記載パラメータ、プラス／マイナス、記載パラメータの１０％（＋／−１０％）を意味する。

“アサートする”は、ブール（Boolean）信号の状態を変更することを意味する。ブール信号は、回路設計者の裁量にて、ハイにて、すなわち、高い方の電圧でアサートされてもよいし、ローにて、すなわち、低い方の電圧でアサートされてもよい。同様に、“デアサートする”は、ブール信号の状態を、アサートされた状態とは逆の電圧レベルに変更することを意味する。

“双方向ダブルベースバイポーラ接合トランジスタ”は、バルク領域の第１の面又は第１の側にベース及びコレクタ−エミッタを持つとともに、バルク領域の第２の面又は第２の側にベース及びコレクタ−エミッタを持つ接合トランジスタを意味する。第１の側のベース及びコレクタ−エミッタは、第２の側のベース及びコレクタ−エミッタとは別個である。第１の側に垂直な外向きポインティングベクトルは、第２の側に垂直な外向きポインティングベクトルとは反対の方向を指す。

“上部ベース”は、トランジスタのバルク領域の第１の側の、双方向ダブルベースバイポーラ接合トランジスタのベースを意味し、重力に対する当該ベースの位置を意味するように読まれてはならない。

“下部ベース”は、第１の側とは反対側のトランジスタのバルク領域の第２の側の、双方向ダブルベースバイポーラ接合トランジスタのベースを意味し、重力に対する当該ベースの位置を意味するように読まれてはならない。

“上部コレクタ−エミッタ”は、トランジスタのバルク領域の第１の側の、双方向ダブルベースバイポーラ接合トランジスタのコレクタ−エミッタを意味し、重力に対する当該コレクタ−エミッタの位置を意味するように読まれてはならない。

“下部コレクタ−エミッタ”は、第１の側とは反対側のトランジスタのバルク領域の第２の側の、双方向ダブルベースバイポーラ接合トランジスタのコレクタ−エミッタを意味し、重力に対する当該コレクタ−エミッタの位置を意味するように読まれてはならない。

トランジスタの（例えば、上部ベース、下部ベースである）“ベースに電荷キャリアを注入する”は、そのベースをトランジスタの同じ側のコレクタ−エミッタに直接的に結合する（例えば、トランジスタを通じて）ことを含まない。

トランジスタの（例えば、上部ベース、下部ベースである）“ベースから電荷キャリアを引き抜く”は、そのベースをトランジスタの同じ側のコレクタ−エミッタに直接的に結合する（例えば、トランジスタを通じて）ことを含まない。

用語“入力”及び“出力”は、名詞として使用されるとき、接続（例えば、電気、ソフトウェア）を指し、動作を必要とする動詞として読まれてはならない。例えば、タイマ回路はクロック出力を画成し得る。当該タイマ回路例は、クロック出力上にクロック信号を生成又は駆動するとし得る。ハードウェアにて（例えば、半導体基板上に）直接的に実装されるシステムにおいて、これらの“入力”及び“出力”は電気接続を規定する。ソフトウェアにて実装されるシステムでは、これらの“入力”及び“出力”は、それぞれ、機能を実行する命令によって読み取られる又は書き込まれるパラメータを規定する。

“コントローラ”は単独で又は組み合わさって、入力を読み取って該入力に応じた出力を駆動するように構成された、個々の回路コンポーネント、特定用途向け集積回路（ＡＳＩＣ）、制御ソフトウェアを有するマイクロコントローラ、縮小命令セットコンピューティング（ＲＩＳＣ）、デジタル信号プロセッサ（ＤＳＰ）、制御ソフトウェアを有するプロセス、制御ソフトウェアを有するプロセッサ、プログラマブルロジックデバイス（ＰＬＤ）、又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を意味する。

この出願は、“Ｂ−ＴＲＡＮの性能を向上させるための外部電源の変調”と題されて２０２０年５月１８日に出願された米国仮出願第６３／０２６，５９７号の利益を主張する。この仮出願を、あたかも以下に完全に複製されているかのように、ここに援用する。

以下の説明は、本発明の様々な実施形態に向けられる。これらの実施形態のうちの１つ以上が好適であることがあるが、開示される実施形態は、請求項を含む本開示の範囲を限定するものとして解釈されたり、その他の方法で使用されたりすべきでない。さらに、当業者が理解することには、以下の説明は広範な応用を有し、いずれの実施形態の説明も、単にその実施形態を例示しようとするものであり、請求項を含む本開示の範囲がその実施形態に限定されることを暗に示す意図はない。

様々な例が、双方向ダブルベースバイポーラ接合トランジスタ（Ｂ−ＴＲＡＮ）を動作させる方法及びシステムに向けられる。特に、様々な例が、導通期間の大部分では順方向電圧降下が低く（例えば、両端を含めて０．１Ｖから０．２Ｖまで）、そして、導通期間の終了に先立つ所定の期間内に順方向電圧降下が上昇される（例えば、両端を含めて０．４Ｖと１．０Ｖとの間に）ように、Ｂ−ＴＲＡＮのコレクタ−エミッタ間の順方向電圧降下を制御することに向けられる。導電率に関して言えば、様々な例が、導通期間の大部分では導電率が高く、そして、導通期間の終了に先立つ所定の期間内に導電率が低下されるように、Ｂ−ＴＲＡＮのコレクタ−エミッタを通る導電率を制御することに向けられる。導通期間の終了近くに順方向電圧降下を高めることは、Ｂ−ＴＲＡＮを横切る導通損失を僅かに増加させる。一方で、導通期間の終了近くに順方向電圧降下を高めることは、Ｂ−ＴＲＡＮを非導通状態に遷移させる際のスイッチング時間ひいてはスイッチング損失を減少させる。正味の効果として、Ｂ−ＴＲＡＮの動作の全体効率が良くなる。本明細書は先ず、読者を順応させるべく、Ｂ−ＴＲＡＮデバイス例を参照する。

図１は、少なくとも一部の実施形態に従ったＢ−ＴＲＡＮの立断面図を示している。特に、図１は、上面又は上側１０２と下面又は下側１０４とを有するＢ−ＴＲＡＮ１００を示している。“上”及び“下”という指定は、恣意的なものであり、単に説明の便宜のために使用される。上側１０２は、下側１０４とは反対の方向に向く。言い換えると、上側１０２に垂直な外向きポインティングベクトル（このベクトルは特に図示されていない）は、下側１０４に垂直な外向きポインティングベクトル（このベクトルは特に図示されていない）に対して反対方向を指すことになる。

上側１０２は、ドリフト領域又はバルク基板１０８とジャンクションを形成する複数のコレクタ−エミッタコンタクト領域１０６を含む。上側１０２は更に、コレクタ−エミッタコンタクト領域１０６の間に配置された複数のベースコンタクト領域１１０を画成する。これらのコレクタ−エミッタコンタクト領域１０６が共に結合されて、上部コレクタ−エミッタ１１２を形成する。これらのベースコンタクト領域１１０が共に結合されて上部ベース１１４を形成する。同様に、下側１０４は、バルク基板１０８とジャンクションを形成する複数のコレクタ−エミッタコンタクト領域１１６を含む。下側１０４は更に、下側のコレクタ−エミッタコンタクト領域１０６の間に配置された複数のベースコンタクト領域１１８を画成する。これらのコレクタ−エミッタコンタクト領域１１６が共に結合されて、下部コレクタ−エミッタ１２０を形成する。これら下側のベースコンタクト領域１１８が共に結合されて下部ベース１２２を形成する。

この例のＢ−ＴＲＡＮ１００はＮＰＮ構造であり、故に、コレクタ−エミッタコンタクト領域１０６及び１１６はＮ型であり、ベースコンタクト領域１１０及び１１８はＰ型である。この例の系では、浅いＮ＋領域が、コレクタ−エミッタコンタクト領域１０６及び１１６からそれぞれのコレクタ−エミッタ１１２及び１２０へのオーミックコンタクトを提供している。また、この例の系では、浅いＰ＋コンタクトドーピングが、ベースコンタクト領域１１０及び１１８からそれぞれのベース１１４及び１２２へのオーミックコンタクトを提供している。この例では、誘電体充填トレンチ１２４が、ベースコンタクト領域とコレクタ−エミッタコンタクト領域との間の横方向の分離を提供している。なお、ＰＮＰ型Ｂ−ＴＲＡＮデバイスも企図されるが、説明を必要以上に長くしないよう、ＰＮＰ型Ｂ−ＴＲＡＮデバイスを具体的に示すことはしない。

この例のケースでは、上側１０２に関連する様々な構造及びドーピングを、下側１０４に関連する様々な構造及びドーピングの鏡像としている。しかしながら、一部のケースにおいて、上側１０２に関連する様々な構造及びドーピングは、下側１０４の様々な構造及びドーピングとは異なる時に構築され、従って、これら２つの側の間で、構造及びドーピングに、製造公差に起因する僅かな違いが存在し得るが、そのようなものは、双方向ダブルベースバイポーラ接合トランジスタとしてのデバイスの動作に悪影響を及ぼすものではない。Ｂ−ＴＲＡＮデバイス例の動作を説明するため、本明細書は、次に、Ｂ−ＴＲＡＮデバイスのモデル例を、単純化したドライバ回路と共に参照する。

図２は、Ｂ−ＴＲＡＮの一モデル例の電気回路図を、概念的なドライバ回路の電気回路図と共に示している。特に、図２は、Ｂ−ＴＲＡＮのモデル２００を、Ｂ−ＴＲＡＮの上側用のドライバ部分２０２及びＢ−ＴＲＡＮの下側用のドライバ部分２０４と共に示している。先ず、モデル２００を参照するに、モデル例２００は、上部コレクタ−エミッタ１１２及び上部ベース１１４（図２では、上部ベース１１４を左側に示しているが）を画成している。ドライバ部分２０２は、上部コレクタ−エミッタ１１２及び上部ベース１１４に結合している。モデル例２００は更に、下部コレクタ−エミッタ１２０及び下部ベース１２２（図２では、下部ベース１２２を右側に示しているが）を画成している。ドライバ２０４は、下部コレクタ−エミッタ１２０及び下部ベース１２２に結合している。

内部に、モデル例２００は、上部コレクタ−エミッタ１１２に結合されたエミッタＥ１、下部コレクタ−エミッタ１２０に結合されたコレクタＣ１、及び上部ベース１１４を画成するベースＢ１を有する第１のＮＰＮトランジスタ２０６を有する。モデル例２００は更に、下部コレクタ−エミッタ１２０に結合されたエミッタＥ２、上部コレクタ−エミッタ１１２に結合されたコレクタＣ２、及び下部ベース１２２を画成するベースＢ２を有する第２のＮＰＮトランジスタ２０８を有する。ベースＢ１及びＢ２は、直列抵抗２１０及び２１２（バルク基板のドリフト領域を表す）によって共に結合されており、直列抵抗２１０及び２１２は、それらの間にノード２１４を画成する。ノード２１４と上部コレクタ−エミッタ１１２との間にダイオード２１６が結合されており、ダイオード２１６は、上部ベース１１４と上部コレクタ−エミッタ１１２との間の上部ＰＮ接合を表す。同様に、ノード２１４と下部コレクタ−エミッタ１２０との間にダイオード２１８が結合されており、ダイオード２１８は、下部ベース１２２と下部コレクタ−エミッタ１２０との間の下部ＰＮ接合を表す。

モデル２００の外部では、電気制御式スイッチ２２２（以下、単に、スイッチ２２２）が、上部コレクタ−エミッタ１１２に結合された第１のリード、及び上部ベース１１４に結合された第２のリードを有している。スイッチ例２２２は、オープン構成すなわち非導通構成にある単極単投スイッチとして示されているが、実際には、スイッチ２２２は電界効果トランジスタ（ＦＥＴ）とし得る。従って、スイッチ２２２が導通しているとき、上部ベース１１４が上部コレクタ−エミッタ１１２に結合される。ドライバ例２０２は更に、バッテリとして例示されている電荷キャリア源２２０を有している。電荷キャリア源２２０は、上部コレクタ−エミッタ１１２に結合された負リードを有する。別の電気制御式スイッチ２２４（以下、単に、スイッチ２２４）が、電荷キャリア源２２０の正端子に結合された第１のリード、及び上部ベース１１４に結合された第２のリードを有している。スイッチ例２２４は単極単投スイッチとして示されているが、実際には、スイッチ２２４はＦＥＴとし得る。従って、スイッチ２２４が導通しているとき、電荷キャリア源２２０が上部コレクタ−エミッタ１１２と上部ベース１１４との間に結合される。

なおも図２を参照するに、電気制御式スイッチ２２８（以下、単に、スイッチ２２８）が、下部コレクタ−エミッタ１２０に結合された第１のリード、及び下部ベース１２２に結合された第２のリードを有している。スイッチ例２２８は単極単投スイッチとして示されているが、実際には、スイッチ２２８はＦＥＴとし得る。従って、スイッチ２２８が導通しているとき、下部ベース１２２が下部コレクタ−エミッタ１２０に結合される。ドライバ例２０４は更に、バッテリとして例示されている別の電荷キャリア源２２６を有している。電荷キャリア源２２６は、下部コレクタ−エミッタ１２０に結合された負リードを有する。電気制御式スイッチ２３０（以下、単に、スイッチ２３０）が、バッテリ２２６の正端子に結合された第１のリード、及び下部ベース１２２に結合された第２のリードを有している。スイッチ例２３０は単極単投スイッチとして示されているが、実際には、スイッチ２３０はＦＥＴとし得る。従って、スイッチ２３０が導通しているとき、電荷キャリア源２２６が下部コレクタ−エミッタ１２０と下部ベース１２２との間に結合される。

図３Ａは、Ｂ−ＴＲＡＮが非導通であるモードにおけるモデル例及びドライバ部分回路を示している。非導通であるスイッチは開回路として示され、導通であるスイッチは電気短絡として示されている。特に、上部コレクタ−エミッタ１１２と下部コレクタ−エミッタ１２０との間に、上部コレクタ−エミッタ１１２を正の極性にして外部電圧が印加される。図３Ａに示す構成において、スイッチ２２８は導通であり、残り全てのスイッチは非導通である。導通しているスイッチ２２８は、下部コレクタ−エミッタ１２０を下部ベース１２２に直接結合し、それが、ダイオード２１８によって示される下部ＰＮ接合を実効的にバイパス又は短絡させるとともに、ダイオード２１６によって示される上部ＰＮ接合が逆バイアスされることを確保する。また、上部ベース１１４は、電気的にフローティングにされている。従って、Ｂ−ＴＲＡＮを通って電流は流れず、この印加極性ではＢ−ＴＲＡＮ全体が非導通である。図３Ａの構成は、それ故に、オフモードとして参照され得る。

次に、Ｂ−ＴＲＡＮが導通にされることを考える。図３Ｂは、オプションのダイオード導通モードに構成されたモデル例及びドライバ部分回路を示している。特に、最初に、図示の極性にある外部電圧でＢ−ＴＲＡＮを導通させるために、スイッチ２２２が導通にされ、スイッチ２２８は非導通にされる。スイッチ２２４及び２３０は非導通のままである。図示の構成において、ダイオード２１６によって示される上部ＰＮ接合はバイパスされ、ダイオード２１８によって示される下部ＰＮ接合は順バイアスされる。従って、ダイオードオンモードと称するものにて、上部コレクタ−エミッタ１１２及び上部ベース１１４から下部コレクタ−エミッタ１２０に電流が流れる。使用されるとき、ダイオードオンモードは、所定の期間（例えば、両端を含めて約１μｓから５μｓ）だけ続き得る。図示の構成において、順方向電圧降下は比較的低い。一例において、順方向電圧降下は、約２００Ａ／ｃｍ^２の電流密度で約１．０Ｖである。しかしながら、順方向電圧降下は、もっと低く駆動されることができる。

図３Ｃは、導通に構成されたモデル例及びドライバ回路を示している。ダイオードオンモードが使用される場合、Ｂ−ＴＲＡＮを横切る順方向電圧降下を更に低下させるために、スイッチ２２２が非導通にされ、スイッチ２２４が導通にされ、そして、スイッチ２２８及び２３０は非導通のままである。ダイオードオンモードが省略される場合には、オフモード（図３Ａ）から、スイッチ２２８が非導通にされ、スイッチ２２４が導通にされ、そして、スイッチ２２２及び２３０は非導通のままである。図示の構成では、電荷キャリア源２２０が上部コレクタ−エミッタ１１２と上部ベース１１４との間に結合される。その結果、上部ベース１１４の電圧が、上部コレクタ−エミッタ１１２の電圧よりも高く駆動される。下部ベース１２２は外部接続されずに電気的にフローティングにされるが、下部ベース１２２は、Ｂ−ＴＲＡＮのドリフト領域を介して内部で接続されており、従って、下部ベース１２２は、（電荷キャリア源２２０電圧例に依存して）上部コレクタ−エミッタ１１２の電圧よりも高く駆動され得る。従って、モデル２００のトランジスタ例の両方が部分的又は完全に導通し、この構成をトランジスタオンモードと呼ぶ。また、上部ベース１１４に電荷キャリア（ここでは正孔）が注入される。ドリフト領域内の追加の正孔の組み合わせがドリフト領域の導電率を高め、それが、Ｂ−ＴＲＡＮデバイスにわたる順方向電圧降下を低下させる。一例において、上部コレクタ−エミッタ１１２と上部ベース１１４との間に（例えば、電荷キャリア源２２０によって）両端を含めて約０．７Ｖから約１．０Ｖの印加電圧をかけると、順方向電圧降下は、両端を含めて約０．１Ｖと０．２Ｖとの間まで低減され得る。次に、Ｂ−ＴＲＡＮを非導通にすることについて説明する。

図３Ｄは、オプションのプレターンオフモードに構成されたモデル例及びドライバ回路を示している。特に、Ｂ−ＴＲＡＮを非導通にするプロセスを開始する一部の例において（例えば、１２００Ｖデバイスの完全ターンオフの約０．１μｓ−５μｓ前に）、スイッチ２２２及び２２８が導通にされ、スイッチ２２４が非導通にされる。スイッチ２３０は非導通のままである。スイッチ２２４を非導通にし、且つスイッチ２２２を導通させることは、電荷キャリア源２２０からドリフト領域への電荷キャリアの注入を停止させる。さらに、スイッチ２２８を導通させることが、ドリフト領域からの大きな電流排出又は流出を引き起こす。その結果、これらの作用がドリフト領域から電荷キャリアを除去し、Ｂ−ＴＲＡＮを飽和状態から外し、順方向電圧降下を増加させる。従って、この構成をプレターンオフモードとして参照する。一例において、プレターンオフモードでは順方向電圧降下が、両端を含めて約０．９Ｖと３Ｖとの間まで上昇し得る。次いで、図３Ａ−３Ｄに示したＢ−ＴＲＡＮ例は、図３Ａの構成を再び実現することによって、外部電圧のこの極性例に対して、完全に非導通にされ得る。更なる他のケースでは、特に、Ｂ−ＴＲＡＮ導通が突然終了される場合（例えば、回路遮断器サービス）、プレターンオフモードは省略されることができ、ドライバ回路部分は、Ｂ−ＴＲＡＮをトランジスタオンモード（図３Ｃ）から直接的にオフモード（図３Ａ）に遷移させ得る。

図３Ａ−図３Ｄに関する例は、外部電圧がその正電圧を上部コレクタ−エミッタ１１２に印加させる状況に関するものである。しかしながら、このＢ−ＴＲＡＮ例は対称なデバイスであり、そして、この極性例においてＢ−ＴＲＡＮを流れる電流をどのように制御するのかをもはや理解しており、反対方向における電流の制御も直接的にそれに従う。そのような反対方向の電流の状況では、電荷キャリア源２２０とスイッチ２２４ではなく、電荷キャリア源２２６とスイッチ２３０が使用されることになる。

図４は、時間の関数としてのＢ−ＴＲＡＮの電圧降下のプロットを示している。特に、図４は、単一の導通期間にわたるＢ−ＴＲＡＮ例の順方向電圧降下（Ｖｆ）を示しており、図３Ａ−３Ｄに関して説明した様々なモードがラベル付けられている。時間例ｔ０とｔ１との間、Ｂ−ＴＲＡＮは完全に非導通であることができ、従って、オフであるとし得る。オフ時又はオフモードの間にＢ−ＴＲＡＮをかかる電圧は、それ故に、コレクタ−エミッタ間の印加電圧（例えば、１２００Ｖ）であるとし得る。時間例ｔ１とｔ２との間、Ｂ−ＴＲＡＮデバイスは、図３Ｂに関して説明したように、オプションのダイオードオンモードに置かれ得る。オプションのダイオードオンモードの間、Ｂ−ＴＲＡＮを横切る順方向電圧降下は約１．０Ｖであり得る。時間例ｔ２とｔ３との間、Ｂ−ＴＲＡＮデバイスは、図３Ｃに関して説明したように、トランジスタオンモードに置かれ得る。トランジスタオンモードの間、Ｂ−ＴＲＡＮデバイスを横切る順方向電圧降下は、コレクタとして作用するコレクタ−エミッタとＢ−ＴＲＡＮの同じ側のベースとの間に印加される電圧に基づいて、両端を含めて約０．２Ｖから０．３Ｖであり得る。時間例ｔ３とｔ４との間、Ｂ−ＴＲＡＮデバイスは、図３Ｄに関して説明したように、オプションのプレターンオフモードに置かれ得る。オプションのプレターンオフモードの間、Ｂ−ＴＲＡＮデバイスを横切る順方向電圧降下は、０．９Ｖと３．０Ｖとの間まで上昇し得る。最後に、時間ｔ４の後、Ｂ−ＴＲＡＮデバイスは再び、図３Ａに示したように非導通に構成される。

この明細書の発明者は、より高い全体効率を達成し得ることを究明した。すなわち、コレクタとして作用するコレクタ−エミッタに対するベースの電圧を増加させることは、デバイスを横切る順方向電圧降下を低下させるが、コレクタ−エミッタに対してベースの電圧を増加させることはまた、Ｂ−ＴＲＡＮを非導通状態に遷移させる時間の量を増加させて、ひいては、スイッチング損失も増加させてしまう。言い換えると、コレクタとして作用するコレクタ−エミッタに付随するベースに電荷キャリアを注入することは順方向電圧降下を低下させるが、電荷キャリアの注入はターンオフ時間及び付随する損失を増加させてしまう。

様々な例が、導通期間の大部分では順方向電圧降下が低く（例えば、両端を含めて０．１Ｖから０．２Ｖまで）、そして、導通期間の終了に先立つ（例えば、約４μｓ）の所定の期間内、及びプレターンオフモード前に、順方向電圧降下が上昇される（例えば、両端を含めて０．４Ｖと１．０Ｖとの間に）ように、Ｂ−ＴＲＡＮを横切る順方向電圧降下を制御することに向けられる。導電率に関して言えば、様々な例が、導通期間の大部分では導電率が高く、そして、導通期間の終了に先立つ所定の期間内に導電率が低下されるように、Ｂ−ＴＲＡＮを通る導電率を制御することに向けられる。導通期間の終了近くに順方向電圧降下を高めることは、Ｂ−ＴＲＡＮを横切る導通損失を僅かに増加させる。一方で、導通期間の終了近くに順方向電圧降下を高めることは、Ｂ−ＴＲＡＮを非導通状態に遷移させる際のスイッチング損失を減少させる。正味の効果として、Ｂ−ＴＲＡＮの動作の全体効率が良くなる。

図５は、時間の関数としてのＢ−ＴＲＡＮの電圧降下のプロットを示している。特に、図５は、オプションのダイオードオンモード及びオプションのプレターンオフモードの両方を使用する単一の導通期間にわたるＢ−ＴＲＡＮ例の電圧降下を示している。時間例ｔ０とｔ１との間、Ｂ−ＴＲＡＮは完全に非導通であることができ、従って、オフであるとし得る。オフモードの間にＢ−ＴＲＡＮをかかる電圧は、それ故に、印加電圧（例えば、１２００Ｖ）であるとし得る。時間例ｔ１とｔ２との間、Ｂ−ＴＲＡＮデバイスは、図３Ｂに関して説明したように、オプションのダイオードオンモードに置かれ得る。ダイオードオンモードの間、Ｂ−ＴＲＡＮを横切る順方向電圧降下は約１．０Ｖまで低下し得る。時間例ｔ２とｔ３との間、Ｂ−ＴＲＡＮは、図３Ｃに関して説明したように、トランジスタオンモードに置かれ得る。トランジスタオンモードの間、Ｂ−ＴＲＡＮを横切る順方向電圧降下は、コレクタとして作用するコレクタ−エミッタとＢ−ＴＲＡＮの同じ側のベースとの間に印加される電圧に基づいて、約０．２Ｖまで低下し得る。しかしながら、図４の状況とは異なり、オプションのプレターンオフモードに遷移する前、又は直接的にオフモードに遷移する前に、方法及びシステムの例において、Ｂ−ＴＲＡＮは、順方向電圧降下がデバイスの飽和に伴う順方向電圧降下とダイオードオンモードに伴う順方向電圧降下との間にあるトランジスタ導通モードに置かれる。従って、時間例ｔ３とｔ４との間、Ｂ−ＴＲＡＮは、依然としてトランジスタオンモードにあるが、順方向電圧が増加される（例えば、両端を含めて０．２Ｖと１．０Ｖとの間まで、そして多くのケースで約０．６Ｖまで）ように飽和状態が減じられる。その後、時間例ｔ４と時間ｔ５との間で、Ｂ−ＴＲＡＮ例は、オプションのプレターンオフモードに入り、ここでもやはり、Ｂ−ＴＲＡＮデバイスを横切る順方向電圧降下が０．９Ｖと３．０Ｖとの間まで上昇し得る。最後に、時間ｔ５の後、Ｂ−ＴＲＡＮデバイスは再び、図３Ａに示したように非導通に構成される。

ｔ２とｔ４との間の期間が、Ｂ−ＴＲＡＮを駆動するドライバの状態に基づいて、概念的に２つの期間に分割され得る。一例として、上部コレクタ−エミッタが正の極性の印加電圧を与えられる構成を考える。期間ｔ２とｔ３との間、ドライバは、上部ベースに第１のレートで電荷キャリアを注入しているとし得る。第１のレートで電荷キャリアを注入することは、上部コレクタ−エミッタから下部コレクタ−エミッタへとトランジスタを流れる電流を生じさせ、該電流は、時間ｔ２とｔ３との間に示すような第１の電圧降下を生じさせる。システム例によれば、導通期間の終了前（例えば、約４μｓ）の所定の期間内、電荷キャリアの注入レートが変化することができ、ケース例において、上部ベースへの電荷キャリアの注入が、第１のレートよりも低い第２のレートに変化する。第２のレートで電荷キャリアを注入することは、時間ｔ３とｔ４との間に示すような、第１の順方向電圧降下よりも高い第２の順方向電圧降下を生じさせる。その後、オプションのプレターンオフモードを実現することができ、図示のように時間ｔ５の後にオフモードが続く。本明細書は、次に、方法例を実装するように設計及び構築されるスイッチデバイス例を参照する。

図６は、少なくとも一部の実施形態に従ったスイッチアセンブリの、部分的に電気回路図である、部分ブロック図を示している。特に、スイッチアセンブリ例６００は、Ｂ−ＴＲＡＮ１００及びドライバ６０２を有する。Ｂ−ＴＲＡＮ１００は、ＮＰＮ構成をしており、２つのエミッタ及び２つのベースを持つ回路記号例で示されている。この回路記号は、上部コレクタ−エミッタ１１２、上部ベース１１４、下部コレクタ−エミッタ１２０、及び下部ベース１２２を示している。上部コレクタ−エミッタ１１２は、スイッチアセンブリ６００の上部導通端子６０４に結合されている。下部コレクタ−エミッタ１２０は、スイッチアセンブリ６００の下部導通端子６０６に結合されている。ドライバ例６０２が、上部ベース１１４に結合された上部ベース端子６０８、上部コレクタ−エミッタ１１２に結合された上部導通端子６１０、下部ベース１２２に結合された下部ベース端子６１２、及び下部コレクタ−エミッタ１２０に結合された下部導通端子６１４を画成している。

ドライバ例６０２は、コントローラ６１６、電気アイソレータ６１８、及び絶縁変圧器６２０を含んでいる。Ｂ−ＴＲＡＮ１００を様々な導通及び非導通の状態に置くために、ドライバ例６０２は、複数の電気制御式スイッチと、上部ベース１１４及び下部ベース１２２に注入される電荷キャリアのソースとを含む。特に、ドライバ６０２は、その第１のリードを上部コレクタ−エミッタ１１２に結合させ、第２のリードを上部ベース１１４に結合させ、且つ制御入力をコントローラ６１６に結合させたスイッチ２２２を含んでいる。先と同様に、スイッチ例２２２は単極単投スイッチとして示されているが、実際には、スイッチ２２２は電界効果トランジスタ（ＴＦＴ）とすることができ、制御入力はＦＥＴのゲートである。従って、スイッチ２２２がその制御入力のアサートによって導通にされるとき、上部ベース１１４が上部コレクタ−エミッタ１１２に結合される。

ドライバ６０２は更に、バッテリとして例示されている電荷キャリア源６２２を有している。電荷キャリア源６２２は、負リードを上部コレクタ−エミッタ１１２に結合させている。別の電気制御式スイッチ６２４（以下、単に、スイッチ６２４）が、第１のリードを電荷キャリア源６２２の正端子に結合させ、第２のリードを上部ベース１１４に結合させ、且つ制御入力をコントローラ６１６に結合させている。スイッチ例６２４も単極単投スイッチとして示されているが、実際には、スイッチ６２４は、ＦＥＴのゲートを制御入力とするＦＥＴとし得る。従って、スイッチ６２４が導通しているとき、電荷キャリア源６２２が上部コレクタ−エミッタ１１２と上部ベース１１４との間に結合される。ドライバ６０２は更に、バッテリとして例示されている別の電荷キャリア源６２６を有している。電荷キャリア源６２６は、負リードを上部コレクタ−エミッタ１１２に結合させている。別の電気制御式スイッチ６２８（以下、単に、スイッチ６２８）が、第１のリードを電荷キャリア源６２６の正端子に結合させ、第２のリードを上部ベース１１４に結合させ、且つ制御入力をコントローラ６１６に結合させている。スイッチ例６２８も単極単投スイッチとして示されているが、実際には、スイッチ６２８は、ＦＥＴのゲートを制御入力とするＦＥＴとし得る。従って、スイッチ６２８が導通しているとき、電荷キャリア源６２６が上部コレクタ−エミッタ１１２と上部ベース１１４との間に結合される。

次に、Ｂ−ＴＲＡＮ１００の下側を参照するに、ドライバ６０２例は更に、第１のリードを下部コレクタ−エミッタ１２０に結合させ、第２のリードを下部ベース１２２に結合させ、且つ制御入力をコントローラ６１６に結合させたスイッチ２２８を含んでいる。先と同様に、スイッチ例２２８は単極単投スイッチとして示されているが、実際には、スイッチ２２８は、ＦＥＴのゲートを制御入力とするＦＥＴとし得る。従って、スイッチ２２８がその制御入力のアサートによって導通にされるとき、下部ベース１２２が下部コレクタ−エミッタ１２０に結合される。ドライバ６０２は更に、バッテリとして例示されている電荷キャリア源６３０を有している。電荷キャリア源６３０は、負リードを下部コレクタ−エミッタ１２０に結合させている。別の電気制御式スイッチ６３２（以下、単に、スイッチ６３２）が、第１のリードを電荷キャリア源６３０の正端子に結合させ、第２のリードを下部ベース１２２に結合させ、且つ制御入力をコントローラ６１６に結合させている。スイッチ例６３２も単極単投スイッチとして示されているが、実際には、スイッチ６３２は、ＦＥＴのゲートを制御入力とするＦＥＴとし得る。従って、スイッチ６３２が導通しているとき、電荷キャリア源６３０が下部コレクタ−エミッタ１２０と下部ベース１２２との間に結合される。

ドライバ６０２は更に、バッテリとして例示されている別の電荷キャリア源６３４を有している。電荷キャリア源６３４は、負リードを下部コレクタ−エミッタ１２０に結合させている。別の電気制御式スイッチ６３６（以下、単に、スイッチ６３６）が、第１のリードを電荷キャリア源６３４の正端子に結合させ、第２のリードを下部ベース１２２に結合させ、且つ制御入力をコントローラ６１６に結合させている。スイッチ例６３６も単極単投スイッチとして示されているが、実際には、スイッチ６３６は、ＦＥＴのゲートを制御入力とするＦＥＴとし得る。従って、スイッチ６３６が導通しているとき、電荷キャリア源６３４が下部コレクタ−エミッタ１２０と下部ベース１２２との間に結合される。

コントローラ６１６は、制御入力６３８と、それぞれスイッチ６２８、６２４、２２２、２２８、６３２、及び６３６の制御入力に結合された制御出力６４０、６４２、６４４、６４６、６４８、及び６５０とを画成している。制御入力６３８がアサートされるとき、コントローラ６１６は、様々なスイッチの制御によってＢ−ＴＲＡＮ１００を導通状態に置くように設計及び構築される。逆に、制御入力６３８がデアサートされるとき、コントローラ６１６は、様々なスイッチの制御によってＢ−ＴＲＡＮ１００を非導通状態に置くように設計及び構築される。Ｂ−ＴＲＡＮ１００が非導通状態にされる構成は、印加電圧の極性に依存する。従って、コントローラ例６１６は更に、印加極性を指し示すブールインジケーションを受信する極性入力６５２を画成している。ドライバ６０２例の中で、比較器６５４が、第１の入力を上部導通端子６０４に結合させ（接続をバブル“Ａ”で示している）、且つ第２の入力を下部導通端子６０６に結合させている。比較器６５４は、極性入力６５２に結合された比較出力を画成している。図６は、それぞれの導通端子に直接結合された第１及び第２の入力を示しているが、実際には、非導通状態にあるＢ−ＴＲＡＮ１００にかかる電圧は大きい（例えば、１２００Ｖ）ことができ、従って、第１及び第２の入力の各々は、それぞれの分圧回路を介してそれぞれの導通端子に結合され得る。より更なるケースでは、印加極性は、スイッチアセンブリ６００の外部のシステム及び装置によって決定されてもよく、ブール信号が電気アイソレータを横切って送られる。

上述のように、Ｂ−ＴＲＡＮ１００を非導通状態から導通状態に遷移させ、次いで非導通状態に戻すことは、多段階プロセスとし得る。従って、一部のケース例において、コントローラ６１６は、制御入力６３８及び極性入力６５２を読み取って例えば図５に関して説明したようにＢ−ＴＲＡＮ１００の状態又はモード遷移を実施するための制御出力を駆動するように構成された、個々の回路コンポーネント、特定用途向け集積回路（ＡＳＩＣ）、制御ソフトウェアを有するマイクロコントローラ、縮小命令セットコンピューティング（ＲＩＳＣ）、デジタル信号プロセッサ（ＤＳＰ）、制御ソフトウェアを有するプロセス、制御ソフトウェアを有するプロセッサ、プログラマブルロジックデバイス（ＰＬＤ）、又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）とし得る。

システム例において、スイッチアセンブリ６００は電気的にフローティングにされる。スイッチアセンブリ６００の電気ドメインで制御入力６３８を受信するために、ドライバ例６０２は電気アイソレータ６１８を実装している。電気アイソレータ例６１８は、例えば光カプラ又は静電容量式絶縁デバイスなどの、任意の好適形態をとり得る。電気アイソレータ６１８の正確な性質にかかわらず、電気アイソレータ６１８の制御入力６５６に、外部制御信号（例えば、アサートされたときに、Ｂ−ＴＲＡＮ１００が導通状態に置かれるべきであることを指し示すブール信号）が結合され得る。そして、電気アイソレータ６１８が、その制御信号をスイッチアセンブリ６００の電気ドメインへと通過させる。この例において、外部制御信号は通されて、コントローラ６１６の制御入力６３８になる。

次に、絶縁変圧器６２０を参照する。スイッチアセンブリ６００内の様々なデバイスが動作電力を使用し得る。例えば、コントローラ６１６は、Ｂ−ＴＲＡＮの様々な動作モードの実現を可能にするためにバス電圧及び電力を使用し得る。また、システム内の電荷キャリア源は、実際には、スイッチング電力コンバータの形態の個別の電圧源として、あるいは、やはりスイッチング電力コンバータを用いて実装される個別の電流源として実装され得る。電荷キャリア源を実装するスイッチング電力コンバータは、バス電圧及び電力を使用し得る。絶縁変圧器６２０は、スイッチアセンブリ６００の電気ドメイン内に動作電力を提供するために設けられる。外部システム（具体的には図示せず）が、絶縁変圧器６２０の一次リード６５８及び６６０間に交流信号（例えば、１５Ｖ ＡＣ）を提供し得る。絶縁変圧器６２０は、二次リード６６２及び６６４上にＡＣ電圧を生成する。絶縁変圧器６２０の二次側のＡＣ電圧がＡＣ−ＤＣ電力コンバータ６６８に提供され、それが、ＡＣ電圧を整流し、コモン６７０に対するバス電圧Ｖ_ＢＵＳ（例えば、３．３Ｖ、５Ｖ、１２Ｖ）によって電力を提供し得る。ＡＣ−ＤＣ電力コンバータ６６８によって提供される電力は、スイッチアセンブリ６００の様々なコンポーネントによって使用され得る。他のケースでは、複数の絶縁変圧器が存在してもよい（例えば、Ｂ−ＴＲＡＮの各側に１つ）。より更には、複数の二次巻線を有する単一の絶縁変圧器が使用されてもよい。

一例として、導通端子６０４及び６０６にかかる印加電圧が、上部導通端子６０４上で正の極性を持つ状況を考える。さらに、電気アイソレータ６１８の制御入力６５６に与えられる制御信号がデアサートされ、従って、コントローラ６１６の制御入力６３８に与えられる制御信号がデアサートされるとする。デアサートされた状態の制御入力６３８に基づいて、コントローラ６１６は、印加された極性（極性入力６５２を通じてコントローラ６１６によって読み取られる）を考慮に入れて、Ｂ−ＴＲＡＮ１００を非導通状態に置くように設計及び構成される。従って、この構成例において、コントローラ６１６は、スイッチ２２８を導通させるために制御出力６４６をアサートするように設計及び構成されることができ、他の全てのスイッチが非導通となるように他の全ての制御出力はデアサートされ、それが上部ベース１１４を電気的にフローティングにする。

なおも上部導通端子６０４において正の極性である構成例において、次に、電気アイソレータ６１８の制御入力６５６に与えられる制御信号がアサートされ、従って、コントローラ６１６の制御入力６３８に与えられる制御信号がアサートされるとする。このアサートに基づいて、図６のスイッチアセンブリ６００例では、コントローラ６１６は、先ず、制御出力６４６をデアサートし（従って、スイッチ２２８を非導通にし）且つ制御出力６４４をアサートする（従って、スイッチ２２２を導通させる）ことによって、Ｂ−ＴＲＡＮ１００をオプションのダイオードオンモードに置くように設計及び構成され得る。スイッチ２２２を導通させることは、上部コレクタ−エミッタ１１２を上部ベース１１４に結合させる。この構成は、Ｂ−ＴＲＡＮ１００を流れる電流を生じさせ、順方向電圧降下はダイオードオンモードに相応する。使用されるとき、ダイオードオンモードは、所定の期間（例えば、約０．１μｓから５μｓ）だけ続き得る。コントローラ６１６は、次いで、上部ベース１１４に第１のレートで電荷キャリアを注入することによって、Ｂ−ＴＲＡＮをトランジスタオンモードに置くように設計及び構成され得る。ダイオードオンモードからの遷移に際し、コントローラ６１６は、制御出力６４４をデアサートし（スイッチ２２２を非導通にし）、そして、スイッチ２２２が非導通となることを確実にするのに十分な量の時間の後に、制御出力６４２をアサートする（スイッチ６２４を導通させる）ように設計及び構成され得る。ダイオードオンモードがない場合には、コントローラ６１６は、制御出力６４６をデアサートし（従って、スイッチ２２８を非導通にし）且つ制御出力６４２をアサートする（スイッチ６２４を導通させる）ように設計及び構成され得る。とにかく、スイッチ６２４を導通させることは、電荷キャリア源６２２を上部コレクタ−エミッタ１１２と上部ベース１１４との間に結合する。一部のシステム例において、電荷キャリア源６２２は、上部コレクタ−エミッタ１１２と上部ベース１１４とを横切って印加される、約１．０Ｖの制御された電圧を生成し、これが、上部ベース１１４に流れ込む電流を生じさせる。上述のように、この構成において、上部ベース１１４に流れ込む電流は、Ｂ−ＴＲＡＮ１００のドリフト領域内の電荷キャリアの数を増加させ、それがＢ−ＴＲＡＮ１００を飽和状態に駆動する。

多くのケースで、Ｂ−ＴＲＡＮ１００の導通状態を制御するためにスイッチアセンブリ６００に与えられる制御信号は、比較的安定した周波数を有する周期的な信号である。例えば、直流（ＤＣ）を生成するソーラーパネルとＡＣ幹線との間の電力コンバータにおいてスイッチアセンブリ６００を使用する場合、スイッチアセンブリ６００に与えられる制御信号は、ＡＣ幹線の周波数（例えば、５０Ｈｚ、６０Ｈｚ）に関連する固定周波数と、ソーラーパネルによって集められる太陽エネルギーの量に比例し得るデューティサイクルとを有し得る。従って、各導通期間の長さは、長期間（例えば、何分から何時間）にわたって比較的安定であり得る。その結果、多くのケースで、コントローラ６１６は、制御信号がいつデアサートされるか、そして結果として、導通期間がいつ終了しそうか、を予測することができ得る。そのような状況において、本導通期間の終了前の所定の期間内、コントローラ例６１６は、上部ベース１１４に第２の低めのレートで電荷キャリアを注入することによって、順方向電圧降下を増加させ、そして対応してＢ−ＴＲＡＮ１００を通る導電率を低下させるように設計及び構成され得る。図６の例において、より低いレートで電荷キャリアを注入するために、コントローラ６１６は、制御出力６４２をデアサートし（スイッチ６２４を非導通にし）、且つ制御出力６４０をアサートする（スイッチ６２８を導通させる）ように設計及び構成され得る。スイッチ６２８を導通させることは、電荷キャリア源６２６を上部コレクタ−エミッタ１１２と上部ベース１１４との間に結合する。一部のシステム例において、電荷キャリア源６２６は、上部コレクタ−エミッタ１１２と上部ベース１１４との間に印加される約０．５Ｖの制御された電圧を生成し、それが、電荷キャリア源６２２の例に関連する高めの電圧の場合と比較して減少された電流が上部ベース１１４に流れ込むことをもたらす。減少された電流が上部ベース１１４に流れ込むことは、Ｂ−ＴＲＡＮ１００のドリフト領域内の電荷キャリアの数を減少させ、それが、Ｂ−ＴＲＡＮ１００を（それまでの飽和と比較して）低い飽和状態に駆動する。増加した順方向電圧降下及び低下した導通率は導通損失を増加させるが、その増加した導通損失は、短縮されたスイッチング時間によるＢ−ＴＲＡＮ１００のスイッチング損失の減少によって相殺されるにとどまらない。ケース例において、トランジスタオンモードの第２の部分で順方向電圧が増加されるとき、順方向電圧降下は、低い方の順方向電圧降下の、両端を含めて１０％と２０％との間だけ増加し得る。電荷キャリア注入に関して述べると、第２の低めのレートでの電荷キャリアの注入は、電荷キャリア注入のレートを４０％以上低下させているとすることができ、一ケース例では、電荷キャリア注入のレートを約５０％低下させる。

その後、コントローラ例６１６は、Ｂ−ＴＲＡＮ１００をオプションのプレターンオフモードに遷移させ得る。特に、コントローラ例６１６は、制御出力６４０をデアサートし（スイッチ６２８を非導通にし）且つ制御出力６４４及び６４６をアサートする（スイッチ２２２及び２２８を導通させる）ように設計及び構成され得る。スイッチ２２２及び２２８を導通させることは、それぞれ、上部コレクタ−エミッタ１１２を上部ベース１１４に直接結合し、及び下部コレクタ−エミッタ１２０を下部ベース１２２に直接結合する。制御入力６５６に与えられる制御信号がデアサートされ、Ｂ−ＴＲＡＮ１００が完全に非導通にされるべきであることを指し示すとき、コントローラ例は、Ｂ−ＴＲＡＮ１００をオフモードに置くことができ、それは、この極性例では、制御出力６４６をデアサートし（スイッチ２２８を非導通にし）且つ制御出力６４４をアサートされたままにする（スイッチ２２２を導通のままにする）ことによって達成される。プレターンオフモードが使用されない場合（例えば、回路遮断器動作）、コントローラ６１６は、制御出力６４０をデアサートし（スイッチ６２８を非導通にし）且つ制御出力６４６をアサートする（スイッチ２２８を導通させる）ことによって、Ｂ−ＴＲＡＮをトランジスタオンモードから直接的にオフモードに遷移させるように設計及び構成され得る。スイッチ６２８を非導通にすることは、上部ベース１１４を電気的にフローティングにし、スイッチ２２８を導通させることは、下部コレクタ−エミッタ１２０を下部ベース１２２に短絡させる。

図６に関して説明した動作例は、ある極性が外部電圧によって与えられるとの仮定に関するものであった。しかしながら、繰り返しとなるが、Ｂ−ＴＲＡＮ例１００は対称なデバイスであり、そして、トランジスタオンモードにおいて複数の異なるレートでの電荷キャリアの注入をどのように制御するのかをもはや理解しており、反対方向における電流の制御は、電荷キャリア源６３０及び６３４並びにそれらそれぞれのスイッチ６３２及び６３６に対して、直接的にそれに従う。

図６のスイッチアセンブリ６００は、電荷キャリアの２つの注入モードのために、各側に結合される別個の独立した電荷キャリア源を利用する。例えば、上側は、例示として電荷キャリア源６２２及び電荷キャリア源６２６を使用し、下側は、例示として電荷キャリア源６３０及び６３４を使用する。しかしながら、他のケースでは、Ｂ−ＴＲＡＮ１００の各側は、単一であるが可変の電荷キャリア源を使用して電荷キャリアを駆動してもよい。

図７は、少なくとも一部の実施形態に従ったスイッチアセンブリの、部分的に電気回路図である、部分ブロック図を示している。特に、図７は、Ｂ−ＴＲＡＮ例１００と、コントローラ６１６を有するドライバ６０２例とを示している。ドライバ６０２は、同様に、絶縁変圧器、ＡＣ−ＤＣ電力コンバータ、電気アイソレータ、及び極性決定用の比較器を有することになるが、それらのコンポーネントは、図を必要以上に複雑にしないよう、図７からは省略されている。図７のドライバ６０２は、Ｂ−ＴＲＡＮ１００の上側に結合された、バッテリの形態をした調節可能電圧源として例示的に示す調節可能な電荷キャリア源７００を有する。例示的な電荷キャリア源７００は、実際には、制御可能又は調節可能な出力電圧を持つスイッチング電力コンバータの形態の個別の電圧源として、あるいは、やはり制御可能又は調節可能な出力を持つスイッチング電力コンバータを用いて実装される個別の電流源として実装され得る。電荷キャリア源７００は、上部コレクタ−エミッタ１１２に結合された負リードと、電気制御式スイッチ６２４に結合された正リードと、セットポイント入力７０２とを有する。従って、スイッチ６２４が導通しているとき、電荷キャリア源７００が上部コレクタ−エミッタ１１２と上部ベース１１４との間に結合される。この例のコントローラ６１６は、セットポイント入力７０２に結合されたセットポイント出力７０４（例えば、アナログ出力又はデジタル出力）を画成しており、故に、コントローラ６１６は、セットポイント出力７０４を制御することによって、電荷キャリア源７００によって生成される電荷キャリアの注入レートを制御するように設計及び構成される。

図７のドライバ６０２はまた、Ｂ−ＴＲＡＮ１００の下側に結合された、バッテリの形態をした調節可能電圧源として例示的に示す調節可能な電荷キャリア源７０６を有する。例示的な電荷キャリア源７０６は、実際には、制御可能又は調節可能な出力電圧を持つスイッチング電力コンバータの形態の個別の電圧源として、あるいは、やはり制御可能又は調節可能な出力を持つスイッチング電力コンバータを用いて実装される個別の電流源として実装され得る。電荷キャリア源７０６は、下部コレクタ−エミッタ１２０に結合された負リードと、電気制御式スイッチ６３２に結合された正リードと、セットポイント入力７０８とを有する。従って、スイッチ６３２が導通しているとき、電荷キャリア源７０６が下部コレクタ−エミッタ１２０と下部ベース１２２との間に結合される。この例のコントローラ６１６は、セットポイント入力７０８に結合されたセットポイント出力７１０（例えば、アナログ出力又はデジタル出力）を画成しており、故に、コントローラ６１６は、セットポイント出力７１０を制御することによって、電荷キャリア源７０６によって生成される電荷キャリアの注入レートを制御するように設計及び構成される。

一例として、導通端子６０４及び６０６にかかる印加電圧が、上部導通端子６０４上で正の極性を持つ状況を考える。さらに、制御入力６３８に与えられる制御信号がデアサートされるとする。デアサートされた状態の制御入力６３８に基づいて、コントローラ６１６は、印加された極性を考慮に入れて、Ｂ−ＴＲＡＮ１００を非導通状態に置くように設計及び構成される。従って、この構成例において、コントローラ６１６は、スイッチ２２８を導通させるために制御出力６４６をアサートするように設計及び構成され、他の全てのスイッチが非導通となるように他の全ての制御出力はデアサートされる。

次に、コントローラ６１６の制御入力６３８に与えられる制御信号がアサートされるとする。このアサートに基づいて、図７のスイッチアセンブリ６００例では、コントローラ６１６は、先ず、制御出力６４６をデアサートし（従って、スイッチ２２８を非導通にし）且つ制御出力６４４をアサートする（従って、スイッチ２２２を導通させる）ことによって、Ｂ−ＴＲＡＮ１００をオプションのダイオードオンモードに置くように設計及び構成され得る。スイッチ２２２を導通させることは、Ｂ−ＴＲＡＮ１００を流れる電流を生じさせ、順方向電圧降下はダイオードオンモードに相応する。所定の期間後、コントローラ６１６は、上部ベース１１４に第１のレートで電荷キャリアを注入することによって、Ｂ−ＴＲＡＮ１００をトランジスタオンモードに遷移させるように設計及び構成され得る。図７の例では、第１のレートで電荷キャリアを注入するために、コントローラ６１６は、制御出力６４４をデアサートし（スイッチ２２２を非導通にし）、そして、スイッチ２２２が非導通となることを確実にするのに十分な量の時間の後に、制御出力６４２をアサートする（スイッチ６２４を導通させる）ように設計及び構成され得る。また、このシステム例において、コントローラ６１６は、セットポイント信号をセットポイント出力７０４ひいては電荷キャリア源７００のセットポイント入力７０２に駆動し得る。セットポイント信号を駆動し且つスイッチ６２４に導通させることで、上部ベース１１４に第１のレートで電荷キャリアを注入する。オプションのダイオードオンモードが省略される場合には、コントローラ例６１６は、制御出力６４６をデアサートし（従って、スイッチ２２８を非導通にし）、制御出力６４２をアサートし（スイッチ６２４を導通させ）、且つセットポイント信号をセットポイント出力７０４ひいては電荷キャリア源７００のセットポイント入力７０２に駆動することによって、Ｂ−ＴＲＡＮ１００をオフモードから直接的にトランジスタオンモードに遷移させるように設計及び構成され得る。とにかく、一部のシステム例において、電荷キャリア源７００は、上部コレクタ−エミッタ１１２と上部ベース１１４との間に約１．０Ｖの制御された電圧を印可し、これが、上部ベース１１４に流れ込む電流を生じさせる。上述のように、上部ベース１１４に流れ込む電流は、Ｂ−ＴＲＡＮ１００のドリフト領域内の電荷キャリアの数を増加させ、それがＢ−ＴＲＡＮ１００を飽和状態に駆動する。

先と同様に、コントローラ６１６は、制御入力に与えられる制御信号がいつデアサートされるか、そして結果として、導通期間がいつ終了しそうか、を予測する。そのような状況において、本導通期間の終了前の所定の期間内、コントローラ例６１６は、上部ベース１１４に第２の低めのレートで電荷キャリアを注入することによって、順方向電圧降下を増加させ、そして対応してＢ−ＴＲＡＮ１００を通る導電率を低下させるように設計及び構成され得る。図７の例では、より低いレートで電荷キャリアを注入するために、コントローラ６１６は、第２の、異なる、セットポイント信号を、セットポイント出力７０４ひいては電荷キャリア源７００のセットポイント入力７０２に駆動するように設計及び構成され得る。一部のシステム例において、上部コレクタ−エミッタ１１２と上部ベース１１４との間に印加される制御された電圧は約０．５Ｖであり、それが、より高い電圧の場合と比較して減少された電流が上部ベース１１４に流れ込むことをもたらす。減少された電流が上部ベース１１４に流れ込むことは、Ｂ−ＴＲＡＮ１００のドリフト領域内の電荷キャリアの数を減少させ、それが、Ｂ−ＴＲＡＮ１００を（それまでの飽和と比較して）低い飽和状態に駆動する。増加した順方向電圧降下及び低下した導通率は導通損失を増加させるが、その増加した導通損失は、スイッチング損失の減少によって相殺されるにとどまらない。

図７に関して説明した動作例は、ある極性が外部電圧によって与えられるとの仮定に関するものであった。しかしながら、繰り返しとなるが、Ｂ−ＴＲＡＮ例１００は対称なデバイスであり、そして、もはや、トランジスタオンモードにおいて複数の異なるレートでの電荷キャリアの注入をどのように制御するのかを理解し及び制御可能な電荷キャリア源を用いることを理解しており、反対方向における電流の制御は直接的にそれに従う。

ここまで説明してきた様々な例は、導通期間の終了の所定の期間内に、スイッチング損失が減少するようにし順方向電圧降下を上昇させるものであり、正味の効果として、Ｂ−ＴＲＡＮの全体効率が上昇する。このような技術に加えて、あるいは代えて、更なる例は、非導通モード又はオフモードから導通モード（例えば、ダイオードオンモード、トランジスタオンモード、及び／又はプレターンオフモード）への状態遷移中にアクティブにドリフト領域に電荷キャリアを注入することによって、スイッチング時間を短縮し、ひいては、スイッチング損失を減少させる。また、他の例は、導通モード（例えば、ダイオードオンモード、トランジスタオンモード、及び／又はプレターンオフモード）のいずれかから非導通モード又はオフモードへの状態遷移中にアクティブにドリフト領域から電荷キャリアを引き抜くことによって、スイッチング時間を短縮し、ひいては、スイッチング損失を減少させる。

図８は、時間の関数としてのＢ−ＴＲＡＮデバイスの電圧降下のプロットを示している。特に、図８は、オプションのダイオードオンモード及びオプションのプレターンオフモードの両方を使用しての、単一の導通期間にわたるＢ−ＴＲＡＮ例の電圧降下を示している。図８はまた、拡大部８００により、時間ｔ１におけるオフモードから導通モードへの遷移を示している。図８はまた、拡大部８０２により、時間ｔ５における導通モードからオフモードへの遷移を示している。すなわち、大きい方の図８における遷移は、まさに指定時間に起こる理想的な遷移として示されている。しかしながら、実際には、時間ｔ１におけるオフモード（例えば、時間ｔ１の前）から導通モードへの（例えば、図示のようにダイオードオンモードへの、又はトランジスタオンモードへの）遷移は、有限で非ゼロの時間量を要する。同様に、実際には、時間ｔ５における導通モードから（例えば、図示のようにプレターンオフモードから、又はトランジスタオンモードから）オフモードへの遷移は、有限で非ゼロの時間量を要する。

本明細書の発明者が見出したことには、オフモードから導通モードへの遷移に必要な時間量は、遷移中にｃ−ベースを介してドリフト領域に電荷キャリアを注入することによって、そして一部のケースでは、ｃ−ベース及びｅ−ベースの両方への注入によって、短縮することができる。一部のケースにおいて、遷移中の電荷キャリアの注入は、トランジスタオンモードに関して上述した電荷キャリア注入例よりも高いレートである。こうしてスイッチング時間を短縮することがスイッチング損失を低減させる一方で、電荷キャリアを注入すること自体がエネルギーを使用するが、より低いスイッチング損失を考慮に入れると、正味の効果として全体効率が高くなる。同様に、本明細書の発明者が見出したことには、導通モードからオフモードへの遷移に必要な時間量は、遷移中にｃ−ベースを介してドリフト領域から電荷キャリアを引き抜くことによって、そして一部のケースでは、ｃ−ベース及びｅ−ベースの両方から引き抜くことによって、短縮することができる。こうしてスイッチング時間を短縮することがスイッチング損失を低減させる一方で、電荷キャリアを引き抜くこと自体がエネルギーを使用するが、より低いスイッチング損失を考慮に入れると、正味の効果として全体効率が高くなる。先に進む前に言及しておくことには、以下に説明する実施形態例は、オフモードからの遷移中に電荷キャリアを注入すること及びオフモードへの遷移中に電荷キャリアを引き抜くことの両方を行うが、他のケースでは、導通モードへの遷移中の電荷キャリアの注入が、非導通モード又はオフモードへの遷移中の電荷キャリアの引き抜きなしで使用されてもよく、その逆もまた然りである。

なおも図８を参照するに、拡大した領域８００は、時間ｔ１の前のオフモードから時間ｔ１の後のダイオードオンモード例への遷移を示している。ここでも、ダイオードオンモードへの遷移は単に例示的なものであり、他のケースでは、オフモードからの遷移は、直接的にトランジスタオンモードへのものであってもよい。特に、実施形態例によれば、オフモードからの遷移は、時間例ｔ１−１にてｃ−ベースにアクティブに電荷キャリアを注入することによって開始する。電荷キャリアを注入することは、時間ｔ１−１とｔ１−２との間での順方向電圧降下の傾きに影響を及ぼし、より高い注入レートは、より急な下方傾斜を生じさせる。言い換えると、電荷キャリアの注入レートは、Ｂ−ＴＲＡＮがどれだけ速く導通モードに遷移するかに影響し、より高い注入レートは、より高速なスイッチング時間をもたらす。時間例ｔ１−２で、システム例において、遷移に関連付けた電荷キャリアの注入が停止する。オプションのダイオードオンモードが使用される場合、システム例は故に、電荷キャリアの注入を止めて、上述のようなダイオードオンモード構成に遷移し得る。オプションのダイオードオンモードが使用されない場合には、システム例は故に、遷移に関連付けたレートでの電荷キャリアの注入を止めて、上述したようなトランジスタオンモードに関連付けたレートでの電荷キャリアの注入を開始し得る。

同様に、オフモードへの遷移に関して、拡大した領域８０２は、時間ｔ５の前のオプションのプレターンオフモードから時間ｔ５の後のオフモード例への遷移を示している。ここでも、プレターンオフモードからの遷移は単に例示的なものであり、他のケースでは、オフモードへの遷移は、直接的に（上述の電荷キャリア注入レジームのいずれかにおける）トランジスタオンモードからのものであってもよい。実施形態例によれば、導通モードからオフモードへの遷移は、時間例ｔ５−１にてｃ−ベース（又はｃ−ベースとｅ−ベースの両方）からアクティブに電荷キャリアを引き抜くことによって開始する。電荷キャリアを引き抜くことは、時間ｔ５−１とｔ５−２との間での順方向電圧降下の傾きに影響を及ぼし、より高い引き抜きレートは、より急な上方傾斜を生じさせる。言い換えると、電荷キャリアの引き抜きレートは、Ｂ−ＴＲＡＮがどれだけ速くオフモードに遷移するかに影響し、より高い引き抜きレートは、より高速なスイッチング時間をもたらす。時間例ｔ５−２で、Ｂ−ＴＲＡＮ例は完全に非導通にあるとし得る。一部のケースにおいて、Ｂ−ＴＲＡＮが完全に非導通になると、遷移に関連付けた電荷キャリアの引き抜きが停止する。しかしながら、引き抜きを止めるタイミングは重要でなく、電荷キャリアの引き抜きのための構成は、Ｂ−ＴＲＡＮが非導通である期間の中まで非ゼロの時間量にわたって延びてもよい。一ケース例において、電荷キャリアの引き抜きのための構成は、オフモードから導通モードへの次の遷移まで延びてもよい。言い換えれば、電荷キャリアの引き抜きのための構成は、Ｂ−ＴＲＡＮの代替的なオフモードであってもよい。

図９は、少なくとも一部の実施形態に従ったスイッチアセンブリの部分電気回路図を示している。特に、図９は、Ｂ−ＴＲＡＮ例１００と、ドライバ例６０２の一部とを示している。ドライバ６０２は、同様に、絶縁変圧器、ＡＣ−ＤＣ電力コンバータ、電気アイソレータ、コントローラ、及び比較器を有することになるが、それらのコンポーネントは、図９の簡略表記からは省略されている。説明の目的で、図９は、スイッチ２２２、６２４、６２８、２２８、６３２、及び６３６、並びに電荷キャリア源の例６２２、６２６、６３０、及び６３４を示しており、これらは全て、図６に関して最初に提示したものである。

最初にＢ−ＴＲＡＮ１００の上側を参照するに、図９のドライバ６０２は更に、バッテリとして例示されている電荷キャリア源９００を含んでいる。電荷キャリア源９００は、正リードを上部コレクタ−エミッタ１１２に結合させている。別の電気制御式スイッチ９０２（以下、単に、スイッチ９０２）が、第１のリードを電荷キャリア源９００の負端子に結合させ、第２のリードを上部ベース１１４に結合させ、且つ制御入力をコントローラ６１６（図示せず）に結合させている。スイッチ例９０２は単極単投スイッチとして示されているが、実際には、スイッチ９０２は、ＦＥＴのゲートを制御入力とするＦＥＴとし得る。従って、スイッチ９０２が導通しているとき、電荷キャリア源９００が上部コレクタ−エミッタ１１２と上部ベース１１４との間に結合される。

なおもＢ−ＴＲＡＮ１００の上側を参照するに、図９のドライバ６０２は更に、バッテリとして例示されている電荷キャリア源９０４を含んでいる。電荷キャリア源９０４は、負リードを上部コレクタ−エミッタ１１２に結合させている。別の電気制御式スイッチ９０６（以下、単に、スイッチ９０６）が、第１のリードを電荷キャリア源９０４の正端子に結合させ、第２のリードを上部ベース１１４に結合させ、且つ制御入力をコントローラ６１６（図示せず）に結合させている。スイッチ例９０６は単極単投スイッチとして示されているが、実際には、スイッチ９０６は、ＦＥＴのゲートを制御入力とするＦＥＴとし得る。従って、スイッチ９０６が導通しているとき、電荷キャリア源９０４が上部コレクタ−エミッタ１１２と上部ベース１１４との間に結合される。

次にＢ−ＴＲＡＮ１００の下側を参照するに、図９のドライバ６０２は更に、バッテリとして例示されている電荷キャリア源９０８を含んでいる。電荷キャリア源９０８は、正リードを下部コレクタ−エミッタ１２０に結合させている。別の電気制御式スイッチ９１０（以下、単に、スイッチ９１０）が、第１のリードを電荷キャリア源９０８の負端子に結合させ、第２のリードを下部ベース１２２に結合させ、且つ制御入力をコントローラ６１６（図示せず）に結合させている。スイッチ例９１０は単極単投スイッチとして示されているが、実際には、スイッチ９１０は、ＦＥＴのゲートを制御入力とするＦＥＴとし得る。従って、スイッチ９１０が導通しているとき、電荷キャリア源９０８が下部コレクタ−エミッタ１２０と下部ベース１２２との間に結合される。

なおもＢ−ＴＲＡＮ１００の下側を参照するに、図９のドライバ例６０２は更に、バッテリとして例示されている電荷キャリア源９１２を含んでいる。電荷キャリア源９１２は、負リードを下部コレクタ−エミッタ１２０に結合させている。別の電気制御式スイッチ９１４（以下、単に、スイッチ９１４）が、第１のリードを電荷キャリア源９１２の正端子に結合させ、第２のリードを下部ベース１２２に結合させ、且つ制御入力をコントローラ６１６（図示せず）に結合させている。スイッチ例９１２は単極単投スイッチとして示されているが、実際には、スイッチ９１２は、ＦＥＴのゲートを制御入力とするＦＥＴとし得る。従って、スイッチ９１４が導通しているとき、電荷キャリア源９１２が下部コレクタ−エミッタ１２０と下部ベース１２２との間に結合される。

一例として、導通端子６０４及び６０６にかかる印加電圧が、上部導通端子６０４上で正の極性を持つ状況を考える。オフモード、オプションのダイオードオンモード、トランジスタオンモード、及びオプションのプレターンオフモードについて、図９のスイッチアセンブリ例６００の動作は、図３Ａ−３Ｃ及び／又は図６に関して説明したものと同じとすることができ、説明を必要以上に長くしないように、ここで再び繰り返すことはしない。しかしながら、コントローラ６１６（図示せず）が、Ｂ−ＴＲＡＮ１００を非導通モード又はオフモードから導通モードに（例えば、ダイオードオンモードに、又は直接的にトランジスタオンモードに）遷移させるとき、図９の更なるシステム例は、スイッチ９０６及び電荷キャリア源９０４によって上部ベース１１４に電荷キャリアを注入し得る。特に、コントローラ６１６がオフモードから導通状態に遷移するとき、コントローラ６１６は、スイッチ９０６の制御入力をアサートして、スイッチ９０６を導通させ、及び故に、電荷キャリア源９０４を上部ベース１１４と上部コレクタ−エミッタ１１２との間に結合するように設計及び構成され得る。この極性の電荷キャリア源９０４は、上部ベース１１４を介してドリフト領域に電荷キャリア（ここでは正孔）を注入し、それが、例えば上部コレクタ−エミッタ１１２を上部ベース１１４に短絡させる場合よりも高速な導通状態への遷移を可能にする。順方向電圧降下の傾きに関して言えば、この極性例の電荷キャリア源９０４は、順方向電圧降下の下方傾斜を増加させ（例えば、図８の拡大した領域８００を参照）、それがスイッチング時間を短縮し、ひいては、スイッチング損失を減少させる。ケース例において、電荷キャリア源９０４は電圧源（例えば、両端を含めて５．０Ｖと１５Ｖとの間）とすることができ、電荷キャリアを注入することは、ダイオードオンモードを適用する場合又は直接的にトランジスタオンモードに移る場合と比較して、オフモードから導通モードに遷移するための時間を、両端を含めて約０．５μｓと２μｓとの間だけ短縮し得る。

次に、導通モード（例えば、トランジスタオンモード、又はプレターンオフモード）から非導通モード又はオフモードへの遷移を、やはり上部導通端子６０４で正の極性である状況例において考える。コントローラ６１６（図示せず）が、Ｂ−ＴＲＡＮ１００を導通モードから非導通モードに遷移させるとき、図９の更なるシステム例は、スイッチ９０２及び電荷キャリア源９００によって上部ベース１１４を通じて電荷キャリアを引き抜き得る。特に、コントローラ６１６が導通モードから非導通モードに遷移するとき、コントローラ６１６は、スイッチ９０２の制御入力をアサートして、スイッチ９０２を導通させ、及び故に、電荷キャリア源９００を上部ベース１１４と上部コレクタ−エミッタ１１２との間に結合するように設計及び構成され得る。この極性の電荷キャリア源９００は、上部ベース１１４を介してドリフト領域から電荷キャリアを引き抜き、それが、例えば上部ベース１１４を電気的にフローティングにする場合よりも高速な非導通モードへの遷移を可能にする。順方向電圧降下の傾きに関して言えば、この極性例の電荷キャリア源９００は、順方向電圧降下の上方傾斜を増加させ（例えば、図８の拡大した領域８０２を参照）、それがスイッチング時間を短縮し、ひいては、スイッチング損失を減少させる。ケース例において、電荷キャリア源９００は電圧源（例えば、両端を含めて５．０Ｖと１５Ｖとの間）とすることができ、電荷キャリアを引き抜くことは、上部ベース１１４が電気的にフローティングにされ且つ下部コレクタ−エミッタ１２０が下部ベース１２２に短絡されるオフモード例に移る場合と比較して、導通状態からオフモードに遷移するための時間を、両端を含めて約０．５μｓと２μｓとの間だけ短縮し得る。

導通モード（例えば、トランジスタオンモード、又はプレターンオフモード）から非導通モード又はオフモードへの遷移を、やはり上部導通端子６０４で正の極性である状況例において考える。コントローラ６１６（図示せず）が、Ｂ−ＴＲＡＮ１００を導通モードから非導通モードに遷移させるとき、図９の更なるシステム例は、スイッチ９１０及び電荷キャリア源９０８によって下部ベース１２２を通じて電荷キャリアを引き抜き得る。特に、コントローラ６１６が導通モードから非導通モードに遷移するとき、コントローラ６１６は、スイッチ９１０の制御入力をアサートして、スイッチ９１０を導通させ、及び故に、電荷キャリア源９０８を下部ベース１２２と下部コレクタ−エミッタ１２０との間に結合するように設計及び構成され得る。この極性の電荷キャリア源９０８は、下部ベース１２２を介してドリフト領域から電荷キャリアを引き抜き、それが、例えば下部コレクタ−エミッタ１２０を下部ベース１２２に電気的に短絡させる場合よりも高速な非導通モードへの遷移を可能にする。順方向電圧降下の傾きに関して言えば、この極性例の電荷キャリア源９０８は、順方向電圧降下の上方傾斜を増加させ（例えば、図８の拡大した領域８０２を参照）、それがスイッチング時間を短縮し、ひいては、スイッチング損失を減少させる。ケース例において、電荷キャリア源９０８は電圧源（例えば、両端を含めて５．０Ｖと１５Ｖとの間）とすることができ、電荷キャリアを引き抜くことは、下部コレクタ−エミッタ１２０が下部ベース１２２に直接的に結合されるオフモード例に移る場合と比較して、導通状態からオフモードに遷移するための時間を、両端を含めて約０．５μｓと２μｓとの間だけ短縮し得る。

再び、導通モード（例えば、トランジスタオンモード、又はプレターンオフモード）から非導通モード又はオフモードへの遷移を、やはり上部導通端子６０４で正の極性である状況例において考える。コントローラ６１６（図示せず）が、Ｂ−ＴＲＡＮ１００を導通モードから非導通モードに遷移させるとき、図９の更なるシステム例は、個別引き抜きのケースで上述したように、上部ベース１１４を通じて電荷キャリアを引き抜き、且つ同時に、下部ベース１２２を通じて電荷キャリアを引き抜き得る。

図８に関して示唆したように、引き抜きを止めるタイミングは重要ではなく、電荷キャリアの引き抜きのための構成は、非導通モードの中まで非ゼロの時間量にわたって延びてもよい。一ケース例において、電荷キャリアの引き抜きのための構成は、導通モードへの次の遷移まで延びてもよい。言い換えれば、電荷キャリアの引き抜きのための構成は、Ｂ−ＴＲＡＮの代替的なオフモードであってもよい。

図９に関して説明した動作例は、ある極性が外部電圧によって与えられるとの仮定に関するものであった。しかしながら、繰り返しとなるが、Ｂ−ＴＲＡＮ例１００は対称なデバイスであり、そして、オフモードから導通モードへの遷移中に電荷キャリアの注入をどのように制御するのかをもはや理解し、更には、導通モードからオフモードへの遷移中に電荷キャリアの引き抜きをどのように制御するのかを理解しており、反対方向におけるＢ−ＴＲＡＮ１００の制御は、直接的にそれに従う。

なおも図９を、そして特に、Ｂ−ＴＲＡＮ１００の上側に結合される電荷キャリア源を参照するに、電荷キャリア源９０４の極性は、電荷キャリア源６２２及び６２６の極性と同じであることに留意されたい。図７では、単一の調節可能な電荷キャリア源７００が上側に結合される代替構成を説明した。もはや、電荷キャリアの注入を、スイッチング時間を短縮するための機構として理解しており、その結果、電荷キャリア源７００に適切にセットポイントを駆動することにより、図７の電荷キャリア源７００を、同様に、オフモード又は非導通モードから導通モードへの遷移中に電荷キャリアを注入することに使用してもよい。同様のことが、Ｂ−ＴＲＡＮ１００の下側に結合される電荷キャリア源９１４及び調節可能な電荷キャリア源７０６に関してもいえる。

なおも図９を、そして特に、Ｂ−ＴＲＡＮ１００の上側を考察するに、図９は４つの別々の異なる電荷キャリア源を示しているが、これらの例では、いかなる時にも一度に１つの電荷キャリア源のみが使用されている。従って、代わりの例では、Ｂ−ＴＲＡＮ１００の上側に関して、単一の調節可能な電荷キャリア源を、上部コレクタ−エミッタ１１２と上部ベース１１４との間への当該単一の調節可能な電荷キャリア源の結合の極性を制御する適切なスイッチングネットワークと共に使用してもよい。同様の議論が、Ｂ−ＴＲＡＮ１００の下側にも当てはまる。より更には、上側と下側の両方を同時に考えるに、一度に１つの電荷キャリア源のみがアクティブである場合、単一の調節可能な電荷キャリア源及び対応するスイッチネットワークを使用することでも、ここで説明した全ての実施形態例を実装し得る。

図１０は、少なくとも一部の実施形態に従ったスイッチアセンブリの部分電気回路図を示している。特に、図１０は、Ｂ−ＴＲＡＮ例１００、及び簡単に表記したドライバ例６０２の一部を示している。図１０は、スイッチ９０２、９０６、２２２、６２４、６２８、９１０、９１４、２２８、６３２、及び６３６を示している。しかし、図１０では、電荷キャリア源の例９００、９０４、６２２、６２６、９０８、９１２、６３０、及び６３４が、電圧源又はバッテリではなく、電流源として図示されている。図１０の実施形態例の動作は、図６（電荷キャリア源９００、９０４、９０８、９１２なし）又は図９（オプションの電荷キャリア源９００、９０４、９０８、９１２あり）と同様である。電荷キャリア源として電流源を使用する場合、ベースとコレクタ−エミッタとの間に特定の電圧を印加及び維持するのではなく、電荷キャリア源が、印加電圧を変調して、それぞれのベースに出入りする定電流を提供する。例えば、トランジスタオンモード中にアクティブにされ得る電流源の場合、定電流セットポイントは、（１００ＡのＢ−ＴＲＡＮデバイスで）約２０Ａ−３０Ａとし得るが、Ｂ−ＴＲＡＮを通る負荷電流が低減される場合、それに従ってセットポイント電流が低減され得る。例えば、３０Ａの負荷電流で、ベース電流は約５Ａ−２０Ａとなり得る。引き抜きのケースでは、ベース電流は約５Ａ−２０Ａとし得る。

より更なるケースでは、具体的に示していないが、定電流源自体が調節可能であってもよく、従って、電流源の形態の電荷キャリア源にも、電圧源の形態の電荷キャリア源に関するバリエーションが等しく適用可能である。

図１１は、少なくとも一部の実施形態に従った方法を示している。特に、当該方法は、開始し（ブロック１１００）、そして、トランジスタの上部ベースに第１のレートで電荷キャリアを注入し、該第１のレートで注入することは、上部コレクタ−エミッタから下部コレクタ−エミッタへとトランジスタを流れる電流を生じさせ、該電流は、上部コレクタ−エミッタと下部コレクタ−エミッタとの間で測定して第１の電圧降下を生じさせ（ブロック１１０２）、次いで、トランジスタの第１の導通期間の終了前の所定の期間内、上部ベースに第１のレートよりも低い第２のレートで電荷キャリアを注入し、該第２のレートで注入することは、上部コレクタ−エミッタと下部コレクタ−エミッタとの間で測定して第２の電圧降下を生じさせ、該第２の電圧降下は、第１の電圧降下よりも高く（ブロック１１０４）、そして、第１の導通期間の終了時にトランジスタを非導通にする（ブロック１１０６）ことを有する。その後、当該方法は終了し（ブロック１１０８）、恐らく、次の導通期間に再開される。

図面中の電気接続の多くが、介在デバイスを持たない直接的な結合として示されているが、上の説明ではそのように明示的に述べられていない。そうとはいえ、この段落が、請求項において電気接続を、図面に示されている介在デバイスのない電気接続に関する“直接結合”として参照するための先行根拠としての役割を果たす。

上の説明は、本発明の原理及び様々な実施形態の例示であることを意図している。上の開示が十分に理解されることで、当業者には数多く変形及び変更が明らかになる。そのような全ての変形及び変更を包含するように以下の請求項が解釈されることが意図される。

Claims (12)

1. 双方向ダブルベースバイポーラ接合トランジスタを動作させる方法であって、
   前記トランジスタの上部ベースに第１のレートで電荷キャリアを注入し、該第１のレートで注入することは、上部コレクタ−エミッタから下部コレクタ−エミッタへと前記トランジスタを流れる電流を生じさせ、該電流は、前記上部コレクタ−エミッタと前記下部コレクタ−エミッタとの間で測定して第１の電圧降下を生じさせ、次いで、
   前記トランジスタの第１の導通期間の終了前の所定の期間内、前記上部ベースに前記第１のレートよりも低い第２のレートで電荷キャリアを注入し、該第２のレートで注入することは、前記上部コレクタ−エミッタと前記下部コレクタ−エミッタとの間で測定して第２の電圧降下を生じさせ、該第２の電圧降下は、前記第１の電圧降下よりも高く、次いで、
   前記第１の導通期間の終了時に前記トランジスタを非導通にする、
   ことを有する方法。
2. 前記トランジスタを非導通にすることは更に、前記トランジスタの下部ベースを前記トランジスタの下部コレクタ−エミッタに直接結合し、前記上部ベースから電荷キャリアを引き抜くことを有する、請求項１に記載の方法。
3. 当該方法は更に、前記第１のレートで電荷キャリアを注入することに先立って、前記上部ベースに前記第１のレートよりも高い第３のレートで電荷キャリアを注入することを有し、前記第３のレートで電荷キャリアを注入することは、前記トランジスタの非導通状態から導通状態へのスイッチング時間を短縮するためである、請求項１に記載の方法。
4. 前記上部ベースに前記第１のレートで電荷キャリアを注入することは更に、前記上部コレクタ−エミッタと前記上部ベースとの間に第１の電圧源を結合すること及び前記上部コレクタ−エミッタと前記上部ベースとの間に第１の電流源を結合することからなる群から選択された少なくとも一方を有する、請求項１に記載の方法。
5. 前記第１の電圧降下は０．２ボルト以下であり、前記第２の電圧降下は０．４ボルトより高い、請求項１に記載の方法。
6. 上部ベース、上部コレクタ−エミッタ、下部ベース、及び下部コレクタ−エミッタを画成するバイポーラ接合トランジスタと、
   前記上部ベースに結合された上部ベース端子、前記上部コレクタ−エミッタに結合された上部導通端子、前記下部ベースに結合された下部ベース端子、及び前記下部コレクタ−エミッタに結合された下部導通端子を画成するドライバであり、
   前記上部ベースに第１のレートで電荷キャリアを注入し、該第１のレートで電荷キャリアを注入することは、前記上部コレクタ−エミッタから前記下部コレクタ−エミッタへの前記トランジスタの第１の導電率をもたらし、
   第１の導通期間の終了を予測し、
   前記第１の導通期間の終了前の所定の期間内、前記上部ベースに前記第１のレートよりも低い第２のレートで電荷キャリアを注入し、該第２のレートで電荷キャリアを注入することは、前記上部コレクタ−エミッタから前記下部コレクタ−エミッタへの前記トランジスタの第２の導電率をもたらし、該第２の導電率は、前記第１の導電率よりも低く、次いで、
   前記第１の導通期間の終了時に前記トランジスタを非導通にする、
   ように構成されたドライバと、
   を有するスイッチアセンブリ。
7. 前記ドライバは更に、
   コントローラと、
   第１の出力を画成する第１の電荷キャリア源と、
   前記第１の出力に結合された第１の接続、前記上部ベースに結合された第２の接続、及び前記コントローラに結合された第１の制御入力を画成する第１の電気制御式スイッチと、
   を有し、
   前記ドライバが前記上部ベースに前記第１のレートで電荷キャリアを注入するとき、前記コントローラは、前記第１の制御入力をアサートすることによって、前記第１の電気制御式スイッチを導通させるように構成される、
   請求項６に記載のスイッチアセンブリ。
8. 第２の出力を画成する第２の電荷キャリア源であり、前記第１の電荷キャリア源とは別個の第２の電荷キャリア源と、
   前記第２の出力に結合された第１の接続、前記上部ベースに結合された第２の接続、及び前記コントローラに結合された第２の制御入力を画成する第２の電気制御式スイッチと、
   を更に有し、
   前記ドライバが前記上部ベースに前記第２のレートで電荷キャリアを注入するとき、前記コントローラは、前記第２の制御入力をアサートすることによって、前記第２の電気制御式スイッチを導通させるように構成される、
   請求項７に記載のスイッチアセンブリ。
9. 前記第１の電荷キャリア源によって画成されるセットポイント入力であり、前記コントローラに結合されたセットポイント入力、
   を更に有し、
   前記ドライバが前記上部ベースに前記第２のレートで電荷キャリアを注入するとき、前記コントローラは、前記第１の電荷キャリア源によって供給される電荷キャリアのレートを低下させるように構成される、
   請求項７に記載のスイッチアセンブリ。
10. 前記第１の電荷キャリア源は、電圧源及び電流源からなる群から選択された少なくとも一方である、請求項７に記載のスイッチアセンブリ。
11. コントローラと、
    電荷キャリアを発生させる手段と、
    電荷キャリアを発生させる前記手段に結合された第１の接続、前記上部ベースに結合された第２の接続、及び前記コントローラに結合された第１の制御入力を画成する第１の電気制御式スイッチと、
    前記下部コレクタ−エミッタに結合された第１の接続、前記下部ベースに結合された第２の接続、及び前記コントローラに結合された第２の制御入力を画成する第２の電気制御式スイッチと、
    を更に有し、
    前記ドライバが前記トランジスタを非導通にするとき、前記コントローラは、
    前記第１の制御入力をアサートすることによって前記第１の電気制御式スイッチを導通させ、前記上部ベースを通じて電荷キャリアを引き抜き、次いで、
    前記第１の制御入力をデアサートすることによって前記第１の電気制御式スイッチを非導通にし、且つ
    前記第２の制御入力をアサートすることによって前記第２の電気制御式スイッチを導通させる、
    ように構成される、
    請求項６に記載のスイッチアセンブリ。
12. 前記ドライバは更に、前記第１のレートで電荷キャリアを注入することに先立って、前記上部ベースに前記第１のレートよりも高い第３のレートで電荷キャリアを注入するように構成され、前記第３のレートで電荷キャリアを注入することは、前記トランジスタのオフモードから導通状態へのスイッチング時間を短縮するためである、
    請求項６に記載のスイッチアセンブリ。
    

Images