CN108028603B - 用于操作双基双向功率双极晶体管的方法及驱动电路 - Google Patents

用于操作双基双向功率双极晶体管的方法及驱动电路 Download PDF

Info

Publication number
CN108028603B
CN108028603B CN201680052122.2A CN201680052122A CN108028603B CN 108028603 B CN108028603 B CN 108028603B CN 201680052122 A CN201680052122 A CN 201680052122A CN 108028603 B CN108028603 B CN 108028603B
Authority
CN
China
Prior art keywords
base
emitter
collector
regions
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680052122.2A
Other languages
English (en)
Other versions
CN108028603A (zh
Inventor
威廉·C·亚历山大
理查德·A·布兰查德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Power Inc
Original Assignee
Ideal Power Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Power Inc filed Critical Ideal Power Inc
Publication of CN108028603A publication Critical patent/CN108028603A/zh
Application granted granted Critical
Publication of CN108028603B publication Critical patent/CN108028603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Bipolar Transistors (AREA)
  • Power Conversion In General (AREA)

Abstract

用于操作双基双向功率双极晶体管的方法及***。使用了两个定时阶段来转换到截止：一个阶段是其中每个基极被短接到其最近的发射极/集电极区域，而第二个阶段是其中负驱动被施加到发射极侧基极以减少在块体衬底中的少数载流子数。

Description

用于操作双基双向功率双极晶体管的方法及驱动电路
交叉引用
要求2015年9月15日提交的62/218,978和2015年10月9日提交的62/239,815的优先权，两者均在此引入作为参考。还要求共同未决的PCT国际申请WO/2016/081623(在可获得的情况下)的优先权，以及借此要求2014年11月18日提交的62/081,474(IPC-228-P)、2014年12月19日提交的62/094,435(IPC-233-P)、2015年10月2日提交的62/236,492(IPC-266-P)以及2015年10月9日提交的62/239,815(IPC-268-P)号美国临时申请。
背景技术
本申请涉及双基双极晶体管和包括双基双极晶体管的电路及***，以及涉及用于操作此类晶体管和电路及***的方法。
请注意以下讨论的要点可以反映由所公开的发明得到的事后认识，而并不一定被认为是现有技术。
申请14/313,960(现在公布为9,029,909，并且在此引入作为参考)公开了被称为“B-TRAN”的双向双极晶体管和用于操作此类晶体管的方法。在后续的共有和共同未决专利申请中公开了进一步的改进、应用和实施方式，包括例如，US/2016-0141375、US/2016-0173083、WO/2016-112395以及US/2016-0241232，它们全部在此引入作为参考。
最基本的B-TRAN是一种四端子三层功率器件。在最基本的版本中，P型单片式半导体晶片的每一侧具有N型发射极/集电极区域和P型基极接触区域。两个基极区域是单独接触的，而两个发射极/集电极区域被连接以提供两个载流端子。作为NPN双极晶体管，该实例可以以任一电流流动方向进行操作。
外部施加的电压的极性将确定发射极/集电极区域中的哪一个将用作发射极(即，在该NPN实例中正发射电子)，以及哪一个用作集电极。两个基极区域未被连接在一起，而是分别进行操作：在描述这类器件的操作时，在与集电极相同的表面上的基极区域将通常被称为“c基极”，而在与发射极相同的表面上的基极区域将通常被称为“e基极”。(当然，当外部极性反转时，两个发射极/集电极区域的功能将互换：集电极将变成发射极，发射极将变成集电极，e基极将变成c基极，以及c基极将变成e基极)。
在9,029,909号专利中以及在以上所列公开的申请中描述的操作方法，导致一种完全双向的开关装置，其在导通(ON)状态下提供了高增益、高击穿电压以及低电压降。这些优点的组合是极其有利的。
为了实现优点的该组合，公开了一种操作程序，其包括预截止定时阶段以及初步导通阶段(称为“二极管导通”)。操作原理与传统的双极功率晶体管的那些原理截然不同，如可以通过以下说明书看到的那样。
当e基极(在发射极侧上的基极)被短接到发射极且c基极(在集电极侧的基极)为断开时，B-TRAN处于“主动截止状态”。在该状态下，在NPN型B-TRAN的情况下，集电极是阳极(高电压侧)，而发射极时阴极(低电压侧)。
当两个基极断开时B-TRAN也是截止的，但是由于B-TRAN在该状态下的高增益，击穿电压较低。附接在之前所公开的相应发射极/集电极上的各个基极之间的常开型JFET和肖特基二极管的串联组合，将显著增大该“被动截止状态”下的阻断电压。在正常操作期间JFET被断开。
e基极基本上处于恒定电压-其从低驱动状态到高驱动状态仅变化约0.1V。相反，即使随着电压从高过集电极0V变化为约0.6V，c基极还是为近似恒定电流驱动。Vce改变，而不是c基极电流随着c基极电压而改变。在0V的c基极电压下(c基极短接到集电极)，存在取决于发射极电流密度的特定增益，而Vce在电流密度的较大范围上为标称0.9V。将c基极提高到高于集电极0.1V并不会改变增益，但是使Vce降低了标称0.1V。将c基极提高到0.6V会将Vce降低约0.2V或0.3V。
用于B-TRAN导通的一个示例性实施例为同时地离开主动截止状态并阻挡前向电压，在将c基极短接至集电极的同时断开e基极到发射极的短路。这立即将电荷载流子引入集电极/基极结周围的耗尽区域的最高场区域内，以便为硬开关获得非常迅速的正偏导通，非常类似于IGBT导通。
另一种离开主动截止状态的有利导通方法，为使得含有B-TRAN的电路反转B-TRAN极性，这可以产生和硬导通方法中所述相同的基极状态，但是在接近零电压下。也就是说，随着B-TRAN电压从主动截止状态极性反转，被短接到发射极的e基极变成短接到集电极的c基极。同样，导通很快。
在离开主动截止状态的第三个导通方法中，e基极从发射极断开，并被连接到足够电压的电流源或电压源，以将电荷载流子注入基极区域。该方法很可能较慢，这是由于电荷载流子仅在耗尽区域下方进入到基极。而且，已知的是，相对于载流子注入到c基极，载流子注入到e基极会导致较劣的增益。
在利用使用c基极的方法的任一种实现导通之后，Vce大于二极管压降。为了将Vce驱动到低于二极管压降，导通进入到第二阶段,其中通过增加的电荷经由电压源或电流源注入到c基极。增加的电荷注入的量确定了Vce被降低到低于二极管压降多少。注入到e基极还将降低Vce，但是增益远低于利用c基极注入。
在一个有利的截止方法的第一步骤中，c基极从载流子注入电源断开并被短接到集电极，而之前断开的e基极被短接到发射极。这在每个基极和其发射极/集电极之间引起大电流，这迅速地将电荷载流子从漂移区域去除。随着漂移区域的有效电阻率增大，这继而引起了Vce的升高。在基极被短接之后的某个最佳时间，c基极和集电极之间的连接被断开，在此之后Vce迅速升高，因为耗尽区域形成在集电极/基极结周围。
可以通过简单地断开c基极并将e基极短接到发射极来实现截止，但是这将引起更高的截止损耗，这是由于在开始形成耗尽区域时漂移区域(基极)将具有高水平的电荷载流子。
还可以通过简单地断开c基极并使e基极保持导通来实现截止，但是这将引起最高的截止损耗以及还引起低击穿电压。
利用开关转换处的附加定时相位对双基双极晶体管的操作
除了其他创新外，本申请教导了对操作B-TRAN型器件的方法的新改进以及执行这些改进方法的新的电路。除了其他创新外，本申请还教导了包含利用以上改进操作的器件的电路及***，以及用于操作此类电路及***的方法。一个特别有利的特征是引入了附加的预截止定时阶段，如下所述。该附加的定时阶段减少了少数载流子数，从而导致更快的双极传导遏制。
在NPN型B-TRAN器件的一个实例中，截止以同前面一样的预截止阶段开始，其中每个基极接触区域被短接到其相邻的发射极/集电极区域。然而，根据本申请的额外公开内容，在第一预截止阶段之后，是第二预截止定时阶段，其中负驱动被施加到e基极(即，施加到和发射极相同侧上的基极接触区域，其为两个发射极/集电极区域中更具负性的区域)。该负驱动减少了块体基极(其为半导体材料的P型块体)中空穴的数目。由于空穴的数目减少，也必定减少了来自集电极结的二次电子发射，且非平衡导通状态的载流子浓度朝其平衡值移动。(非平衡载流子浓度的数量级可以大于其平衡值。)
所公开基极驱动电路中的一些非常容易地提供了该第二预截止定时阶段，这是由于在早先申请中公开的基极驱动电路包括了提供电压补偿的部件，该电压补偿在此被用来提供负基极驱动(对于NPN装置；当然，在PNP装置中极性被反转)。
除此之外，在双基双极晶体管中，创新教导提供了更快截止以及因此更少的能量损耗的优点。
创新教导还提供了对相脚(和类似结构)的更有效的开关。当两个晶体管串联连接在两条供电线之间时，(在开关期间)截止的晶体管在其反向恢复期间将更快地截止：这将减小在其导通时将通过相脚的另一晶体管的电流。
在以下说明书中将阐述其他发明特征和优点。
附图说明
将参考附图对所公开的发明进行描述，其示出了重要的示例性实施例且它们将在此引入说明书中作为参考，其中：
图1示出了利用了例如图2那样的基极驱动电路截止开关的一个样本实施例的波形图，其。
图2示出了具有两个负基极驱动模块(每个基极接触区域一个)的样本B-TRAN基极驱动。
图3示出了另一种可以操作B-TRAN的负基极驱动电路。
图4示出了针对利用负基极驱动的反向恢复开关的一个样本实施例的波形图。
图5示出了另一种可以操作B-TRAN的负基极驱动电路。
图6示出了B-TRAN器件结构的实例。
图7示出了用于说明肖特基二极管功能而进行讨论的相脚构造。
具体实施方式
本申请的多种创新教导将具体参考当前优选实施例(作为实例，而非限制)来描述。本申请描述了若干发明，而一般来说以下任何陈述将不被认作是对权利要求进行限制。
本申请教导了，B-TRAN可以有利地利用和在样本实施例以及它们的等价物中可见的那些一样的负基极驱动电路进行驱动。对于NPN型B-TRAN，负基极驱动被施加到“e基极”(即，在发射极侧的基极接触区域，其中表现出更具负性的外部电压)，并将空穴从p型块体基极抽出。
图2示出了连接到B-TRAN的基极驱动电路的实例。(通常B-TRAN是分立式功率器件)。通常要注意的是，三个电路脚连接至B-TRAN的两个基极触点的每一个。一个脚(开关S13或开关S23)使用背对背器件来提供双向传导，但是并不包括附加的电压补偿。该脚为“二极管导通”模式(图1的定时阶段1)和第一预截止阶段(图1的定时阶段3)提供连接。
另两个支脚包括电压补偿，如在之前以上参考的应用中所描述的那样。应注意的是，开关S21的体二极管与开关S22的体二极管相反，且这两个开关串联中的电压补偿具有不同的极性。(类似地，S11和S12是相反配置的。)一个肖特基二极管与S21串联连接，而另一个与S11串联连接。
肖特基二极管的功能如下。图7的电路示出了样本电路配置以供解说：假设有两个NPN型B-TRANZ器件，BTRAN1和BTRAN2，它们在两个电源干线V+和V-之间串联连接以形成具有输出节点OUT的相脚。在此类配置中，在任何给定时间仅允许其中一个B-TRAN器件完全导通。假设BTRAN1(此时)连接在输出节点和为负的无论哪条干线之间，且BTRAN2(此时)连接在输出节点和为正的无论哪条干线之间。现在考虑当相脚被切换时的转换，使得OUT节点将会上拉而不是被下拉。
下拉器件BTRAN1将截止，而上拉器件BTRAN2将导通。这意味着BTRAN1将进入反向恢复。刚好在B-TRAN操作为二极管(BTRAN1)的反向恢复之前，通过首先针对预截止1将e基极短接到发射极，器件为反向恢复做好准备，随后e基极连接到关于发射极为负的电压(负基极驱动)以便(在阶段4、预截止2期间)完成将电荷载流子从块体基极区域的去除，接着由于在相脚中的另一个B-TRAN的导通，在B-TRNA-1中电流反向，于是发射极变为集电极，而e基极变为c基极，并且器件开始阻挡从集电极到发射极的电压。这导致c基极电压下降到低于集电极，以及还低于负e基极驱动。肖特基二极管防止电流从负e基极驱动流到c基极，如果发生该情况，则会妨碍B-TRAN-1阻挡电压。
图1示出了利用了例如图2那样的基极驱动电路截止开关的一个样本实施例的波形图。应注意的是，不同于之前应用中公开的单个预截止定时阶段，此处示出了两个预截止定时阶段。该两个预截止定时阶段被标记为“预截止1”(或阶段2)和“预截止2”(或阶段3)。
在标记为“预截止2”的阶段，开关S21导通，正好在(阶段5时发生的)截止之前短暂地驱动e基极负。这降低了截止损耗。
示出的第一定时阶段(阶段0)为“二极管导通”模式。此时开关S13将c基极连接到集电极。这引起受制于正偏的“二极管压降”(对于硅约0.9V)的传导。
示出的第二定时阶段(阶段1)为“晶体管导通”模式。此时开关S12将c基极连接到相对于集电极的正电压。这引起受制于极小正偏的传导(例如，VCE的200mV左右)
所示的第三定时阶段为预截止定时阶段“预截止1”(或阶段2)。在该定时阶段下，两个基极接触区域均短接到它们相邻的发射极/集电极区域。
所示的第四定时阶段为第二预截止定时阶段“预截止2”(或阶段3)。在该定时阶段下，e基极被驱动以减少传导；在PNP装置中，负驱动被施加到e基极，如上所述。
所示的最后定时阶段为“主动截止”定时阶段(阶段4)。在该定时阶段下，两个基极接触区域均短接到它们相邻的发射极/集电极区域。
图3示出了另一种负基极驱动电路，其利用在每个基极上的两个氮化镓MOSFET和一个硅MOSFET来操作B-TRAN(在该实例中为硅)。由于氮化镓的带隙高于硅，氮化镓MOSFET的(体二极管的)较大二极管压降相对于硅器件的体二极管提供了差别。
图4示出了针对像图2那样的负基极驱动的反向恢复开关的一个样本实施例的波形图。此时，负基极驱动短暂地拉动e基极负以降低导通损耗和反向恢复损耗。
图5示出了另一种负基极驱动电路，其利用在每个基极上的两个硅MOSFET对和一个硅MOSFET来操作B-TRAN。
图6示出了B-TRAN器件结构的实例。在该图中，半导体芯片610的两个面均携载发射极/集电极区域622，发射极/集电极区域形成与块体衬底610的结。在两个面上还存在基极接触区域632。该实例示出NPN结构，因此发射极/集电极区域622为n型，而基极接触区域632为p型。浅n+接触掺杂624提供了从分离的端子EC1和EC2(在该实例中，在半导体芯片的两个相对面上)到区域622的欧姆接触，而浅p+接触掺杂634提供了从分离的端子B1和B2(在该实例中，在芯片的两个相对面上)到区域632的欧姆接触。在该实例中，填充了电介质的沟槽640在基极接触区域632和发射极/集电极区域622之间提供了横向隔离。(应注意的是，可以增加p型扩散区域以降低在发射极-基极结和基极触点之间的串联阻抗)。B-TRAN可以提供比现有静态转换开关通常可获得的显著更好的效率；例如，1200VB-TRAN具有99.9％的预期***效率。
优点
在各种实施例中，所公开的创新提供了一个或多个至少以下优点。尽管如此，并非所有这些优点由所公开的创新的每一个所产生，并且这些列出的优点并不限制所要求保护的各种发明。
·更快的反向恢复；
·更快的截止；
·降低了开关损耗；
·具有降低了损耗的相脚；以及
·在功率转换***中提高了效率。
根据一些而并不一定是所有实施例，提供了：用于操作双基双向功率双极晶体管的方法及***。使用了两个定时阶段来转换到截止：一个定时阶段是其中每个基极被短接到其最近的发射极/集电极区域，而第二个定时阶段是其中负驱动被施加到发射极侧基极以减少在块体衬底中的少数载流子数。二极管防止了在施加负基极驱动时的反向导通。
根据一些而并不一定是所有实施例，提供了：用于操作双向双极功率晶体管的方法，该双向双极功率晶体管在p型半导体芯片的相对面上具有两个不同的n型发射极/集电极区域，并且在芯片的相对面上具有两个不同p型基极接触区域，该方法包括：(1)在晶体管导通定时阶段中，当需要最小电压降时，将基极接触区域中的第一个偏置到引起双极传导的电压，以由此减小两个发射极/集电极区域之间的电压降，该基极接触区域中的第一个最靠近此刻更具正性的无论哪个发射极/集电极区域；以及在此之后，(2)在第一预截止定时阶段中，将基极接触区域中的每一个短接到发射极/集电极区域的最近一个，以由此增大两个发射极/集电极区域之间的电压降；以及在此之后，(3)在第二预截止定时阶段中，相对于其最近的发射极/集电极区域将第二基极接触区域偏置到负，以由此降低在块体基极区域中的少数载流子浓度。
根据一些而并不一定是所有实施例，提供了：用于操作双向双极功率晶体管的方法，该双向双极功率晶体管在p型半导体芯片的相对面上具有两个不同的n型发射极/集电极区域，并且在芯片的相对面上具有两个不同p型基极接触区域，该方法包括：当发射极/集电极区域中的第一个比发射极/集电极区域中的第二个更具正性时，(0)在二极管导通定时阶段中，将基极接触区域中的第一个短接到与其最接近的第一发射极/集电极区域，以由此在两个发射极/集电极区域之间开始传导；以及在此之后，(1)在晶体管导通定时阶段中，当需要最小电压降时，将第一基极接触区域偏置到引起双极传导的电压，以由此减小两个发射极/集电极区域之间的电压降；以及在此之后，(2)在第一预截止定时阶段中，将基极接触区域中的每一个短接到发射极/集电极区域的相应最近一个，以由此增大两个发射极/集电极区域之间的电压降；以及在此之后，(3)在第二预截止定时相位中，相对于第二发射极/集电极区域将第二基极接触区域偏置至负；以及在此之后，(4)将第二基极接触区域短接到第二发射极/集电极区域，以将器件保持为截止。
根据一些而并不一定是所有实施例，提供了：用于操作双向双极晶体管的方法，该双向双极晶体管在由第二传导型块体基极区域隔开的不同位置处具有两个第一传导型发射极/集电极区域，以及在相互隔开位置处连接到块体基极区域的两个不同的第二传导型基极接触区域，该方法包括：(1)在晶体管导通定时相位中，当需要最小电压降时，将基极接触区域中的第一个偏置到引起双极传导的电压，以减小两个发射极/集电极区域之间的电压降，该基极接触区域中的第一个比基极接触区域中的第二个更靠近其位置充当集电极的那个发射极/集电极区域，这是由外部施加电压极性定义的；以及在此之后，(2)在第一预截止定时阶段中，将基极接触区域中的每一个短接到发射极/集电极区域的相应最近一个；以及在此之后，(3)在第二预截止定时阶段中，将具有与在步骤(1)施加到第一基极接触区域的极性相反的极性的第二基极接触区域进行偏置，以由此降低在块体基极区域中的少数载流子浓度；以及在此之后，(4)使装置截止。
根据一些而并不一定是所有实施例，提供了：用于操作双向双极功率晶体管的方法，该双向双极功率晶体管在p型半导体芯片的相对面上具有两个不同的n型发射极/集电极区域，并且在芯片的相对面上具有两个不同p型基极接触区域，该方法包括：(1)在晶体管导通定时相位中，当需要最小电压降时，将基极接触区域中的第一个偏置到引起双极传导的电压，以由此减小两个发射极/集电极区域之间的电压降，该基极接触区域中的第一个最靠近此刻更具正性的那个发射极/集电极区域；以及在此之后，(2)在第一预截止定时阶段中，将基极接触区域中的每一个短接到发射极/集电极区域的相应最近一个，以由此增大两个发射极/集电极区域之间的电压降；以及在此之后，(3)在第二预截止定时阶段中，相对于其最近的发射极/集电极区域将第二基极接触区域偏置至负，以由此降低在块体基极区域中的少数载流子浓度；以及在步骤(3)期间，利用二极管阻挡电流，若非如此所述电流将倾向于以和步骤(1)的方向相反的方向导通传导。
修改和变型
本领域的技术人员将可以认识到，可以在极大的应用范围内对本申请中描述的创新概念进行修改和改变，并且相应地专利权主题的范围并不由给出的具体示范性教导所限定。其旨在将所有此类替代方案、修改和变型都包含为落入所附权利要求的精神和广泛范围内。
应当注意的是，所要求保护的发明还可以应用其他双基双极传导装置，比如WO/2016-064923所描述的“MTRAN”，其在此引入作为参考。
本申请的说明书决不应被解读为暗示任何特定元件、步骤或功能是必须包括在权利要求范围内的必要元素：专利权主题的范围仅由获准的权利要求限定。此外，这些权利要求无一打算援引35USC第112部分第六段，除非确切的措辞“用于……的装置”之后跟有分词。
相关技术领域的普通技术人员将可以认识到，在上述说明书中还可以直接或推论性地公开其他的发明概念。未放弃任何发明。提交的权利要求旨在尽可能地全面，而并未有意让渡、贡献或放弃任何主题。

Claims (30)

1.一种用于操作双向双极功率晶体管的方法，所述双向双极功率晶体管在p型半导体芯片的相对面上具有两个不同的n型发射极/集电极区域，并且在所述芯片的所述相对面上具有两个不同的p型基极接触区域，所述方法包括：
(1)在晶体管导通定时阶段中，当需要最小电压降时，将所述基极接触区域中的第一个偏置到引起双极传导的电压，以由此减小所述两个发射极/集电极区域之间的电压降，其中所述基极接触区域中的所述第一个最靠近此刻更具正性的那个所述发射极/集电极区域；以及在此之后，
(2)在第一预截止定时阶段中，将所述基极接触区域中的每一个短接到所述发射极/集电极区域中的相应最近一个，以由此增大所述两个发射极/集电极区域之间的电压降；以及在此之后，
(3)在第二预截止定时阶段中，相对于其最近的发射极/集电极区域将所述基极接触区域中的第二个偏置至负，以由此降低在块体基极区域中的少数载流子浓度。
2.根据权利要求1所述的方法，其中步骤(3)具有比步骤(2)更短的持续时间。
3.根据权利要求1所述的方法，其中所述半导体芯片为硅。
4.一种基极驱动电路，其连接到双基双向双极功率晶体管，并且配置为实施权利要求1所述的方法。
5.一种基极驱动电路，其连接到双基双向双极功率晶体管，并且配置为实施权利要求1所述的方法，并且其包括肖特基势垒二极管，所述肖特基势垒二极管被连接成在负基极驱动阶段期间阻挡反向传导的导通。
6.一种用于操作双向双极功率晶体管的方法，所述双向双极功率晶体管在p型半导体芯片的相对面上具有两个不同的n型发射极/集电极区域，并且在所述芯片的所述相对面上具有两个不同p型基极接触区域，所述方法包括：当所述发射极/集电极区域中的第一个比所述发射极/集电极区域中的第二个更正性时，
(0)在二极管导通定时阶段中，将所述基极接触区域中的第一个短接到与其最接近的第一个发射极/集电极区域，以由此在所述两个发射极/集电极区域之间开始传导；以及在此之后，
(1)在晶体管导通定时阶段中，当需要最小电压降时，将所述第一个基极接触区域偏置到引起双极传导的电压，以由此减小所述两个发射极/集电极区域之间的电压降；以及在此之后，
(2)在第一预截止定时阶段中，将所述基极接触区域中的每一个短接到所述发射极/集电极区域的相应最近一个，以由此增大所述两个发射极/集电极区域之间的电压降；以及在此之后，
(3)在第二预截止定时阶段中，相对于第二个发射极/集电极区域将第二个基极接触区域偏置至负；以及在此之后，
(4)将所述第二个基极接触区域短接到所述第二个发射极/集电极区域，以将所述双向双极功率晶体管保持为截止。
7.根据权利要求6所述的方法，其中步骤(3)具有比步骤(2)更短的持续时间。
8.根据权利要求6所述的方法，其中所述半导体芯片为硅。
9.一种基极驱动电路，其连接到双基双向双极功率晶体管，并且配置为实施权利要求6所述的方法。
10.一种基极驱动电路，其连接到双基双向双极功率晶体管，并且配置为实施权利要求6所述的方法，并且其包括肖特基势垒二极管，所述肖特基势垒二极管被连接成在负基极驱动阶段期间阻挡反向传导的导通。
11.一种用于操作双向双极晶体管的方法，所述双向双极晶体管在由第二传导型块体基极区域隔开的不同位置处具有两个第一传导型发射极/集电极区域，以及在相互隔开位置处连接到所述块体基极区域的两个不同的第二传导型基极接触区域，所述方法包括：
(1)在晶体管导通定时阶段中，当需要最小电压降时，将所述基极接触区域中的第一个偏置到引起双极传导的电压，以减小所述两个发射极/集电极区域之间的电压降，其中所述基极接触区域中的所述第一个比所述基极接触区域中的第二个更靠近定位成用作集电极的那个所述发射极/集电极区域，这是由外部施加电压极性所定义的；以及在此之后，
(2)在第一预截止定时阶段中，将所述基极接触区域中的每一个短接到所述发射极/集电极区域中的相应最近一个；以及在此之后，
(3)在第二预截止定时阶段中，用与步骤1)中施加到所述第一个基极接触区域的极性相反的极性来偏置所述第二个基极接触区域，以由此降低在所述块体基极区域中的少数载流子浓度；以及在此之后，
(4)使所述双向双极晶体管截止。
12.根据权利要求11所述的方法，其中所述第一传导型为n型。
13.根据权利要求11所述的方法，其中步骤(3)具有比步骤(2)更短的持续时间。
14.根据权利要求11所述的方法，其中所述块体基极区域的材料为硅。
15.一种基极驱动电路，其连接到双基双向双极功率晶体管，并且配置为实施权利要求11所述的方法。
16.一种基极驱动电路，其连接到双基双向双极功率晶体管，并且配置为实施权利要求11所述的方法，并且其包括肖特基势垒二极管，所述肖特基势垒二极管被连接成在负基极驱动阶段期间阻挡反向传导的导通。
17.一种用于操作双向双极功率晶体管的方法，所述双向双极功率晶体管在p型半导体芯片的相对面上具有两个不同的n型发射极/集电极区域，并且在所述芯片的所述相对面上具有两个不同的p型基极接触区域，所述方法包括：
(1)在晶体管导通定时阶段中，当需要最小电压降时，将所述基极接触区域中的第一个偏置到引起双极传导的电压，以由此减小所述两个发射极/集电极区域之间的电压降，其中所述基极接触区域中的第一个最靠近此刻更具正性的那个所述发射极/集电极区域；以及在此之后，
(2)在第一预截止定时阶段中，将所述基极接触区域中的每一个短接到所述发射极/集电极区域的相应最近一个，以由此增大所述两个发射极/集电极区域之间的电压降；以及在此之后，
(3)在第二预截止定时阶段中，相对于其最近的发射极/集电极区域将所述基极接触区域中的第二个偏置至负，以由此降低在所述半导体芯片的块体基极区域中的少数载流子浓度；以及
在步骤(3)期间，利用二极管阻挡电流，如若不然所述电流将倾向于以和步骤(1)的方向相反的方向导通传导。
18.根据权利要求17所述的方法，其中步骤(3)具有比步骤(2)更短的持续时间。
19.根据权利要求17所述的方法，其中所述半导体芯片为硅。
20.一种基极驱动电路，其连接到双基双向双极功率晶体管，并且配置为实施权利要求17所述的方法。
21.一种基极驱动电路，其连接到双基双向双极功率晶体管，并且配置为实施权利要求17所述的方法，并且其包括肖特基势垒二极管，所述肖特基势垒二极管被连接成在负基极驱动阶段期间阻挡反向传导的导通。
22.一种用于操作双向双极功率晶体管的方法，所述双向双极功率晶体管在半导体芯片的第二传导型块体基极区域的相对面上具有两个不同的第一传导型发射极/集电极区域，并且在所述块体基极区域的所述相对面上具有两个不同的第二传导型基极接触区域，所述方法包括：
(1)在晶体管导通定时阶段中，当需要最小电压降时，将所述基极接触区域中的第一个偏置到引起双极传导的电压，以由此减小所述两个发射极/集电极区域之间的电压降，其中所述基极接触区域中的第一个最靠近作为集电极的那个所述发射极/集电极区域，这是由外部施加电压极性定义的；以及在此之后，
(2)在第一预截止定时阶段中，将所述基极接触区域的每一个短接到所述发射极/集电极区域的相应最近一个，以由此增大所述两个发射极/集电极区域之间的电压降；以及在此之后，
(3)在第二预截止定时阶段中，用与步骤(1)中施加到所述第一个基极接触区域的极性相反的极性来偏置第二个基极接触区域，以由此降低在块体基极区域中的少数载流子浓度。
23.根据权利要求22所述的方法，还包括，在步骤(1)之前：
(0)在二极管导通定时阶段中，将所述基极接触区域中的所述第一个短接到与其最接近的发射极/集电极区域，以由此在所述两个发射极/集电极区域之间开始传导；以及还包括在步骤(3)之后：
(4)将所述第二个基极接触区域短接到与其最接近的发射极/集电极区域，以将所述双向双极功率晶体管保持为截止。
24.根据权利要求22所述的方法，还包括在步骤(3)之后：
(4)使所述双向双极功率晶体管截止。
25.根据权利要求22所述的方法，还包括：
在步骤(3)期间，利用二极管阻挡电流，如若不然所述电流将倾向于以和步骤(1)的方向相反的方向导通传导。
26.根据权利要求22至25中任一项所述的方法，其中所述第一传导型为n型。
27.根据权利要求22至25中任一项所述的方法，其中步骤(3)具有比步骤(2)更短的持续时间。
28.根据权利要求22至25中任一项所述的方法，其中所述半导体芯片为硅。
29.一种基极驱动电路，其连接到双基双向双极功率晶体管，
其中所述双基双向双极功率晶体管在半导体芯片的第二传导型块体基极区域的相对面上具有两个不同的第一传导型发射极/集电极区域，并且在所述块体基极区域的所述相对面上具有两个不同的第二传导型基极接触区域；
其中所述基极驱动电路包括三个电路脚，所述三个电路脚连接到所述双向双极功率晶体管的所述两个基极接触区域中的每一个，其中一个电路脚***作来提供双向传导，并且其它电路脚***作来提供不同极性的电压补偿；
并且其中所述基极驱动电路被配置为实施权利要求22至25中任一项所述的方法。
30.根据权利要求29所述的基极驱动电路，其中还包括肖特基势垒二极管，所述肖特基势垒二极管被连接成在负基极驱动阶段期间阻挡反向传导的导通。
CN201680052122.2A 2015-09-15 2016-09-15 用于操作双基双向功率双极晶体管的方法及驱动电路 Active CN108028603B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562218978P 2015-09-15 2015-09-15
US62/218,978 2015-09-15
US201562239815P 2015-10-09 2015-10-09
US62/239,815 2015-10-09
PCT/US2016/052008 WO2017049006A1 (en) 2015-09-15 2016-09-15 Operation of double-base bipolar transistors with additional timing phases at switching transitions

Publications (2)

Publication Number Publication Date
CN108028603A CN108028603A (zh) 2018-05-11
CN108028603B true CN108028603B (zh) 2020-04-24

Family

ID=58289894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680052122.2A Active CN108028603B (zh) 2015-09-15 2016-09-15 用于操作双基双向功率双极晶体管的方法及驱动电路

Country Status (5)

Country Link
EP (1) EP3350914B1 (zh)
JP (1) JP6879572B2 (zh)
KR (1) KR102590999B1 (zh)
CN (1) CN108028603B (zh)
WO (1) WO2017049006A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019067796A (ja) * 2017-09-28 2019-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11411557B2 (en) * 2020-05-18 2022-08-09 Ideal Power Inc. Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508881A (zh) * 2002-12-10 2004-06-30 夏普株式会社 双向光控晶闸管芯片、光触发耦合器及固态继电器
CN1578101A (zh) * 2003-07-30 2005-02-09 三洋电机株式会社 电机驱动电路、集成电路、电机电路的驱动方法
CN102460708A (zh) * 2009-05-08 2012-05-16 克里公司 具有非负温度系数的宽带隙双极可关断闸流管和相关控制电路
CN102549926A (zh) * 2009-07-21 2012-07-04 克里公司 高速整流器电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3142057B2 (ja) * 1997-11-13 2001-03-07 日本電気株式会社 半導体装置とその製造方法、及び駆動装置
DE60024892T2 (de) * 1999-10-14 2006-07-06 Alcatel Bidirektionale bipolartransistor-schaltanordnung
US7663898B2 (en) * 2004-06-07 2010-02-16 Ixys Corporation Switching power supply with direct conversion off AC power source
JP2008300590A (ja) * 2007-05-31 2008-12-11 Fuji Electric Device Technology Co Ltd 双方向横形絶縁ゲート型バイポーラトランジスタ
KR101922397B1 (ko) * 2011-05-20 2018-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9356536B2 (en) * 2013-01-11 2016-05-31 ABBI Research Ltd. Bidirectional power conversion with fault-handling capability
WO2014122472A1 (en) * 2013-02-07 2014-08-14 John Wood A bipolar junction transistor structure
US9685502B2 (en) * 2013-02-07 2017-06-20 John Wood Bipolar junction transistor structure
EP2901483B1 (en) * 2013-06-24 2016-09-07 Ideal Power Inc. Systems, circuits, devices, and methods with bidirectional bipolar transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508881A (zh) * 2002-12-10 2004-06-30 夏普株式会社 双向光控晶闸管芯片、光触发耦合器及固态继电器
CN1578101A (zh) * 2003-07-30 2005-02-09 三洋电机株式会社 电机驱动电路、集成电路、电机电路的驱动方法
CN102460708A (zh) * 2009-05-08 2012-05-16 克里公司 具有非负温度系数的宽带隙双极可关断闸流管和相关控制电路
CN102549926A (zh) * 2009-07-21 2012-07-04 克里公司 高速整流器电路

Also Published As

Publication number Publication date
KR102590999B1 (ko) 2023-10-18
WO2017049006A1 (en) 2017-03-23
EP3350914A1 (en) 2018-07-25
JP2018533205A (ja) 2018-11-08
JP6879572B2 (ja) 2021-06-02
CN108028603A (zh) 2018-05-11
EP3350914B1 (en) 2021-04-07
EP3350914A4 (en) 2018-08-29
KR20180042230A (ko) 2018-04-25

Similar Documents

Publication Publication Date Title
US10211283B2 (en) Operation of double-base bipolar transistors with additional timing phases at switching transitions
US10497699B2 (en) Double-base-connected bipolar transistors with passive components preventing accidental turn-on
US9742395B2 (en) Circuits, methods, and systems with optimized operation of double-base bipolar junction transistors
CN109599432B (zh) 半导体器件
US9496364B2 (en) Field effect semiconductor component and methods for operating and producing it
US9742385B2 (en) Bidirectional semiconductor switch with passive turnoff
US9941274B2 (en) Semiconductor device with a switchable and a non-switchable diode region
US9787304B2 (en) Methods, systems, and devices for active charge control diodes
CN111788695B (zh) 半导体装置以及电力变换装置
CN108028603B (zh) 用于操作双基双向功率双极晶体管的方法及驱动电路
US8354690B2 (en) Solid-state pinch off thyristor circuits
CN118315997A (zh) GaN基增强型HEMT的ESD保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant