JP2021015211A

JP2021015211A - 電気光学装置および電子機器

Info

Publication number: JP2021015211A
Application number: JP2019129992A
Authority: JP
Inventors: 久仁山村; Kuni Yamamura
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2019-07-12
Filing date: 2019-07-12
Publication date: 2021-02-12

Abstract

【課題】黒浮きを抑える。【解決手段】階調レベルに応じた電圧がゲートノードに印加される駆動トランジスターと、駆動トランジスターから出力される電流によって発光する発光素子と、階調レベルがゼロである場合に、駆動トランジスターから出力される電流の一部を、発光素子を介さずに流す抵抗素子と、を含み、抵抗素子は、駆動トランジスターに接続される第１ノードと、所定電圧の給電線に接続された第２ノードとの間で絶縁膜を挟持する。【選択図】図４

Description

本発明は、電気光学装置および電子機器に関する。

近年、ＯＬＥＤのような発光素子を用いた電気光学装置が各種提案されている。電気光学装置では、画素回路が走査線とデータ線との交差に対応して設けられる。１つ画素回路は、発光素子と、階調レベルに応じた電圧のデータ信号に応じた電流を発光素子に供給する駆動トランジスターとを含む。なお、ＯＬＥＤは、Organic Light Emitting Diodeの略語である。
この種の電機光学装置では、理想的な黒表示が求められる場合が多い。理想的な黒表示とは、階調レベルがゼロに指定される場合に、発光素子が発光しない状態である。ただし、実際には、階調レベルがゼロに対応するデータ信号が供給されても、駆動トランジスターではオフリークが発生し、当該オフリークに伴うオフ電流が発光素子に流れる。このため、発光素子が発光し、いわゆる黒浮きが発生する場合がある。

このような黒浮きの発生を抑えるために、発光素子のアノードを放電させるための放電トランジスターを設け、当該放電トランジスターのオフ電流を、駆動トランジスターのオフ電流と比較して大きく設定する技術が提案されている（例えば特許文献１参照）。

特開２０１８−１５１５０６号公報

しかしながら、上記技術において、放電トランジスターのオフ電流を大きくするためには、形成プロセスにおいて、当該放電トランジスターのチャネルへのドープ量を調整するなどの対策が必要となる。ここで例えばドープ量が目標値からずれると、放電トランジスターのオフ電流が設計値とはならず、黒浮きの発生を抑えることができない、という課題がある。

本発明の一態様に係る電気光学装置は、階調レベルに応じた電圧がゲートノードに印加される駆動トランジスターと、前記駆動トランジスターから出力される電流によって発光する発光素子と、前記階調レベルがゼロである場合に、前記駆動トランジスターから出力される電流の一部を、前記発光素子を介さずに流す抵抗素子と、を含み、前記抵抗素子は、所定電圧の給電線に接続された第１ノードと、前記駆動トランジスターに接続される第２ノードと、の間で絶縁膜を挟持する。

実施形態に係る電気光学装置を示す斜視図である。電気光学装置を含む表示装置の構成を示すブロック図である。電気光学装置の電気的な構成を示す図である。電気光学装置のサブ画素回路の構成を示す図である。電気光学装置の動作を示す図である。サブ画素回路における抵抗素子の構成を示す図である。抵抗素子の構成を示す図である。サブ画素回路の他の構成を示す図である。サブ画素回路の他の構成を示す図である。サブ画素回路の他の構成を示す図である。抵抗素子の他の例を示す図である。抵抗素子の他の例を示す図である。電気光学装置を用いたヘッドマウントディスプレイを示す斜視図である。ヘッドマウントディスプレイの光学構成を示す図である。

以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、実施形態に係る電気光学装置１００を示す斜視図であり、図２は、電気光学装置１００を含む表示装置１の電気的な構成を示すブロック図である。電気光学装置１００は、例えばヘッドマウントディスプレイなどにおいてカラー画像を表示するマイクロディスプレイである。
電気光学装置１００は、複数のサブ画素回路や当該サブ画素回路を駆動する駆動回路などが半導体基板に形成された有機ＥＬ装置である。半導体基板としては、例えばシリコン基板であるが、他の半導体基板であってもよい。

電気光学装置１００は、表示領域で開口する枠状のケース７２に収納される。電気光学装置１００には、ＦＰＣ基板７４の一端が接続される。なお、ＦＰＣは、Flexible Printed Circuitsの略語である。ＦＰＣ基板７４の他端には、複数の端子７６が設けられて、複数の端子７６を介し、映像データや同期信号等が供給される。

図２に示されるように、表示装置１は、タイミングコントローラー５および電気光学装置１００に大別される。
タイミングコントローラー５は、図示省略されたホスト装置からクロック信号Ｃlkおよび映像データＤnを受信して、電気光学装置１００を駆動するためのタイミング信号を生成するとともに、受信した映像データＤnに必要な処理を施して映像データＤtとして出力する。
映像データＤtは、電気光学装置１００によって表示すべき画像を構成するサブ画素の階調レベルを例えば８ビットで指定する。なお、階調レベルを十進値で表記した場合、階調レベルの「０」がサブ画素を最も暗い状態に指定し、「２５５」がサブ画素を最も明るい状態を指定する。

なお、タイミング信号とは、電気光学装置１００を垂直走査および水平走査するための信号であり、同期信号Ｖsync、Ｈsyncおよびクロック信号Ｄclkなどがある。このうち、同期信号Ｖsyncは、電気光学装置１００に対して垂直走査の開始を指定し、同期信号Ｈsyncは、電気光学装置１００に対して水平走査の開始を指定する。また、クロック信号Ｄclkは、映像データＤtを電気光学装置１００に転送する際の同期信号として用いられる。

電気光学装置１００には、電圧Ｖdd、Ｖss、ＶelおよびＶorstが給電される。このうち、電圧Ｖddは電源の高位電圧であり、電圧Ｖssは電源の低位電圧である。電圧Ｖssは、例えば電圧ゼロの基準である。なお、電気光学装置１００に電源回路を内蔵させて、例えば電圧ＶddおよびＶssを用いたチャージポンプなどにより電圧Ｖel、Ｖorstを生成してもよい。

図３は、電気光学装置１００の構成を示す図である。
電気光学装置１００における表示領域１０２では、ｍ行の走査線１１２が図において左右に沿って設けられ、ｎ列のデータ線１１４が、上下に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。サブ画素回路１１０は、表示領域１０２において、ｍ行の走査線１１２とｎ列のデータ線１１４との各交差に対応してｍ行ｎ列のマトリクス状に配列している。

ｍ、ｎは、２以上の整数である。走査線１１２の行、および、サブ画素回路１１０のマトリクスの行を便宜的に区別するために、図３において上から順に１、２、３、…、ｍ行と呼ぶ場合がある。行を特定せずに一般的に説明する場合には、１≦ｉ≦ｍを満たすｉを用いてｉ行と呼ぶことにする。
同様にデータ線１１４の列、および、サブ画素回路１１０のマトリクスの列を便宜的に区別するために、図３において左から順に１、２、３、…、ｎ列と呼ぶ場合がある。また、列を特定せずに一般的に説明する場合には、１≦ｊ≦ｎを満たすｎを用いてｊ列と呼ぶことにする。

なお、実際には例えば同一行の走査線１１２と互いに隣り合う３列のデータ線１１４との交差に対応した３つのサブ画素回路１１０が、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応し、これらの３つが表示すべきカラー画像の１画素が表現される。

表示領域１０２の周辺には、サブ画素回路１１０を駆動するための周辺回路が設けられる。本実施形態において周辺回路としては、走査制御回路１３０、走査線駆動回路１４０およびデータ線駆動回路１５０が含まれる。
このうち、走査制御回路１３０は、タイミングコントローラー５から供給される同期信号Ｖsync、Ｈsync、映像データＤtおよびクロック信号Ｄclkに基づいて、走査線駆動回路１４０の動作を制御するための制御信号Ｃtr_Ｙ、および、データ線駆動回路１５０の動作を制御するための制御信号Ｃtr_Ｘをそれぞれ生成する。

走査線駆動回路１４０は、制御信号Ｃtr_Ｙにしたがって行毎に走査信号を生成し、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m)として供給する。
データ線駆動回路１５０は、制御信号Ｃtr_Ｘにしたがって列毎にデータ信号を生成し、１、２、３、…、ｎ列目のデータ線１１４に、データ信号d(1)、Ｖd(2)、Ｖd(3)、…、Ｖd(n)として供給する。ここで、例えばｉ行目の走査線１１２が選択される期間において、ｊ列目のデータ線１１４に供給されるデータ信号Ｖd(j)は、ｉ行ｊ列のサブ画素の階調レベルに応じた電圧を有する。

図４は、サブ画素回路１１０の構成を示す図である。ｍ行ｎ列で配列するサブ画素回路１１０については電気的にみれば互いに同一構成である。このため、サブ画素回路１１０についてはｉ行ｊ列で代表させて説明する。

図４において、ｉ行目の走査線１１２とｊ列目のデータ線１１４との交差に対応して設けられるｉ行ｊ列のサブ画素回路１１０は、ＯＬＥＤ１２０と、Ｐチャネル型のトランジスター１２１、１２２と、抵抗素子１２７と、容量素子Ｃpixとを含む。
サブ画素回路１１０において、ＯＬＥＤ１２０は、発光素子の一例であり、例えばアノードと、光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１２０の光が出射されるカソード側にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。このようなＯＬＥＤ１２０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、アノードとは反対のカソードから出射し、カラーフィルターによる着色を経て、観察者に視認される。

すなわち、サブ画素回路１１０毎に設けられるＯＬＥＤ１２０は、表示画像の最小単位となる。換言すれば、１個のサブ画素回路１１０は１個のＯＬＥＤ１２０を含む。このサブ画素回路１１０は他のサブ画素回路１１０とは独立して制御され、ＯＬＥＤ１２０はサブ画素回路１１０に対応する色で発光して、３原色の１つを表現する。
なお、電気光学装置１００がカラー表示しない構成、すなわち、単に明暗のみの単色画像を表示する場合には、上記カラーフィルターが設けられない。また、電気光学装置１００が単色画像を表示する場合、サブ画素回路を画素回路と読み替えればよい。

ｉ行ｊ列のサブ画素回路１１０のトランジスター１２１にあっては、ゲートノードがトランジスター１２２のドレインノードと容量素子Ｃpixの一端に接続され、ソースノードが電圧Ｖelの給電線１１６に接続され、ドレインノードが抵抗素子１２７の一端およびＯＬＥＤ１２０のアノードに接続される。
なお、トランジスター１２１は駆動トランジスターの一例である。また、便宜的にトランジスター１２１のドレインノード、抵抗素子１２７の一端およびＯＬＥＤ１２０のアノード同士を接続する配線を符号１１７とする。

また、容量素子Ｃpixの他端は、給電線１１６に接続される。このため、容量素子Ｃpixは、トランジスター１２１におけるゲート電圧を保持する。
ｉ行ｊ列のサブ画素回路１１０のトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１１２に接続され、ソースノードがｊ列目のデータ線１１４に接続される。抵抗素子１２７の他端は、電圧Ｖorstの給電線１１５に接続される。なお、電圧Ｖorstは、所定電圧の一例であり、階調レベルが「０」に対応する電圧のデータ信号がトランジスター１２１のゲートノードに印加された場合に、当該トランジスター１２１のオフ電流が流れた状態において、ＯＬＥＤ１２０のアノード電圧よりも低い電圧に設定される。
また、ＯＬＥＤ１２０のカソードは、電圧Ｖctの給電線１１８に接続される。

図５は、電気光学装置１００の動作を説明するための図である。この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)は、一垂直走査期間（Ｆ）にわたって、一水平走査期間（Ｈ）毎に順次排他的にＬレベルとなる。ここでは、１行、２行、３行、…、ｍ行の順に走査され、この順に走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m)がＬレベルになり、走査線が選択される。
ここで例えばｉ行目の走査線１１２が選択される一水平走査期間（Ｈ）では、走査信号Ｇwr(i)がＬレベルになるので、ｉ行ｊ列のサブ画素回路１１０でいえば、トランジスター１２２がオンする。このため、トランジスター１２１のゲートノードは、ｊ列目のデータ線１１４に接続された状態となる。
また、当該一水平走査期間（Ｈ）では、データ線駆動回路１５０が、ｊ列目のデータ線１１４でいえば、ｉ行ｊ列のサブ画素に指定された階調レベルに対応した電圧のデータ信号Ｖd(j)を出力する。

当該データ信号Ｖd(j)は、ｊ列目のデータ線１１４を介して、ｉ行ｊ列のサブ画素回路１１０におけるトランジスター１２１のゲートノードに印加されるので、当該データ信号Ｖd(j)の電圧が容量素子Ｃpixによって保持され、当該トランジスター１２１がゲート・ソース間の電圧に応じた電流をＯＬＥＤ１２０に流す。
ｉ行目の走査線１１２の選択が終了して、走査信号Ｇwr(i)がＨレベルとなり、トランジスター１２２がオフしても、データ信号Ｖd(j)の電圧は容量素子Ｃpixによって保持されるので、ＯＬＥＤ１２０には電流が流れ続ける。したがって、ｉ行ｊ列のサブ画素回路１１０では、一垂直走査期間（Ｆ）経過してトランジスター１２２が再度オンしてデータ信号Ｖd(j)が印加されるまで、ＯＬＥＤ１２０は、容量素子Ｃpixによって保持された電圧、すなわち階調レベルに応じた明るさで発光し続ける。

なお、ここではｉ行ｊ列のサブ画素回路１１０について説明したが、ｉ行目においてｊ列以外のサブ画素回路１１０についても同様にデータ信号Ｖd(1)〜Ｖd(n)の電圧に応じた明るさで発光する。また、ｉ行目以外の行についても、１行、２行、３行、…、ｍ行の順に走査されることによって、電気光学装置１００のサブ画素が、すべて階調レベルで指定された明るさで発光するので、映像データＤtに応じた画像が表示される。

ｉ行ｊ列のサブ画素に指定される階調レベルが最低の「０」であり、当該階調レベルに対応して、データ信号Ｖd(j)の電圧が十分に高く、ゲート・ソース間の電圧がトランジスター１２１のしきい値電圧未満であれば、当該トランジスター１２１はオフする。このため、ＯＬＥＤ１２０には電流が流れないはずであるが、実際には、トランジスター１２１のリークによるオフ電流が流れて、ＯＬＥＤ１２０が発光し、黒浮きが発生する。
黒浮きを抑えるには、トランジスター１２１のオフ電流を、ＯＬＥＤ１２０を介さずに流す放電手段、例えば放電トランジスターを設けることが考えられるが、オフ電流を調整するために、当該放電トランジスターのチャネルへのドープ量を調整するなどの対策が必要となるので、採用しにくい点は上述した通りである。
そこで、本実施形態では、放電トランジスターではなく、抵抗素子１２７を用いて、トランジスター１２１のオフ電流を、ＯＬＥＤ１２０を介さずに流す構成としている。

図６において（１）は、抵抗素子１２７の構成を平面視で示す図であり、（２）は、（１）をＡａ−Ａｂ線で破断した場合の構造を示す断面図である。なお、図６においては、電気光学装置１００のうち、抵抗素子１２７を構成する要部のみを示し、抵抗素子１２７とは無関係な要素については図示を省略している。
酸化シリコンや窒化シリコンなどの層間絶縁膜１３１には、コンタクトホールＣｔ１、Ｃｔ２が設けられる。層間絶縁膜１３１の表面には、アルミニウムなどの導電層が成膜され、当該導電層のパターニングによって給電線１１５および配線１１７が設けられる。コンタクトホールＣｔ１には、成膜の際に、導電層が充填されてノード１１５ａが形成される。同様に、コンタクトホールＣｔ２には、成膜の際に、導電層が充填されてノード１１７ａが形成される。
層間絶縁膜１３１、給電線１１５および配線１１７を覆うように、酸化シリコンや窒化シリコンなどの層間絶縁膜１３２が設けられる。
なお、層間絶縁膜１３１は絶縁膜の一例であり、ノード１１５ａは第１ノードの一例であり、ノード１１７ａは第２ノードの一例である。また、コンタクトホールＣｔ１は第１コンタクトホールの一例であり、コンタクトホールＣｔ２は第２コンタクトホールの一例である。

図７は、抵抗素子１２７の構成要素を説明するための図である。
この図に示されるように、抵抗素子１２７は、給電線１１５およびノード１１５ａと、配線１１７およびノード１１７ａによって層間絶縁膜１３１および１３２を挟持した構成である。すなわち、抵抗素子１２７は、層間絶縁膜１３１および１３２を抵抗体として用いている。なお、図７では、便宜的に、ノード１１５ａ、１１７ａと、層間絶縁膜１３１および１３２とが分離されている。

ここで、図に示されるように、層間絶縁膜１３１および１３２のうち、給電線１１５およびノード１１５ａと、配線１１７およびノード１１７ａとによって挟持される部分の幅をＷとし、長さをＬとし、高さをＴとする。なお、高さＴは、層間絶縁膜１３１、１３２の厚さと言い換えることができる。また、層間絶縁膜１３１、１３２の体積抵抗率をρ_Ｖとし、給電線１１５および配線１１７間の電圧をＶとした場合、抵抗素子１２７に流れる電流Ｉは次式で表すことができる。
Ｉ＝Ｖ／Ｒ＝Ｖ／｛ρ_Ｖ・Ｌ÷（Ｗ・Ｔ）｝
なお、給電線１１５の厚さおよび配線１１７の厚さがコンタクトホールＣｔ１、Ｃｔ２の深さに対して十分に小さい場合、上記挟持される部分の高さＴは、層間絶縁膜１３１の厚さと考えてよい。

抵抗素子１２７の抵抗値については、当該抵抗素子１２７に流れる電流が、トランジスター１２１のオフ電流と同程度となるように設定することが好ましい。抵抗素子１２７には、常に電流が流れることになるが、当該電流は、トランジスター１２１のオフ電流と同程度であり、電気光学装置１００によって消費される電力全体からみて、特に問題にはならない。
また、この抵抗値については、幅Ｗ、長さＬ、高さＴを適切に設定することによって目標とする値とすることができる。また、層間絶縁膜１３１の体積抵抗率ρ_Ｖについても酸化シリコンや窒化シリコンに添加する不純物量に応じて、ある程度の範囲で調整することができる。

本実施形態では、トランジスター１２１のリークによるオフ電流の一部が、抵抗素子１２７を介して給電線１１５に流れるので、ＯＬＥＤ１２０の発光を抑えることができる。したがって、階調レベルが「０」に対応する電圧のデータ信号がサブ画素回路１１０に供給されたときの黒浮きを抑えることができる。
また、抵抗素子１２７は、層間絶縁膜１３１を抵抗体として用いているので、放電用のトランジスターを別途設け、トランジスター１２１のオフ電流を当該放電トランジスターによって流す構成と比較して、チャネルへのドープなどの調整が不要であるので、目的とする抵抗値を容易かつ安定的に得ることができる。

抵抗素子１２７については、給電線１１５と配線１１７との間に限られず、例えば図８に示されるように、ＯＬＥＤ１２０におけるアノードとカソードとの間に、すなわちＯＬＥＤ１２０と並列に設けてもよい。
また、例えば図９に示されるように、ＯＬＥＤ１２０のアノードと、他の電圧Ｖ2を給電する給電線１１９との間に設けてもよい。電圧Ｖ2は、電圧Ｖorstと同様に、当該トランジスター１２１のオフ電流が流れる場合において、ＯＬＥＤ１２０のアノード電圧よりも低い電圧であればよい。

図１０は、抵抗素子１２７を有するサブ画素回路の他の構成を示す図である。なお、この図に示される構成は、抵抗素子１２７の他端が他の電圧の給電線に接続された例を示す。図１０に示される構成では、図４の構成に、Ｐチャネル型のトランジスター１２３、１２４および１２５が追加される。
このうち、トランジスター１２４は、トランジスター１２１のドレインノードとＯＬＥＤ１２０のアノードとの間に設けられる。詳細には、トランジスター１２４にあっては、ゲートノードには、制御信号Ｇel(i)が供給され、ソースノードがトランジスター１２１のドレインノードおよびトランジスター１２３のドレインノードに接続され、ドレインノードがＯＬＥＤ１２０のアノードおよびトランジスター１２５のドレインノードに接続される。
また、トランジスター１２３にあっては、ゲートノードには、制御信号Ｇcmp(i)が供給され、ソースノードがデータ線１１４に接続される。トランジスター１２５にあっては、ゲートノードには、制御信号Ｇcmp(i)が供給され、ソースノードがデータ線１１４に接続される。
抵抗素子１２７は、一端がＯＬＥＤ１２０のアノードに接続され、他端がトランジスター１２４のゲートノード、すなわち、制御信号Ｇel(i)が供給される信号線に接続される。
なお、制御信号Ｇel(i)、Ｇcmp(i)は、ｉ行目に対応して、走査信号Ｇwr(i)と同期して供給される信号であり、例えば走査線駆動回路１４０から出力される。

図１０に示される構成のうち、抵抗素子１２７以外については公知なので、詳細な動作説明を省略するが、走査信号Ｇwr(i)がＬレベルとなる期間において、容量素子Ｃpixに階調レベルに応じた電圧が保持され、この後、走査信号Ｇwr(i)がＨレベルとなって、制御信号Ｇel(i)がＬレベルとなる。
制御信号Ｇel(i)がＬレベルになる期間では、トランジスター１２４がオンするので、トランジスター１２１が、容量素子Ｃpixに保持された電圧に応じた電流をＯＬＥＤ１２０に流す。当該期間において、容量素子Ｃpixに保持された電圧が階調レベルの「０」に相当する電圧であっても、抵抗素子１２７が存在しなければ、オフ電流がＯＬＥＤ１２０に流れてしまうのは、上述した通りである。
図１０に示される構成では、オフ電流の一部が抵抗素子１２７を介して流れるので、ＯＬＥＤ１２０が非発光となり、黒浮きを防止することができる。
なお、制御信号Ｇel(i）のＬレベルに相当する電圧が、トランジスター１２１のオフ電流が流れた場合において、ＯＬＥＤ１２０のアノード電圧よりも低い電圧であることが必要となる。

抵抗素子１２７については、平面視したときに図１１に示されるように配線１１７およびコンタクトホールＣＴ２の三方を囲むように、給電線１１５およびコンタクトホールＣＴ１を設けた構成としてもよい。
この構成によれば、コンタクトホールＣＴ１に充填されたノード１１５ａと、コンタクトホールＣＴ２に充填されたノード１１７ａと、の間に位置する層間絶縁膜１３１の断面積（Ｗ・Ｔ）が実質的に大きくなるので、長さＬが図７と同じでも抵抗素子１２７の抵抗値を下げることができる。
給電線１１５およびコンタクトホールＣＴ１の三方を囲むように、配線１１７およびコンタクトホールＣＴ２を設けた構成としてもよい。
なお、三方ではなく、二方を囲む構成としてもよいし、四方以上で、または円形状に囲む構成としてもよい。

抵抗素子１２７については、平面視したときに、給電線１１５および配線１１７によって層間絶縁膜１３１を挟持する構成のほか、図１２に示されるように、断面視したときに、給電線１１５および配線１１７によって層間絶縁膜１３１を挟持する構成でもよい。
なお、図１１では、ＯＬＥＤ１２０のアノードに接続される配線１１７を層間絶縁膜１３１の表面に形成された構成となっているが、給電線１１５を層間絶縁膜１３１の表面に形成された構成としてもよい。

実施形態では、発光素子としてＯＬＥＤ１２０を例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じてで発光するものであれば良い。

次に、実施形態等に係る電気光学装置１００を適用した電子機器について説明する。電気光学装置１００は、画素が小サイズで高精細な表示に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。

図１３は、ヘッドマウントディスプレイの外観を示す図であり、図１４は、その光学的な構成を示す図である。
まず、図１３に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図１４に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１００Ｌと右眼用の電気光学装置１００Ｒとが設けられる。
電気光学装置１００Ｌの画像表示面は、図１４において左側となるように配置している。これによって電気光学装置１００Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１００Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１００Ｒの画像表示面は、電気光学装置１００Ｌとは反対の右側となるように配置している。これによって電気光学装置１００Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１００Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドマウントディスプレイ３００の装着者は、電気光学装置１０００Ｌ、１００Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１００Ｌに表示させ、右眼用画像を電気光学装置１００Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。

なお、電気光学装置１００については、ヘッドマウントディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

１…表示装置、１００…電気光学装置、１１０…サブ画素回路、１１５…給電線、１１５ａ…ノード、１１７…配線、１１７ａ…ノード、１２０…ＯＬＥＤ、１２１、１２２…トランジスター、１２７…抵抗素子、ヘッドマウントディスプレイ３００。

Claims

階調レベルに応じた電圧がゲートノードに印加される駆動トランジスターと、
前記駆動トランジスターから出力される電流によって発光する発光素子と、
前記階調レベルがゼロである場合に、前記駆動トランジスターから出力される電流の一部を、前記発光素子を介さずに流す抵抗素子と、
を含み、
前記抵抗素子は、
所定電圧の給電線に接続された第１ノードと、前記駆動トランジスターに接続される第２ノードと、
の間で絶縁膜を挟持する
電気光学装置。
前記第１ノードは、
前記絶縁膜の第１コンタクトホールに充填された導電層であり、
前記第２ノードは、
前記絶縁膜の第２コンタクトホールに充填された導電層である、
請求項１に記載の電気光学装置。
前記第１ノードおよび前記第２ノードは、断面視で前記絶縁膜を挟持する
請求項１に記載の電気光学装置。
請求項１乃至３のいずれかに記載の電気光学装置を備える電子機器。