JP2020177177A - 表示装置、ｏｌｅｄの劣化補償方法および電子機器 - Google Patents

Abstract

【課題】ＯＬＥＤの電源電圧を低くした場合に、コントラストの低下を抑える。【解決手段】表示装置は、アノードからカソードに流れる電流に応じて発光し、表示画像の最小単位となるＯＬＥＤと、ＯＬＥＤによる表示の積算時間が所定値を超えた場合に、カソードを、電圧Ｖssから、電圧Ｖssよりも低い電圧Ｖmに切り替えるためのスイッチと、を有する。【選択図】図２

Description

本発明は、表示装置、ＯＬＥＤの劣化補償方法および電子機器に関する。

近年、発光素子としてＯＬＥＤ（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）を用いた表示装置が知られている。この種の表示装置では、小型化・高精細化の要求が強いので、近年では、半導体基板に、ＯＬＥＤとともに当該ＯＬＥＤを駆動するための回路を形成する技術が提案されている。半導体基板にＯＬＥＤを駆動する回路を形成する場合、当該回路を構成するトランジスターの小型化が容易となるが、その反面、トランジスターの耐圧が低下する。このため、ＯＬＥＤの電源電圧を可変として、特にＯＬＥＤに電流を流すトランジスターの破壊を防止する技術が提案されている（例えば特許文献１参照）。

特開２０１３−２５３００号公報

しかしながら、ＯＬＥＤの電源電圧を可変とした構成では、特にカソードの電圧を負電圧とした場合、コントラストが低下する、という課題があった。一方で、ＯＬＥＤの特性が経時変化によって劣化すると、輝度が低下する、という問題もある。

本発明の一態様に係る表示装置は、アノードからカソードに流れる電流に応じて発光し、表示画像の最小単位となるＯＬＥＤと、前記ＯＬＥＤによる表示の積算時間が所定値を超えた場合に、前記カソードを、第１電圧から、前記第１電圧よりも低い第２電圧に切り替えるためのスイッチと、を有する。

第１実施形態に係る表示装置の構成を示す斜視図である。 表示装置の構成を示すブロック図である。 表示装置における表示モジュールの構成を示す図である。 表示モジュールのサブ画素回路等の構成を示す図である。 表示モジュールの動作を示す図である。 表示モジュールの輝度の経時変化の一例を示す図である。 表示モジュールの輝度の経時変化の一例を示す図である。 第２実施形態に係る表示装置の構成を示すブロック図である。 第３実施形態に係る表示装置の構成を示すブロック図である。 表示モジュールにおける基板のウェル領域の一例を示す断面図である。 表示モジュールにおける基板のウェル領域の別例を示す断面図である。 表示モジュールにおける各部領域の配置を示す平面図である。 ＯＬＥＤの劣化補償方法を説明するためのフローチャートである。 表示装置を用いたヘッドマウントディスプレイを示す斜視図である。 ヘッドマウントディスプレイの光学構成を示す図である。

以下、本発明の実施形態に係る表示装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、第１実施形態に係る表示装置１の構成を示す斜視図であり、図２は、表示装置１の構成を示すブロック図である。
この表示装置１は、例えばヘッドマウントディスプレイなどにおいてカラー画像を表示するマイクロ・ディスプレイである。
表示装置１の詳細については後述するが、表示モジュール１００を含む。表示モジュール１００は、複数のサブ画素回路や当該サブ画素回路を駆動する駆動回路などが半導体基板に形成された有機ＥＬ装置である。半導体基板としては、例えばシリコン基板であるが、他の半導体基板であってもよい。なお、この図では、タイミングコントローラーは省略されている。

表示モジュール１００は、表示領域で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続される。ＦＰＣ基板７４の他端には、複数の端子７６が設けられて、ホスト装置やタイミングコントローラーに接続されて、複数の端子７６を介し、映像データや同期信号等が供給される。
なお、表示モジュール１００には、表示モジュール１００のほか、表示電源回路等が含まれるが、ケース７２に収納されるので、図１では現れていない。

図２は、表示装置１の構成を示す図である。この図に示されるように、表示装置１は、タイミングコントローラー５、表示パネル１０およびジャンパースイッチ１４を含む。表示パネル１０は、表示電源回路１２と、表示モジュール１００とを含む。本実施形態において、表示モジュール１００は、半導体基板に形成されており、ジャンパースイッチ１４は、この半導体基板とは別に設けられている。
なお、本実施形態において、電圧ＶddおよびＶssが表示装置１のロジック電源として供給され、電圧Ｖddは例えば＋１．８Ｖであり、電圧Ｖssは０Ｖである。

タイミングコントローラー５は、ホスト装置からリセット信号Ｒst、クロック信号Ｃlkおよび映像データＤnを受信する。
タイミングコントローラー５は、ホスト装置から受信したクロック信号Ｃlkおよび映像データＤnに基づいて、表示モジュール１００を駆動するためのタイミング信号を生成するとともに、受信した映像データＤnを映像データＤtとして再出力する。なお、タイミング信号とは、表示モジュール１００を垂直走査および水平走査するための信号であり、同期信号Ｖsync、Ｈsyncおよびクロック信号Ｄclkなどがある。このうち、同期信号Ｖsyncは、表示モジュール１００に対して垂直走査の開始を指定し、同期信号Ｈsyncは、表示モジュール１００に対して水平走査の開始を指定する。また、クロック信号Ｄclkは、映像データＤtを表示モジュールに転送する際の同期信号として用いられる。

また、タイミングコントローラー５は、ホスト装置からリセット信号Ｒstを受信すると、表示パネル１０の電源オンシーケンスを実行し、リセット信号Ｒstを再度受信すると、表示パネル１０の電源オフシーケンスを実行する。具体的には、タイミングコントローラー５は、リセット信号Ｒstに対して所定の時間差で、表示電源回路１２に電圧の生成／停止を信号Ｏdによって指示する。

表示電源回路１２は、電圧ＶddおよびＶssとは別に、信号Ｏdにしたがって電圧Ｖel、Ｖmを生成し、このうち、電圧Ｖelを表示モジュール１００に、電圧Ｖmをジャンパースイッチ１４の一端に、それぞれ供給する。
なお、表示電源回路１２は、例えば電圧ＶddおよびＶssを用いたチャージポンプなどにより、電圧Ｖel、Ｖmを生成する。また、本実施形態において、例えば電圧Ｖelは＋６．０であり、電圧Ｖmは−１．０Ｖである。

ジャンパースイッチ１４の他端には、電圧Ｖssが印加される。ジャンパースイッチ１４は、一端の電圧Ｖmまたは他端の電圧Ｖssのいずれかを選択し、選択した電圧を表示モジュール１００に電圧Ｖctとして供給する。ジャンパースイッチ１４は、製造直後の初期状態では図に示されるように結線されて、電圧Ｖssを選択し、後述する時間を経過したときに図において右欄に示されるように結線されて、電圧Ｖmを選択する。なお、電圧Ｖssが第１電圧の一例であり、電圧Ｖmが第２電圧の一例である。

図３は、表示モジュール１００の構成を示す図である。
表示モジュール１００における表示領域１０２では、ｍ行の走査線１１２が図において左右方向に沿って設けられ、ｎ列のデータ線１１４が、上下方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。サブ画素回路１１０は、表示領域１０２において、ｍ行の走査線１１２とｎ列のデータ線１１４との各交差に対応してｍ行ｎ列のマトリクス状に配列している。

ｍ、ｎは、２以上の整数である。走査線１１２の行、および、サブ画素回路１１０のマトリクスの行を便宜的に区別するために、図３において上から順に１、２、３、…、ｍ行と呼ぶ場合がある。行を特定せずに一般的に説明する場合には、１≦ｉ≦ｍを満たすｉを用いてｉ行と呼ぶことにする。
同様にデータ線１１４の列、および、サブ画素回路１１０のマトリクスの列を便宜的に区別するために、図３において左から順に１、２、３、…、ｎ列と呼ぶ場合がある。また、列を特定せずに一般的に説明する場合には、１≦ｊ≦ｎを満たすｎを用いてｊ列と呼ぶことにする。

なお、実際には例えば同一行の走査線１１２と互いに隣り合う３列のデータ線１１４との交差に対応した３つのサブ画素回路１１０が、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応し、これらの３つが表示すべきカラー画像の１画素が表現される。サブ画素回路１１０には、後述するように、対応した色で発光するＯＬＥＤ１２０が含まれ、電流に応じた明るさで発光する。すなわち、サブ画素回路１１０は、表示する画像の最小単位である単位回路の一例であり、ＲＧＢの３つのサブ画素による加法混色によってカラー画像の１画素が表現される。

表示領域１０２の周辺には、サブ画素回路１１０を駆動するための周辺回路が設けられる。本実施形態において周辺回路としては、走査制御回路１３０、走査線駆動回路１４０およびデータ線駆動回路１５０が含まれる。
このうち、走査制御回路１３０は、タイミングコントローラー５から供給される同期信号Ｖsync、Ｈsync、映像データＤtおよびクロック信号Ｄclkに基づいて、走査線駆動回路１４０の動作を制御するための制御信号Ｃtr_Ｙ、および、データ線駆動回路１５０の動作を制御するための制御信号Ｃtr_Ｘをそれぞれ生成する。なお、映像データＤtは、ｍ行ｎ列のサブ画素回路１１０で表現すべき階調値を指定する。

走査線駆動回路１４０は、制御信号Ｃtr_Ｙにしたがって行毎に走査信号を生成し、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m)として供給する。また、走査線駆動回路１４０は、走査信号を行毎に供給するほか、走査信号に同期した各種の制御信号を行毎に供給する。これらの制御信号については、後述するとともに複雑化を避けるために図３では省略されている。

データ線駆動回路１５０は、ｎ列のデータ線１１４の各々に対応した階調信号生成回路１５２を含む。階調信号生成回路１５２とデータ線１１４とに間に容量素子Ｃａが設けられる。詳細には、容量素子Ｃａの一端と、階調信号生成回路１５２の出力端とは図示省略されたスイッチを介して接続され、容量素子Ｃａの他端は、データ線１１４に接続される。
データ線１１４には、容量素子Ｃｂの一端が接続され、容量素子Ｃｂの他端は一定の電圧、例えば電源の電圧Ｖddの給電線に接続される。
なお、容量素子Ｃｂは、特別に設けた容量ではなく、例えばデータ線１１４に寄生する容量を用いてもよい。
また、容量素子Ｃａは、後述するように、データ線１１４の電圧振幅を圧縮するために設けられるので、圧縮する必要がなければ省略することが可能である。

階調信号生成回路１５２は、ある走査線１１２が選択されたときに、当該走査線１１２と自身に対応するデータ線１１４との交差に対応したサブ画素回路１１０に指定された階調に応じた電圧の階調信号を生成して、容量素子Ｃａの一端に供給する回路である。詳細には、ｊ列目の階調信号生成回路１５２は、ｉ行目の走査線１１２が選択された期間において、容量素子Ｃａの一端に、ｉ行ｊ列のサブ画素の階調値に応じた電圧の階調信号を出力する。
なお、容量素子Ｃａの一端および他端には、それぞれを所定の電圧をセットするための回路が設けられるが、複雑化を避けるために図３では省略されている。

図４は、サブ画素回路１１０等の構成を示す図である。ｍ行ｎ列で配列するサブ画素回路１１０については電気的にみれば互いに同一構成である。このため、サブ画素回路１１０についてはｉ行ｊ列で代表させて説明する。

図４において、ｉ行目の走査線１１２とｊ列目のデータ線１１４との交差に対応して設けられるｉ行ｊ列のサブ画素回路１１０は、ＯＬＥＤ１２０と、Ｐチャネル型のトランジスター１２１〜１２５と、容量素子Ｃｓとを含む。
また、ｉ行目のサブ画素回路１１０には、走査信号Ｇwr(i)のほか、制御信号Ｇel(i)、Ｇcmp(i)が、図３に示した走査線駆動回路１４０によって供給される。

ｉ行ｊ列のサブ画素回路１１０において、ＯＬＥＤ１２０は、例えばアノードと、光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１２０の光が出射されるカソード側にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。このようなＯＬＥＤ１２０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、アノードとは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される。すなわち、ＯＬＥＤ１２０は、表示画像の最小単位となる。すなわち、ＯＬＥＤ１２０は、サブ画素回路１１０ごとに設けられる。言い換えると、１個のサブ画素回路１１０は１個のＯＬＥＤ１２０を含む。このサブ画素回路１１０は他のサブ画素回路１１０とは独立して制御され、ＯＬＥＤ１２０はサブ画素回路１１０に対応する色で発光して、３原色の１つを表現する。

ｉ行ｊ列のサブ画素回路１１０のトランジスター１２１にあっては、ゲートノードがトランジスター１２２のドレインノードに接続され、ソースノードが電圧Ｖelの給電線に接続され、ドレインノードがトランジスター１２３のドレインノードおよびトランジスター１２４のソースノードに接続される。なお、容量素子Ｃｓにあっては、一端がトランジスター１２１のゲートノードに接続され、他端が電圧Ｖelの給電線に接続される。このため、容量素子Ｃｓは、トランジスター１２１におけるゲート電圧を保持することになる。

ｉ行ｊ列のサブ画素回路１１０のトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１１２に接続され、ソースノードがｊ列目のデータ線１１４に接続される。ｉ行ｊ列のサブ画素回路１１０におけるトランジスター１２３にあっては、ゲートノードには、制御信号Ｇcmp(i)が供給され、ソースノードがｊ列目のデータ線１１４に接続される。ｉ行ｊ列のサブ画素回路１１０におけるトランジスター１２４にあっては、ゲートノードには、制御信号Ｇel(i)が供給され、ドレインノードがＯＬＥＤ１２０のアノードおよびトランジスター１２５のドレインノードに接続される。ｉ行ｊ列のサブ画素回路１１０におけるトランジスター１２５にあっては、ゲートノードには、制御信号Ｇcmp(i)が供給され、ソースノードが電圧Ｖorstの給電線に接続される。なお、ＯＬＥＤ１２０のカソードは、電圧Ｖctの給電線に接続される。

一方、図４においては、データ線１１４に電圧をセットするための回路として、図３では省略されていたＰチャネル型のトランジスター１６１、１６２が含まれる。
詳細には、トランジスター１６１にあっては、ゲートノードに制御信号Ｘginiが供給され、ソースノードが電圧Ｖddの給電線に接続され、ドレインノードがデータ線１１４、すなわち容量素子Ｃａの他端に接続される。
また、トランジスター１６２にあっては、ゲートノードに制御信号Ｘgrefが供給され、ソースノードが電圧Ｖrefの給電線に接続され、ドレインノードが容量素子Ｃａの一端に接続される。

なお、電圧Ｖrefは、例えば
（Ｖss＜）Ｖref（＜Ｖdd＜Ｖel）
である。

制御信号Ｘgini、Ｘgrefは、走査制御回路１３０によって１〜ｎ列目にわたって共通に供給される。便宜上、ｊ列目における容量素子Ｃａの一端の電圧をＶv(j)と表記する。また、当該容量素子Ｃａの他端、すなわち、ｊ列目のデータ線１１４の電圧をＶd(j)と表記する。

図５は、第１実施形態に係る表示装置１の動作を示すタイミングチャートである。
表示装置１では、１フレーム（Ｆ）の期間にわたって１、２、３、…、ｍ行目という順番で水平走査される。詳細には、図に示されるように、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m)が、走査線駆動回路１４０によって水平走査期間（Ｈ）毎に、順次排他的にＬレベルとなる。本説明において、１フレームとは、１カット（コマ）分の画像を表示モジュール１００に表示させるのに要する期間をいい、同期信号Ｖsyncで規定される垂直走査周波数が６０Ｈｚであれば、その１周期分の１６．７ミリ秒の期間をいう。
なお、図５において、電圧を示す縦スケールは、各部または各信号にわたって必ずしも揃っていない。

水平走査期間（Ｈ）での動作は、各行にわたって共通である。また、ある水平走査期間（Ｈ）において走査される行の１〜ｎ列目のサブ画素回路１１０の動作についても、データ線の電圧が異なることがある以外、共通である。
そこで以下については、ｉ行ｊ列のサブ画素回路１１０について着目して説明する。

本実施形態において、ｉ行目の走査線１１２が選択される水平走査期間（Ｈ）では、走査信号Ｇwr(i)がＬレベルになるので、ｉ行ｊ列のサブ画素回路１１０でいえば、トランジスター１２２がオンする。このため、トランジスター１２１のゲートノードは、ｊ列目のデータ線１１４に接続された状態となる。また、当該水平走査期間（Ｈ）では、制御信号Ｇel(i)がＨレベルになるので、ｉ行ｊ列のサブ画素回路１１０でいえば、トランジスター１２４がオフする結果、ＯＬＥＤ１２０に電流が流れず、非点灯状態となる。

図５に示されるように、当該水平走査期間（Ｈ）は、順に、初期化期間（ａ）→補償期間（ｂ）→書込期間（ｃ）に大別することができる。なお、当該水平走査期間（Ｈ）の後は発光期間となる。また、各列の階調信号生成回路１５２の出力端に設けられたスイッチは、初期化期間（ａ）および補償期間（ｂ）においてオフであり、書込期間（ｃ）においてオンする。
水平走査期間（Ｈ）の動作については、初期化期間（ａ）、補償期間（ｂ）、書込期間（ｃ）および発光期間に分けて説明する。

タイミングｔ１からｔ２までの初期化期間（ａ）は、データ線１１４をリセットする期間である。制御信号Ｘginiは初期化期間（ａ）の全域または一部でＬレベルになるが、制御信号Ｇcmp(i)、Ｘgrefは初期化期間（ａ）の全域にわたってＨレベルである。

初期化期間（ａ）では、制御信号ＸginiがＬレベルになるので、トランジスター１６１がオンする結果、データ線１１４の電圧Ｖd(j)は電圧Ｖddにセットされる。また、制御信号ＸgrefがＬレベルになるので、トランジスター１６２がオンする結果、電圧Ｖv(j)は電圧Ｖrefにセットされる。このため、容量素子Ｃａには、電圧（Ｖdd−Ｖref）がセットされる。

タイミングｔ２からｔ３までの補償期間（ｂ）は、サブ画素回路１１０におけるトランジスター１２１のしきい値を補償するための期間である。制御信号Ｇcmp(i)、Ｘgrefは、補償期間（ｂ）の一部でＬレベルになるが、制御信号Ｘginiは、補償期間（ｂ）の全域にわたってＨレベルである。

補償期間（ｂ）では、走査信号Ｇwr(i)がＬレベルとなっている状態で制御信号Ｇcmp(i)がＬレベルになる。このため、ｉ行ｊ列のサブ画素回路１１０において、トランジスター１２２がオンしている状態でトランジスター１２３がオンする。したがって、トランジスター１２１は、ゲートノードおよびドレインノードが接続された状態、すなわち、ダイオード接続状態となるので、当該トランジスター１２１においてゲートノード・ソースノード間の電圧が当該トランジスター１２１のしきい値電圧に収束して、その電圧が容量素子Ｃｓに保持される。

また、ダイオード接続状態では、トランジスター１２１のゲートノードおよびドレインノードが、ｊ列目のデータ線１１４を介して接続されるので、電圧Ｖd(j)は、初期化期間（ａ）の電圧Ｖddから、トランジスター１２１のしきい値電圧となるようなゲート電圧まで変化する。電圧Ｖd(j)が変化すると、容量素子Ｃａを介して、電圧Ｖv(j)も変化しようとするが、補償期間（ｂ）では、制御信号ＸgrefがＬレベルであるので、トランジスター１６２がオンしている結果、電圧Ｖv(j)は電圧Ｖrefに維持される。
なお、補償期間（ｂ）では、制御信号Ｇcmp(i)がＬレベルになるので、ＯＬＥＤ１２０のアノードには、電圧Ｖorstがセットされる。

タイミングｔ３からｔ４までの書込期間（ｃ）は、階調信号生成回路１５２で生成された電圧を、容量素子Ｃａを介してデータ線１１４に伝播させて、当該データ線１１４の電圧Ｖd(j)を、トランジスター１２１のゲートノードに保持させるための期間である。

書込期間（ｃ）では、制御信号Ｇcmp(i)、ＸginiおよびＸgrefはＨレベルであるので、トランジスター１２３、１６１、１６２はオフである。
また、書込期間（ｃ）の直前である補償期間（ｂ）では、ｊ列目のデータ線１１４の電圧Ｖd(j)、および、ｉ行ｊ列のサブ画素回路１１０におけるトランジスター１２１のゲート電圧は、当該トランジスター１２１のゲート・ソース間の電圧をしきい値にさせる電圧となっている。また、補償期間（ｂ）では電圧Ｖv(j)が電圧Ｖrefとなっている。
この状態から、書込期間（ｃ）において、ｊ列目の階調信号生成回路１５２の出力端に設けられたスイッチがオンして、当該出力端からｉ行ｊ列のサブ画素の階調値に応じた電圧が出力される。
このため、容量素子Ｃａの一端は、電圧Ｖrefから階調値に応じた電圧に変化し、容量素子Ｃａを介して、ｊ列目のデータ線１１４等に伝達する。このため、電圧Ｖd(j)は、電圧Ｖv(j)の変化分が容量素子Ｃａ、ＣｂおよびＣｓの容量比に応じて圧縮されて、上昇することになる。
この上昇後の電圧Ｖd(j)が、ｉ行ｊ列のサブ画素回路１１０におけるトランジスター１２２のゲートノードに印加され、容量素子Ｃｓに保持される。

書込期間（ｄ）の終了後、発光期間となる。すなわちｉ行目の走査線１１２が選択される水平走査期間（Ｈ）の終了後、発光期間に至ると、制御信号Ｇel(i)がＬレベルに反転して、トランジスター１２４がオンするので、ＯＬＥＤ１２０には、容量素子Ｃｓによって保持された電圧に応じた電流が流れる。このため、当該ＯＬＥＤ１２０は、当該電流に応じた輝度で発光することになる。
なお、図５は、ｉ行目の走査線１１２が選択される水平走査期間（Ｈ）を除く期間の全域を発光期間としている例であるが、水平走査期間（Ｈ）を除く期間の一部について発光期間としても良い。

ｉ行ｊ列のサブ画素回路１１０において、発光期間におけるトランジスター１２１のゲート電圧は、上述したように、トランジスター１２１のゲート・ソース間がしきい値電圧となるような電圧から、ｉ行ｊ列のサブ画素の階調値に応じた電圧に変化させたときに上昇した電圧である。
このため、本実施形態では、ｍ行ｎ列のすべてのサブ画素回路１１０にわたってトランジスター１２１のしきい値電圧が補償された状態で、ＯＬＥＤ１２０に階調値に応じた電流が流れるので、輝度のばらつきが小さくなる結果、高品位な表示が可能となる。

本実施形態では、図２におけるジャンパースイッチ１４によって、ＯＬＥＤ１２０におけるカソードの電圧Ｖctを、初期状態において電圧Ｖdd（＝０Ｖ）とし、初期状態からある時間を経過したときに電圧Ｖm（＝−１．０Ｖ）に切り替える構成となっている。そこで次に電圧Ｖctを切り替え可能な構成とした理由について説明する。

本実施形態よりも前の構成では、電圧Ｖelが、より高位の例えば＋８．０Ｖであったが、高解像度化および小型化が進行して、画素のピッチが狭くなり、半導体基板に形成されるトランジスターサイズが小さくなって、耐圧が低くなったため、本実施形態において電圧Ｖelが＋６．０Ｖとなっている。

一般にＯＬＥＤ１２０の特性は経時的に変化する。具体的には、ＯＬＥＤ１２０では、発光し始めるしきい値電圧が時間経過とともに徐々に上昇する。このため、ＯＬＥＤ１２０の電源高位側である電圧Ｖelを＋６．０Ｖとし、カソードの電圧Ｖctを電圧Ｖssとする構成では、経時変化によってＯＬＥＤの特性が劣化したときに、十分な輝度で発光させることができなくなる。
そこで、ＯＬＥＤ１２０のカソードの電圧Ｖctを、半導体基板電位の電圧Ｖssよりもさらに低い電圧Ｖm（＝−１．０Ｖ）として、ＯＬＥＤ１２０の特性が劣化しても、十分な輝度でＯＬＥＤ１２０を発光させることができる、と考えられた。

しかしながら、ＯＬＥＤ１２０のカソードの電圧Ｖctを、電圧Ｖmとした場合、ＯＬＥＤ１２０の特徴である黒表示が実現できない、具体的には、わずかに電流が流れて発光し、コントラストが低下する、という現象が発生した。この理由は、ＯＬＥＤ１２０を発光させる前に、当該ＯＬＥＤ１２０のアノードに残留する電圧の影響を取り除くために、補償期間（ｂ）においてトランジスター１２５をオンさせて、当該アノードに電圧Ｖorstを印加させてリセットしているが、このリセットが正常に機能していないため、である。より詳細には、トランジスター１２５はＰチャネル型であるので、電圧Ｖorstとして半導体基板電位の電圧Ｖss（＝０Ｖ）を使用しても、ＯＬＥＤ１２０のアノードを十分に低い電圧に引き下げることができず、１．０Ｖ程度の電圧が残留する状態となる。この状態において、ＯＬＥＤ１２０のカソードが電圧Ｖmであると、ＯＬＥＤ１２０を非点灯とする場合でも２Ｖの電圧が印加されるので、電流が流れて発光してしまう。

図６は、製造直後の初期状態における輝度を、電圧Ｖctを変化させた状態で示す図であり、図７は、初期状態から約１０００時間経過した状態における輝度を、電圧Ｖctを変化させた状態で示す図である。なお、図６および図７においては、電圧Ｖctを−１．０Ｖとした場合の輝度を１００％で正規化している。

高コントラストを保つ、という観点からいえば、電圧Ｖctを０Ｖに固定して用いるのが好ましいが、図７に示されるように、初期状態から約１０００時間経過した状態では、急激に低下する領域の境に位置することになる。なお、当該領域でＯＬＥＤ１２０を使用すると、当該ＯＬＥＤ１２０の短寿命化を招く。

そこでまず、本実施形態では、初期状態では、すなわちＯＬＥＤ１２０の経時変化が進行していない状態では、電圧Ｖctとして電圧Ｖss（＝０Ｖ）を使用する。この状態では、図６に示されるように、電圧Ｖctが−１．０Ｖの場合と比較して、輝度の低下の影響が少なく、また、リセットも正常に機能すると考えられる。

次に、本実施形態では、初期状態から８００時間経過した時点、すなわちＯＬＥＤ１２０の経時変化がある程度進行した状態において、電圧Ｖctとして電圧Ｖm（＝−１．０Ｖ）に切り替える。
この状態では、経時変化がある程度進行しているので、ＯＬＥＤ１２０のしきい値電圧が初期状態よりも上昇している。このため、ＯＬＥＤ１２０を非点灯とする場合に、リセットによってアノードに１．０Ｖ程度の電圧が残留していても、ＯＬＥＤ１２０に電流が流れて発光することはない。また、図７に示されるように、電圧Ｖctが−１．０Ｖ付近である場合の輝度変化は、電圧Ｖctが０Ｖ付近である場合の輝度変化よりも急激に低下しないので、ＯＬＥＤ１２０をより安定した状態で、短寿命化してしまうことを抑えた状態で用いることができる。

電圧Ｖctの切替タイミングを、初期状態から８００時間経過した時点としている理由は、次の通りである。詳細には、図７の特性を取得したタイミングが初期状態から約１０００時間経過したタイミングであり、このタイミングにおいて電圧Ｖctが０Ｖよりも高くなると、輝度が急激に低下し始める。このため、本実施形態では、約１０００時間よりも手前のタイミングであって、余裕を持たせて初期状態から８００時間経過したタイミングとしている。この８００時間は所定値の一例である。

本実施形態において、電圧Ｖctは、ジャンパースイッチ１４で切り替えられるが、実際の切り替えは、次のように作業を想定している。例えば、ホスト装置が、初期状態から表示パネル１０での表示時間を積算し、この積算時間が８００時間を超えたら、テロップを映像データに重畳して生成する。このテロップは、製品メンテナンスの時期が到来した旨を示す。なお、ユーザーが製品メンテナンスの時期が到来したことが確認できればよく、テロップに限られず、アイコンなどの案内画面が表示されてもよい。この案内等を確認したユーザーは、表示装置１を含むヘッドマウントディスプレイを、サービスセンターなどの拠点に返送して、当該拠点のサービスマンがジャンパースイッチ１４の結線を変更して、電圧Ｖctを電圧Ｖssから電圧Ｖmに切り替えるとともに、他のサービス、例えばクリーニング等して、ユーザーに返送する。また、テロップや案内板に、返送手順や返送先を表示してもよい。

このように本実施形態によれば、ＯＬＥＤ１２０におけるカソードの電圧Ｖctを、表示の積算時間に基づいて切り替えることで、初期状態から高コントラスト化を維持しつつ、長寿命化を図ることができる。

第１実施形態では、電圧Ｖctをジャンパースイッチ１４で切り替える構成のために、ユーザーが表示装置１を含むヘッドマウントディスプレイを拠点に返送したが、ユーザーにとってみれば返送作業が負担となりやすく、拠点側、すなわちメーカーにとってみても切り替える手間のために負担となりやすい。
そこで、このような負担を低減させるための第２実施形態について説明する。

図８は、第２実施形態に係る表示装置１の構成を示すブロック図である。図８に示される第２実施形態が図２に示される第１実施形態と相違する点は、第１に、タイミングコントローラー５に積算回路７および判定回路９が設けられている点、第２に、ジャンパースイッチ１４がトランジスター２２、２４に置き換えられている点、および、第３に、レベルシフタ２０が設けられている点にある。本実施形態において、表示モジュール１００は半導体基板に形成されており、レベルシフタ２０、トランジスター２２および２４はこの半導体基板とは別に設けられている。

積算回路７は、初期状態から、表示パネル１０で表示がなされた時間、具体的に表示モジュール１００にタイミング信号等を供給した時間を、積算する。
判定回路９は、積算回路７による積算時間が８００時間を超えているか否かを判定し、当該積算時間が８００時間を超えていなければ、信号Ｓelを例えばＬレベルで出力し、当該積算時間が８００時間を超えれば、信号ＳelをＨレベルで出力する。
トランジスター２２、２４は例えばＰチャネル型である。このうち、トランジスター２２にあっては、ソースノードが表示モジュール１００における電圧Ｖctの給電線に接続され、ドレインノードには表示電源回路１２による電圧Ｖmが印加される。トランジスター２４にあっては、ソースノードには電圧Ｖssが印加され、ドレインノードが表示モジュール１００における電圧Ｖctの給電線に接続される。トランジスター２２、２４は、電圧Ｖctを電圧Ｖssから電圧Ｖmに切り替えるためのスイッチとして機能する。

レベルシフタ２０は、トランジスター２２、２４のゲート信号を、信号Ｓelのレベルに応じて電圧ＶddおよびＶmをレベルシフトして生成する。詳細には、レベルシフタ２０は、信号ＳelがＬレベルであれば、トランジスター２２をオフさせ、トランジスター２４をオンさせるゲート信号を生成し、信号ＳelがＨレベルであれば、トランジスター２２をオンさせ、トランジスター２４をオフさせるゲート信号を生成する。
なお、トランジスター２４が第１トランジスターの一例であり、トランジスター２２が第２トランジスターの一例である。

第２実施形態では、表示の積算時間が８００時間を超えれば、表示モジュール１００における電圧Ｖctが電圧Ｖss（＝０Ｖ）から電圧Ｖm（＝−１．０Ｖ）に、表示装置１自身でよって切り替えるので、第１実施形態のようにユーザーおよびメーカーに対する負担を軽減することができる。

図９は、第３実施形態に係る表示装置１の構成を示すブロック図である。この図に示されるように、第２実施形態では表示モジュール１００とは別体であったレベルシフタ２０、トランジスター２２および２４を、第３実施形態では、表示モジュール１００の半導体基板内に形成した構成となっている。
第３実施形態に係る表示装置１は、電気的な構成でみれば、第２実施形態と同様である。このため、第３実施形態によれば、第２実施形態と同様にユーザーおよびメーカーに対する負担を軽減することができる。

基板電位のＶss（＝０Ｖ）よりもさらに低い電圧Ｖm（＝−１．０Ｖ）をトランジスターで制御するには、半導体基板において、基板電位から電圧Ｖmに向かう方向を順方向とするダイオードが形成されない構造とする必要がある。また、トランジスターのオン抵抗を低くするには、トランジスター２２、２４をＮチャネル型であることが好ましい。
そこで、半導体基板がＰ型であれば、図１０に示されるようなトリプルウェル構造を採用すればよい。この構造により、半導体基板において、基板電位から電圧Ｖmに向かう方向を順方向とするダイオードが形成されず、かつ、オン抵抗が低いＮチャネル型のトランジスター２２、２４を形成することができる。

ただし、上記トリプルウェル構造とするには、半導体形成プロセスを新規に開発する必要となる場合がある。この場合、開発のための時間を要するだけでなく、高コスト化を招来してしまう。このため、プロセスを変更する必要のないツインウェル構造で、基板電位よりもさらに低い電圧をトランジスターで制御する必要がある。
一方で、図７を示されるように、電圧Ｖctとして−１．０Ｖは必ずしもが必要ではなく、例えば−０．４Ｖ程度でも、ＯＬＥＤ１２０において十分な高コントラストが得られるとともに、長寿命化を図ることができると考えられる。

図１１は、ツインウェル構造で、図９に示されるＰチャネル型のトランジスター２２、２４が形成された半導体基板を示す図である。なお、図１１では、半導体基板を、図１０と同様にＰ型としている。トランジスター２２においてＰ型のドレインノードには電圧Ｖm（＝−１．０Ｖ）が印加される。ただし、当該トランジスター２２が形成されるＮウェルの電位は、基板電位と同じ０Ｖに保たれているので、トランジスター２２の形成領域に寄生するダイオードにおいて、順方向に電流が流れることはない。
また、この構造において、トランジスター２２のゲートノードに−１．０Ｖを印加することによってオンさせて、電圧Ｖmを電圧Ｖctとして選択させた場合に、当該トランジスターのチャネル幅を、すなわちチャネルにおいてキャリアの移動方向と直交する方向のサイズを、十分に広くすることで、電圧Ｖctとして−０．４Ｖ以下の電圧を得ることができる。具体的には、トランジスター２２のチャネル幅を２５０００μｍ以上とすることにより、電圧Ｖctとして−０．４Ｖ以下の電圧を得ることができる。

なお、ここでいうトランジスターのチャネル幅は、トランジスター２２が１個で構成される場合であるが、並列接続で構成される場合には、１個のトランジスターのチャネル幅と並列接続個数との積で表される。例えば、１個のトランジスターのチャネル幅が５００μｍである場合、当該トランジスターを５０個並列に接続すれば、トランジスター２２のチャネル幅として２５０００μｍを確保することができる。トランジスター２４についても、同様に５０個並列接続すればよい。このような構成において、トランジスター２２、２４として、チャネル幅が５００μｍのトランジスターを、計１００個以上を形成する必要があるが、例えば次のような領域に形成すればよい。

図１２は、表示モジュール１００を平面視したときに、トランジスター２２、２４が形成される領域を示す図である。
表示モジュール１００には、半導体基板において表示領域１０２の観察側に封止を兼ねる保護用のガラスが貼り付けられる。また、半導体基板においてガラスが貼り付けられた領域の周縁には、ＦＰＣ基板７４と接続するための端子が複数設けられる。半導体基板は、ウェハーから個片としてダイシングされるが、このダイシングの際の切断ラインＤＬは、ＦＰＣ基板７４と接続するための端子から十分に離れた位置にある。このため、表示モジュール１００において、端子周辺ではスペースに余裕がある。このスペースに、トランジスター２２として複数個のトランジスターが並列接続されて設けられ、同様に、トランジスター２４として複数個のトランジスターが並列接続されて設けられる。

詳細には、図１２に示されるように、平面視で、表示領域１０２の長手方向が走査線１１２の延在方向であり、表示領域１０２の短手方向がデータ線１１４の延在方向である場合、走査線駆動回路１４０が表示領域１０２の例えば左辺外縁の領域に形成され、データ線駆動回路１５０が表示領域１０２の例えば下辺外縁の領域に形成される。また、トランジスター２２、２４は、データ線駆動回路１５０と、表示モジュール１００の下辺との間の領域に形成される。

なお、半導体基板において、ＦＰＣ基板７４と接続するための端子は、図示省略されているが、例えば、トランジスター２２、２４が形成された領域を含む四辺に沿って設けられる。
また、トランジスター２２、２４については、走査線駆動回路１４０と、表示モジュール１００の左辺との間の領域に形成されてもよい。さらに、トランジスター２２、２４については、走査線駆動回路１４０と表示モジュール１００の左辺との間の領域、および、データ線駆動回路１５０と表示モジュール１００の下辺との間の領域にまたがって形成されてもよい。すなわち、トランジスター２２、２４については、走査制御回路１３０、走査線駆動回路１４０およびデータ線駆動回路１５０の周辺回路と、表示モジュール１００における端辺との間の領域に形成することが好ましい。

なお、上述した第２実施形態および第３実施形態については表示装置１として説明したが、表示装置１の目的はＯＬＥＤ１２０の特性が経時変化によって劣化しても、高いコントラストを維持することにあるから、次のようなＯＬＥＤの劣化補償方法として概念することができる。

図１３は、この方法を説明するためのフローチャートである。まず、判定回路９は、出力の信号ＳelをＬレベルにセットする（ステップＳ１０）。これによりトランジスター２２がオフし、トランジスター２４がオンするので、電圧Ｖctとして電圧Ｖss（＝０ｖ）が選択される。また、積算回路７が、ＯＬＥＤ１２０による画像の表示時間の積算を開始する（ステップＳ１２）。

判定回路９は、積算回路７による積算時間が８００時間を超えたか否かを判定し（ステップＳ１４）、超えていないと判定すれば（判定結果が「Ｎｏ」であれば）、処理手順がステップＳ１２に戻る。これにより、積算回路７による積算が継続される。
一方、判定回路９は、積算回路７による積算時間が８００時間を超えたと判定すれば（ステップＳ１４の「Ｙｅｓ」であれば）、信号ＳelをＨレベルにセットする。これによりトランジスター２２がオンし、トランジスター２４がオフするので、電圧Ｖctとして電圧Ｖm（＝−１．０ｖ）が選択される。したがって、このような方法によっても、ＯＬＥＤ１２０について、初期状態から高コントラスト化を維持しつつ、長寿命化を図ることができる。

また、上述した実施形態では、１列のデータ線１１４に１つの階調信号生成回路１５２を対応させて、階調値に応じた信号を供給する構成としたが、複数のデータ線１１４毎に１つの階調信号生成回路１５２を対応させて、階調値に応じた信号をデマルチプレクサによって順次分配する構成としてもよい。また、複数チャネルに分配した信号を複数チャネルで一括してデータ線１１４に供給する、いわゆるブロック順次の構成としてもよい。

次に、実施形態等に係る表示装置１を適用した電子機器について説明する。表示装置１は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。

図１４は、ヘッドマウントディスプレイの外観を示す図であり、図１５は、その光学的な構成を示す図である。
まず、図１４に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図１５に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の表示パネル１０Ｌと右眼用の表示パネル１０Ｒとが設けられる。
表示パネル３０Ｌの画像表示面は、図１５において左側となるように配置している。これによって表示パネル１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、表示パネル１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。表示パネル１０Ｒの画像表示面は、表示パネル１０Ｌとは反対の右側となるように配置している。これによって表示パネル１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、表示パネル１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドマウントディスプレイ３００の装着者は、表示パネル１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を表示パネル１０Ｌに表示させ、右眼用画像を表示パネル１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。

なお、表示パネル１０を含む表示装置１については、ヘッドマウントディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

１…表示装置、５…タイミングコントローラー、７…積算回路、９…判定回路、１０…表示パネル、１２…表示電源回路、１４…ジャンパースイッチ、２０…レベルシフタ、２２、２４…トランジスター、１００…表示モジュール、１１０…サブ画素回路、１２０…ＯＬＥＤ、１２１〜１２５…トランジスター。

Claims (10)

1. アノードからカソードに流れる電流に応じて発光し、表示画像の最小単位となるＯＬＥＤと、
   前記ＯＬＥＤによる表示の積算時間が所定値を超えた場合に、前記カソードを、第１電圧から、前記第１電圧よりも低い第２電圧に切り替えるためのスイッチと、
   を有する表示装置。
2. 前記ＯＬＥＤを含む単位回路が半導体基板に形成され、
   前記スイッチは、前記半導体基板とは別体である、
   請求項１に記載の表示装置。
3. 前記積算時間が所定値を超えた場合に、所定の表示がなされる
   請求項１または２に記載の表示装置。
4. 前記ＯＬＥＤによる表示時間を積算する積算回路と、
   前記積算回路による表示時間の積算時間が前記所定値を超えたか否かを判定する判定回路と、
   を有し、
   前記スイッチは、
   前記判定回路によって前記積算時間が前記所定値を超えていないと判定された場合に、前記カソードに前記第１電圧を印加する第１トランジスターと、
   前記判定回路によって前記積算時間が前記所定値を超えた判定された場合に、前記カソードに前記第２電圧を印加する第２トランジスターと、
   を備える請求項１に記載の表示装置。
5. 前記ＯＬＥＤを含む単位回路と、前記第１トランジスターと、前記第２トランジスターとが、同一の半導体基板に形成された
   請求項４に記載の表示装置。
6. 前記半導体基板は、トリプルウェル構造である
   請求項５に記載の表示装置。
7. 前記半導体基板は、ツインウェル構造であり、
   前記第２トランジスターのチャネル幅は、２５０００μｍ以上である、
   請求項５に記載の表示装置。
8. 前記第１トランジスターおよび前記第２トランジスターは、平面視で、
   前記半導体基板の端辺と前記単位回路を駆動する周辺回路との間に設けられる
   請求項７に記載の表示装置。
9. アノードからカソードに流れる電流に応じて発光し、表示画像の最小単位となるＯＬＥＤの劣化補償方法であって、
   前記ＯＬＥＤによる表示時間を積算し、
   当該積算時間が所定値を超えたか否かを判定し、
   当該積算時間が所定値を超えたと判定した場合に、前記カソードを、第１電圧から前記第１電圧よりも低い第２電圧に切り替える
   ＯＬＥＤの劣化補償方法。
10. 請求項１乃至８のいずれかに記載の表示装置を備える電子機器。

Images