JP6492447B2 - 電気光学装置、電子機器、及び電気光学装置の駆動方法 - Google Patents
電気光学装置、電子機器、及び電気光学装置の駆動方法 Download PDFInfo
- Publication number
- JP6492447B2 JP6492447B2 JP2014159469A JP2014159469A JP6492447B2 JP 6492447 B2 JP6492447 B2 JP 6492447B2 JP 2014159469 A JP2014159469 A JP 2014159469A JP 2014159469 A JP2014159469 A JP 2014159469A JP 6492447 B2 JP6492447 B2 JP 6492447B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- data transfer
- potential
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
このような構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
本発明は上述した事情に鑑みてなされたものであり、その目的のひとつは、発光強度の調節に用いるトランジスターの閾値電圧のばらつきを補償する補償動作の高速化を実現することである。
図1に示すように、電気光学装置1は、表示パネル2と、表示パネル2の動作を制御する制御回路3とを備える。表示パネル2は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル2が備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、発光素子の一例であるOLEDが用いられる。また、表示パネル2は、例えば、表示部で開口する枠状のケース82に収納されるとともに、FPC(Flexible Printed Circuits)基板84の一端が接続される。
FPC基板84には、半導体チップの制御回路3が、COF(Chip On Film)技術によって実装されるとともに、複数の端子86が設けられて、図示省略された上位回路に接続される。
制御回路3には、図示省略された上位回路よりデジタルの画像データVideoが同期信号に同期して供給される。ここで、画像データVideoとは、表示パネル2(厳密には、後述する表示部100)で表示すべき画像の画素の階調レベルを例えば8ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。
ここで、制御信号Ctrとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。
なお、制御信号Sel(1)、Sel(2)、Sel(3)を、制御信号Selと総称し、制御信号/Sel(1)、/Sel(2)、/Sel(3)を、制御信号/Selと総称する場合がある。
また、制御回路3は電圧生成回路31を含む。電圧生成回路31は、表示パネル2に対して、各種電位を供給する。具体的には、制御回路3は、表示パネル2に対してリセット電位Vorst及び初期電位Vini等を供給する。
表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、M行の走査線12が図において横方向(X方向)に延在して設けられ、また、3列毎にグループ化された(3N)列のデータ転送線14が図において縦方向(Y方向)に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられている。そして、M行の走査線12と(3N)列のデータ転送線14との交差部に対応して画素回路110が設けられている。このため、本実施形態において画素回路110は、縦M行×横(3N)列でマトリクス状に配列されている。
ここで、データ転送線14のグループを一般化して説明するために、1以上の任意の整数をnと表すと、左から数えてn番目のグループには、(3n−2)列目、(3n−1)列目及び(3n)列目のデータ転送線14が属している、ということになる。
なお、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(M)のほかにも、当該走査信号Gwrに同期した各種制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置1が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。
図3に示すように、デマルチプレクサDMは、列毎に設けられたトランスミッションゲート34の集合体であり、各グループを構成する3列に、データ信号を順番に供給するものである。ここで、n番目のグループに属する(3n−2)、(3n−1)、(3n)列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Vd(n)が供給される。n番目のグループにおいて左端列である(3n−2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルであるとき(制御信号/Sel(1)がLレベルであるとき)にオン(導通)する。同様に、n番目のグループにおいて中央列である(3n−1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルであるとき(制御信号/Sel(2)がLレベルであるとき)にオンし、n番目のグループにおいて右端列である(3n)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。
制御回路3は、各列のトランスミッションゲート42に対して、制御信号Gcpl及び制御信号/Gcplを共通に供給する。このため、各列のトランスミッションゲート42は、制御信号GcplがHレベルであるとき(制御信号/GcplがLレベルであるとき)に一斉にオンする。
また、各列の保持容量41の他方の電極は、固定電位である電位Vssが供給される給電線に共通に接続される。ここで、電位Vssは、論理信号である走査信号や制御信号のLレベルに相当するものであってもよい。なお、保持容量41の容量値をCrfとする。
各画素回路110については電気的にみれば互いに同一構成なので、ここでは、m行目に位置し、且つ、n番目のグループのうち左端列の(3n−2)列目に位置する、m行(3n−2)列の画素回路110を例にとって説明する。
すなわち、走査線駆動回路20は、m行目に位置する(3n)個の画素回路に対して、走査信号Gwr(m)、制御信号Gel(m)、Gcmp(m)、Gorst(m)、Gfix(m)を、それぞれ、m行目の走査線12、制御線143、144、145、146を介して、共通に供給する。
以下では、走査線12、制御線143、制御線144、制御線145、及び制御線146を、「制御線」と総称する場合がある。すなわち、本実施形態に係る表示パネル2には、各行に、走査線12を含む5本の制御線が設けられる。
ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。この駆動トランジスター121は、駆動トランジスター121のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。
第3トランジスター123は、ゲートが制御線143に電気的に接続され、制御信号Gcmp(m)が供給される。この第3トランジスター123は、駆動トランジスター121のゲート及びドレインの間の電気的な接続を制御する、スイッチングトランジスターとして機能する。よって、第3トランジスター123は、第2トランジスター122を介して駆動トランジスター121のゲート及びドレインの間を導通させるためのトランジスターである。なお、第3トランジスター123のソース及びドレインの一方と駆動トランジスター121のゲートとの間には第2トランジスター122が接続されているが、第3トランジスター123のソース及びドレインの一方は、駆動トランジスター121のゲートに電気的に接続されているとも解釈され得る。
第5トランジスター125は、ゲートが制御線145に電気的に接続され、制御信号Gorst(m)が供給される。また、第5トランジスター125のドレインは(3n−2)列目の給電線16に電気的に接続されてリセット電位Vorstに保たれている。この第5トランジスター125は、給電線16と、OLED130のアノード130aとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。
なお、画素容量132としては、駆動トランジスター121のゲートgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、m行目が水平走査される水平走査期間において、特にm行(3n−2)列の画素回路110について着目して動作を説明する。
図5に示されるように、m行目の発光期間では、走査信号Gwr(m)がHレベルであり、制御信号Gel(m)はLレベルであり、制御信号Gcmp(m)はHレベルであり、制御信号Gfix(m)はHレベルである。
このため、図6に示されるようにm行(3n−2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123,125,126がオフする。これにより、駆動トランジスター121は、画素容量132によって保持された電圧、すなわちゲート・ソース間の電圧Vgsに応じた駆動電流Idsを、OLED130に供給する。つまり、OLED130は、駆動トランジスター121によって各画素の指定階調に応じた階調電位に応じた電流が供給され、当該電流に応じた輝度で発光する。
次にm行目の水平走査期間に至ると、まず、(b)の初期化期間が開始する。図5に示されるように、m行目の初期化期間では、走査信号Gwr(m)がLレベルであり、制御信号Gel(m)はHレベルであり、制御信号Gcmp(m)はHレベルであり、制御信号Gfix(m)はLレベルである。
このため、図7に示されるように、m行(3n−2)列の画素回路110においてはトランジスター122、125,126がオンする一方、トランジスター123、124がオフする。これにより、OLED130に供給される電流の経路が遮断されるので、OLED130は、オフ(非発光)状態となる。また、データ転送容量133の第2電極133−2は、給電線16と電気的に接続され、リセット電位Vorstに設定される。また、第5トランジスター125がオンすることによって、OLED130のアノード130aと給電線16とが電気的に接続され、アノード130aの電位がリセット電位Vorstに設定される。
また、図7に示されるように、m行(3n−2)列の画素回路110では第2トランジスター122及び第1トランジスター126がオンするので、ゲートgが給電線16に電気的に接続された状態になる。したがって、ゲートgもリセット電位Vorstになるので、画素容量132の保持電圧は、発光期間において保持していた電圧から、(Vel−Vorst)に初期化される。
m行目の水平走査期間では、上述した(b)の初期化期間を終えると、(c)の補償期間が開始する。m行目の補償期間では、走査信号Gwr(m)がLレベルであり、制御信号Gel(m)はHレベルであり、制御信号Gcmp(m)はLレベルであり、制御信号Gfix(m)はHレベルである。
このため、図8に示されるように、m行(3n−2)列の画素回路110においてはトランジスター122、123、125がオンする一方、第4トランジスター124、126がオフする。このとき、駆動トランジスター121のゲートgは、トランジスター122とトランジスター123とを介して自身のドレインに接続(ダイオード接続)され、駆動トランジスター121がオンしてドレイン電流が流れてゲートgを充電する。また、駆動トランジスター121のドレインは、給電線16と電気的に非接続であり、且つ、データ転送容量133の第2電極133−2と駆動トランジスター121のゲートと電気的に接続される。
つまり、第2トランジスター122及び第3トランジスター123を介して、駆動トランジスター121のドレインとゲートとがデータ転送容量133の第2電極133−2に接続される。第2トランジスター122及び第3トランジスター123は、駆動トランジスター121の電気特性に応じた電位を第2電極133−2に出力する補償部として機能する。
また、補償期間においては、制御信号Sel(1)がHレベルになるので、デマルチプレクサDM(n)においては、図7に示されるようにトランスミッションゲート34がオンする。これにより、容量値Crfの保持容量41に階調電位が書き込まれる。
図9に示されるように、補償期間においては、データ転送容量133の第1電極133−1及びデータ転送線14には、初期電位Viniとして、一定の変化率α(単位時間当たりの電位の変動量)で経時的に低下するランプ波形の電位が供給される。これにより、駆動トランジスター121のドレインからゲートgへ、データ転送容量133の第1電極133−1の電位(初期電位Vini)の変化に応じた電流が流れ、図9に示すようにゲートノードの電位Vgは当該電流に応じた電位に設定される。
このようにして設定されたゲートノードの電位Vgは、駆動トランジスター121の移動度や閾値電圧Vthなどの電気特性に応じた電位である。これにより、各画素回路110における駆動トランジスター121の電気特性のばらつきが補償される。
すなわち、駆動トランジスター121、第2トランジスター122、及び第3トランジスター123がオンすることで、データ転送容量133の第2電極133−2には、駆動トランジスター121のソース-ドレインと第3トランジスター123とを経由して、給電線116から電位Velが供給され、電荷が供給(充電)される。
他方、第1電極133−1では、印加される初期電位Viniの低下によって、当該第1電極133−1の電荷がデータ転送線14を経由して放電される。
すなわち、第1電極133−1からの電荷の放出に由来する電位Vgの低下と、第2電極133−2に対する電荷の供給に由来する電位Vgの上昇とが、相互に平衡するように駆動トランジスターの駆動電流Idsが調整される。ここで駆動電流Idsは、初期電位Viniの変化率α(第1電極133−1の電荷量の時間変化)に応じた一定値の電流である。
すなわち、補償動作により、駆動トランジスター121のゲートgの電位Vgは、駆動トランジスター121の移動度や閾値電圧Vth等の電気特性を反映した電位に設定される。換言すれば、駆動トランジスター121のゲートgの電位Vgは、個々の駆動トランジスター121間で相違し得る閾値電圧Vthや移動度のもとで、一定の駆動電流Idsが流れるような電位に設定される。
以上説明したように、第2トランジスター122及び第3トランジスター123は、駆動トランジスター121の電気特性に応じた電位を第2電極133−2に出力する補償部として機能する。
これにより、補償動作中に初期電位Viniを一定に維持する構成と比較して、当該補償期間に要する時間が短縮される。つまり、補償動作の高速化が実現する。これは、初期電位Viniを一定の変化率αで経時的に変化させることで、第1電極133−1の電荷を強制的に移動させ、結果として駆動トランジスター121のゲートgの電位Vgが、変化率αに応じた一定の電流Idsが流れる電位に迅速に変化するからである。
m行目の水平走査期間では、上述した(c)の補償期間を終えると、(d)の書込期間が開始する。m行目の書込期間では、走査信号Gwr(m)がLレベルであり、制御信号Gel(m)はHレベルであり、制御信号Gcmp(m)はHレベルであり、制御信号Gfix(m)はHレベルである。
このため、図10に示されるように、m行(3n−2)列の画素回路110においてはトランジスター122、125がオンする一方、トランジスター123、124、126がオフする。
なお、書込期間においては、制御信号Sel(1)がLレベルになるので、デマルチプレクサDM(n)においては、図10に示されるようにトランスミッションゲート34がオフする。
つまり、書込期間におけるゲートgの電位Vgは、補償期間における電位Vgから、データ転送容量133の第1電極133−1及びゲート線14の電位の変化量ΔVに対して、容量比Rを乗じた値だけシフトした値となる。この書込期間を終えると、上述した(a)の発光期間が開始する。
以上説明したように、本発明の一実施形態によれば、発光強度の調節に用いるトランジスターの閾値電圧のばらつきを補償する補償動作の高速化を実現することで電気光学装置、電子機器、及び、電気光学装置の駆動方法を提供することができる。
<変形例1>
上述した実施形態では、補償期間において、一定の変化率αで経時的に低下するランプ波形の初期電位Viniをデータ転送容量133の第1電極133−1に印加する構成であるが、このような初期電位Viniを印加する構成ではなく、トランスミッションゲート45がONしたときにデータ転送容量133の第1電極133−1から定電流を引き込む定電流源を設ける構成としてもよい。
上述した実施形態では、データ転送線14を3列毎にグループ化するとともに、各グループにおいてデータ転送線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ転送線数は、「2」以上「3n」以下の所定数であればよい。例えば、グループを構成するデータ転送線数は、「2」であっても良いし、「4」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサDMを用いないで各列のデータ転送線14にデータ信号を一斉に線順次で供給する構成でも良い。
上述した実施形態では、各画素回路110において第3トランジスター123は、駆動トランジスター121のドレインとデータ転送容量133の第2電極133−2との間に接続されているが、図11に示すように駆動トランジスター121のドレインとゲートとの間に接続されていてもよい。
<変形例4>
上述した実施形態の各画素回路110において、第5トランジスター125は設けなくてもよい。
上述した実施形態では、画素回路110におけるトランジスター121〜126をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型及びNチャネル型を適宜組み合わせても良い。
例えば、トランジスター121〜126をNチャネル型で統一する場合、上述した実施形態における、データ信号Vd(j)とは、正負が逆転した電位を、各画素回路110に供給すればよい。また、この場合、トランジスター121〜126のソース及びドレインは、上述した実施形態及び変形例とは逆転した関係となる。また、この場合、補償期間においてデータ転送容量133の第1電極133−1に印加する初期電位Viniを、一定の変化率で経時的に上昇するランプ波形の電位としてもよい。
<変形例6>
上述した実施形態及び変形例では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。
次に、実施形態等や応用例に係る電気光学装置1を適用した電子機器について説明する。電気光学装置1は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
まず、図12に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図13に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置1Lと右眼用の電気光学装置1Rとが設けられる。
電気光学装置1Lの画像表示面は、図13において左側となるように配置している。これによって電気光学装置1Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置1Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置1Rの画像表示面は、電気光学装置1Lとは反対の右側となるように配置している。これによって電気光学装置1Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置1Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置1Lに表示させ、右眼用画像を電気光学装置1Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
Claims (6)
- 走査線と、
前記走査線と交差するデータ転送線と、
前記走査線と前記データ転送線との交差に対応して設けられた画素回路と、
前記画素回路にリセット電位を供給するリセット電位供給線と、
前記画素回路を駆動する駆動回路と、
を有し、
前記画素回路は、
前記データ転送線に接続された第1電極と、第2電極とを含む第1容量と、
前記第2電極と、前記リセット電位供給線との間に接続された第1トランジスターと、
ゲート電極、第1電流端、及び第2電流端を備える駆動トランジスターと、
前記第1容量の前記第2電極と、前記駆動トランジスターの前記ゲート電極との間に接続された第2トランジスターと、
前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第3トランジスターと、
前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、
前記駆動トランジスターの前記第1電流端と、前記発光素子との間に接続された第4トランジスターと、
を含み、
前記駆動回路は、
第1期間に、前記第1トランジスターをオンさせると共に、前記第3トランジスター及び前記第4トランジスターをオフさせ、前記データ転送線に初期電位を供給し、
前記第1期間に続く第2期間に、前記第1トランジスターをオフさせるとともに、前記第2トランジスター及び前記第3トランジスターをオンさせて、前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させると共に、前記第1容量の前記第1電極の電位を一定の変化率で経時的に低下又は上昇させる、
ことを特徴とする電気光学装置。 - 前記駆動回路は、前記第2期間に、一定の変化率で低下する電圧を生成し、前記データ
転送線を介して前記第1容量の前記第1電極に印加する電圧生成回路を含む、
ことを特徴とする請求項1に記載の電気光学装置。 - 前記駆動回路は、前記第2期間に、前記データ転送線を介して、前記第1容量の前記第
1電極から定電流を引き込む定電流源を含む、
ことを特徴とする請求項1に記載の電気光学装置。 - 前記リセット電位供給線と、前記発光素子との間に接続された第5トランジスターを含む、
ことを特徴とする請求項1乃至3のうちいずれか一項に記載の電気光学装置。 - 前記駆動回路は、
前記第2期間に続く第3期間において、前記第1トランジスター及び第3トランジスターをオフさせ、且つ、第2トランジスターをオンさせると共に、指定階調に応じたデータ信号を保持する第2容量を、前記データ転送線に接続する、
ことを特徴とする請求項1乃至4のうちいずれか一項に記載の電気光学装置。 - 走査線と、
前記走査線と交差するデータ転送線と、
前記走査線と前記データ転送線との交差に対応して設けられた画素回路と、
前記画素回路にリセット電位を供給するリセット電位供給線と、
を有し、
前記画素回路は、
前記データ転送線に接続された第1電極と、第2電極とを含む第1容量と、
前記第2電極と、前記リセット電位供給線との間に接続された第1トランジスターと、
ゲート電極、第1電流端、及び第2電流端を備える駆動トランジスターと、
前記第1容量の前記第2電極と、前記駆動トランジスターの前記ゲート電極との間に接続された第2トランジスターと、
前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第3トランジスターと、
前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、
前記駆動トランジスターの前記第1電流端と、前記発光素子との間に接続された第4トランジスターと、
を含む電気光学装置の駆動方法であって、
第1期間に、前記第1トランジスターをオンさせるとともに、前記第3トランジスター及び前記第4トランジスターをオフさせ、前記データ転送線に初期電位を供給し、
前記第1期間に続く第2期間に、前記第1トランジスターをオフさせるとともに、前記第2トランジスター及び前記第3トランジスターをオンさせて、前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させると共に、前記第1容量の前記第1電極の電位を一定の変化率で経時的に低下又は上昇させる、
ことを特徴とする電気光学装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014159469A JP6492447B2 (ja) | 2014-08-05 | 2014-08-05 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014159469A JP6492447B2 (ja) | 2014-08-05 | 2014-08-05 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016038402A JP2016038402A (ja) | 2016-03-22 |
JP6492447B2 true JP6492447B2 (ja) | 2019-04-03 |
Family
ID=55529538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014159469A Active JP6492447B2 (ja) | 2014-08-05 | 2014-08-05 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6492447B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017083799A (ja) * | 2015-10-30 | 2017-05-18 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112019004175T5 (de) * | 2018-08-20 | 2021-07-29 | Sony Semiconductor Solutions Corporation | Elektrooptische Vorrichtung, elektronische Einrichtung und Ansteuerverfahren |
JP6923015B2 (ja) * | 2020-01-17 | 2021-08-18 | セイコーエプソン株式会社 | 表示装置および電子機器 |
CN111261109A (zh) | 2020-03-04 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
CN112435622B (zh) | 2020-11-25 | 2023-07-28 | 合肥京东方卓印科技有限公司 | 显示基板及其驱动方法、显示装置 |
WO2023225787A1 (zh) * | 2022-05-23 | 2023-11-30 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板和显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5264014B2 (ja) * | 2004-11-30 | 2013-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び電子機器 |
JP2009139820A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Displays Ltd | 有機el表示装置 |
JP2009139823A (ja) * | 2007-12-10 | 2009-06-25 | Hitachi Displays Ltd | 有機el表示装置 |
US9881587B2 (en) * | 2011-05-28 | 2018-01-30 | Ignis Innovation Inc. | Systems and methods for operating pixels in a display to mitigate image flicker |
JP6064313B2 (ja) * | 2011-10-18 | 2017-01-25 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
US9747834B2 (en) * | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
-
2014
- 2014-08-05 JP JP2014159469A patent/JP6492447B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017083799A (ja) * | 2015-10-30 | 2017-05-18 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2016038402A (ja) | 2016-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11335259B2 (en) | Electro-optical device, electronic apparatus, and method of driving electro-optical device | |
JP6064313B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
CN107644617B (zh) | 电光学装置以及电子设备 | |
TWI582740B (zh) | 光電裝置及具備其之電子機器 | |
JP5887973B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6492447B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の駆動方法 | |
JP5845963B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6581951B2 (ja) | 電気光学装置の駆動方法 | |
JP5929087B2 (ja) | 電気光学装置および電子機器 | |
JP6702352B2 (ja) | 電気光学装置及び電子機器 | |
JP6052365B2 (ja) | 電気光学装置および電子機器 | |
JP2013083825A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP6626802B2 (ja) | 電気光学装置および電子機器 | |
JP6299090B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2019008325A (ja) | 電気光学装置および電子機器 | |
JP2013088640A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP2020177177A (ja) | 表示装置、oledの劣化補償方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6492447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |