JP6492447B2 - 電気光学装置、電子機器、及び電気光学装置の駆動方法 - Google Patents

電気光学装置、電子機器、及び電気光学装置の駆動方法 Download PDF

Info

Publication number
JP6492447B2
JP6492447B2 JP2014159469A JP2014159469A JP6492447B2 JP 6492447 B2 JP6492447 B2 JP 6492447B2 JP 2014159469 A JP2014159469 A JP 2014159469A JP 2014159469 A JP2014159469 A JP 2014159469A JP 6492447 B2 JP6492447 B2 JP 6492447B2
Authority
JP
Japan
Prior art keywords
transistor
electrode
data transfer
potential
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014159469A
Other languages
English (en)
Other versions
JP2016038402A (ja
Inventor
人嗣 太田
人嗣 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014159469A priority Critical patent/JP6492447B2/ja
Publication of JP2016038402A publication Critical patent/JP2016038402A/ja
Application granted granted Critical
Publication of JP6492447B2 publication Critical patent/JP6492447B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、電気光学装置、電子機器、及び電気光学装置の駆動方法に関する。
近年、有機発光ダイオード(以下、OLED(Organic Light Emitting Diode)という)素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置の一般的な構成では、走査線とデータ線との交差に対応して、発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる。
このような構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
トランジスターを発光強度の調節に用いる駆動方式では、各画素に設けられたトランジスターの閾値電圧がばらつくと、発光素子に流れる電流がばらつくため、表示画像の画質が低下してしまう。従って、画質の低下を防ぐためには、トランジスターの閾値電圧のばらつきを補償する必要がある。この補償に係る動作(以下、補償動作という)を実行する期間を補償期間といい、補償期間においては、当該トランジスターのドレイン及びゲートを、列ごとに設けられたデータ信号の供給線に接続し、その電位を当該トランジスターの閾値電圧に応じた値に設定する(例えば特許文献1参照)。
特開2013−88611号公報
ところで、データ信号の供給線には寄生容量が付随しているため、補償動作を実行する際には当該寄生容量への充電又は放電も行われてしまう。そして、この寄生容量への充電又は放電に要する時間分だけ、補償期間が長くなってしまう。また、当該供給線に付随する寄生容量への充電又は放電に要する時間を考慮せずに補償期間を設定すると、当該補償期間での補償が不充分になってしまう。
本発明は上述した事情に鑑みてなされたものであり、その目的のひとつは、発光強度の調節に用いるトランジスターの閾値電圧のばらつきを補償する補償動作の高速化を実現することである。
上記目的を達成するために、本発明の一態様に係る電気光学装置は、走査線と、前記走査線と交差するデータ転送線と、前記走査線と前記データ転送線との交差に対応して設けられた画素回路と、前記画素回路を駆動する駆動回路と、を有し、前記画素回路は、前記データ転送線に接続された第1電極と、第2電極とを含む第1容量と、前記第2電極と、前記データ転送線にリセット電位を供給するリセット電位供給線との間に接続された第1トランジスターと、ゲート電極、第1電流端、及び第2電流端を備える駆動トランジスターと、前記第1容量の前記第2電極と、前記駆動トランジスターの前記ゲート電極との間に接続された第2トランジスターと、前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第3トランジスターと、前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、を含み、前記駆動回路は、第1期間に、前記第1トランジスターをオンさせるとともに、前記第2トランジスター及び前記第3トランジスターをオフさせ、前記データ転送線に初期電位を供給し、前記第1期間に続く第2期間に、前記第1トランジスターをオフさせるとともに、前記第2トランジスター及び前記第3トランジスターをオンさせて、前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させると共に、前記第1容量の前記第1電極の電位を一定の変化率で経時的に低下又は上昇させる、ことを特徴とする。
この態様によれば、第2期間(補償期間)では、駆動トランジスターを所謂ダイオード接続した状態で、第1容量の第1電極の電位を、一定の変化率で経時的に変化(例えば低下)させる。これにより、補償動作中に初期電位を一定に維持する構成(第1容量の第1電極の電位を一定に維持する構成)と比較して、当該補償期間に要する時間が短縮される。つまり、補償動作の高速化が実現する。これは、第1容量の第1電極に印加する電位を一定の変化率で経時的に例えば低下させることで、第1電極の電荷を強制的に移動させ、結果として駆動トランジスターのゲート電極の電位が、第1電極の電位の変化率に応じた一定の電流が流れる電位に、迅速に変化するからである。
本発明の他の態様に係る電気光学装置は、前記一態様に係る電気光学装置であって、前記駆動回路は、前記第2期間に、一定の変化率で低下する電圧を生成し、前記データ転送線を介して前記第1容量の前記第1電極に印加する電圧生成回路を含む、ことを特徴とする。この態様によれば、一定の変化率で低下する電圧を第1容量の第1電極に印加することで、当該第1電極の電位を一定の変化率で経時的に低下させることができる。
本発明の他の態様に係る電気光学装置は、前記一態様に係る電気光学装置であって、前記駆動回路は、前記第2期間に、前記データ転送線を介して、前記第1容量の前記第1電極から定電流を引き込む定電流源を含む、ことを特徴とする。この態様によれば、第1容量の第1電極から定電流を引き込むことで、当該第1電極の電位を一定の変化率で経時的に低下させることができる。
本発明の他の態様に係る電気光学装置は、前記一態様に係る電気光学装置であって、前記駆動トランジスターの前記第1電流端と、前記発光素子との間に接続された第4トランジスターを含む、ことを特徴とする。この態様によれば、第4トランジスターが、駆動トランジスターと発光素子との間の電気的な接続を制御するスイッチングトランジスターとして機能する。
本発明の他の態様に係る電気光学装置は、前記一態様に係る電気光学装置であって、前記発光素子にリセット電位を供給するリセット電位供給線と、前記発光素子との間に接続された第5トランジスターを含む、ことを特徴とする。この態様によれば、第5トランジスターが、リセット電位供給線と発光素子との間の電気的な接続を制御するスイッチングトランジスターとして機能する。
本発明の他の態様に係る電気光学装置は、前記一態様に係る電気光学装置であって、前記駆動回路は、前記第2期間に続く第3期間において、前記第1トランジスター及び第3トランジスターをオフさせ、且つ、第2トランジスターをオンさせるとともに、指定階調に応じたデータ信号を保持する第2容量を前記データ転送線に接続する、ことを特徴とする。この態様によれば、第3期間(書込期間)において、各画素の指定階調に応じたデータ信号がデータ転送線を介して画素回路に供給される。
本発明の他の態様に係る電気光学装置は、データ転送線と、前記データ転送線に接続された第1電極と、第2電極とを含む第1容量と、駆動トランジスターと、前記駆動トランジスターの電気特性に応じた電位を前記第2電極に出力する補償部と、前記補償部が前記駆動トランジスターの電気特性に応じた電位を前記第2電極に出力する期間において、前記第1容量の前記第1電極の電位を一定の変化率で経時的に低下又は上昇させる電圧生成回路と、前記データ転送線及び前記第1電極の電位の変化量が階調レベルに応じた値となるように、前記データ転送線及び前記第1電極の電位を切り替えるデータ転送線駆動回路と、前記駆動トランジスターの電気特性に応じた電位から前記変化量分に応じてシフトさせた電位に基づいて供給される電流の大きさに応じた輝度で発光する発光素子と、含むことを特徴とする。
この態様によれば、補償部が駆動トランジスターの電気特性に応じた電位を第2電極に出力する期間(補償期間)では、駆動トランジスターを所謂ダイオード接続した状態で、第1容量の第1電極の電位を、一定の変化率で経時的に変化(例えば低下)させる。これにより、補償動作中に初期電位を一定に維持する構成(第1容量の第1電極の電位を一定に維持する構成)と比較して、当該補償期間に要する時間が短縮される。つまり、補償動作の高速化が実現する。これは、第1容量の第1電極に印加する電位を一定の変化率で経時的に例えば低下させることで、第1電極の電荷を強制的に移動させ、結果として駆動トランジスターのゲート電極の電位が、第1電極の電位の変化率に応じた一定の電流が流れる電位に、迅速に変化するからである。
上記目的を達成するために、本発明の一態様に係る電子機器は、前記各態様のいずれかに係る電気光学装置を備えることを特徴とする。この態様によれば、前記各態様のいずれかに係る電気光学装置を備える電子機器が提供される。
上記目的を達成するために、本発明の一態様に係る電気光学装置の駆動方法は、走査線と、前記走査線と交差するデータ転送線と、前記走査線と前記データ転送線との交差に対応して設けられた画素回路と、を有し、前記画素回路は、前記データ転送線に接続された第1電極と、第2電極とを含む第1容量と、前記第2電極と、前記データ転送線にリセット電位を供給するリセット電位供給線との間に接続された第1トランジスターと、ゲート電極、第1電流端、及び第2電流端を備える駆動トランジスターと、前記第1容量の前記第2電極と、前記駆動トランジスターの前記ゲート電極との間に接続された第2トランジスターと、前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第3トランジスターと、前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、を含む電気光学装置の駆動方法であって、第1期間に、前記第1トランジスターをオンさせるとともに、前記第2トランジスター及び前記第3トランジスターをオフさせ、前記データ転送線に初期電位を供給し、前記第1期間に続く第2期間に、前記第1トランジスターをオフさせるとともに、前記第2トランジスター及び前記第3トランジスターをオンさせて、前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させると共に、前記第1容量の前記第1電極の電位を一定の変化率で経時的に低下又は上昇させる、ことを特徴とする。
この態様によれば、第2期間(補償期間)では、駆動トランジスターを所謂ダイオード接続した状態で、第1容量の第1電極の電位を、一定の変化率で経時的に変化(例えば低下)させる。これにより、補償動作中に初期電位を一定に維持する構成(第1容量の第1電極の電位を一定に維持する構成)と比較して、当該補償期間に要する時間が短縮される。つまり、補償動作の高速化が実現する。これは、第1容量の第1電極に印加する電位を一定の変化率で経時的に例えば低下させることで、第1電極の電荷を強制的に移動させ、結果として駆動トランジスターのゲート電極の電位が、第1電極の電位の変化率に応じた一定の電流が流れる電位に、迅速に変化するからである。
上記目的を達成するために、本発明の一態様に係る電気光学装置の駆動方法は、データ転送線と、前記データ転送線に接続された第1電極と、第2電極とを含む第1容量と、駆動トランジスターと、前記駆動トランジスターの電気特性に応じた電位を前記第2電極に出力する補償部と、前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、を含む電気光学装置の駆動方法であって、前記第1容量の前記第1電極の電位を一定の変化率で経時的に低下又は上昇させるとともに、前記補償部により前記駆動トランジスターの電気特性に応じた電位を前記第2電極に出力し、前記データ転送線及び前記第1電極の電位の変化量が階調レベルに応じた値となるように、前記データ転送線及び前記第1電極の電位を切り替え、前記駆動トランジスターの電気特性に応じた電位から前記変化量分に応じてシフトさせた電位に基づいて、発光素子に電流を供給することを特徴とする
この態様によれば、補償部が駆動トランジスターの電気特性に応じた電位を第2電極に出力する期間(補償期間)では、駆動トランジスターを所謂ダイオード接続した状態で、第1容量の第1電極の電位を、一定の変化率で経時的に変化(例えば低下)させる。これにより、補償動作中に初期電位を一定に維持する構成(第1容量の第1電極の電位を一定に維持する構成)と比較して、当該補償期間に要する時間が短縮される。つまり、補償動作の高速化が実現する。これは、第1容量の第1電極に印加する電位を一定の変化率で経時的に例えば低下させることで、第1電極の電荷を強制的に移動させ、結果として駆動トランジスターのゲート電極の電位が、第1電極の電位の変化率に応じた一定の電流が流れる電位に、迅速に変化するからである。
本発明の実施形態に係る電気光学装置の構成を示す斜視図である。 同電気光学装置の構成を示すブロック図である。 同電気光学装置のデマルチプレクサとレベルシフト回路との構成を説明するための回路図である。 同電気光学装置の画素回路の構成を示す回路図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の動作説明図である。 同電気光学装置の補償期間を説明するグラフを示す図である。 同電気光学装置の動作説明図である。 変形例に係る画素回路の構成を示す回路図である。 HMDの外観構成を示す図である。 HMDの光学構成を示す図である。
図1は、本発明の実施形態に係る電気光学装置1の構成を示す斜視図である。電気光学装置1は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。
図1に示すように、電気光学装置1は、表示パネル2と、表示パネル2の動作を制御する制御回路3とを備える。表示パネル2は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル2が備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、発光素子の一例であるOLEDが用いられる。また、表示パネル2は、例えば、表示部で開口する枠状のケース82に収納されるとともに、FPC(Flexible Printed Circuits)基板84の一端が接続される。
FPC基板84には、半導体チップの制御回路3が、COF(Chip On Film)技術によって実装されるとともに、複数の端子86が設けられて、図示省略された上位回路に接続される。
図2は、実施形態に係る電気光学装置1の構成を示すブロック図である。上述のとおり、電気光学装置1は、表示パネル2と、制御回路3とを備える。
制御回路3には、図示省略された上位回路よりデジタルの画像データVideoが同期信号に同期して供給される。ここで、画像データVideoとは、表示パネル2(厳密には、後述する表示部100)で表示すべき画像の画素の階調レベルを例えば8ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。
制御回路3は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル2に対して供給する。具体的には、制御回路3は、表示パネル2に対して、制御信号Ctrと、正論理の制御信号Giniと、これと論理反転の関係にある負論理の制御信号/Giniと、正論理の制御信号Gcplと、これと論理反転の関係にある負論理の制御信号/Gcplと、制御信号Sel(1)、Sel(2)、Sel(3)と、これらの信号に対して論理反転の関係にある制御信号/Sel(1)、/Sel(2)、/Sel(3)と、を供給する。
ここで、制御信号Ctrとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。
なお、制御信号Sel(1)、Sel(2)、Sel(3)を、制御信号Selと総称し、制御信号/Sel(1)、/Sel(2)、/Sel(3)を、制御信号/Selと総称する場合がある。
また、制御回路3は電圧生成回路31を含む。電圧生成回路31は、表示パネル2に対して、各種電位を供給する。具体的には、制御回路3は、表示パネル2に対してリセット電位Vorst及び初期電位Vini等を供給する。
さらに、制御回路3は、画像データVideoに基づいて、アナログの画像信号Vidを生成する。具体的には、制御回路3には、画像信号Vidの示す電位、及び、表示パネル2が備える発光素子(後述するOLED130)の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路3は、当該ルックアップテーブルを参照することで、画像データVideoに規定される発光素子の輝度に対応した電位を示す画像信号Vidを生成し、これを表示パネル2に対して供給する。
図2に示すように、表示パネル2は、表示部100と、これを駆動する駆動回路(データ転送線駆動回路10及び走査線駆動回路20)とを備える。
表示部100には、表示すべき画像の画素に対応した画素回路110がマトリクス状に配列されている。詳細には、表示部100において、M行の走査線12が図において横方向(X方向)に延在して設けられ、また、3列毎にグループ化された(3N)列のデータ転送線14が図において縦方向(Y方向)に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられている。そして、M行の走査線12と(3N)列のデータ転送線14との交差部に対応して画素回路110が設けられている。このため、本実施形態において画素回路110は、縦M行×横(3N)列でマトリクス状に配列されている。
ここで、M、Nは、いずれも自然数である。走査線12及び画素回路110のマトリクスのうち、行(ロウ)を区別するために、図において上から順に1、2、3、…、(M−1)、M行と呼ぶ場合がある。同様にデータ転送線14及び画素回路110のマトリクスの列(カラム)を区別するために、図において左から順に1、2、3、…、(3N−1)、(3N)列と呼ぶ場合がある。
ここで、データ転送線14のグループを一般化して説明するために、1以上の任意の整数をnと表すと、左から数えてn番目のグループには、(3n−2)列目、(3n−1)列目及び(3n)列目のデータ転送線14が属している、ということになる。
なお、同一行の走査線12と同一グループに属する3列のデータ転送線14との交差に対応した3つの画素回路110は、それぞれR(赤)、G(緑)、B(青)の画素に対応して、これらの3画素が表示すべきカラー画像の1ドットを表現する。すなわち、本実施形態では、RGBに対応したOLEDの発光によって1ドットのカラーを加法混色で表現する構成となっている。
また、図2に示すように、表示部100において、(3N)列の給電線(リセット電位供給線)16が、縦方向に延在し、かつ、各走査線12と互いに電気的な絶縁を保って設けられる。各給電線16には、所定のリセット電位Vorstが共通に給電されている。ここで、給電線16の列を区別するために、図において左から順に1、2、3、…、(3N)列目の給電線16と呼ぶ場合がある。1列目〜(3N)列目の給電線16の各々は、1列目〜(3N)列目のデータ転送線14の各々に対応して設けられる。
走査線駆動回路20は、1個のフレームの期間内にM本の走査線12を1行毎に順番に走査するための走査信号Gwrを、制御信号Ctrに従って生成する。ここで、1、2、3、…、M行目の走査線12に供給される走査信号Gwrを、それぞれGwr(1)、Gwr(2)、Gwr(3)、…、Gwr(M-1)、Gwr(M)と表記している。
なお、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(M)のほかにも、当該走査信号Gwrに同期した各種制御信号を行毎に生成して表示部100に供給するが、図2においては図示を省略している。また、フレームの期間とは、電気光学装置1が1カット(コマ)分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、その1周期分の8.3ミリ秒の期間である。
データ転送線駆動回路10は、(3N)列のデータ転送線14の各々と1対1に対応して設けられる(3N)個のレベルシフト回路LS、各グループを構成する3列のデータ転送線14毎に設けられるN個のデマルチプレクサDM、及び、データ信号供給回路70を備える。
データ信号供給回路70は、制御回路3より供給される画像信号Vidと制御信号Ctrとに基づいて、データ信号Vd(1)、Vd(2)、…、Vd(N)を生成する。すなわち、データ信号供給回路70は、データ信号Vd(1)、Vd(2)、…、Vd(N)を時分割多重した画像信号Vidに基づいて、データ信号Vd(1)、Vd(2)、…、Vd(N)を生成する。そして、データ信号供給回路70は、データ信号Vd(1)、Vd(2)、…、Vd(N)を、1、2、…、N番目のグループに対応するデマルチプレクサDMに対して、それぞれ供給する。
図3は、デマルチプレクサDMとレベルシフト回路LSとの構成を説明するための回路図である。なお、図3は、n番目のグループに属するデマルチプレクサDMと、当該デマルチプレクサDMに接続された3個のレベルシフト回路LSとを、代表的に表している。なお、以下では、n番目のグループに属するデマルチプレクサDMを、DM(n)と表記する場合がある。
以下では、図2に加えて図3を参照しながら、デマルチプレクサDM及びレベルシフト回路LSの構成について説明する。
図3に示すように、デマルチプレクサDMは、列毎に設けられたトランスミッションゲート34の集合体であり、各グループを構成する3列に、データ信号を順番に供給するものである。ここで、n番目のグループに属する(3n−2)、(3n−1)、(3n)列に対応したトランスミッションゲート34の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Vd(n)が供給される。n番目のグループにおいて左端列である(3n−2)列に設けられたトランスミッションゲート34は、制御信号Sel(1)がHレベルであるとき(制御信号/Sel(1)がLレベルであるとき)にオン(導通)する。同様に、n番目のグループにおいて中央列である(3n−1)列に設けられたトランスミッションゲート34は、制御信号Sel(2)がHレベルであるとき(制御信号/Sel(2)がLレベルであるとき)にオンし、n番目のグループにおいて右端列である(3n)列に設けられたトランスミッションゲート34は、制御信号Sel(3)がHレベルであるとき(制御信号/Sel(3)がLレベルであるとき)にオンする。
レベルシフト回路LSは、保持容量(第2容量)41、トランスミッションゲート45、及び、トランスミッションゲート42の組を列毎に有し、各列のトランスミッションゲート34の出力端から出力されるデータ信号の電位をシフトするものである。
各列のトランスミッションゲート45のソース又はドレインは、データ転送線14に電気的に接続される。また、制御回路3は、各列のトランスミッションゲート45のゲートに対して、制御信号/Giniを共通に供給する。トランスミッションゲート45は、データ転送線14と、初期電位Viniの供給線とを、制御信号/GiniがLレベルのときに電気的に接続し、制御信号/GiniがHレベルのときに電気的に非接続とする。なお、初期電位Viniの供給線61には、制御回路3から所定の初期電位Viniが供給される。
保持容量41は2つの電極を有する。保持容量41の一方の電極は、ノードhを介してトランスミッションゲート42の入力端に電気的に接続される。また、トランスミッションゲート42の出力端は、データ転送線14に電気的に接続される。
制御回路3は、各列のトランスミッションゲート42に対して、制御信号Gcpl及び制御信号/Gcplを共通に供給する。このため、各列のトランスミッションゲート42は、制御信号GcplがHレベルであるとき(制御信号/GcplがLレベルであるとき)に一斉にオンする。
各列の保持容量41の一方の電極は、ノードhを介して、トランスミッションゲート34の出力端、及び、トランスミッションゲート42の入力端に電気的に接続される。そして、トランスミッションゲート34がオンした際、保持容量41の一方の電極には、トランスミッションゲート34の出力端を介してデータ信号Vd(n)が供給される。すなわち、保持容量41は、一方の電極にデータ信号Vd(n)が供給される。
また、各列の保持容量41の他方の電極は、固定電位である電位Vssが供給される給電線に共通に接続される。ここで、電位Vssは、論理信号である走査信号や制御信号のLレベルに相当するものであってもよい。なお、保持容量41の容量値をCrfとする。
図4を参照して画素回路110について説明する。画素回路110が配列する行を一般的に示すために、1以上M以下の任意の整数をmと表す。
各画素回路110については電気的にみれば互いに同一構成なので、ここでは、m行目に位置し、且つ、n番目のグループのうち左端列の(3n−2)列目に位置する、m行(3n−2)列の画素回路110を例にとって説明する。
図4に示されるように、画素回路110は、PチャネルMOS型のトランジスター121〜126と、OLED130と、画素容量132と、データ転送容量(第1容量)133を含む。この画素回路110には、走査信号Gwr(m)、制御信号Gcmp(m)、Gel(m)、Gorst(m)、Gfix(m)が供給される。ここで、走査信号Gwr(m)、制御信号Gcmp(m)、Gel(m)、Gorst(m) 、Gfix(m)は、それぞれm行目に対応して走査線駆動回路20によって供給されるものである。
なお、図2では図示省略したが、表示パネル2(表示部100)には、図2において横方向(X方向)に延在するm行の制御線143(第1制御線)、横方向に延在するm行の制御線144(第2制御線)、横方向に延在するm行の制御線145(第3制御線)、及び、横方向に延在するm行の制御線146(第4制御線)が設けられる。
そして、走査線駆動回路20は、1、2、3、…、m行目の制御線143に対して、それぞれ、制御信号Gcmp(1)、Gcmp(2)、Gcmp(3)、…、Gcmp(m)を供給し、1、2、3、…、m行目の制御線144に対して、それぞれ、制御信号Gel(1)、Gel(2)、Gel(3)、…、Gel(m)を供給し、1、2、3、…、m行目の制御線145に対して、それぞれ、制御信号Gorst(1)、Gorst(2)、Gorst(3)、…、Gorst(m)を供給し、1、2、3、…、m行目の制御線146に対して、それぞれ、制御信号Gfix(1)、Gfix(2)、Gfix(3)、…、Gfix(m)を供給する。
すなわち、走査線駆動回路20は、m行目に位置する(3n)個の画素回路に対して、走査信号Gwr(m)、制御信号Gel(m)、Gcmp(m)、Gorst(m)、Gfix(m)を、それぞれ、m行目の走査線12、制御線143、144、145、146を介して、共通に供給する。
以下では、走査線12、制御線143、制御線144、制御線145、及び制御線146を、「制御線」と総称する場合がある。すなわち、本実施形態に係る表示パネル2には、各行に、走査線12を含む5本の制御線が設けられる。
画素容量132及びデータ転送容量133は、それぞれ2つの電極を有する。データ転送容量133は、第1電極133−1と第2電極133−2とを含む静電容量である。
第2トランジスター122は、ゲートがm行目の走査線12に電気的に接続され、ソース又はドレインの一方が、データ転送容量133の一方の電極(第2電極133−2)に電気的に接続されている。また、第2トランジスター122は、ソースまたはドレインの他方が、駆動トランジスター121のゲートと、画素容量132の一方の電極とに、それぞれ電気的に接続されている。すなわち、第2トランジスター122は駆動トランジスター121のゲートと保持容量133の第2電極133−2との間に電気的に接続され、駆動トランジスター121のゲートと、(3n−2)列目のデータ転送線14に接続されたデータ転送容量133の第2電極133−2との間の電気的な接続を制御するトランジスターとして機能する。
駆動トランジスター121は、ソースが給電線116に電気的に接続され、ドレインが第3トランジスター123のソースまたはドレインの他方と、第4トランジスター124のソースとにそれぞれ電気的に接続されている。
ここで、給電線116には、画素回路110において電源の高位側となる電位Velが給電される。この駆動トランジスター121は、駆動トランジスター121のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。
第3トランジスター123は、ゲートが制御線143に電気的に接続され、制御信号Gcmp(m)が供給される。この第3トランジスター123は、駆動トランジスター121のゲート及びドレインの間の電気的な接続を制御する、スイッチングトランジスターとして機能する。よって、第3トランジスター123は、第2トランジスター122を介して駆動トランジスター121のゲート及びドレインの間を導通させるためのトランジスターである。なお、第3トランジスター123のソース及びドレインの一方と駆動トランジスター121のゲートとの間には第2トランジスター122が接続されているが、第3トランジスター123のソース及びドレインの一方は、駆動トランジスター121のゲートに電気的に接続されているとも解釈され得る。
第4トランジスター124は、ゲートが制御線144に電気的に接続され、制御信号Gel(m)が供給される。また、第4トランジスター124は、ドレインが第5トランジスター125のソースとOLED130のアノード130aとにそれぞれ電気的に接続されている。この第4トランジスター124は、駆動トランジスター121のドレインと、OLED130のアノードとの間の電気的な接続を制御する、スイッチングトランジスターとして機能する。さらに、駆動トランジスター121のドレインとOLED130のアノードとの間には第4トランジスター124が接続されているが、駆動トランジスター121のドレインは、OLED130のアノードに電気的に接続されているとも解釈され得る。
第5トランジスター125は、ゲートが制御線145に電気的に接続され、制御信号Gorst(m)が供給される。また、第5トランジスター125のドレインは(3n−2)列目の給電線16に電気的に接続されてリセット電位Vorstに保たれている。この第5トランジスター125は、給電線16と、OLED130のアノード130aとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。
第1トランジスター126は、ゲートが制御線146に電気的に接続され、制御信号Gfix(m)が供給される。また、第1トランジスター126のソース又はドレインの一方は、(3n−2)列目の給電線16に電気的に接続されてリセット電位Vorstに保たれている。また、第1トランジスター126は、ソース又はドレインの他方がデータ転送容量133の第2電極133−2と、第3トランジスター123のソース又はドレインの一方とに電気的に接続されている。この第1トランジスター126は、主として、給電線16と、データ転送容量133の第2電極133−2との間の電気的な接続を制御するスイッチングトランジスターとして機能する。
なお、本実施形態において表示パネル2はシリコン基板に形成されるので、トランジスター121〜126の基板電位については電位Velとしている。また、上記におけるトランジスター121〜126のソース、ドレインは、トランジスター121〜126のチャネル型、電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。
画素容量132は、一方の電極が駆動トランジスター121のゲートに電気的に接続され、他方の電極が給電線116に電気的に接続される。このため、画素容量132は、駆動トランジスター121のゲート・ソース間の電圧を保持する保持容量として機能する。なお、画素容量132の容量値をCpixと表記する。
なお、画素容量132としては、駆動トランジスター121のゲートgに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
OLED130のアノード130aは、画素回路110毎に個別に設けられる画素電極である。これに対して、OLED130のカソードは、画素回路110のすべてにわたって共通に設けられる共通電極118であり、画素回路110において電源の低位側となる電位Vctに保たれている。OLED130は、上記シリコン基板において、アノード130aと光透過性を有するカソードとで白色有機EL層を挟持した素子である。そして、OLED130の出射側(カソード側)にはRGBのいずれかに対応したカラーフィルターが重ねられる。
このようなOLED130において、アノード130aからカソードに電流が流れると、アノード130aから注入された正孔とカソードから注入された電子とが有機EL層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板(アノード130a)とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。なお、白色有機EL層を挟んで配置される2つの反射層間の光学距離を調整してキャビティ構造を形成し、OLED130から発せられる光の波長を設定してもよい。この場合、カラーフィルターを有していてもよいし、なくてもよい。
図5を参照して電気光学装置1の動作について説明する。図5は、電気光学装置1における各部の動作を説明するためのタイミングチャートである。この図に示されるように、走査線駆動回路20は、走査信号Gwr(1)〜Gwr(M)を順次Lレベルに切り替えて、1フレームの期間において1〜M行目の走査線12を1水平走査期間(H)毎に順番に走査する。
1水平走査期間(H)での動作は、各行の画素回路110にわたって共通である。そこで以下については、m行目が水平走査される水平走査期間において、特にm行(3n−2)列の画素回路110について着目して動作を説明する。
本実施形態ではm行目の水平走査期間は、大別すると、図5において(b)で示される初期化期間と、(c)で示される補償期間と、(d)で示される書込期間とに分けられる。また、水平走査期間以外の期間は、(a)で示される発光期間である。そして、(d)の書込期間の後、再び、(a)で示される発光期間となり、1フレームの期間経過後に再びm行目の水平走査期間に至る。このため、時間の順でいえば、発光期間→初期化期間→補償期間→書込期間→発光期間というサイクルの繰り返しとなる。
以下、説明の便宜上、初期化期間の前提となる発光期間から説明する。図6は、発光期間における画素回路110などの動作を説明する図である。なお、図6においては、動作説明で重要となる電流経路を太線で示し、オフ状態のトランジスター又はトランスミッションゲート上には太線で「X」印を付している(以下の図7、図8、及び図10においても同様である)。
<発光期間>
図5に示されるように、m行目の発光期間では、走査信号Gwr(m)がHレベルであり、制御信号Gel(m)はLレベルであり、制御信号Gcmp(m)はHレベルであり、制御信号Gfix(m)はHレベルである。
このため、図6に示されるようにm行(3n−2)列の画素回路110においては、トランジスター124がオンする一方、トランジスター122、123,125,126がオフする。これにより、駆動トランジスター121は、画素容量132によって保持された電圧、すなわちゲート・ソース間の電圧Vgsに応じた駆動電流Idsを、OLED130に供給する。つまり、OLED130は、駆動トランジスター121によって各画素の指定階調に応じた階調電位に応じた電流が供給され、当該電流に応じた輝度で発光する。
ここで、発光期間においてレベルシフト回路LSでは、図6に示されるように、制御信号/GiniがHレベルになるのでトランスミッションゲート45がオフし、制御信号GcplがLレベルになるので、トランスミッションゲート42がオフする。また、発光期間のデマルチプレクサDM(n)においては、制御信号Sel(1)がLレベルになるので、トランスミッションゲート34がオフする。
なお、m行目の発光期間は、m行目以外が水平走査される期間であるから、トランスミッションゲート34、トランスミッションゲート42、トランスミッションゲート45はこれらの行の動作に合わせてオン又はオフし、データ転送線14の電位は適宜変動する。ただし、m行目の画素回路110においては、第2トランジスター122がオフしているので、ここでは、データ転送線14の電位変動を考慮していない。
<初期化期間>
次にm行目の水平走査期間に至ると、まず、(b)の初期化期間が開始する。図5に示されるように、m行目の初期化期間では、走査信号Gwr(m)がLレベルであり、制御信号Gel(m)はHレベルであり、制御信号Gcmp(m)はHレベルであり、制御信号Gfix(m)はLレベルである。
このため、図7に示されるように、m行(3n−2)列の画素回路110においてはトランジスター122、125,126がオンする一方、トランジスター123、124がオフする。これにより、OLED130に供給される電流の経路が遮断されるので、OLED130は、オフ(非発光)状態となる。また、データ転送容量133の第2電極133−2は、給電線16と電気的に接続され、リセット電位Vorstに設定される。また、第5トランジスター125がオンすることによって、OLED130のアノード130aと給電線16とが電気的に接続され、アノード130aの電位がリセット電位Vorstに設定される。
ここで、初期化期間においてレベルシフト回路LSでは、図7に示されるように、制御信号/GiniがLレベルになるのでトランスミッションゲート45がオンし、制御信号GcplがLレベルになるので、トランスミッションゲート42がオフする。このため、図7に示されるようにデータ転送容量133の第1電極133−1に接続されたデータ転送線14は初期電位Viniに設定される。
また、初期化期間においては、制御信号Sel(1)がHレベルになるので、デマルチプレクサDM(n)においては、図7に示されるようにトランスミッションゲート34がオンする。これにより、容量値Crfの保持容量41に階調電位が書き込まれる。
また、図7に示されるように、m行(3n−2)列の画素回路110では第2トランジスター122及び第1トランジスター126がオンするので、ゲートgが給電線16に電気的に接続された状態になる。したがって、ゲートgもリセット電位Vorstになるので、画素容量132の保持電圧は、発光期間において保持していた電圧から、(Vel−Vorst)に初期化される。
<補償期間>
m行目の水平走査期間では、上述した(b)の初期化期間を終えると、(c)の補償期間が開始する。m行目の補償期間では、走査信号Gwr(m)がLレベルであり、制御信号Gel(m)はHレベルであり、制御信号Gcmp(m)はLレベルであり、制御信号Gfix(m)はHレベルである。
このため、図8に示されるように、m行(3n−2)列の画素回路110においてはトランジスター122、123、125がオンする一方、第4トランジスター124、126がオフする。このとき、駆動トランジスター121のゲートgは、トランジスター122とトランジスター123とを介して自身のドレインに接続(ダイオード接続)され、駆動トランジスター121がオンしてドレイン電流が流れてゲートgを充電する。また、駆動トランジスター121のドレインは、給電線16と電気的に非接続であり、且つ、データ転送容量133の第2電極133−2と駆動トランジスター121のゲートと電気的に接続される。
つまり、第2トランジスター122及び第3トランジスター123を介して、駆動トランジスター121のドレインとゲートとがデータ転送容量133の第2電極133−2に接続される。第2トランジスター122及び第3トランジスター123は、駆動トランジスター121の電気特性に応じた電位を第2電極133−2に出力する補償部として機能する。
ここで、補償期間のレベルシフト回路LSにおいては、図8に示されるように、制御信号/GiniがLレベルになるのでトランスミッションゲート45がオンし、制御信号GcplがLレベルになるので、トランスミッションゲート42がオフする。このため、図7に示されるようにデータ転送容量133の第1電極133−1及びデータ転送線14には初期電位Viniが印加される。
また、補償期間においては、制御信号Sel(1)がHレベルになるので、デマルチプレクサDM(n)においては、図7に示されるようにトランスミッションゲート34がオンする。これにより、容量値Crfの保持容量41に階調電位が書き込まれる。
図9は、補償期間における初期電位Vini及びゲートgの電位Vgの時間変化のグラフ、及び、駆動トランジスター121に流れる駆動電流Idsの時間変化のグラフを示す図である。
図9に示されるように、補償期間においては、データ転送容量133の第1電極133−1及びデータ転送線14には、初期電位Viniとして、一定の変化率α(単位時間当たりの電位の変動量)で経時的に低下するランプ波形の電位が供給される。これにより、駆動トランジスター121のドレインからゲートgへ、データ転送容量133の第1電極133−1の電位(初期電位Vini)の変化に応じた電流が流れ、図9に示すようにゲートノードの電位Vgは当該電流に応じた電位に設定される。
但し、駆動トランジスター121のドレインからゲートgへ流れる駆動電流Idsは、ゲートgの電位Vgが電位Velに近づくにつれて流れにくくなるので、ゲートgの電位Vgは、補償期間の終了に至るまでに、図9に示すように電位Velに向かって経時的に増加する。
このようにして設定されたゲートノードの電位Vgは、駆動トランジスター121の移動度や閾値電圧Vthなどの電気特性に応じた電位である。これにより、各画素回路110における駆動トランジスター121の電気特性のばらつきが補償される。
具体的には下記の動作により、各画素回路110における駆動トランジスター121の電気特性のばらつきが補償される。
すなわち、駆動トランジスター121、第2トランジスター122、及び第3トランジスター123がオンすることで、データ転送容量133の第2電極133−2には、駆動トランジスター121のソース-ドレインと第3トランジスター123とを経由して、給電線116から電位Velが供給され、電荷が供給(充電)される。
他方、第1電極133−1では、印加される初期電位Viniの低下によって、当該第1電極133−1の電荷がデータ転送線14を経由して放電される。
従って、データ転送容量133においては、第2電極133−2に対する電荷の供給(駆動トランジスター121を経由して流れる電流)は、駆動トランジスター121のゲートgの電位Vgを上昇させるように作用する一方、第1電極133−1からの電荷の放出は電位Vgを低下させるように作用する。
いま、第1電極133−1からの電荷の放出により電位Vgが低下すると、駆動トランジスター121のゲート-ソース間の電圧Vgsは上昇するため、駆動電流Idsが増加する。これは、電位Vgを増加させるように作用する。
すなわち、第1電極133−1からの電荷の放出に由来する電位Vgの低下と、第2電極133−2に対する電荷の供給に由来する電位Vgの上昇とが、相互に平衡するように駆動トランジスターの駆動電流Idsが調整される。ここで駆動電流Idsは、初期電位Viniの変化率α(第1電極133−1の電荷量の時間変化)に応じた一定値の電流である。
以上の説明から理解される通り、補償動作では、駆動トランジスター121の閾値電圧Vthの値に関わらず、初期電位Viniの変化率αに応じた一定の駆動電流Idsが、駆動トランジスター121のソース-ドレイン間に流れるように、駆動トランジスター121のゲートの電位Vgが調整される。
すなわち、補償動作により、駆動トランジスター121のゲートgの電位Vgは、駆動トランジスター121の移動度や閾値電圧Vth等の電気特性を反映した電位に設定される。換言すれば、駆動トランジスター121のゲートgの電位Vgは、個々の駆動トランジスター121間で相違し得る閾値電圧Vthや移動度のもとで、一定の駆動電流Idsが流れるような電位に設定される。
以上説明したように、第2トランジスター122及び第3トランジスター123は、駆動トランジスター121の電気特性に応じた電位を第2電極133−2に出力する補償部として機能する。
本実施形態の補償期間では、上述したように駆動トランジスター121をダイオード接続した状態で、データ転送容量133の第1電極133−1の電位を一定の変化率αで経時的に低下させる。
これにより、補償動作中に初期電位Viniを一定に維持する構成と比較して、当該補償期間に要する時間が短縮される。つまり、補償動作の高速化が実現する。これは、初期電位Viniを一定の変化率αで経時的に変化させることで、第1電極133−1の電荷を強制的に移動させ、結果として駆動トランジスター121のゲートgの電位Vgが、変化率αに応じた一定の電流Idsが流れる電位に迅速に変化するからである。
なお、第4トランジスター124はオフしているため、駆動トランジスター121のドレインはOLED130と電気的に非接続である。また、初期化期間と同様、第5トランジスター125がオンすることによって、OLED130のアノード130aと給電線16とが電気的に接続され、アノード130aの電位がリセット電位Vorstに設定される。
<書込期間>
m行目の水平走査期間では、上述した(c)の補償期間を終えると、(d)の書込期間が開始する。m行目の書込期間では、走査信号Gwr(m)がLレベルであり、制御信号Gel(m)はHレベルであり、制御信号Gcmp(m)はHレベルであり、制御信号Gfix(m)はHレベルである。
このため、図10に示されるように、m行(3n−2)列の画素回路110においてはトランジスター122、125がオンする一方、トランジスター123、124、126がオフする。
ここで、書込期間のレベルシフト回路LSにおいては、図10に示されるように、制御信号/GiniがHレベルになるのでトランスミッションゲート45がオフし、制御信号GcplがHレベルになるので、トランスミッションゲート42がオンする。このため、データ転送容量133の第1電極133−1及びデータ転送線14への、初期電位Viniの供給が解除されると共に、データ転送容量133の第1電極133−1及びデータ転送線14に対して容量値Crfの保持容量41の一方の電極が接続され、データ転送容量133の第1電極133−1に階調電位が供給される。そして、階調電位がレベルシフトされた信号が、駆動トランジスター121のゲートに供給され、画素容量Cpixに書き込まれる。
なお、書込期間においては、制御信号Sel(1)がLレベルになるので、デマルチプレクサDM(n)においては、図10に示されるようにトランスミッションゲート34がオフする。
なお、第4トランジスター124はオフしているため、駆動トランジスター121のドレインはOLED130と電気的に非接続である。また、初期化期間と同様、第5トランジスター125がオンすることによって、OLED130のアノード130aと給電線16とが電気的に接続され、アノード130aの電位がリセット電位Vorstに初期化される。
ところで、m行目の書込期間において、制御回路3は、n番目のグループでいえば、データ信号Vd(n)を順番に、m行(3n−2)列、m行(3n−1)列、m行(3n)列の画素の階調レベルに応じた電位に切り替える。一方、制御回路3は、データ信号の電位の切り替えに合わせて制御信号Sel(1)、Sel(2)、Sel(3)を順番に排他的にHレベルとする。制御回路3は、図示は省略しているが、制御信号Sel(1)、Sel(2)、Sel(3)とは論理反転の関係にある制御信号/Sel(1)、/Sel(2)、/Sel(3)についても出力している。これによって、デマルチプレクサDMでは、各グループにおいてトランスミッションゲート34がそれぞれ左端列、中央列、右端列の順番でオンする。
ここで、左端列のトランスミッションゲート34が制御信号Sel(1)、/Sel(1)によってオンしたとき、データ転送容量133の第1電極133−1及びデータ転送線14の電位の変化量をΔVとすると、ゲートgの電位Vgの変化量ΔVgは、下記(式1)で表せる。
Figure 0006492447

Figure 0006492447

つまり、書込期間におけるゲートgの電位Vgは、補償期間における電位Vgから、データ転送容量133の第1電極133−1及びゲート線14の電位の変化量ΔVに対して、容量比Rを乗じた値だけシフトした値となる。この書込期間を終えると、上述した(a)の発光期間が開始する。
以上説明したように、本発明の一実施形態によれば、発光強度の調節に用いるトランジスターの閾値電圧のばらつきを補償する補償動作の高速化を実現することで電気光学装置、電子機器、及び、電気光学装置の駆動方法を提供することができる。
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。
<変形例1>
上述した実施形態では、補償期間において、一定の変化率αで経時的に低下するランプ波形の初期電位Viniをデータ転送容量133の第1電極133−1に印加する構成であるが、このような初期電位Viniを印加する構成ではなく、トランスミッションゲート45がONしたときにデータ転送容量133の第1電極133−1から定電流を引き込む定電流源を設ける構成としてもよい。
<変形例2>
上述した実施形態では、データ転送線14を3列毎にグループ化するとともに、各グループにおいてデータ転送線14を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ転送線数は、「2」以上「3n」以下の所定数であればよい。例えば、グループを構成するデータ転送線数は、「2」であっても良いし、「4」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサDMを用いないで各列のデータ転送線14にデータ信号を一斉に線順次で供給する構成でも良い。
<変形例3>
上述した実施形態では、各画素回路110において第3トランジスター123は、駆動トランジスター121のドレインとデータ転送容量133の第2電極133−2との間に接続されているが、図11に示すように駆動トランジスター121のドレインとゲートとの間に接続されていてもよい。
<変形例4>
上述した実施形態の各画素回路110において、第5トランジスター125は設けなくてもよい。
<変形例5>
上述した実施形態では、画素回路110におけるトランジスター121〜126をPチャネル型で統一したが、Nチャネル型で統一しても良い。また、Pチャネル型及びNチャネル型を適宜組み合わせても良い。
例えば、トランジスター121〜126をNチャネル型で統一する場合、上述した実施形態における、データ信号Vd(j)とは、正負が逆転した電位を、各画素回路110に供給すればよい。また、この場合、トランジスター121〜126のソース及びドレインは、上述した実施形態及び変形例とは逆転した関係となる。また、この場合、補償期間においてデータ転送容量133の第1電極133−1に印加する初期電位Viniを、一定の変化率で経時的に上昇するランプ波形の電位としてもよい。
<変形例6>
上述した実施形態及び変形例では、電気光学素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)など、電流に応じた輝度で発光するものであれば良い。
<応用例>
次に、実施形態等や応用例に係る電気光学装置1を適用した電子機器について説明する。電気光学装置1は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
図12は、ヘッドマウント・ディスプレイの外観を示す図であり、図13は、その光学的な構成を示す図である。
まず、図12に示されるように、ヘッドマウント・ディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウント・ディスプレイ300は、図13に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の電気光学装置1Lと右眼用の電気光学装置1Rとが設けられる。
電気光学装置1Lの画像表示面は、図13において左側となるように配置している。これによって電気光学装置1Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、電気光学装置1Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。
電気光学装置1Rの画像表示面は、電気光学装置1Lとは反対の右側となるように配置している。これによって電気光学装置1Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、電気光学装置1Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。
この構成において、ヘッドマウント・ディスプレイ300の装着者は、電気光学装置1L、1Rによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置1Lに表示させ、右眼用画像を電気光学装置1Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる(3D表示)。
なお、電気光学装置1については、ヘッドマウント・ディスプレイ300のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
1、1L、1R…電気光学装置、2…表示パネル、3…制御回路、10…データ転送線駆動回路、12…走査線、14…データ転送線、16…給電線、20…走査線駆動回路、31…電圧生成回路、34…トランスミッションゲート、41…保持容量、42…トランスミッションゲート、45…トランスミッションゲート、70…データ信号供給回路、100…表示部、110…画素回路、116…給電線、118…共通電極、121、122,123,124,125,126…トランジスター、130…OLED、130a…アノード、132…画素容量、133…データ転送容量、143、144、145、146…制御線、300…ディスプレイ、301L、301R…レンズ、302L、302R…光学レンズ、303L、303R…ハーフミラー、310…テンプル、320…ブリッジ、DM…デマルチプレクサ、LS…レベルシフト回路。

Claims (6)

  1. 走査線と、
    前記走査線と交差するデータ転送線と、
    前記走査線と前記データ転送線との交差に対応して設けられた画素回路と、
    前記画素回路にリセット電位を供給するリセット電位供給線と、
    前記画素回路を駆動する駆動回路と、
    を有し、
    前記画素回路は、
    前記データ転送線に接続された第1電極と、第2電極とを含む第1容量と、
    前記第2電極と、前記リセット電位供給線との間に接続された第1トランジスターと、
    ゲート電極、第1電流端、及び第2電流端を備える駆動トランジスターと、
    前記第1容量の前記第2電極と、前記駆動トランジスターの前記ゲート電極との間に接続された第2トランジスターと、
    前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第3トランジスターと、
    前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、
    前記駆動トランジスターの前記第1電流端と、前記発光素子との間に接続された第4トランジスターと、
    を含み、
    前記駆動回路は、
    第1期間に、前記第1トランジスターをオンさせると共に、前記第3トランジスター及び前記第4トランジスターをオフさせ、前記データ転送線に初期電位を供給し、
    前記第1期間に続く第2期間に、前記第1トランジスターをオフさせるとともに、前記第2トランジスター及び前記第3トランジスターをオンさせて、前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させると共に、前記第1容量の前記第1電極の電位を一定の変化率で経時的に低下又は上昇させる、
    ことを特徴とする電気光学装置。
  2. 前記駆動回路は、前記第2期間に、一定の変化率で低下する電圧を生成し、前記データ
    転送線を介して前記第1容量の前記第1電極に印加する電圧生成回路を含む、
    ことを特徴とする請求項1に記載の電気光学装置。
  3. 前記駆動回路は、前記第2期間に、前記データ転送線を介して、前記第1容量の前記第
    1電極から定電流を引き込む定電流源を含む、
    ことを特徴とする請求項1に記載の電気光学装置。
  4. 前記リセット電位供給線と、前記発光素子との間に接続された第5トランジスターを含む、
    ことを特徴とする請求項1乃至3のうちいずれか一項に記載の電気光学装置。
  5. 前記駆動回路は、
    前記第2期間に続く第3期間において、前記第1トランジスター及び第3トランジスターをオフさせ、且つ、第2トランジスターをオンさせると共に、指定階調に応じたデータ信号を保持する第2容量を、前記データ転送線に接続する、
    ことを特徴とする請求項1乃至4のうちいずれか一項に記載の電気光学装置。
  6. 走査線と、
    前記走査線と交差するデータ転送線と、
    前記走査線と前記データ転送線との交差に対応して設けられた画素回路と、
    前記画素回路にリセット電位を供給するリセット電位供給線と、
    を有し、
    前記画素回路は、
    前記データ転送線に接続された第1電極と、第2電極とを含む第1容量と、
    前記第2電極と、前記リセット電位供給線との間に接続された第1トランジスターと、
    ゲート電極、第1電流端、及び第2電流端を備える駆動トランジスターと、
    前記第1容量の前記第2電極と、前記駆動トランジスターの前記ゲート電極との間に接続された第2トランジスターと、
    前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第3トランジスターと、
    前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、
    前記駆動トランジスターの前記第1電流端と、前記発光素子との間に接続された第4トランジスターと、
    を含む電気光学装置の駆動方法であって、
    第1期間に、前記第1トランジスターをオンさせるとともに、前記第3トランジスター及び前記第4トランジスターをオフさせ、前記データ転送線に初期電位を供給し、
    前記第1期間に続く第2期間に、前記第1トランジスターをオフさせるとともに、前記第2トランジスター及び前記第3トランジスターをオンさせて、前記駆動トランジスターの前記第1電流端と、前記駆動トランジスターの前記ゲート電極とを導通させると共に、前記第1容量の前記第1電極の電位を一定の変化率で経時的に低下又は上昇させる、
    ことを特徴とする電気光学装置の駆動方法。
JP2014159469A 2014-08-05 2014-08-05 電気光学装置、電子機器、及び電気光学装置の駆動方法 Active JP6492447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014159469A JP6492447B2 (ja) 2014-08-05 2014-08-05 電気光学装置、電子機器、及び電気光学装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014159469A JP6492447B2 (ja) 2014-08-05 2014-08-05 電気光学装置、電子機器、及び電気光学装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2016038402A JP2016038402A (ja) 2016-03-22
JP6492447B2 true JP6492447B2 (ja) 2019-04-03

Family

ID=55529538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014159469A Active JP6492447B2 (ja) 2014-08-05 2014-08-05 電気光学装置、電子機器、及び電気光学装置の駆動方法

Country Status (1)

Country Link
JP (1) JP6492447B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017083799A (ja) * 2015-10-30 2017-05-18 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019004175T5 (de) * 2018-08-20 2021-07-29 Sony Semiconductor Solutions Corporation Elektrooptische Vorrichtung, elektronische Einrichtung und Ansteuerverfahren
JP6923015B2 (ja) * 2020-01-17 2021-08-18 セイコーエプソン株式会社 表示装置および電子機器
CN111261109A (zh) 2020-03-04 2020-06-09 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112435622B (zh) 2020-11-25 2023-07-28 合肥京东方卓印科技有限公司 显示基板及其驱动方法、显示装置
WO2023225787A1 (zh) * 2022-05-23 2023-11-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5264014B2 (ja) * 2004-11-30 2013-08-14 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
JP2009139820A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機el表示装置
JP2009139823A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機el表示装置
US9881587B2 (en) * 2011-05-28 2018-01-30 Ignis Innovation Inc. Systems and methods for operating pixels in a display to mitigate image flicker
JP6064313B2 (ja) * 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
US9747834B2 (en) * 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017083799A (ja) * 2015-10-30 2017-05-18 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法

Also Published As

Publication number Publication date
JP2016038402A (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
US11335259B2 (en) Electro-optical device, electronic apparatus, and method of driving electro-optical device
JP6064313B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
CN107644617B (zh) 电光学装置以及电子设备
TWI582740B (zh) 光電裝置及具備其之電子機器
JP5887973B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP6492447B2 (ja) 電気光学装置、電子機器、及び電気光学装置の駆動方法
JP5845963B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP6581951B2 (ja) 電気光学装置の駆動方法
JP5929087B2 (ja) 電気光学装置および電子機器
JP6702352B2 (ja) 電気光学装置及び電子機器
JP6052365B2 (ja) 電気光学装置および電子機器
JP2013083825A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP6626802B2 (ja) 電気光学装置および電子機器
JP6299090B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2019008325A (ja) 電気光学装置および電子機器
JP2013088640A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP2020177177A (ja) 表示装置、oledの劣化補償方法および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R150 Certificate of patent or registration of utility model

Ref document number: 6492447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150